KR100186296B1 - Self-refresh apparatus determining cycle automatically - Google Patents
Self-refresh apparatus determining cycle automaticallyInfo
- Publication number
- KR100186296B1 KR100186296B1 KR1019960002567A KR19960002567A KR100186296B1 KR 100186296 B1 KR100186296 B1 KR 100186296B1 KR 1019960002567 A KR1019960002567 A KR 1019960002567A KR 19960002567 A KR19960002567 A KR 19960002567A KR 100186296 B1 KR100186296 B1 KR 100186296B1
- Authority
- KR
- South Korea
- Prior art keywords
- refresh
- unit
- self
- signal
- search
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
Abstract
본 발명은 자동으로 주기가 결정되는 셀프 리프레쉬 장치에 관한 것으로, 특히 전원인가시 서치 알고리듬을 동작시켜 셀에 대해 라이트/리드하여 출력되는 데이타와 리프레쉬 제어기가 라이트한 데이타와 비교하여 최적의 셀프 리프레쉬 주기를 서치할 수 있도록 한 자동으로 주기가 결정되는 셀프 리프레쉬 장치에 관한 것이다.The present invention relates to a self-refreshing device in which a cycle is automatically determined. In particular, an optimal self-refresh period is compared with data written by a read / write cell and output by a refresh controller by operating a search algorithm upon power-up. The present invention relates to a self-refreshing device in which an interval is automatically determined so as to search.
따라서, 본 발명은 전원이 인가될때 마다 자동으로 서치 알고리듬이 동작되어 최적의 셀프 리프레쉬의 주기를 서치하므로, 종래의 고정된 셀프 리프레쉬 주기에 비하여 리프레쉬 상태에 따라 유동적으로 서치하여 안정된 리프레쉬를 수행할 수 있고, 리프레쉬 주기의 세팅에 따른 많은 전력소모를 감소시킬 수 있는 효과가 있다.Therefore, since the search algorithm is automatically operated every time the power is applied to search for an optimal self refresh cycle, the present invention can perform a stable refresh by performing a dynamic search according to the refresh state as compared to the conventional fixed self refresh cycle. In addition, there is an effect that can reduce a lot of power consumption according to the setting of the refresh cycle.
Description
제1도는 종래의 셀프 리프레쉬 블록도.1 is a conventional self refresh block diagram.
제2도는 본 발명 자동으로 주기가 결정되는 셀프 리프레쉬 장치의 블록도.2 is a block diagram of a self refresh apparatus in which the present invention is automatically determined.
제3도는 제2도에 대한 신호흐름도.3 is a signal flow diagram for FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 리프레쉬 모드 검출부 20 : 리프레쉬 제어부10: refresh mode detection unit 20: refresh control unit
30 : 리프레쉬 타이머부 40 : 리프레쉬 카운터부30: refresh timer unit 40: refresh counter unit
50, 60 : 멀티플렉서 70 : 메모리부50, 60: multiplexer 70: memory unit
80 : 주기 서치부 90 : 주기 레지스터부80: periodic search section 90: periodic register section
본 발명은 자동으로 주기가 결정되는 셀프 리프레쉬 장치에 관한 것으로, 특히 전원인가시 서치 알고리즘을 동작시켜 셀에 대해 라이트/리드하여 출력되는 데이타와 리프레쉬 제어기가 라이트한 데이타와 비교하여 최적의 셀프 리프레쉬 주기를 서치할 수 있도록 한 자동으로 주기가 결정되는 셀프 리프레쉬 장치에 관한 것이다.The present invention relates to a self-refreshing device in which a cycle is automatically determined. In particular, an optimum self-refresh period is compared with data written by a read / write cell and output by a refresh controller by operating a search algorithm upon power-up. The present invention relates to a self-refreshing device in which an interval is automatically determined so as to search.
제1도는 종래의 셀프 리프레쉬 장치 블록도로서, 이에 도시한 바와 같이 여러가지 방법에 의해 칩을 검출하여 셀프 리프레쉬 모드로 입력시키는 리프레쉬 모드 검출부(1)와, 상기 리프레쉬 모드 검출부(1)에 의해 셀프 리프레쉬 모드에 입력된 칩의 동작을 제어하는 리프레쉬 제어부(2)와, 상기 리프레쉬 제어부(2)가 주기적인 클럭신호를 발생하도록 정해진 셀프 리프레쉬 주기를 출력하는 리프레쉬 타이머부(3)와, 상기 리프레쉬 제어부(2)의 신호를 입력받아 상기 리프레쉬 타이머부(3)의 타이머에 의해 변환되는 새로운 사이클마다 어느 로우(row)를 리프레쉬 할 것인지를 카운트하는 리프레쉬 카운터부(4)와, 상기 리프레쉬 카운트부(4)의 카운트된 신호와 외부 어드레스신호를 입력받아 어드레스신호를 출력하는 멀티플렉서(5)와, 상기 리프레쉬 제어부(2)의 신호와 외부 클럭신호(RAS)를 입력받아 클럭신호(RAS)를 출력하는 멀티플렉서(6)와, 상기 멀티플렉서(5), (6)의 출력신호(RAS, ADDRESS)를 입력받아 저장하는 메모리부(7)로 구성된 것으로, 이의 작용을 설명하면 다음과 같다.FIG. 1 is a block diagram of a conventional self-refreshing device. As shown in the drawing, a refresh mode detection unit 1 which detects a chip by various methods and inputs the self-refresh mode, and the self-refreshing mode by the refresh mode detection unit 1 are shown in FIG. A refresh control unit 2 for controlling the operation of the chip input to the mode, a refresh timer unit 3 for outputting a self refresh period in which the refresh control unit 2 generates a periodic clock signal, and the refresh control unit ( A refresh counter unit 4 for counting which row is to be refreshed every new cycle converted by the timer of the refresh timer unit 3 by receiving the signal of 2), and the refresh count unit 4 A multiplexer 5 for receiving the counted signal and the external address signal and outputting an address signal, and the refresh control unit 2; A multiplexer 6 receiving a signal and an external clock signal RAS and outputting a clock signal RAS, and a memory unit configured to receive and store output signals RAS and ADDRESS of the multiplexers 5 and 6; It is composed of 7), the operation of which is described as follows.
리프레쉬 모드 검출부(1)는 칩을 셀프 리프레쉬 모드에 입력시키고, 리프레쉬 제어부(2)는 상기 리프레쉬 모드 검출부(1)의 신호와 리프레쉬 타이머부(3)의 타이머신호를 입력받아 상기 셀프 리프레쉬 모드 내에서 칩의 내부클럭(RAS, ROW ADDRESS)을 생성하여 멀티플렉서(6)를 통해 메모리부(7)의 클럭단자(RAS)에 입력되고, 아울러 타이머에 의해 변화되는 새로운 로우 사이클(row cycle)마다 새로운 어드레스를 갖도록 리프레쉬 카운터를 변화시키는데, 즉 증가 또는 감소시킨다.The refresh mode detector 1 inputs the chip into the self refresh mode, and the refresh controller 2 receives the signal of the refresh mode detector 1 and the timer signal of the refresh timer unit 3 within the self refresh mode. The internal clock (RAS, ROW ADDRESS) of the chip is generated and inputted to the clock terminal RAS of the memory unit 7 through the multiplexer 6, and a new address for each new row cycle changed by a timer. Change the refresh counter to have, i.e., increase or decrease it.
이때, 상기 리프레쉬 타이머는 메모리셀의 데이타가 소실되기 이전에 리프레쉬 될만큼 짧은주기를 가져야 하고, 잦은 리프레쉬는 많은 전력소모를 가져오는 만큼 가능한 전력소모가 적도록 긴주기를 가져야 한다.At this time, the refresh timer should have a short period enough to be refreshed before the data of the memory cell is lost, and frequent refresh should have a long period so as to reduce the power consumption as much as possible to bring a lot of power consumption.
또한, 상기 리프레쉬 카운터부(4)에서 카운트된 신호는 외부 어드레스신호와 함께 멀티플렉서(5)에 입력되어 그 멀티플렉서를 통해 새로운 어드레스신호가 메모리부(7)에 입력되게 한다.In addition, the signal counted by the refresh counter 4 is input to the multiplexer 5 together with the external address signal so that a new address signal is input to the memory 7 through the multiplexer.
이와같이 종래의 셀프 리프레쉬 장치에 있어서는 리프레쉬 주기 즉, 타이머의 값은 셀프 리프레쉬의 동작에 영향을 주는데, 칩 제작시에 그 리프레쉬 주기를 결정하여 고정시키는 방법은 그 칩의 여러 변화요인에 의해 타이머의 값이 변하는 문제점이 있었다.As described above, in the conventional self-refreshing device, the refresh period, that is, the value of the timer, affects the operation of the self-refreshing.However, the method of determining and fixing the refresh period during chip manufacturing is determined by the various factors of the chip. There was this changing issue.
따라서, 본 발명은 전원인가시 서치 알고리듬을 동작시켜 레지스터에 입력된 초기치를 가지고 액세스하고, 상기 초기치의 사이클 전단에서 라이트 동작을 임의의 셀에 대해 수행하고, 이후 이 셀에 대한 리드동작을 수행하며, 이때 출력되는 데이타를 제어기에서 라이트한 데이타와 비교하여 최적의 셀프 리프레쉬를 서치하도록 한 자동으로 주기가 결정되는 셀프 리프레쉬 장치를 제공함에 목적이 있는 것으로, 이와같은 목적을 갖는 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Accordingly, the present invention operates a search algorithm upon power-up to access an initial value input into a register, perform a write operation on an arbitrary cell in front of the cycle of the initial value, and then perform a read operation on the cell. It is an object of the present invention to provide a self-refreshing device in which an interval is automatically determined to search for an optimum self refresh by comparing the output data with data written by a controller. When described in detail with reference to as follows.
제2도는 본 발명 자동으로 주기가 결정되는 셀프 리프레쉬 장치의 블록도로서, 이에 도시한 바와같이 전원인가시 레지스터에 저장된 초기치로 액세스하고, 임의의 셀에 라이트/리드동작을 수행하고, 이때 출력되는 데이타를 리프레쉬 제어부가 라이트한 데이타와 비교하면서 리프레쉬 주기를 서치하는 주기 서치부(80)와, 상기 주기 서치부(80)에서 서치된 셀프 리프레쉬의 값을 저장하고, 전원인가시 상기 주기 서치부(80)에 초기치를 제공하는 주기 레지스터부(90)와, 상기 주기 서치부(80)의 서치신호를 입력받아 칩을 셀프 리프레쉬 모드로 입력시키는 리프레쉬 모드 검출부(10)와, 상기 리프레쉬 모드 검출부(10)에 의해 셀프 리프레쉬 모드에 입력된 칩의 동작(RAS, ADDRESS)을 제어하는 리프레쉬 제어부(20)와, 상기 주기 레지스터부(90)의 서치된 셀프 리프레쉬의 값을 입력받아 상기 리프레쉬 제어부(20)가 주기적인 클럭신호를 발생하도록 셀프 리프레쉬 주기를 출력하는 리프레쉬 타이머부(30)와, 상기 리프레쉬 제어부(20)의 신호를 입력받아 상기 리프레쉬 타이머부(30)의 타이머에 의해 변환되는 새로운 사이클마다 어느 로우(row)를 리프레쉬 할 것인지를 카운트하는 리프레쉬 카운터부(40)와, 상기 리프레쉬 카운트부(40)의 카운트된 신호와 외부 어드레스신호를 입력받아 어드레스신호를 출력하는 멀티플렉서(50)와, 상기 리프레쉬 제어부(20)의 신호와 외부 클럭신호(RAS)를 입력받아 클럭신호(RAS)를 출력하는 멀티플렉서(60)와, 상기 멀티플렉서(50), (60)의 출력신호(RAS, ADDRESS)와 상기 주기 서치부(80)의 데이타를 저장하거나 상기 주기 서치부(80)의 데이타를 출력하는 메모리부(70)로 구성된 것으로 이의 작용 및 효과를 제3도를 참조하여 상세히 설명하면 다음과 같다.FIG. 2 is a block diagram of a self-refreshing device in which a cycle is automatically determined according to the present invention. As shown in FIG. 2, an initial value stored in a register is accessed and power is written or read to an arbitrary cell. The period search unit 80 for searching the refresh period while comparing the data with the data written by the refresh control unit, and the value of the self refresh searched by the period search unit 80 are stored, and when the power is applied, the periodic search unit ( A period register unit 90 for providing an initial value to the 80; a refresh mode detector 10 for receiving a search signal from the period search unit 80 and inputting a chip in a self refresh mode; and the refresh mode detector 10; The search control unit 20 and the searched self refresh of the period register unit 90 to control the operation (RAS, ADDRESS) of the chip input to the self refresh mode A refresh timer unit 30 for outputting a self refresh cycle so that the refresh control unit 20 generates a periodic clock signal by receiving a value of? And a refresh timer unit 30 receiving a signal from the refresh control unit 20; A refresh counter unit 40 that counts which rows are to be refreshed for each new cycle converted by the timer of < RTI ID = 0.0 >), < / RTI > A multiplexer 50 for outputting a multiplexer, a multiplexer 60 for receiving a signal of the refresh control unit 20 and an external clock signal RAS, and outputting a clock signal RAS, and the multiplexers 50 and 60. It is composed of a memory unit 70 for storing the output signal (RAS, ADDRESS) and the data of the periodic search unit 80 or output the data of the periodic search unit 80, its operation and effect When a reference to explain the details of FIG. 3 as it follows.
전원이 인가될 때 주기 서치부(80)는 셀프 리프레쉬의 주기를 서치하기 위해 서치 알고리듬을 동작시키는데, 먼저 주기 레지스터(90)에 프로그램화 되어 저장된 초기치를 액세스하고(S1), 이 사이클의 전단에서 라이트 동작을 임의의 셀에 대하여 수행하고(S2), 이때 상기 셀은 상기 초기치에 해당되는 주기의 시간동안 데이타를 저장하며(S4), 상기 데이타가 저장된후 상기 셀에 대한 리드동작을 수행하고(S5), 이때 출력되는 데이타를 리프레쉬 제어부(20)에 의해 라이트된 데이타와 비교하여(S6), 상기 두 데이타의 입력이 각각 하이(또는 로우)가 되면스크로시브오아에 의해 출력은 하이가 되어 PASS이므로 서치 알고리듬에 의해 주기 레지스터(90)의 값을 증가시키고(S7), 이때 이 주기 레지스터(90)의 값은 발진기의 주기를 증가시키며 이로 인해 발생된 새로운 주기는 라이트/리드의 비교를 반복 수행한다.When the power is applied, the periodic search unit 80 operates a search algorithm to search for a period of self refresh, first accessing an initial value programmed and stored in the period register 90 (S1), and at the front end of this cycle. A write operation is performed on an arbitrary cell (S2), wherein the cell stores data for a period of time corresponding to the initial value (S4), and performs a read operation on the cell after the data is stored ( S5), at this time, the outputted data is compared with the data written by the refresh control unit 20 (S6), and the input of the two data becomes high (or low), respectively. Since the output is high by PASSIVE OR and PASS, the value of the period register 90 is increased by the search algorithm (S7), and the value of this period register 90 increases the period of the oscillator. The new cycle is repeated for the comparison of writes / leads.
또한, 상기 두 데이타의 입력이 각각 하이 또는 로우가 되면스크로시브오아에 의해 출력은 로우가 되어 FAIL이므로 상기 서치 알고리듬에 의해 주기를 감소시켜 라이트/리드의 비교를 반복 수행하고(S8), 이러한 과정을 통해 긴주기에서 FAIL이 되고, 짧은주기에서 PASS가 되면, 이때 상기 PASS와 FAIL된 주기의 레지스터의 값을 그 레지스터의 최소값과 비교하여(S9), 즉 발진기가 변화시킬수 있는 주기의 최소치에 해당되면, 이때 PASS된 주기의 값이 사용할 셀프 리프레쉬의 값이 되고, 따라서 상기 주기 서치부(80)에서 서치된 셀프 리프레쉬의 값은 상기 주기 레지스터부(90)에 저장되고, 리프레쉬 모드 검출부(10)에 의해 상기 셀프 리프레쉬의 값이 셀프 리프레쉬로 입력되어 리프레쉬가 수행된다.In addition, when the input of the two data is high or low, respectively The output is low by Flawless FAIL, so the cycle is reduced by the search algorithm to repeat the comparison of writes and reads (S8). Through this process, FAIL becomes a long cycle and PASS a short cycle. In this case, the value of the register of the PASS and FAIL period is compared with the minimum value of the register (S9), that is, if the oscillator is able to change the minimum value of the period, the value of the PASS period is the self-refresh The value of the self refresh searched by the period search unit 80 is stored in the period register unit 90, and the value of the self refresh is input to the self refresh by the refresh mode detection unit 10. Refresh is performed.
이상에서 상세히 설명한 바와같이 본 발명은 전원이 인가될 때마다 자동으로 서치 알고리듬이 동작되어 최적의 셀프 리프레쉬의 주기를 서치하므로, 종래의 고정된 셀프 리프레쉬 주기에 비하여 리프레쉬 상태에 따라 유동적으로 서치하여 안정된 리프레쉬를 수행할 수 있고, 리프레쉬 주기의 세팅에 따른 많은 전력소모를 감소시킬 수 있는 효과가 있다.As described in detail above, the present invention automatically searches the cycle of the optimum self refresh every time the power is applied, so that the search is more flexible than the conventional fixed self refresh period, it is more flexible to search according to the refresh state Refreshing can be performed, and the power consumption can be reduced according to the setting of the refresh cycle.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960002567A KR100186296B1 (en) | 1996-02-02 | 1996-02-02 | Self-refresh apparatus determining cycle automatically |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960002567A KR100186296B1 (en) | 1996-02-02 | 1996-02-02 | Self-refresh apparatus determining cycle automatically |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970063254A KR970063254A (en) | 1997-09-12 |
| KR100186296B1 true KR100186296B1 (en) | 1999-04-15 |
Family
ID=19450662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960002567A KR100186296B1 (en) | 1996-02-02 | 1996-02-02 | Self-refresh apparatus determining cycle automatically |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100186296B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100311042B1 (en) * | 1999-06-26 | 2001-11-02 | 윤종용 | Memory device of programmable write cycle and data write method using the same |
-
1996
- 1996-02-02 KR KR1019960002567A patent/KR100186296B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970063254A (en) | 1997-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6535950B1 (en) | Semiconductor memory device having a refresh operation | |
| KR950014089B1 (en) | Hidden self refresh method and device of synchronous dram | |
| JP3489906B2 (en) | Semiconductor memory device | |
| KR100363107B1 (en) | Semiconductor memory device | |
| KR0142795B1 (en) | Dram refresh circuit | |
| JPH09501254A (en) | Method and apparatus for performing refresh in a synchronous DRAM system | |
| KR100515072B1 (en) | Semiconductor memory device for saving power consumption in refresh operation | |
| US6940773B2 (en) | Method and system for manufacturing DRAMs with reduced self-refresh current requirements | |
| KR100363108B1 (en) | Semiconductor memory device and method of adjusting refresh cycle of device | |
| JP2004259343A (en) | Semiconductor memory | |
| US7719916B2 (en) | Semiconductor memory device | |
| WO1996028825A1 (en) | Semiconductor memory | |
| KR100462085B1 (en) | Semiconductor memory circuit | |
| KR100186296B1 (en) | Self-refresh apparatus determining cycle automatically | |
| US6930946B2 (en) | Refresh control and internal voltage generation in semiconductor memory device | |
| EP0409274A2 (en) | Dynamic memory with a refresh control circuit | |
| KR20050102507A (en) | Ras time control circuit and method of dram using external clock | |
| KR100911229B1 (en) | Semiconductor memory device based on dummy-cell method | |
| KR100800384B1 (en) | Semiconductor memory device and method for self refresh therefore | |
| KR0121776B1 (en) | Self-refreshing unit in synchronous dynamic ram | |
| KR100287889B1 (en) | Self-refresh circuit | |
| JP2786961B2 (en) | Semiconductor storage device | |
| JPS63121196A (en) | Semiconductor memory device | |
| JP2868464B2 (en) | Semiconductor memory device and refresh control method thereof | |
| KR0183813B1 (en) | Dram refresh controller |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091126 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |