KR0185944B1 - Method for coding using (1, 7) encoded code - Google Patents
Method for coding using (1, 7) encoded code Download PDFInfo
- Publication number
- KR0185944B1 KR0185944B1 KR1019960002091A KR19960002091A KR0185944B1 KR 0185944 B1 KR0185944 B1 KR 0185944B1 KR 1019960002091 A KR1019960002091 A KR 1019960002091A KR 19960002091 A KR19960002091 A KR 19960002091A KR 0185944 B1 KR0185944 B1 KR 0185944B1
- Authority
- KR
- South Korea
- Prior art keywords
- decoded word
- decoder
- decoding
- decoded
- word
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10481—Improvement or modification of read or write signals optimisation methods
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
본 발명은 (1,7)변조코드를 이용하는 복호화방법 및 그 장치에 관한 것이다. 본 발명에 의한 (겹침)복호화방법은 직렬로 전송되는 부호어를 6비트단위의 블럭으로 변환하고 3비트씩 쉬프트하여 출력하는 제1단계, 3비트씩 쉬프트되어 입력되는 블럭들을 복호화하여, 이전블럭과 현재블럭들에서 겹침으로 복호어를 발생하는 제2단계, 및 제2단계를 통해 겹침으로 발생한 복호어들중 한개의 복호어를 선택하여 출력하는 제3단계를 포함한다. 이와 같은 본 발명은 (1,7)변조코드의 최대 난점이었던 오류전파문제를 최소화하므로써 복호화 효율을 높이는 효과를 가져온다.The present invention relates to a decoding method using the (1,7) modulated code and an apparatus thereof. In the (overlapping) decoding method according to the present invention, a first step of converting codewords transmitted serially into blocks of 6-bit units and shifting them by 3 bits and outputting them is performed. And a second step of generating a decoded word by overlapping the current blocks, and a third step of selecting and outputting one of the decoded words generated by the overlapped step through the second step. As described above, the present invention has an effect of increasing decoding efficiency by minimizing an error propagation problem, which is the maximum difficulty of the (1,7) modulation code.
Description
제1도는 본 발명에 의한 복호화기를 나타낸 구성도,1 is a block diagram showing a decoder according to the present invention,
제2도는 제1도에서 제어부(16)의 상세구성도,2 is a detailed configuration diagram of the control unit 16 in FIG.
제3도는 본 발명의 동작을 설명하기 위한 개념도.3 is a conceptual diagram for explaining the operation of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : S/P변환부 12,14 : 룩업테이블10: S / P converter 12,14: lookup table
16,24 : 제어부 18 : 인버터16,24 control unit 18 inverter
20, 26 : 멀티플렉서 22 : 지연기20, 26: multiplexer 22: delay
본 발명은 디지탈신호의 복호화에 관한 것으로, 특히 (1,7)변조코드를 이용하여 부호화된 6비트단위의 부호어들에 대해 3비트씩 쉬프트하여 겹침복호화하므로써 오류전파를 최소화할 수 있도록 한 (1,7)변조코드를 이용하는 복호화방법 및 그 장치에 관한 것이다.The present invention relates to the decoding of a digital signal, and in particular, it is possible to minimize error propagation by performing overlapping decoding by shifting the codewords encoded by (1,7) modulated code by 6 bits. 1,7) The present invention relates to a decoding method using a modulated code and an apparatus thereof.
일반적으로 디지탈신호를 자기테이프나 하드디스크, 또는 광디스크와 같은 저장매체에 기록하기 위해서는 'RLL(Run Length Limited)'변조를 행한다. RLL변조방식은 m비트의 데이타를 n비트의 부호어로 변환하는데 있어서 (d,k)조건을 만족하도록 부호화하는 것이다. 여기서, d와 k는 각각 두 연속된 '1'사이에 존재하는 '0'의 최소갯수 및 최대갯수를 나타낸다.In general, in order to record a digital signal on a storage medium such as a magnetic tape, a hard disk, or an optical disk, 'RLL (Run Length Limited)' modulation is performed. The RLL modulation method is to encode m-bit data so as to satisfy the (d, k) condition in converting n-bit codewords. Here, d and k represent the minimum and maximum number of '0' existing between two consecutive '1', respectively.
이와 같은 RLL변조방식에서 기록밀도비(DR)는 다음과 같이 정의된다.In this RLL modulation method, the recording density ratio DR is defined as follows.
기록밀도비를 증가시키기 위해서는 부호화율(m/n)을 증가시키거나, d를 증가시키면 된다. 한편, RLL변조방식으로 변조된 신호를 복조기에서 정확하게 검출해 내려면 변조코드의 신호검출창폭이 커야 한다. 원래데이타의 비트간격을 T라 할 때 검출창폭(Tw)은 다음과 같이 주어진다.In order to increase the recording density ratio, the coding rate (m / n) may be increased or d may be increased. On the other hand, in order to accurately detect the signal modulated by the RLL modulation method in the demodulator, the signal detection window width of the modulation code must be large. When the bit interval of the original data is T, the detection window width Tw is given as follows.
신호의 검출창폭은 부호화율(m/n)에 비례하므로 부호화율이 '1'에 근접할수록 효과적이나, 이때 (d,k)조건을 만족하는 정수 n,m이 증가한다.Since the detection window width of the signal is proportional to the code rate (m / n), the closer the code rate is to '1', the more effective. In this case, an integer n, m that satisfies the condition (d, k) increases.
이와 같이, RLL변조코드는 (d,k,m,n)으로 특징지을 수 있으며, RLL변조코드는 '(d,k)변조코드'로 명명되기도 한다.As such, the RLL modulation code may be characterized as (d, k, m, n), and the RLL modulation code may be referred to as '(d, k) modulation code'.
현재 상업적으로 널리 이용되고 있는 RLL변조코드로는 (d,k,m,n)이 (2,10,8,14)인 EFM(Eight Fourteen Modulation)코드를 들 수 있다. EFM변조코드는 필립스사에서 제안한 코드로 현재 널리 보급되어 있는 콤팩트디스크(Compact Disc)시스템에 이용되고 있다. 그러나, EFM변조코드는 DSV(Digital Sum Value)를 제어하기 위하여 3비트의 결합비트(merging bit)가 추가로 필요하기 때문에 이에 따른 부호화율이 8/17로 감소한다. 또한, EFM변조코드는 변·복조를 위한 코드북의 크기가 커서 실시간처리가 요구되는 고밀도의 기록용시스템에 부적합한 것으로 판단된다.Current commercially widely used RLL modulation codes include EFM (Eight Fourteen Modulation) codes in which (d, k, m, n) is (2,10,8,14). The EFM modulated code is a code proposed by Philips and is used in the current compact disc system. However, since the EFM modulation code requires an additional 3 bits of merging bit to control the digital sum value (DSV), the coding rate is reduced to 8/17. In addition, it is judged that the EFM modulation code is not suitable for a high-density recording system that requires a real-time processing due to the large size of the codebook for modulation and demodulation.
RLL변조코드에는 또한, (d,k,m,n)이 (2,7,1,2)인 (2,7)변조코드와, (1,7,2,3)인 (1,7)변조코드등이 있다. (2,7)변조코드와 (1,7)변조코드는 현재 자기기록 및 광기록매체에 널리 사용되고 있다.The RLL modulated code also includes (2,7) modulated code with (d, k, m, n) of (2,7,1,2) and (1,7) with (1,7,2,3). Modulation codes; (2,7) modulation codes and (1,7) modulation codes are now widely used in magnetic recording and optical recording media.
다음의 표1과 표2는 상술한 변조코드들중 (1,7)변조코드의 부호화에 이용되는 기본부호표와 추가부호표를 나타낸 것이다.Table 1 and Table 2 below show the basic code table and additional code table used for encoding (1,7) modulation code among the above-described modulation codes.
[표 1] TABLE 1
[표 2] TABLE 2
(1,7)변조코드에 의한 복호표는 상술한 표1과 표2의 기본부호표 및 추가부호표의 역에 해당하며, 표3은 이러한 (1,7)변조코드에 의한 복호화규칙을 나타낸 것이다.The decoding table by the (1,7) modulation code corresponds to the inverse of the basic sign table and the additional sign table in Tables 1 and 2 described above, and Table 3 shows the decoding rules by the (1,7) modulation code. .
표3(다음장)Table 3 (Next Chapter)
표3에서 'N'은 무관(無關; Don't Care)조건을 나타내며, 'x'는 적어도 한개 이상 '1'이 존재하는 경우를 나타낸다.In Table 3, 'N' represents a Don't Care condition, and 'x' represents a case where at least one '1' exists.
표3에서 알 수 있는 바와 같이, (1,7)변조코드를 이용하여 데이타를 복호화할 때 이전부호어의 마지막비트에 오류가 발생할 경우 현재부호어와 다음부호어의 복호화에 영향을 미치게 된다. 이와 같이, (1,7)변조코드는 오류를 전파하는 문제점이 있었다.As can be seen from Table 3, if an error occurs in the last bit of the previous code when decoding data using the (1,7) modulated code, it affects the decoding of the current code and the next code. As such, the (1,7) modulation code had a problem of propagating an error.
[표 3] TABLE 3
상술한 문제점을 해결하기 위한 본 발명의 목적은, (1,7)변조코드에 의하여 부호화된 데이타를 복호화할 때 겹침복호법(Overlapping Decoding Method)을 이용하여 오류전파를 최소화할 수 있도록 한 (1,7)변조코드를 이용하는 복호화방법을 제공함에 있다.An object of the present invention for solving the above-described problems is to minimize error propagation by using an overlapping decoding method when decoding data encoded by a (1,7) modulation code. And 7) a decoding method using a modulation code.
본 발명의 다른 목적은 상술한 방법을 구현한 복호화기를 제공함에 있다.Another object of the present invention is to provide a decoder that implements the above-described method.
이와 같은 목적을 달성하기 위한 본 발명에 의한 (1,7)변조코드를 이용하는 복호화방법은, (1,7)변조코드에 의하여 부호화된 데이타를 (1,7)변조코드의 기본복호표와 추가복호표를 이용하여 복호화하는 방법에 있어서, 직렬로 전송되는 부호어를 6비트단위의 블럭으로 변환하고 3비트씩 쉬프트하여 출력하는 제1단계, 상기 3비트씩 쉬프트되어 입력되는 블럭들을 복호화하여, 이전블럭과 현재블럭들에서 겹침으로 복호어를 발생하는 제2단계, 및 상기 제2단계를 통해 겹침으로 발생한 복호어들중 한개의 복호어를 선택하여 출력하는 제3단계를 포함한다.The decoding method using the (1,7) modulation code according to the present invention for achieving the above object, adds the data encoded by the (1,7) modulation code and the basic decoding table of the (1,7) modulation code In the decoding method using a decode table, the first step of converting the codeword transmitted serially into a block of 6-bit units, shifted by 3 bits to output, Decoding the blocks shifted by the 3 bits input, And a second step of generating a decoded word by overlapping the previous block and the current blocks, and a third step of selecting and outputting one of the decoded words generated by the overlapped value through the second step.
본 발명의 다른 목적을 달성하기 위한 복호화기는, (1,7)변조코드에 의하여 부호화된 데이타를 (1,7)변조코드의 기본복호표 및 추가복호표를 이용하여 복호화하는 장치에 있어서, 직렬로 전송되는 부호어를 6비트단위의 블럭들로 변환하고 3비트씩 쉬프트하여 출력하는 직/병렬변환부, 상기 직/병렬변환부로부터 3비트씩 쉬프트되어 입력되는 6비트단위의 데이타를 복호화하는 복호화부, 상기 복호화부로부터 출력되는 복호어를 소정시간 지연시켜 출력하는 지연기, 상기 복호화부로부터 출력되는 현재의 복호어와 상기 지연기로부터 출력되는 이전의 복호어, 및 일측이 접지되어 있는 입력단으로부터 발생하는 데이타중 하나를 제1제어부의 제어에 따라 선택하여 출력하는 제1멀티플렉서, 및 상기 현재의 복호어와 상기 이전의 복호어를 입력받아 상기 제1멀티플렉서에 공급할 선택제어신호를 발생하는 제1제어부를 포함한다.A decoder for achieving another object of the present invention is an apparatus for decoding data encoded by a (1,7) modulation code using a basic decoding table and an additional decoding table of a (1,7) modulation code. A serial / parallel converter converts a codeword transmitted to a block into 6-bit units and shifts it by 3 bits for output, and decodes 6-bit unit data shifted by 3 bits from the serial / parallel converter. A decoder, a delayer for delaying and outputting a decoded word outputted from the decoder by a predetermined time, a current decoded word outputted from the decoder, a previous decoded word outputted from the delayer, and an input terminal of which one side is grounded. A first multiplexer for selecting and outputting one of the generated data according to the control of the first controller; and receiving the current decoded word and the previous decoded word; A first controller for generating a selection control signal supplied to the first multiplexer.
이하, 첨부한 도면들을 참조하여 본 발명의 일 실시예를 상세히 설명하기로 한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
제1도는 본 발명에 의한 복호화기의 구성을 나타낸 것이다. 제1도의 복호화기는 먼저, 직렬형태로 입력되는 부호어들을 소정비트의 병렬데이타로 변환하기 위한 S/P(Serial/Parallel)변환부(10)를 구비한다. S/P변환부(10)에는 기본복호표와 추가복호표에 의한 복호어를 각각 저장하고 있는 제1 및 제2룩업테이블(Look Up Table)(LUT1,LUT2)(12,14)이 병렬로 연결된다. 제1 및 제2룩업테이블(12,14)에는 룩업테이블들(12,14)로부터 출력되는 복호어들중 하나를 선택적으로 출력하기 위한 제1멀티플렉서(Multiplexor)(MUX1)(20)가 연결된다.1 shows the configuration of a decoder according to the present invention. First, the decoder of FIG. 1 includes an S / P (Serial / Parallel) converter 10 for converting codewords input in a serial form into parallel data of a predetermined bit. In the S / P converter 10, first and second look up tables (LUT1, LUT2) 12 and 14, which store decoded words based on a basic decoding table and an additional decoding table, respectively, are arranged in parallel. Connected. A first multiplexer (MUX1) 20 for selectively outputting one of the decoded words output from the lookup tables 12 and 14 is connected to the first and second lookup tables 12 and 14. .
그리고, S/P변환부(10)에는 소정비트의 병렬데이타를 입력받아 룩업테이블들(12,14)중 하나와, 제1멀티플렉서(20)의 입력데이타들중 하나를 선택하기 위한 선택제어신호(cntl)를 발생하는 제1제어부(16)가 연결된다. 그리고, 제1도는 룩업테이블들(12,14)에 서로 상이한 선택제어신호(cntl)를 공급하기 위하여, 제1제어부(16)와 제1룩업테이블(12) 사이에 선택제어신호(cntl)를 반전하는 인버터(18)가 연결된다.The S / P converter 10 receives a predetermined bit of parallel data and selects one of the lookup tables 12 and 14 and one of the input data of the first multiplexer 20. The first control unit 16 for generating (cntl) is connected. 1 shows a selection control signal cntl between the first controller 16 and the first lookup table 12 to supply different selection control signals cntl to the lookup tables 12 and 14. The inverting inverter 18 is connected.
또한, 제1도의 복호화기에서 제1멀티플렉서(20)에는 소정시간만큼 복호어를 지연시켜 출력하기 위한 지연기(22)가 연결된다. 제1멀티플렉서(20)와 지연기(22)에는 이들 구성요소들로부터 인가되는 복호어들과, 일측이 접지되어 있는 입력단으로부터 발생하는 데이타중 하나를 선택적으로 출력하기 위한 제2멀티플렉서(MUX2)(26)가 연결된다. 제1멀티플렉서(20)와 지연기(22)에는 또한, 이들 출력데이타들을 입력받아 제2멀티플렉서(26)에 공급할 선택제어신호를 발생하는 제2제어부(24)가 연결된다.In the decoder of FIG. 1, the first multiplexer 20 is connected with a delay 22 for delaying and outputting a decoded word for a predetermined time. The first multiplexer 20 and the delayer 22 have a second multiplexer MUX2 for selectively outputting one of the decoded words applied from these components and data generated from an input terminal of which one side is grounded. 26) is connected. The first multiplexer 20 and the retarder 22 are also connected to a second control unit 24 which receives these output data and generates a selection control signal to be supplied to the second multiplexer 26.
한편, 제2도는 이와 같은 본 발명에서 제1제어부(16)의 상세한 구성을 나타낸 것이다. 제1제어부(16)는 S/P변환부(10)로부터 인가되는 병렬데이타중 하위 3비트(C3C4C5)를 입력받아 논리연산하는 부정논리합게이트(NOR gate)로 구성된다.On the other hand, Figure 2 shows a detailed configuration of the first control unit 16 in the present invention as described above. The first controller 16 is composed of a negative logic gate (NOR gate) that receives a lower 3 bits C 3 C 4 C 5 of the parallel data applied from the S / P converter 10 and performs a logical operation.
이와 같이 구성된 본 발명의 동작을 제3도를 참조하여 설명하면 다음과 같다.Referring to Figure 3 the operation of the present invention configured as described above is as follows.
제3도는 본 발명에 의한 겹침복호화를 설명하기 위한 도면이다.3 is a diagram for explaining overlap decoding according to the present invention.
먼저, 제1도의 복호화기에서 S/P변환부(10)는 직렬로 전송되는 부호어들을 입력받아 6비트단위의 병렬데이타로 변환한다. S/P변환부(10)는 6비트단위의 데이타들을 3비트씩 쉬프트하여 제1 및 제2룩업테이블(12,14)에 인가한다. 제1 및 제2룩업테이블(12,14)은 각각 기본복호표와 추가복호표에 해당하는 복호어들을 저장하고 있는 메모리들이며, 이들중 하나에서 복호어가 출력된다. 제1 및 제2룩업테이블(12,14)중 하나를 선택하는 동작은 제1제어부(16)로부터 이루어진다. 즉, 제1제어부(16)는 S/P변환부(10)로부터 출력되는 6비트의 병렬데이타(C=C0C1C2C3C4C5)를 입력받아 이중 하위 3비트를 부정논리합연산하여 선택제어신호(cntl)를 발생한다.First, in the decoder of FIG. 1, the S / P converter 10 receives codewords transmitted serially and converts the codewords into 6-bit parallel data. The S / P converter 10 shifts 6-bit data by 3 bits and applies them to the first and second lookup tables 12 and 14. The first and second lookup tables 12 and 14 are memories that store decoded words corresponding to a basic decoding table and an additional decoding table, respectively, and a decoded word is output from one of them. The operation of selecting one of the first and second lookup tables 12 and 14 is performed from the first controller 16. In other words, the first controller 16 receives the 6-bit parallel data (C = C 0 C 1 C 2 C 3 C 4 C 5 ) output from the S / P converter 10 to negate the lower 3 bits. The logical sum operation generates the selection control signal cntl.
cntl=(C3+ C4+ C5)'cntl = (C 3 + C 4 + C 5 ) '
표2 및 표3에 나타낸 바와 같이, 다음부호어가 모두 '0'인 경우에는 추가복호표를 이용하여 복호어를 구해야 한다. 제어부(16)는 하위 3비트가 모두 '0'일 때 각각의 이진비트값들을 부정논리합한 하이레벨값('1')의 선택제어신호(cntl)를 발생한다. 이때, 제1룩업테이블(12)에는 로우레벨값('0')의 선택제어신호(cntl)가 입력되며, 제2룩업테이블(14)에는 하이레벨값('1')의 선택제어신호(cntl)가 입력된다. 즉, 제1제어부(16)는 하이레벨값('1')의 선택제어신호(cntl)가 입력되는 제2룩업테이블(14)를 선택한다. 제2룩업테이블(14)은 S/P변환부(10)로부터 입력받는 부호어에 해당하는 복호어를 출력한다. 이때, 제2룩업테이블(12)은 현재 출력되는 복호어에 에러가 발생했는 지를 나타내는 에러플래그신호를 복호어와 함께 출력한다. 제2룩업테이블(14)은 출력데이타들을 제1멀티플렉서(20)의 입력단 '1'로 인가한다. 한편, 제1제어부(16)의 선택 제어신호(cntl)는 제1멀티플렉서(20)에도 입력되며, 선택제어신호(cntl)가 하이레벨값('1')일 때 제1멀티플렉서(20)는 입력단 '1'로 입력되는 제2룩업테이블(14)로부터의 데이타들을 선택하여 출력한다.As shown in Table 2 and Table 3, if all of the following subwords are '0', the decoded word should be obtained using the additional decoding table. The control unit 16 generates the selection control signal cntl of the high level value '1', which negates and logically combines the respective binary bit values when the lower three bits are all '0'. At this time, the selection control signal cntl of the low level value '0' is input to the first lookup table 12, and the selection control signal of the high level value '1' is input to the second lookup table 14. cntl) is entered. That is, the first controller 16 selects the second lookup table 14 to which the selection control signal cntl of the high level value '1' is input. The second lookup table 14 outputs a decoded word corresponding to a code word received from the S / P converter 10. At this time, the second lookup table 12 outputs an error flag signal indicating whether an error has occurred in the currently output decoded word together with the decoded word. The second lookup table 14 applies the output data to the input terminal '1' of the first multiplexer 20. Meanwhile, the selection control signal cntl of the first controller 16 is also input to the first multiplexer 20, and when the selection control signal cntl is a high level value '1', the first multiplexer 20 Data from the second lookup table 14 input to the input terminal '1' are selected and output.
반면에, 병렬데이타의 하위 3비트중 적어도 한개 이상 '1'이 존재하는 경우, 제1제어부(16)는 로우레벨값('0')의 선택제어신호(cntl)를 발생한다. 이때는 하이레벨값('1')의 선택제어신호(cntl)가 입력되는 제1룩업테이블(12)이 선택된다. 제1룩업테이블(12)은 입력되는 부호어에 해당하는 복호어와, 이 복호어에 대한 에러플래그신호를 출력하여 제1멀티플렉서(20)의 입력단 '0'으로 인가한다. 이때, 제1멀티플렉서(20)는 입력단 '0'으로 입력되는 데이타들을 선택하여 출력한다.On the other hand, when at least one of the lower 3 bits of the parallel data has '1', the first controller 16 generates the selection control signal cntl of the low level value '0'. In this case, the first lookup table 12 to which the selection control signal cntl of the high level value '1' is input is selected. The first lookup table 12 outputs a decoded word corresponding to an input codeword and an error flag signal corresponding to the decoded word and applies it to the input terminal '0' of the first multiplexer 20. In this case, the first multiplexer 20 selects and outputs data input to the input terminal '0'.
지연기(22)는 제1멀티플렉서(20)로부터 선택적으로 출력되는 복호어, 및 에러플래그신호를 입력받아 한개 복호어만큼 즉, 2비트에 해당하는 시간만큼 지연시킨다. 한편, 지연기(22)에서 복호어를 지연시키는 동안 다음부호어가 상술한 동일과정을 통해 복호화된다.The delay unit 22 receives the decoded word and the error flag signal selectively output from the first multiplexer 20, and delays one decoded word, that is, two bits. Meanwhile, while delaying the decoded word in the delayer 22, the next codeword is decoded through the same process described above.
제2멀티플렉서(26)는 제1멀티플렉서(20)로부터 현재 출력되는 복호어와 지연기(22)에 저장되어 있던 이전 복호어를 입력받아 이들중 하나를 제2제어부(24)로부터 공급받는 선택제어신호에 따라 선택하여 출력한다.The second multiplexer 26 receives a decoded word currently output from the first multiplexer 20 and a previous decoded word stored in the delay unit 22 and receives one of them from the second control unit 24. Select and output according to.
상술한 표1과 표2를 참조하면 복호어가 존재하는 경우와 존재하지 않는 경우가 있다. 제2제어부(24)는 이하 설명될 규칙에 의거하여 선택제어신호를 발생한다. 현재 입력되는 부호어(C3C4C5, C10C11C12)에서 얻어진 복호어를 rn(r10∼r13)라 하고, 이 전 부호어들(C0C1C2, C3C4C5)에서 얻어진 복호어를 rp(r0∼r3)이라 할 때, 두개의 복호어에 대한 선택규칙은 다음과 같다.Referring to Tables 1 and 2 described above, there are cases where a decoded word exists or does not exist. The second control unit 24 generates a selection control signal based on the rule to be described below. The decoded word obtained from the currently input codeword (C 3 C 4 C 5 , C 10 C 11 C 12 ) is called r n (r 10 ˜r 13 ), and the previous code words (C 0 C 1 C 2 , When the decoded word obtained from C 3 C 4 C 5 ) is r p (r 0 to r 3 ), the selection rule for the two decoded words is as follows.
경우1 : rp가 존재하지 않으면 rn을 선택Case 1: select r n if r p does not exist
경우2 : rn이 존재하지 않으면 rp를 선택Case 2: If r n does not exist, select r p
경우3 : rp와 rn이 같으면 rn을 선택Case 3: If r p and r n are equal, select r n
경우4 : rp와 rn이 같지 않으면 rn을 선택Case 4: If r p and r n are not equal, select r n
경우5 : rp와 rn이 모두 존재하지 않으면 '00'을 선택Case 5: select '00' if both r p and r n do not exist
경우1과 경우2는 현재블럭과 이전블럭에서 부호화할 때와 복호화할 때의 부호 및 복호표가 다른 경우이다. 즉, 부호화할 때는 기본부호표를 이용하여 부호어를 얻고, 복호화할 때는 추가복호표를 이용하여 복호어를 얻은 경우이거나, 그 역의 경우에 해당한다. 즉, 제2제어부(24)는 지연기(22)로부터 인가되는 에러플래그신호가 하이레벨값('1')일 때 이전복호어가 존재하지 않는 에러상태라고 판단한다. 제2제어부(24)는 이때, 제1멀티플렉서(20)로부터 인가받는 에러플래그신호가 로우레벨값('0')이면, 현재의 복호어는 에러가 발생하지 않은 상태라고 판단하여(경우1), 현재의 복호어(rn)를 선택하기 위한 선택제어신호를 발생한다. 이때, 제2멀티플렉서(26)는 입력단 '01'로 입력되는 복호어(rn)를 출력한다.Case 1 and Case 2 are cases where the sign and the decode table of the current block and the previous block are different from each other. That is, when encoding, a codeword is obtained using a basic code table, and when decoding, a codeword is obtained by using an additional decoding table or vice versa. That is, when the error flag signal applied from the delayer 22 is the high level value '1', the second controller 24 determines that the previous decoder does not exist. At this time, if the error flag signal received from the first multiplexer 20 is a low level value ('0'), the second controller 24 determines that the current decoded word does not generate an error (case 1). A selection control signal for selecting the current decoder r n is generated. At this time, the second multiplexer 26 outputs a decoder r n input to the input terminal '01'.
반면, 제1멀티플렉서(20)로부터의 에러플래그신호가 하이레벨값('1')이고, 지연기(22)로부터의 에러플래그신호가 로우레벨값('0')이면(경우2), 제2제어부(24)는 이전복호어(rp)를 선택하기 위한 선택제어신호를 발생한다. 제2멀티플렉서(26)는 제2제어부(24)로부터 이러한 선택제어신호를 공급받아 입력단 '10'로 입력되는 복호어(rp)를 출력한다.On the other hand, if the error flag signal from the first multiplexer 20 is the high level value ('1') and the error flag signal from the delay unit 22 is the low level value ('0') (case 2), The second controller 24 generates a selection control signal for selecting the previous decoder r p . The second multiplexer 26 receives the selection control signal from the second controller 24 and outputs a decoder r p input to the input terminal '10'.
한편, 부호표와 복호표가 다른 경우에 동일한 복호어를 얻는 경우도 있다. 경우3이 그 예인데, 표2에서 '0'과 '2'를 기본부호표에 따라 부호화하고, 복호화할 때는 추가복호표에 따라 복호어를 얻는 경우에 그 결과는 동일하게 되는 것을 알 수 있다. 여기서, 두개 부호어에 대한 복호어가 동일하므로 어느 것을 선택해도 되지만, 선택조건을 간단히 하기 위하여 제2제어부(24)는 현재의 복호어(rn)를 선택하도록 선택제어신호를 발생한다. 이때, 제2멀티플렉서(26)는 입력단 '01'로 입력되는 복호어(rn)를 출력한다.On the other hand, the same decoded word may be obtained when the code table and the decode table are different. Case 3 is an example. In Table 2, '0' and '2' are encoded according to the basic sign table, and when decoding, a decoded word is obtained according to an additional decoding table. . Here, since the decoded words for the two codewords are the same, any one may be selected. In order to simplify the selection condition, the second control unit 24 generates a selection control signal to select the current decoded word r n . At this time, the second multiplexer 26 outputs a decoder r n input to the input terminal '01'.
경우4는 상술한 경우3과 반대의 경우로 표2의 추가부호표에서 '1'이나 '3'이 부호화된 경우이다. 이러한 부호어를 기본복호표를 이용하여 복호화하게 되면, 전혀 다른 결과를 얻게 된다. 이때, 제2제어부(24)는 추가복호표를 이용하여 얻은 복호어(rn)를 선택하기 위한 선택제어신호를 발생하며, 제2멀티플렉서(26)는 이러한 선택제어신호를 공급받아 입력단 '01'로 입력되는 복호어(rn)를 출력한다.Case 4 is the case opposite to case 3 described above, in which '1' or '3' is encoded in the additional code table of Table 2. When the codeword is decoded using the basic decoding table, a completely different result is obtained. At this time, the second controller 24 generates a selection control signal for selecting the decoded word r n obtained by using the additional decoding table, and the second multiplexer 26 receives the selection control signal and receives the input terminal '01. Outputs a decoded word r n input as'.
마지막으로, 경우5는 오류가 발생한 경우이므로 임의의 값을 선택한다. 제2제어부(24)는 제1멀티플렉서(20)와 지연기(22)로부터의 에러플래그신호가 모두 하이레벨값('1')일 때 제2멀티플렉서(26)에 입력단 '00'을 선택하도록 하는 선택제어신호를 발생하여 공급한다. 제2멀티플렉서(26)는 이때, 입력단 '00'으로부터의 데이타 '00'을 출력한다.Finally, since case 5 is an error, a random value is selected. The second controller 24 selects the input terminal '00' to the second multiplexer 26 when the error flag signals from the first multiplexer 20 and the delayer 22 are both high level values '1'. Generates and supplies a selection control signal. The second multiplexer 26 outputs data '00' from the input terminal '00' at this time.
이와 같이, 본 발명에 의한 (1,7)변조코드를 이용하는 복호화방법 및 그 장치는 (1,7)변조코드에 의하여 부호화된 데이타를 복호화할 때, 겹침복호화하여 현재블럭과 이전블럭에서 얻어진 두개의 복호어중 하나를 선택한다. 따라서, 본 발명은 (1,7)변조코드의 최대 난점이었던 오류전파문제를 최소화하므로써 복호화 효율을 높이는 효과를 가져온다.As described above, the decoding method using the (1,7) modulation code and the apparatus according to the present invention, when decoding the data encoded by the (1,7) modulation code, the two obtained from the current block and the previous block by overlapping decoding Select one of the decryptors. Therefore, the present invention has the effect of increasing the decoding efficiency by minimizing the error propagation problem, which is the maximum difficulty of the (1,7) modulation code.
Claims (14)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960002091A KR0185944B1 (en) | 1996-01-30 | 1996-01-30 | Method for coding using (1, 7) encoded code |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960002091A KR0185944B1 (en) | 1996-01-30 | 1996-01-30 | Method for coding using (1, 7) encoded code |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970060172A KR970060172A (en) | 1997-08-12 |
| KR0185944B1 true KR0185944B1 (en) | 1999-04-15 |
Family
ID=19450366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960002091A KR0185944B1 (en) | 1996-01-30 | 1996-01-30 | Method for coding using (1, 7) encoded code |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0185944B1 (en) |
-
1996
- 1996-01-30 KR KR1019960002091A patent/KR0185944B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970060172A (en) | 1997-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0165441B1 (en) | Digital data channel encoding and decoding method and its apparatus | |
| US6079041A (en) | Digital modulation circuit and digital demodulation circuit | |
| US6940431B2 (en) | Method and apparatus for modulating and demodulating digital data | |
| JPH11346154A (en) | Device and method for modulation, device and method for demodulation and providing medium | |
| US4833471A (en) | Data processing apparatus | |
| KR100288465B1 (en) | Modulation method and demodulation device | |
| JP2000332613A (en) | Modulation device and demodulation device | |
| US7339500B2 (en) | Encoding method and decoding method | |
| KR100424482B1 (en) | Method and apparatus of converting a series of data words into a modulated signal | |
| EP0962058A1 (en) | DEVICE FOR ENCODING/DECODING n-BIT SOURCE WORDS INTO CORRESPONDING m-BIT CHANNEL WORDS, AND VICE VERSA | |
| JPH07118657B2 (en) | Binary data encoding and decoding system | |
| JP3306271B2 (en) | Encoding method, encoding circuit, and decoding circuit | |
| KR20040074588A (en) | Modulation apparatus and method | |
| BG106294A (en) | Method of converting a stream of databits of a binary information signal into a stream of databits of a constrained binary channel signal, device for encoding, signal comprising a stream of databits of a constrained binary channel signal, recorded carrier, method and device for decoding | |
| JP2002280907A (en) | Modulation method, modulator, demodulation method, demodulator, information recording medium, information transmission method and information transmitter | |
| KR0183722B1 (en) | Digital signal modulation coder and decoder | |
| EP0903864B1 (en) | Demodulating device and demodulating method | |
| US6091347A (en) | Device and method for modulation and transmission medium | |
| KR0185944B1 (en) | Method for coding using (1, 7) encoded code | |
| KR20020038709A (en) | Device for encoding a stream of databits of a binary source signal into a stream of databits of a binary channel signal, memory means, device for recording information, record carrier, device for coding and device for playing back | |
| JP2000134101A (en) | Coding circuit | |
| JP3147647B2 (en) | Digital information transmission method | |
| JPH06311042A (en) | Digital modulator | |
| JPH02119434A (en) | Coding circuit and decoding circuit | |
| KR100817936B1 (en) | Method and apparatus of converting a series of data words into a modulated signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071129 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |