KR0184973B1 - Power supply of a monitor - Google Patents

Power supply of a monitor Download PDF

Info

Publication number
KR0184973B1
KR0184973B1 KR1019950038913A KR19950038913A KR0184973B1 KR 0184973 B1 KR0184973 B1 KR 0184973B1 KR 1019950038913 A KR1019950038913 A KR 1019950038913A KR 19950038913 A KR19950038913 A KR 19950038913A KR 0184973 B1 KR0184973 B1 KR 0184973B1
Authority
KR
South Korea
Prior art keywords
monitor
pulse width
supply voltage
power supply
voltage terminal
Prior art date
Application number
KR1019950038913A
Other languages
Korean (ko)
Other versions
KR970022673A (en
Inventor
노진두
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019950038913A priority Critical patent/KR0184973B1/en
Publication of KR970022673A publication Critical patent/KR970022673A/en
Application granted granted Critical
Publication of KR0184973B1 publication Critical patent/KR0184973B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3218—Monitoring of peripheral devices of display devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 모니터의 전원 공급 장치에 관한 것으로서, 본 발명의 전원 공급 장치는 펄스폭 변조(Pulse Width Modulation : PWM) 펄스를 발생시키는 펄스폭 변조 펄스 발생부(10)와; 상기 펄스폭 변조 펄스를 지연시킨 후 출력하는 버퍼부(12); 상기 버퍼부(12)에서 지연된 펄스폭 변조 펄스를 입력받아 온/오프 스위칭 동작을 수행하는 스위칭부(14); 및 상기 스위칭 동작에 의해 공급 전압(Vcc)을 입력받아 직류(DC) 전압으로 정류하는 정류부(16)로 구성되어 있으며, 본 발명에 따르면 모니터에서 필요로 하는 전원 공급 장치를 간단히 구현함으로써, 용이하게 안정된 직류 전압을 얻을 수 있을 뿐만 아니라, 모드 변경시 모니터를 오동작하게 하는 전압의 발생을 방지할 수 있다.The present invention relates to a power supply of a monitor, the power supply of the present invention includes a pulse width modulation pulse generator (10) for generating a pulse width modulation (PWM) pulse; A buffer unit 12 for delaying and outputting the pulse width modulated pulse; A switching unit (14) for performing an on / off switching operation by receiving a pulse width modulation pulse delayed by the buffer unit (12); And a rectifying unit 16 which receives the supply voltage Vcc by the switching operation and rectifies the DC voltage. According to the present invention, the power supply device required by the monitor can be easily implemented. In addition to obtaining a stable DC voltage, it is possible to prevent generation of a voltage that causes the monitor to malfunction when a mode is changed.

Description

모니터의 전원 공급 장치(An apparatus for supplying power in a monitor)An apparatus for supplying power in a monitor

제1도는 종래 모니터의 전원 공급 장치에 대한 블럭도.1 is a block diagram of a power supply of a conventional monitor.

제2도는 본 발명에 따른 모니터의 전원 공급 장치에 대한 블럭도.2 is a block diagram of a power supply of a monitor according to the present invention.

제3도는 본 발명에 다른 모니터의 전원 공급 장치에 대한 회로도이다.3 is a circuit diagram of a power supply of a monitor according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 펄스폭 변조 펄스 발생부 12 : 버퍼부10 pulse width modulation pulse generator 12 buffer part

14 : 스위칭부 16 : 정류부14: switching unit 16: rectifying unit

본 발명은 모니터의 전원 공급 장치에 관한 것으로서, 특히 모니터에서 필요로 하는 안정된 전원을 공급하도록 되어진 전원 공급 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply for a monitor, and more particularly to a power supply adapted to supply stable power required by a monitor.

일반적으로 모니터의 전원 회로는 모니터내의 각 부분에서 필요로 하는 전압과과 전류를 적절히 공급해주는 역할을 하기 때문에 전원 회로에 문제가 생기면 모니터의 각부가 동시에 비정상적인 동작을 하게 된다.In general, the power supply circuit of the monitor properly supplies the voltage and current required for each part of the monitor, so when a problem occurs in the power supply circuit, each part of the monitor is abnormally operated at the same time.

만약, 모니터의 각부에서 필요로 하는 전압이 공급되지 않고 정격 이상으로 높은 전압이 공급되면 부분품이 파손되기 쉽고 반대로 정격 이하의 전압이 공급되면 정상적인 동작을 하지 못하기 때문에, 화면이 축소되고 어두어지며 흐려질 뿐만 아니라 화면이 흩어져 버린다.If the voltage required by each part of the monitor is not supplied and a voltage higher than the rated voltage is supplied, the parts will be damaged and if the voltage below the rated voltage is supplied, the screen will be reduced and darkened. Not only is it blurred, but the screen is scattered.

또한, 전원 회로에서 정류되어 나오는 직류 전압이 변동되는 것은 부하 전류의 변화와 전원 전압 변동이 주로 원인이 되고 있는데, 전압이 변동되면 화면이 불안정해지기 때문에 대부분 정전압 회로를 이용하여 전압이 높아지려고 하면 자동적으로 낮추어지고, 전압이 낮아지려하고 하면 자동적으로 높혀 주어서 항상 일정한 전압이 공급되도록 한다.In addition, fluctuations in the DC voltage rectified in the power supply circuit are mainly caused by changes in load current and power supply voltage. When the voltage fluctuates, the screen becomes unstable. When the voltage is lowered automatically and the voltage is about to be lowered, the voltage is automatically raised so that a constant voltage is always supplied.

그리고, 전원 회로를 통하여 고주파가 왕래할 수 있도록 되어 있으면 수평 회로 등에서 발생하는 높은 주파수 성분의 고조파가 다른 회로에 나쁜 영향을 미치거나 외부에 방해 전파로서 발사되며 외부 잡음의 영향을 많이 받기도 한다.In addition, when high frequency is allowed to pass through a power supply circuit, harmonics of high frequency components generated in a horizontal circuit or the like adversely affect other circuits or are emitted as jammers to the outside, and are also affected by external noise.

한편, 전원 회로에 리플 함유율({직류에 포함된 교류 전압)*100/{직류 전원 전압})이 높아서 리플 성분이 수평 회로에 들어가면 화면이 좌우로 흔들거리고, 리플 성분이 수직 회로로 들어가면 화면이 수직으로 서서히 진동하게 된다.On the other hand, when the ripple content ({AC voltage included in DC) * 100 / {DC power supply voltage}) is high in the power supply circuit, the screen shakes left and right when the ripple component enters the horizontal circuit, and when the ripple component enters the vertical circuit, It will vibrate slowly vertically.

따라서, 모니터의 전원 회로는 모니터의 각부에 일정한 전압과 전류를 계속 공급할 수 있어야 하며, 전압 변동이 없고 고주파의 왕래가 없어야 할뿐 아니라, 리플 함유율이 낮아야 한다.Therefore, the power supply circuit of the monitor must be able to continuously supply a constant voltage and current to each part of the monitor, not only should there be no voltage fluctuation, no high frequency traffic, but also a low ripple content.

제1도는 종래 모니터의 전원 공급 장치에 대한 블럭도로서, 전원 트랜스포머(2)에서는 1차측의 에너지를 2차측으로 유기시키는 역할을 하며, 전원 집적 회로(4)에서는 상기 전원 트랜스포머(2)에 유기된 에너지를 전달받아 B+ 전원을 출력하게 된다.FIG. 1 is a block diagram of a power supply of a conventional monitor, and serves to induce energy of the primary side to the secondary side in the power transformer 2, and in the power integrated circuit 4 to induce the power transformer 2 to the secondary side. It receives the energy and outputs B + power.

상기 출력된 B+ 전원은 플라이백 트랜스포머(도시되지 않음)에 인가되고, 상기 플라이백 트랜스포머로부터의 피드백 신호는 다시 전원집적회로(4)에 인가되어 B+ 전원이 가변된다.The output B + power is applied to a flyback transformer (not shown), and the feedback signal from the flyback transformer is again applied to the power integrated circuit 4 so that the B + power is varied.

그러나, 상기와 같은 종래의 전원 공급 장치는 회로가 복잡하고 노이즈에 약하다는 문제점이 있다.However, such a conventional power supply has a problem that the circuit is complicated and the noise is weak.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 모니터에서 요구하는 안정된 전원을 공급하도록 되어진 모니터의 전원 공급 장치를 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a monitor power supply device which is designed to supply stable power required by a monitor.

상기와 같은 목적을 달성하기 위한 모니터의 전원 공급 장치는, 펄스폭 변조 펄스를 발생시키는 펄스폭 변조 펄스 발생부와; 상기 펄스폭 변조 펄스를 지연시킨 후 출력하는 버퍼부; 상기 버퍼부에서 지연된 펄스폭 변조 펄스를 입력받아 온/오프 스위칭 동작을 수행하는 스위칭부; 및 상기 스위칭 동작에 의해 공급 전압을 입력받아 직류 전압으로 정류하는 정류부로 구성된 것을 특징으로 한다.A power supply apparatus for a monitor for achieving the above object includes a pulse width modulation pulse generator for generating a pulse width modulation pulse; A buffer unit for delaying and outputting the pulse width modulated pulse; A switching unit configured to receive a delayed pulse width modulation pulse from the buffer unit and perform an on / off switching operation; And a rectifying unit configured to receive a supply voltage and rectify the DC voltage by the switching operation.

이어서, 첨부한 도면을 참조하여 본 발명을 자세히 설명하기로 한다.Next, the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 발명에 따른 모니터의 전원 공급 장치에 대한 블럭도로서, 본 발명의 모니터 전원 공급 장치는 펄스폭 변조(Pulse Width Modulation : PWM) 펄스를 발생시키는 펄스폭 변조 펄스 발생부(10)와; 상기 펄스폭 변조 펄스를 지연시킨 후 출력하는 버퍼부(12); 상기 버퍼부(12)에서 지연된 펄스폭 변조 펄스를 입력받아 온/오프 스위칭 동작을 수행하는 스위칭부(14); 및 상기 스위칭 동작에 의해 공급 전압(Vcc)을 입력받아 직류(DC) 전압으로 정류하는 정류부(16)로 구성된다.2 is a block diagram of a power supply of a monitor according to the present invention, the monitor power supply of the present invention and the pulse width modulation pulse generator 10 for generating a pulse width modulation (PWM) pulse; ; A buffer unit 12 for delaying and outputting the pulse width modulated pulse; A switching unit (14) for performing an on / off switching operation by receiving a pulse width modulation pulse delayed by the buffer unit (12); And a rectifying unit 16 which receives the supply voltage Vcc by the switching operation and rectifies the DC voltage.

제3도는 본 발명에 따른 모니터의 전원 공급 장치에 대한 회로도로서, 상기 버퍼부(12)는 NPN 트랜지스터(Q1)와 PNP 트랜지스터(Q2)의 베이스가 상기 펄스폭 변조 펄스 발생부(10)의 출력단과 공급 전압단(Vcc)에 공통으로 연결되고, NPN 트랜지스터(Q1)와 PNP 트랜지스터(Q2)의 에미터는 상기 스위칭부(14)에 공통으로 연결되며, NPN 트랜지스터(Q1)의 컬렉터에는 공급 전압단(Vcc)이 연결되고 PNP 트랜지스터(Q2)의 컬렉터는 접지에 연결된 구조로 되어 있다.3 is a circuit diagram of a power supply of a monitor according to the present invention, wherein the buffer unit 12 has an output terminal of the pulse width modulation pulse generator 10 having a base of the NPN transistor Q1 and the PNP transistor Q2. And an emitter of the NPN transistor Q1 and the PNP transistor Q2 are commonly connected to the switching unit 14, and a supply voltage terminal to the collector of the NPN transistor Q1. (Vcc) is connected, and the collector of the PNP transistor Q2 has a structure connected to the ground.

그리고, 상기 스위칭부(14)는 저항 R1의 한쪽단이 상기 버퍼부(12)와 연결되고 저항 R1의 다른 한쪽단은 전계효과 트랜지스터(Q3 : FET)의 게이트(G)와 연결되며 전계효과 트랜지스터(Q3 : FET)의 드레인(D)은 공급 전압단(VDD)과 상기 정류부(16)에 공통으로 연결되고 전계효과 트랜지스터(Q3 : FET)의 소스(S)는 접지에 연결된 구조로 되어 있다.In addition, the switching unit 14 has one end of the resistor R1 connected to the buffer unit 12 and the other end of the resistor R1 connected to the gate G of the field effect transistor Q3 (FET). The drain D of the Q3 FET is commonly connected to the supply voltage terminal V DD and the rectifier 16, and the source S of the field effect transistor Q3 FET is connected to ground. .

또한, 상기 정류부(16)는 인덕턴스 L1, 컨덴서 C1 및 저항 R2가 병렬로 연결되고 상기 인덕턴스 L1, 컨덴서 C1 및 저항 R2의 한쪽단에 상기 스위칭부(14), 공급 전압단(VDD) 및 댐퍼 다이오드(D1)의 한쪽단이 공통으로 연결되며, 상기 인덕턴스 L1, 컨덴서 C1 및 저항 R2의 다른 한쪽단에는 컨덴서 C2의 한쪽단이 연결되고 컨덴서 C2의 다른 한쪽단은 접지에 연결된 구조로 되어 있다.In addition, the rectifier 16 has an inductance L1, a capacitor C1, and a resistor R2 connected in parallel, and the switching unit 14, a supply voltage terminal V DD , and a damper at one end of the inductance L1, the capacitor C1, and the resistor R2. One end of the diode D1 is commonly connected, and one end of the capacitor C2 is connected to the other end of the inductance L1, the capacitor C1, and the resistor R2, and the other end of the capacitor C2 is connected to the ground.

이어서, 상기와 같이 구성되는 본 발명의 실시예를 들어 동작 및 효과를 자세히 설명하기로 한다.Next, the operation and the effect of the embodiment of the present invention configured as described above will be described in detail.

제3도를 참조하여 본 발명의 실시 회로에 대한 구체적인 동작을 살펴보면 다음과 같다.Looking at the specific operation of the embodiment of the circuit with reference to Figure 3 as follows.

펄스폭 변조 펄스 발생부(10)로부터 출력된 펄스폭 변조 펄스의 하이 신호가 버퍼부(12)로 입력되면, 버퍼부(12)의 NPN 트랜지스터(Q1)가 온이 되고, 버퍼부(12)의 PNP 트랜지스터(Q2)는 오프되어 버퍼부(12)의 출력단으로 하이가 출력된다.When the high signal of the pulse width modulated pulse output from the pulse width modulated pulse generator 10 is input to the buffer unit 12, the NPN transistor Q1 of the buffer unit 12 is turned on and the buffer unit 12 is turned on. The PNP transistor Q2 is turned off and high is output to the output terminal of the buffer unit 12.

한편, 상기 펄스폭 변조 펄스 발생부(10)로부터 출력된 펄스폭 변조 펄스의 로우 신호가 버퍼부(12)로 입력되면, 버퍼부(12)의 NPN 트랜지스터(Q1)가 오프되고, 버퍼부(12)의 PNP 트랜지스터(Q2)는 온이 되어 버퍼부(12)의 출력단으로 로우가 출력된다.On the other hand, when the low signal of the pulse width modulated pulse output from the pulse width modulated pulse generator 10 is input to the buffer unit 12, the NPN transistor Q1 of the buffer unit 12 is turned off and the buffer unit ( The PNP transistor Q2 of 12 is turned on, and a low is output to the output terminal of the buffer unit 12.

스위칭부(14)의 저항 R1을 통해 입력된 상기 버퍼부(12)의 구형파 펄스가 하이 이면 전계효과 트랜지스터(Q3)는 온이 되며, 상기 버퍼부(12)의 구형파 펄스가 로우이면 전계효과 트랜지스터(Q3)는 오프된다.When the square wave pulse of the buffer unit 12 input through the resistor R1 of the switching unit 14 is high, the field effect transistor Q3 is turned on. When the square wave pulse of the buffer unit 12 is low, the field effect transistor is low. Q3 is turned off.

상기와 같이 전계효과 트랜지스터(Q3)가 온/오프 스위칭 동작을 수행하므로 공급 전압단(VDD)으로부터 큰 직류 전압이 인가되어 전계효과 트랜지스터(Q3)의 드레인(D)쪽에 큰 구형파가 발생된다.Since the field effect transistor Q3 performs the on / off switching operation as described above, a large DC voltage is applied from the supply voltage terminal V DD to generate a large square wave at the drain D side of the field effect transistor Q3.

이때, 정류부(16)의 입력단에 있는 댐퍼 다이오드(D1)는 상기 스위칭 동작으로 인해 발생된 신호의 진동을 감쇠시키기 위한 것이며, 컨덴서 C1과 저항 R2는 노이즈를 방지하기 위한 것이다.In this case, the damper diode D1 at the input terminal of the rectifier 16 is for attenuating the vibration of the signal generated by the switching operation, and the capacitor C1 and the resistor R2 are for preventing noise.

상기 전계효과 트랜지스터(Q3)의 드레인(D)쪽에 발생된 구형파는 상기 정류부(16)의 인덕턴스 L1과 컨덴서 C2로 구성된 정류기에 의해 직류화(DC)되어 안정된 B+ 전원이 출력된다.The square wave generated on the drain D side of the field effect transistor Q3 is DC-DCed by a rectifier composed of the inductance L1 and the capacitor C2 of the rectifier 16 to output stable B + power.

다시 말해서, 상기 스위칭부(14)의 전계효과 트랜지스터(Q3)가 온이 된 경우에는 전류 I1이 인덕턴스 L1을 통해 컨덴서 C2에 충전되고, 상기 스위칭부(14)의 전계효과 트랜지스터(Q3)가 오프된 경우에는 전류 I2가 댐퍼 다이오드(D1)를 통해 흐르게 되어 컨덴서 C2에 충전되어 있던 에너지가 방전된다.In other words, when the field effect transistor Q3 of the switching unit 14 is turned on, the current I 1 is charged to the capacitor C2 through the inductance L1, and the field effect transistor Q3 of the switching unit 14 is When it is turned off, the current I 2 flows through the damper diode D1 to discharge the energy charged in the capacitor C2.

최종적으로 상기 정류부(16)에서 출력되는 B+ 전원의 주파수별 차이는 상기 스위칭부(14)의 전계효과 트랜지스터(Q3)의 게이트(G)에 인가되는 펄스폭 변조(PWM) 펄스의 차이에 따라 달라진다.Finally, the frequency-specific difference of the B + power output from the rectifier 16 depends on the difference in the pulse width modulation (PWM) pulses applied to the gate G of the field effect transistor Q3 of the switching unit 14. .

이상에서 설명한 바와 같이 본 발명에 따르면, 모니터에서 필요로 하는 전원 공급 장치를 간단히 구현함으로써, 용이하게 안정된 직류전압을 얻을 수 있을 뿐만 아니라, 모드 변경시 모니터를 오동작하게 하는 전압의 발생을 방지할 수 있다는데 그 효과가 있다.As described above, according to the present invention, by simply implementing the power supply required by the monitor, not only can the stable DC voltage be easily obtained, but also the generation of the voltage which causes the monitor to malfunction when the mode is changed can be prevented. There is an effect.

Claims (3)

펄스폭 변조 펄스를 발생시키는 펄스폭 변조 펄스 발생부(10)와; 상기 펄스폭 변조 펄스 발생부(10)로부터 출력된 펄스폭 변조 펄스에 따라 공급전압단(Vcc)을 단속하므로써 구형파 펄스를 출력하게 된 버퍼부(12); 상기 버퍼부(12)에서 출력된 구형파 펄스신호에 따라 공급전압단(Vdd)으로 입력되는 전원을 단속하게 된 스위칭부(14) 및; 상기 스위칭부(14)의 단속동작에 따라 공급전압단(Vdd)을 입력받아 정류하여 출력전압(B+)으로 출력하는 정류부(16)로 구성된 모니터의 전원 공급 장치에 있어서, 상기 정류부(16)가, 상기 공급전압단(Vdd)에 연결된 인덕턴스(L1)와 컨덴서(C2)로 구성된 정류수단과, 상기 인덕턴스(L1)에 병렬로 연결된 콘덴서(C1)와 저항(R2)으로 구성된 노이즈방지수단 및, 공급 전압단(Vdd)에 연결되어 진동을 감쇠하여 주게된 댐퍼다이오드(D1)로 구성된 것을 특징으로 하는 모니터의 전원 공급 장치.A pulse width modulated pulse generator 10 for generating a pulse width modulated pulse; A buffer unit 12 outputting square wave pulses by interrupting the supply voltage terminal Vcc according to the pulse width modulation pulses output from the pulse width modulation pulse generator 10; A switching unit 14 for interrupting power input to a supply voltage terminal Vdd according to a square wave pulse signal output from the buffer unit 12; In the power supply of the monitor comprising a rectifier 16 for receiving the supply voltage terminal (Vdd) in accordance with the intermittent operation of the switching unit 14 to rectify and output the output voltage (B +), the rectifier 16 is Rectification means composed of an inductance (L1) and a capacitor (C2) connected to the supply voltage terminal (Vdd), noise prevention means consisting of a capacitor (C1) and a resistor (R2) connected in parallel to the inductance (L1), And a damper diode (D1) connected to the supply voltage terminal (Vdd) to attenuate vibration. 제1항에 있어서, 상기 버퍼부(12)는 NPN트랜지스터(Q1)와 PNP트랜지스터(Q2)의 베이스가 상기 펄스폭 변조 펄스 발생부(10)의 출력단과 공급 전압단(Vcc)에 공통으로 연결되고, NPN트랜지스터(Q1)와 PNP트랜지스터(Q2)의 에미터는 상기 스위칭부(14)에 공통으로 연결되며, NPN트랜지스터(Q1)의 컬렉터에는 공급 전압단(Vcc)이 연결되고 PNP트랜지스터(Q2)의 컬렉터는 접지에 연결된 구조로 되어 있는 것을 특징으로 하는 모니터의 전원 공급 장치.2. The buffer unit of claim 1, wherein a base of the NPN transistor Q1 and the PNP transistor Q2 is commonly connected to an output terminal and a supply voltage terminal Vcc of the pulse width modulation pulse generator 10. The emitters of the NPN transistor Q1 and the PNP transistor Q2 are connected to the switching unit 14 in common, and the supply voltage terminal Vcc is connected to the collector of the NPN transistor Q1, and the PNP transistor Q2 is connected. The collector of the power supply of the monitor, characterized in that the structure is connected to the ground. 제1항에 있어서, 상기 스위칭부(14)는 저항(R1)의 한쪽단이 상기 버퍼부(12)와 연결되고 저항(R1)의 다른 한쪽단은 전계효과 트랜지스터(Q3)의 게이트(G)와 연결되며 전계효과 트랜지스터(Q3)의 드레인(D)은 공급전압단(Vdd)과 상기 정류1부(16)에 공통으로 연결되고 전계효과 트랜지스터(Q3)의 소스(S)는 접지에 연결된 구조로 되어 있는 것을 특징으로 하는 모니터의 전원 공급 장치.2. The gate of the field effect transistor Q3 of claim 1, wherein one end of the resistor R1 is connected to the buffer part 12, and the other end of the resistor R1 is connected to the buffer part 12. The drain D of the field effect transistor Q3 is connected in common to the supply voltage terminal Vdd and the rectifying unit 1 and the source S of the field effect transistor Q3 is connected to ground. The power supply of the monitor, characterized in that the.
KR1019950038913A 1995-10-31 1995-10-31 Power supply of a monitor KR0184973B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950038913A KR0184973B1 (en) 1995-10-31 1995-10-31 Power supply of a monitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950038913A KR0184973B1 (en) 1995-10-31 1995-10-31 Power supply of a monitor

Publications (2)

Publication Number Publication Date
KR970022673A KR970022673A (en) 1997-05-30
KR0184973B1 true KR0184973B1 (en) 1999-05-15

Family

ID=19432460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950038913A KR0184973B1 (en) 1995-10-31 1995-10-31 Power supply of a monitor

Country Status (1)

Country Link
KR (1) KR0184973B1 (en)

Also Published As

Publication number Publication date
KR970022673A (en) 1997-05-30

Similar Documents

Publication Publication Date Title
KR0147285B1 (en) Switch mode power supply for a television set
US5475579A (en) Pulse width modulator for switching power supply
US4516168A (en) Shutdown circuit for a switching regulator in a remote controlled television receiver
KR950016289A (en) Standby power saving circuit
US11025155B2 (en) Power supply control device for setting minimum on width of output switch
US5687067A (en) Low noise controller for pulse width modulated converters
KR0184973B1 (en) Power supply of a monitor
CA2183206C (en) Ringer circuit for generating sine wave
JP2780314B2 (en) DC-DC converter
KR910003172B1 (en) Horizontal deflection circuit
KR920006763Y1 (en) Circuit for supplying automatic voltage
KR200156380Y1 (en) Overload protection circuit for power supply
KR100219095B1 (en) Slope compensation circuit and switching mode power supply including that and the method
KR970005103Y1 (en) Over current compensating-circuit of switching power
KR200172696Y1 (en) Over voltage protection circuit
KR100195704B1 (en) A power circuit for a monitor
KR930007550Y1 (en) Power switching circuit
KR950010034Y1 (en) Noise voltage diminution circuit
KR0119799B1 (en) Ringing choke converter made big moss transistor
KR930003562Y1 (en) Vertical and horizontaol frequency breaking device for monitor
KR940001275Y1 (en) High voltage power supply circuit
KR0171755B1 (en) Pwm control circuit in a monitor
KR20000007851A (en) Switching mode power supply having both power source
KR19990066316A (en) Switching Mode Power Supplies with Overvoltage Protection Circuits
KR930004819Y1 (en) High voltage stabilization circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee