KR0183626B1 - Driving circuit of discharge display panel - Google Patents
Driving circuit of discharge display panel Download PDFInfo
- Publication number
- KR0183626B1 KR0183626B1 KR1019910011924A KR910011924A KR0183626B1 KR 0183626 B1 KR0183626 B1 KR 0183626B1 KR 1019910011924 A KR1019910011924 A KR 1019910011924A KR 910011924 A KR910011924 A KR 910011924A KR 0183626 B1 KR0183626 B1 KR 0183626B1
- Authority
- KR
- South Korea
- Prior art keywords
- discharge
- voltage
- driving
- display
- cathode
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
본 발명은 펄스 메모리형 방전표시패널의 구동방법 및 그 회로에 관한 것으로 특히 구동방법은 복수의 표시양극선을 양극구동신호로 구동하기 위한 표시양극 구동회로와, 복수의 음극선을 음극구동신호로 선순차주사하면서 구동하기 위한 음극구동회로를 구비하고, 일정주기로 방전유지전압이 반복적으로 계속 인가하고, 상기 방전유지전압의 공급 휴지기간의 전반부 기간에 방전방지전압을 공급하며, 상기 동일한 공급 휴지기간의 후반부기간에 데이터기입이 있을 때에는 기입방전전압을 공급하고 없을 때에는 하이임피던스 상태로 유지되는 표시양극구동신호와, 상기 음극구동신호 사이의 전위차에 의해 가스방전을 일으키는 펄스 메모리형 방전표시패널의 구동방법에 있어서, 상기 표시양극구동회로는 상기 동일한 공급휴지기간의 후반부기간에 기입방전전압이 공급되고 있는 표시양극선을 제외한 데이터기입이 없는 표시양극선에 상기 방전방지전압을 상기 동일한 휴지기간의 후반부 기간에도 계속 공급하는 것을 특징으로 한다. 따라서 방전셀이 인접하는 셀의 데이터 기입 방전전압의 미진을 크게 할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of driving a pulse memory type discharge display panel and a circuit thereof, and in particular, a driving method includes a display anode driving circuit for driving a plurality of display anode lines as an anode driving signal, and a plurality of cathode lines as a cathode driving signal. A cathode driving circuit for driving while scanning is provided, the discharge holding voltage is repeatedly applied continuously at a predetermined cycle, the discharge preventing voltage is supplied in the first half of the supply rest period of the discharge holding voltage, and the second half of the same supply rest period. In the driving method of the pulse memory type discharge display panel which causes gas discharge by the potential difference between the display positive electrode drive signal maintained in high impedance state when the write discharge voltage is not supplied when there is data write in the period and the negative electrode drive signal. Wherein the display cathode drive circuit has a second half period between the same supply stops. On the display there is no data other than the write address discharge voltage is shown being supplied positive line positive line characterized in that it continues to be supplied to the second half period of the same rest period wherein the discharge preventing voltage. As a result, the data write discharge voltage of the cells adjacent to the discharge cells can be increased.
Description
제1도는 종래의 펄스메모리형 방전표시패널의 양극구동회로를 나타낸 개략도.1 is a schematic diagram showing a positive electrode driving circuit of a conventional pulse memory type discharge display panel.
제2도는 본 발명에 의한 펄스메모리형 방전표시패널의 양극구동회로를 나타낸 개략도.2 is a schematic diagram showing a positive electrode driving circuit of a pulse memory type discharge display panel according to the present invention;
제3도는 제2도의 각부 파형을 나타낸 파형도.3 is a waveform diagram showing waveforms of respective parts of FIG. 2;
본 발명은 방전표시패널의 구동회로에 관한 것으로, 특히 펄스 메모리방식의 방전표시패널의 디스플레이 애노우드의 구동회로에 관한 것이다.The present invention relates to a driving circuit of a discharge display panel, and more particularly to a driving circuit of a display anode of a discharge display panel of a pulse memory method.
본 출원인은 방전표시패널의 구동회로에 관한 실용신안등록출원 90-9650호를 출원한 바 있다. 선출원은 제1도에 도시한 바와 같이 유지펄스의 휴지기간을 소정레벨의 부전위(-VDCH)로 바이어싱시킴으로써 비선택된 셀의 오방전이 발생되는 것을 방지할 수 있었다. 즉 제1도를 참조하면 유지펄스(SP)를 인가한 후, 패널전체를 -10V∼-200V 이내의 부전위(-VDCH)로 전압을 낮추어 방전시킨 후, 애노우드의 데이터 선택 스위치 SW1, SW2에 의하여 데이터를 선택하면 선택된 데이터 라인(DA1)은 OV로 전압이 올라가며, 이에 따른 전위차로 전류가 공급되어 데이터 방전이 개시되며, 선택되지 않은 데이터라인(DA2)은 -VDCH상태에서 하이임피던스 상태가 유지되므로 비선택된 셀이 캐소우드의 스캔펄스(SCP)에서 오방전이 일어나지 않게 된다. 즉 선출원에서는 전류와 전압을 각각 방전이 일어나지 않는 상태로 제어하는 것으로 캐소우드의 스캔펄스전압(Vk)에서 방전이 되지 않을 정도의 -VDCH값을 설정하였다. 또한 애노우드의 -VDCH를 인가한 후 데이터선택스위치(SW1) 또는 (SW2)를 동작시키면 -VDCH에서 OV로 급격히 전압이 변하게 되므로 이때 과전류가 흐르게 된다. 그러므로 스위치(SW1) 또는 (SW2)가 이 과전류에 의해 손상되는 것을 방지하기 위하여 전류제한 소자로써 저항소자(RW1)(RW2)를 상기 스위치(SW1), (SW2)에 각각 직렬로 연결한다.The present applicant has filed a Utility Model Registration Application No. 90-9650 for a driving circuit of a discharge display panel. As shown in FIG. 1, the prior application was able to prevent occurrence of erroneous discharge of unselected cells by biasing the rest period of the sustain pulse to a negative level (-V DCH ) of a predetermined level. That is, referring to FIG. 1, after applying the sustain pulse SP, the entire panel is discharged by lowering the voltage to a negative potential (-V DCH ) within -10V to -200V, and then the data selection switch SW1, When data is selected by SW2, the selected data line DA1 increases in voltage to OV, and the current is supplied with a potential difference, thereby starting data discharge. The unselected data line DA2 has a high impedance in the -V DCH state. The state is maintained so that an unselected cell does not have a false discharge at the scan pulse of the cathode. In other words, in the prior application, the current and the voltage were controlled in a state where no discharge occurred, respectively, and the -V DCH value was set such that the discharge was not performed at the scan pulse voltage Vk of the cathode. In addition, if the data selection switch SW1 or SW2 is operated after the -V DCH of the anode is applied, an overcurrent flows at this time because the voltage changes rapidly from -V DCH to OV. Therefore, in order to prevent the switch SW1 or SW2 from being damaged by this overcurrent, the resistance elements RW1 and RW2 are connected in series to the switches SW1 and SW2 as current limiting elements, respectively.
그러나 선출원은 상술한 바와 같이 OV 대신에 -VDCH를 인가함으로써 오방전을 방지할 수 있는 이점이 있는 대신 구동마진이 좁아진다는 단점이 지적되었다. 즉 제1도에서 다이오드(DS1),(DS2),(DD1),(DD2)의 역방향 전압인가시 역방향 바이어스된 다이오드가 캐패시터의 역할을 하게 되므로 선택셀의 양극선으로부터 비선택셀의 양극선으로 전류가 흐르게 되어 상기 하이임피던스 상태의 비선택셀의 양극선의 전위가 상승되기 때문에 구동마진이 좁아지게 된다. 구체적으로 살펴보면 스위치(SUS)가 스위칭되어 유지펄스(SP)에 의해서 패널 전체가 Vsus전압으로 충전된 후, 스위치(DCH)가 스위칭되어 패널전체가 -VDCH로 방전된다. 이때 표시데이터의 상태에 따라 스위치(SW1)은 ON되고 스위치(SW2)가 OFF되면 데이터라인(DA1)은 OV로 세팅되고 데이터라인(DA2)은 OPEN 상태로 되어 하이임피던스상태로 된다. 이때, 데이터라인(DA1)은 OV이고 데이터라인(DA2)은 -VDCH로 방전된 상태이므로 다이오드(DS2)는 순방향, 다이오드(DS1)은 역방향으로 바이어스되므로 다이오드(DS1)가 캐패시터(C1)로 작용하게 되므로 화살표 ①방향으로 데이터라인(DA1)에서 데이터라인(DA2)로 전류가 흐르게 되며, 또한 다이오드(DD1)은 순방향, 다이오드(DD2)는 역방향으로 바이어스 되므로 다이오드(DD2)가 캐패시터(C2)로 작용하게 되어 화살표 ②방향으로 데이터라인(DA1)에서 데이터라인(DA2)로 전류가 흐르게 된다. 그러므로 데이터라인(DA2)은 데이터라인(DA1)에서 기입방전이 발생될 때 -VCH전위에서 -Vd=-(VDCH-VN) 전위로 상승하게 되므로 데이터라인(DA2)의 데이터구동마진이 전위차 VDCH에서 전위차 Vd로 좁아지게 되었다.However, it has been pointed out that the prior application has the advantage of preventing mis-discharge by applying -V DCH instead of OV as described above, but narrowing the driving margin. That is, in FIG. 1, when the reverse voltage of the diodes DS1, DS2, DD1, and DD2 is applied, the reverse biased diode acts as a capacitor, so the current flows from the positive line of the selected cell to the positive line of the non-selected cell. The driving margin is narrowed because the potential of the anode line of the non-selected cell in the high impedance state increases. Specifically, after the switch SUS is switched and the entire panel is charged to the Vsus voltage by the sustain pulse SP, the switch DCH is switched to discharge the entire panel to -V DCH . At this time, if the switch SW1 is turned on and the switch SW2 is turned off according to the state of the display data, the data line DA1 is set to OV and the data line DA2 is turned to the high impedance state. At this time, since the data line DA1 is OV and the data line DA2 is discharged to -V DCH , the diode DS2 is biased in the forward direction and the diode DS1 is biased in the reverse direction. Since the current flows from the data line DA1 to the data line DA2 in the direction of the arrow ①, the diode DD1 is biased in the forward direction and the diode DD2 is biased in the reverse direction, so that the diode DD2 is the capacitor C2. The current flows from the data line DA1 to the data line DA2 in the direction of arrow ②. Therefore, the data line DA2 rises from the -V CH potential to the -Vd =-(V DCH -VN) potential when the write discharge is generated in the data line DA1, so that the data driving margin of the data line DA2 becomes the potential difference. In V DCH the potential difference is narrowed to Vd.
본 발명의 목적은 이와 같은 종래기술의 문제점을 해결하기 위하여 한 표시양극선에 기입방전이 있을 때 기입방전이 없는 다른 표시 양극선들을 계속 방전방지전압으로 유지함으로써 다른 표시양극선들의 데이터 구동마진을 크게 유지할 수 있는 방전표시패널의 구동회로방법 및 그 회로를 제공하는데 있다.An object of the present invention is to maintain a large data driving margin of other display anode lines by continuously maintaining the other display anode lines without write discharge at the discharge preventing voltage when there is a write discharge in one display anode line. A driving circuit method of a discharge display panel and a circuit thereof are provided.
상기 목적을 달성하기 위하여 본 발명의 구동방법은 복수의 표시양극선을 양극구동신호로 구동하기 위한 표시양극구동회로와, 복수의 음극선을 음극구동신호로 선순차주사하면서 구동하기 위한 음극구동회로를 구비하고, 일정주기로 방전유지전압을 반복적으로 계속 인가하고, 상기 방전유지전압의 공급휴지기간의 전반부 기간에 방전방지전압을 공급하며, 상기 동일한 공급 휴지기간의 후반부기간에 데이터기입이 있을 때에는 기입방전전압을 공급하고, 없을 때에는 하이임피던스상태로 유지되는 양극구동신호와, 상기 음극구동신호 사이의 전위차에 의해 가스방전을 일으키는 펄스메모리형 방전표시패널의 표시양극 구동방법에 있어서, 상기 표시양극 구동회로는 상기 동일한 공급휴지기간의 후반부 기간에 기입방전 전압이 공급되고 있는 양극선을 제외한 데이터기입이 없는 양극선에 상기 방전방지전압을 상기 동일한 휴지기간의 후반부 기간에도 계속 공급하는 것을 특징으로 한다.In order to achieve the above object, the driving method of the present invention includes a display anode drive circuit for driving a plurality of display anode lines as a positive drive signal, and a cathode drive circuit for driving a plurality of cathode lines while sequentially scanning the cathode lines with a cathode drive signal. And the discharge sustain voltage is repeatedly applied at a constant cycle, and the discharge prevention voltage is supplied in the first half period between the supply stops of the discharge sustain voltage, and the write discharge voltage when data is written in the second half period of the same supply pause period. In the display positive electrode driving method of a pulse memory type discharge display panel which generates gas discharge by a potential difference between a positive electrode driving signal maintained at a high impedance state and a negative driving signal when there is none, A cathode to which a write discharge voltage is supplied in the latter half period between the same supply stops The discharge preventing voltage is continuously supplied to the anode line without data writing except for the line even in the latter half of the same rest period.
또한 본 발명의 구동회로는 복수의 표시양극선을 표시양극구동신호로 구동하기 위한 표시양극구동회로와, 복수의 음극선을 음극구동신호로 선순차주사하면서 구동하기 위한 음극구동회로를 구비하고, 일정주기로 방전유지전압을 반복적으로 계속 인가하고, 상기 방전유지전압의 공급 휴지기간의 전반부 기간에 방전방지전압을 공급하며, 상기 동일한 공급 휴지기간의 후반부기간에 데이터기입이 있을 때에는 기입방전전압을 공급하고 없을 때에는 하이임피던스상태로 유지되는 양극구동신호와, 상기 음극구동신호 사이의 전위차에 의해 가스방전을 일으키는 펄스메모리형 방전표시패널의 구동회로에 있어서, 상기 표시양극구동회로는 상기 방전유지전압을, 각 다이오드를 통해서 서로 공통으로 연결된 상기 각 표시양극선들에 공급하기 위해 일정주기로 턴온되는 제1스위치수단; 상기 데이터기입이 있을 때에는 기입방전전압을, 다이오드 및 저항의 각 직렬 연결을 통하여 상기 각 대응하는 표시양극선에 공급하며, 상기 데이터 기입이 없을 때에는 하이임피던스 상태(개방상태)로 스위칭되는 복수의 제2스위치수단들 및 상기 방전방지전압을 다이오드 및 상기 저항의 각 직렬연결을 통하여 상기 각 대응하는 표시양극선에, 상기 데이터기입이 있을 때에는 상기 공급휴지기간의 전반부 기간에만 공급하며, 상기 데이터기입이 없을 때에는 상기 공급휴지기간의 후반부기간에도 계속 공급하기 위한 복수의 제3스위치수단들을 구비하여서 된 것을 특징으로 한다.In addition, the driving circuit of the present invention includes a display anode driving circuit for driving a plurality of display anode lines as a display anode driving signal, and a cathode driving circuit for driving the plurality of cathode lines while sequentially scanning the cathode lines with a cathode driving signal, and at regular intervals. The discharge sustain voltage is repeatedly applied, the discharge prevention voltage is supplied in the first half of the supply pause period, and the write discharge voltage is not supplied when data is written in the second half of the same supply pause period. In the driving circuit of the pulse memory type discharge display panel which causes gas discharge due to the potential difference between the positive electrode driving signal maintained at a high impedance state and the negative electrode driving signal, the display positive electrode driving circuit stores the discharge holding voltage, respectively. Constant to supply each of the display anodes connected in common to each other via a diode First switch means that is turned on at regular intervals; A plurality of second to supply a write discharge voltage to each corresponding display anode line through each series connection of a diode and a resistor when the data is written; and to switch to a high impedance state (open state) when there is no data write. The switch means and the discharge preventing voltage are supplied to each corresponding display anode line through each series connection of a diode and the resistor only during the first half period between the supply stops when there is the data write, and when there is no data write. And a plurality of third switch means for continuously supplying in the latter half period between the supply stops.
이하 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, described in detail with reference to the accompanying drawings.
일반적으로 방전표시패널은 복수의 양극선을 양극구동신호(DA)로 구동하기 위한 양극구동회로와, 복수의 음극선을 음극구동신호(K)로 선순차주사하면서 구동하기 위한 음극구동회로를 구비한다. 통상적으로 펄스메모리형 방전표시패널의 구동방법에서는 데이터기입 방전개시 이후에 유지펄스(SP)를 반복적으로 계속 인가함으로써 표시방전을 소정시간동안 지속시킬 수 있다. 따라서 방전유지기간을 계조에 따라 시분할함으로써 계조화상의 표시가 가능하다. 구체적으로 살펴보면, 제3도의 표시양극구동신호(DA1),(DA2)는 일정주기로 80V 정도의 방전유지 전압(Vsus)이 반복적으로 계속 인가되며, 상기 방전유지전압(Vsus)의 공급휴지기간(P1)의 전반부기간(P2)에 대략 -10V∼-200V의 방전방지전압(-VDCH)이 인가되며, 상기 동일한 휴지기간(P1)의 후반부기간(P3)에는 데이터기입이 있을 때에는 기입펄스(MP1), 즉 OV의 기입방전전압이 공급되고, 없을 때에는 다음 휴지기간의 후반부기간(P4)에서 하이 임피던스상태로 유지되었다. 그러나 본 발명에서는 후반부기간(P3)에 기입방전전압(OV)이 공급되고 있는 표시양극 구동신호(DA1)을 제외한 데이터기입이 없는 표시양극 구동신호(DA2)에는 또는 상기 후반부기간(P3)에도 계속 방전방지전압(VDCH)이 공급된다. 이와 같은 본 발명의 구동방법을 수행하기 위한 본 발명의 양극구동회로는 제2도에 도시되어 있다.In general, the discharge display panel includes a cathode driving circuit for driving a plurality of anode lines with a cathode driving signal DA, and a cathode driving circuit for driving a plurality of cathode lines while sequentially scanning the cathode lines with a cathode driving signal K. FIG. In general, in the driving method of the pulse memory type discharge display panel, the display discharge can be sustained for a predetermined time by repeatedly applying the sustain pulse SP after the start of the data write discharge. Therefore, the gray scale image can be displayed by time-dividing the discharge holding period according to the gray scale. Specifically, the display cathode driving signals DA1 and DA2 of FIG. 3 are repeatedly applied with a discharge sustain voltage Vsus of about 80V at a predetermined cycle, and the supply pause period P1 of the discharge sustain voltage Vsus is repeatedly applied. The discharge prevention voltage (-V DCH ) of approximately -10V to -200V is applied to the first half period P2 of the same time), and the write pulse MP1 when there is data write in the second half period P3 of the same idle period P1. In other words, the write discharge voltage of OV was supplied, and when it was absent, it remained in the high impedance state in the second half period P4 of the next rest period. However, in the present invention, the display anode drive signal DA2 without data writing except for the display anode drive signal DA1 to which the write discharge voltage OV is supplied in the second half period P3 is continued in the second half period P3. Discharge prevention voltage V DCH is supplied. The anode driving circuit of the present invention for carrying out such a driving method of the present invention is shown in FIG.
제2도를 참조하면, 본 발명의 표시양극구동회로는 제1스위치수단(SUS), 복수의 제2스위치수단(SW1)(SW2) 및 복수의 제3스위치수단(SD1)(SD2)를 구비한다. 제1스위치수단(SUS)은 방전유지전압(Vsus)을 각 다이오드(DS1)(DS2)를 통해서 서로 공통으로 연결된 각 표시양극선(DA1)(DA2)들에 공급하기 위해 일정주기로 턴온된다.Referring to FIG. 2, the display anode drive circuit of the present invention includes a first switch means SUS, a plurality of second switch means SW1 (SW2), and a plurality of third switch means SD1 (SD2). do. The first switch means SUS is turned on at regular intervals to supply the discharge sustain voltage Vsus to each of the display anode lines DA1 and DA2 connected in common to each other through the diodes DS1 and DS2.
제2스위치수단들(SW1)(SW2)은 데이터기입이 있을 때에는 기입방전 전압을 다이오드(DW1) 및 저항(RW1), 또는 다이오드(DW2) 및 저항(RW2)의 직렬접속을 통하여 대응하는 표시양극선(DA1)(DA2)에 공급하며 데이터 기입이 없을 때에는 하이임피던스상태 (개방상태)로 스위칭된다. 즉 동도에서 스위치(SW1)는 데이터기입이 있을 경우를 나타내며 스위치(SW2)는 데이터기입이 없는 경우를 나타낸다. 여기서 저항(RW1)(RW2)는 스위칭 동작시 발생되는 과도전류를 제한하기 위해 대략 10Ω∼100kΩ의 값을 가진다.The second switch means SW1 and SW2 have a display anode line corresponding to the write discharge voltage through the serial connection of the diode DW1 and the resistor RW1 or the diode DW2 and the resistor RW2 when data is written. It supplies to (DA1) (DA2) and switches to a high impedance state (open state) when there is no data writing. In other words, in the drawing, the switch SW1 indicates a case where there is data writing, and the switch SW2 indicates a case where there is no data writing. Here, the resistors RW1 and RW2 have a value of approximately 10 Ω to 100 kΩ to limit the transient current generated during the switching operation.
제3스위치수단들(SD1)(SD2)은 방전방지전압(-VDCH)을 각 다이오드(DD1) 및 상기 저항(RW1), 다이오드(DD2) 및 상기 저항(RW2)의 직렬연결을 통하여 각 대응하는 표시양극선(DA1)(DA2)에 공급하되, 데이터기입이 있을 때에는 제1스위치수단(SUS)의 오프기간의 전반부기간에만 턴온되며, 데이터기입이 없을 때에는 오프기간의 후반부기간에도 계속 턴온된다.The third switch means SD1 and SD2 respectively correspond to the discharge preventing voltage (-V DCH ) by connecting the diode DD1 and the resistor RW1, the diode DD2, and the resistor RW2 in series. It is supplied to the display anode line DA1 (DA2), which is turned on only in the first half period of the off period of the first switch means SUS when there is data writing, and continuously turned on in the second half period of the off period when there is no data writing.
제3도를 참조하여, 본 발명에 의한 펄스메모리형 방전표시패널의 구동회로의 동작을 설명한다.Referring to Fig. 3, the operation of the driving circuit of the pulse memory type discharge display panel according to the present invention will be described.
즉, 제2도의 스위치(SD1)는 제3도의 SD1의 스위칭신호에 의해 온/오프되고, 스위치(SD2)는 제3도의 SD2의 스위칭신호에 의해 온/오프 된다. 따라서 제3도의 표시양극구동신호(DA1)의 기입펄스(WP)가 있는 기간에서 SD1 신호에 의해 스위치(SD1)는 오프상태이고 SD2 신호에 의해 스위치(SD2)는 온상태이므로 데이터기입이 있는 표시양극선(DA1)으로부터 데이터 기입이 없는 표시양극선(DA2)으로 전류의 흐름이 발생되더라도 표시양극선(DA2)은 방전방지전압(-VDCH)으로 계속 유지된다.That is, the switch SD1 of FIG. 2 is turned on / off by the switching signal of SD1 of FIG. 3, and the switch SD2 is turned on / off by the switching signal of SD2 of FIG. Therefore, in the period in which the write pulse WP of the display positive electrode drive signal DA1 of FIG. 3 is present, the switch SD1 is turned off by the SD1 signal and the switch SD2 is turned on by the SD2 signal. Even when a current flows from the anode line DA1 to the display anode line DA2 without data writing, the display anode line DA2 remains at the discharge preventing voltage (-V DCH ).
따라서 양극선(DA1)에 기입방전유지전압인 OV가 인가될 때 역바이어스되는 다이오드(DS1)의 캐패시터 및 다이오드(DS2)를 통해서 인접하는 표시양극선(DA2)에 전류가 공급되더라도 스위치(SD2)가 계속 턴온되어 있으므로 표시양극선(DA2)은 방전방지전압(-VDCH)로 계속 유지된다. 그러므로 종래와 같이 데이터가 기입방전되고 있는 표시양극선의 인접하는 표시양극선의 전위가 상승되는 현상이 발생되지 않으므로 데이터 기입 방전전압의 마진을 크게 확보할 수 있다. 따라서 대형 PDP에서 데이터 선택을 명확히 할 수 있다.Accordingly, even when a current is supplied to the adjacent display anode line DA2 through the capacitor and the diode DS2 of the reverse biased diode DS1 when the write discharge sustain voltage OV is applied to the anode line DA1, the switch SD2 continues. Since the display anode line DA2 is turned on, the display anode line DA2 is continuously maintained at the discharge preventing voltage (-V DCH ). Therefore, the phenomenon in which the potential of the display anode line adjacent to the display anode line in which data is written and discharged does not increase as in the prior art, and thus the margin of the data write discharge voltage can be largely secured. This makes it possible to clarify data selection in large PDPs.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910011924A KR0183626B1 (en) | 1991-07-12 | 1991-07-12 | Driving circuit of discharge display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910011924A KR0183626B1 (en) | 1991-07-12 | 1991-07-12 | Driving circuit of discharge display panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930003002A KR930003002A (en) | 1993-02-23 |
| KR0183626B1 true KR0183626B1 (en) | 1999-04-15 |
Family
ID=19317219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910011924A KR0183626B1 (en) | 1991-07-12 | 1991-07-12 | Driving circuit of discharge display panel |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0183626B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4158875B2 (en) * | 2001-03-30 | 2008-10-01 | 株式会社日立プラズマパテントライセンシング | Driving method and driving apparatus for AC type PDP |
-
1991
- 1991-07-12 KR KR1019910011924A patent/KR0183626B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930003002A (en) | 1993-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100772308B1 (en) | Plasma display device and method of driving the same | |
| US6380689B1 (en) | Driving apparatus for active matrix type luminescent panel | |
| US5945970A (en) | Liquid crystal display devices having improved screen clearing capability and methods of operating same | |
| KR20010050818A (en) | Driving device and driving method of organic thin film el display | |
| CN101828213A (en) | Display device and pixel circuit | |
| CN102411899A (en) | Light emitting device, drive control method thereof, and electronic device | |
| EP0899709B1 (en) | Row electrode driving apparatus of plasma display panel | |
| US4456909A (en) | Method and circuit for selectively driving capacitive display cells in a matrix type display | |
| US20070120778A1 (en) | Method and apparatus for driving a display panel | |
| EP0031907B1 (en) | A circuit for providing a sustain voltage waveform for a gas discharge panel | |
| KR0183626B1 (en) | Driving circuit of discharge display panel | |
| KR100831010B1 (en) | Plasma display and control method thereof | |
| JP4617541B2 (en) | AC plasma display panel drive device | |
| KR20010033661A (en) | Driving a matrix display panel | |
| JP2005250488A5 (en) | ||
| KR100839413B1 (en) | Plasma display apparatus and driving device of display apparatus | |
| KR20050038648A (en) | Driving an active matrix display | |
| KR20060022602A (en) | Device and method for driving plasma display panel | |
| US20070075926A1 (en) | Apparatus and method for driving plasma display panel | |
| KR100830992B1 (en) | Plasma display device and driving method thereof | |
| KR20100062717A (en) | Scan intergrated circuit and plasma display comprising the same, and driving method thereof | |
| KR100839422B1 (en) | Apparatus and driving device of plasma display | |
| US20080266280A1 (en) | Plasma display and control method thereof | |
| KR100824861B1 (en) | Plasma display device and driving method thereof | |
| KR100879288B1 (en) | Plasma display and driving method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020926 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |