KR0179473B1 - Planation of semiconductor package using a solder ball as input/output terminal - Google Patents
Planation of semiconductor package using a solder ball as input/output terminal Download PDFInfo
- Publication number
- KR0179473B1 KR0179473B1 KR1019950010418A KR19950010418A KR0179473B1 KR 0179473 B1 KR0179473 B1 KR 0179473B1 KR 1019950010418 A KR1019950010418 A KR 1019950010418A KR 19950010418 A KR19950010418 A KR 19950010418A KR 0179473 B1 KR0179473 B1 KR 0179473B1
- Authority
- KR
- South Korea
- Prior art keywords
- solder ball
- substrate
- plate
- semiconductor package
- output terminal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
본 발명은 솔더볼(Solder Ball)을 입출력 단자로 사용하는 반도체 패키지의 평탄화 방법에 관한 것으로, 특히 반도체 장치 제조공정중 고온공정으로 인한 기판의 휨에 의해서 야기되는 솔더볼의 편평도를 향상시키기 위한 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a planarization method of a semiconductor package using a solder ball as an input / output terminal, and more particularly, to a method for improving flatness of a solder ball caused by bending of a substrate due to a high temperature process during a semiconductor device manufacturing process. will be.
그 방법으로는, 솔더볼(Solder Ball)을 입출력 단자로 사용하는 반도체 패키지에서, 솔더볼이 부착된 기판을 용융성이 없는 평판과 접하게 하되, 솔더볼이 상기 평판과 접촉하도록 배치하고, 가열수단에서 소정의 온도로 일정시간동안 가열하여 솔더볼을 일정레벨로 용융시키고, 그후 냉각시킨 후, 상기 기판과 상기 평판을 분리시키므로 기판상의 숄더볼 어레이를 평탄화시키거나, 단단한 평판위에 상기 반도체 패키지를 올려놓고 상부에서 결질의 평판을 소정의 압력으로 눌러주므로, 기판상의 솔더볼 어레이를 평탄화시킨다.As a method, in a semiconductor package using a solder ball as an input / output terminal, the substrate with the solder ball is brought into contact with a non-melt flat plate, and the solder ball is placed in contact with the flat plate, and a predetermined means is provided by a heating means. After heating for a certain time to a temperature to melt the solder ball to a certain level, and then cooled, the substrate and the plate is separated to flatten the shoulder ball array on the substrate, or to place the semiconductor package on a solid plate and Since the quality plate is pressed at a predetermined pressure, the solder ball array on the substrate is flattened.
Description
제1도는 볼그리드 어레이 반도체 패키지의 휨에 따른 솔더볼의 편평도 불량상태를 도시한 도면.1 is a view showing a bad state of flatness of the solder ball according to the bending of the ball grid array semiconductor package.
제2도는 제1도의 패키지가 마더보드에 실장될 때의 접촉 불량을 도시한 도면.FIG. 2 is a diagram showing contact failure when the package of FIG. 1 is mounted on a motherboard. FIG.
제3도 및 제4도는 종래의 반도체 패키지 휨을 개선하기 위한 방법을 도시한 도면.3 and 4 illustrate a method for improving conventional semiconductor package warpage.
제5도의 (a) 내지 (c)는 본 발명의 솔더볼 평탄화를 위한 방법의 일실시예를 도시한 도면.5A to 5C illustrate one embodiment of a method for planarizing solder balls of the present invention.
제6도의 (a) 내지 (c)는 본 발명이 솔더볼 평탄화를 위한 방법의 또 다른 실시예를 도시한 도면.6 (a) to 6 (c) show another embodiment of the method of the present invention for solder ball planarization.
제7도의 (a) 와 (b)는 본 발명의 또 다른 실시예로서 기계적인 방법에 의해 솔더볼 어레이를 평탄화시키는 방법을 도시한 도면.7 (a) and 7 (b) illustrate a method of planarizing a solder ball array by a mechanical method as another embodiment of the present invention.
제8도의 (a) 와 (b)는 본 발명의 실시예에 의해 평탄화 된 솔더볼의 형상을 도시한 도면.8 (a) and 8 (b) show the shape of the solder ball flattened by the embodiment of the present invention.
제9도는 본 발명의 솔더볼 어레이를 평탄화시킬 때 스톱퍼를 사용하는 상태를 도시한 도면.9 is a view showing a state in which a stopper is used to planarize the solder ball array of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 플라스틱바디 2 : 기판(PCB : Printed Circuit Board)1: plastic body 2: PCB (Printed Circuit Board)
3 : 솔더볼(Solder Ball) 4 : 평판3: Solder Ball 4: Flat Plate
5 : 경질의 평판5: hard reputation
본 발명은 솔더볼(Solder Ball)을 입출력단자로 사용하는 반도체 패키지의 평탄화 방법에 관한 것으로, 특히 반도체 장치 제조공정중 고온공정으로 인한 기판의 휨에 의해서 야기되는 솔더볼의 편평도를 향상시키는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a planarization method of a semiconductor package using a solder ball as an input / output terminal, and more particularly, to a method of improving flatness of solder balls caused by bending of a substrate due to a high temperature process during a semiconductor device manufacturing process. .
최근들어 차세대 반도체 패키지로 주목되고 있는 BGA(Ball Grid Array), Super BGA 및 테이프(Tape) BGA등과 같이 솔더볼을 입출력 단자로 사용하는 반도체 장치들은 대부분 기판재료로서 PCB(Printed Circuit Board)류 또는 폴리이미드 테이프등을 사용하고 있다.Most semiconductor devices that use solder balls as input / output terminals, such as ball grid array (BGA), super BGA, and tape BGA, which are recently attracting attention as next-generation semiconductor packages, are mostly printed circuit boards (PCBs) or polyimide as substrate materials. I use tapes.
따라서 제조공정중 고온(150℃이상)의 공정들을 거치는 동안 자재들이 열스트레스를 받게 되며, 각 자재들, 예를들면 프라스틱바디(1)와 기판(2 ; Primted Circuit Board) 사이의 열팽창 계수가 다른 관계로 제1도의 갭(G)만큼 휨이 발생된다. BGA 패키지의 경우에는 기판(2)의 한쪽만 몰딩되는 원 사이드(one - side) 몰딩방식을 택하고 있기 때문에 상기 휨현상은 더욱 심하게 된다.Therefore, the materials undergo thermal stress during the high temperature (over 150 ℃) process of the manufacturing process, and the thermal expansion coefficient between the plastic body 1 and the substrate 2 is different. As a result, warpage occurs as much as the gap G of FIG. In the case of the BGA package, since the one-side molding method in which only one side of the substrate 2 is molded, the warpage phenomenon becomes more severe.
이때, 기판(2)의 일면에 부착된 솔더볼(3) 어레이는 기판(2)의 휨과 더불어 휘기 때문에 솔더볼 어레이의 편평도(Coplanarity)는 악화된다. 이와같이 솔더볼 어레이의 편평도가 악화되어 어느정도를 넘어서게 되면 반도체 장치를 마더보드(Mother Board)에 실장할 때 제2도와 같이 특정위치에 배치된 솔더볼들, 예를들면, 제2도의 (a)의 경우 기판(2)의 외각측에 배치된 솔더볼이 제2도의 (b)의 경우에는 기판(2)의 내측에 배치된 솔더볼이 마더보드의 접점에 부착되지 않아 제품의 기능을 상실하는 경우가 발생하게 된다.At this time, the solder ball 3 array attached to one surface of the substrate 2 is bent along with the warpage of the substrate 2, thereby deteriorating the flatness of the solder ball array. When the flatness of the solder ball array is deteriorated in some way, when the semiconductor device is mounted on the motherboard, the solder balls arranged at a specific position as shown in FIG. 2, for example, the substrate in the case of FIG. In the case of the solder ball disposed on the outer side of (2) in FIG. 2 (b), the solder ball disposed on the inside of the substrate 2 is not attached to the contact point of the motherboard, which causes the product to lose its function. .
종래에는 플라스틱바디 및 기판(2)의 휨을 방지하는데 주력하였다. 즉, 제3도에 도시된 바와같이 반도체 패키지의 플라스틱바디(1)의 형상을 일반적인 정사각형이나 직사각형 모양에서 열에 대한 응력에 강한 다른 형상, 예를들면 바디의 모서리 형상을 둥근 라운드형으로 변형시키거나, 제4도에 도시된 바와같이 상기 바디의 모서리각(θ)을 일반적으로 7~12°에서 25~35°로 하여 바디(1) 및 기판(2)의 휨을 최소화 하고자 하였다.The prior art focused on preventing the warping of the plastic body and the substrate (2). That is, as shown in FIG. 3, the shape of the plastic body 1 of the semiconductor package is changed from a general square or rectangular shape to another shape resistant to heat stress, for example, a corner shape of a body into a rounded round shape. As shown in FIG. 4, the corner angle θ of the body is generally 25 to 35 ° from 7 to 12 ° to minimize warpage of the body 1 and the substrate 2.
이러한 휨 방지를 위한 방안은 근본적으로 반도체 장치를 마더보드에 실장할 때 접촉도 향상을 고려한 것이라기 보다는, 바디 내부의 칩을 보호하고 자재들간의 균열을 방지하기 위한 것이다. 따라서 제1도의 (c) (d) 및 제2도의 (b)의 경우 플라스틱 바디의 휨은 개선되지만 기판의 휨의 개선은 기대하기 힘들다.The method for preventing such warpage is not to consider improved contact when mounting a semiconductor device on a motherboard, but to protect the chip inside the body and prevent cracking between materials. Therefore, in the case of (c) (d) and (b) of FIG. 1, the warpage of the plastic body is improved, but the improvement of the warpage of the substrate is difficult to expect.
본 발명은 플라스틱바디 및 기판의 휨에 관계없이, 마더보드에 접촉되는 전체 솔더볼의상부(TOP)위치를 균일하게 하여 그 부착성을 향상시키는 것을 목적으로 한다.An object of the present invention is to improve the adhesion by making the top position of the entire solder ball in contact with the motherboard irrespective of the bending of the plastic body and the substrate.
이를 위해 본 발명에서는 두가지 방법으로 상기 기판상의 솔더볼의 상부(TOP)위치를 균일하게 한다.To this end, in the present invention, the top position of the solder ball on the substrate is made uniform in two ways.
첫째는 소정온도의 퍼니스(furnace)내에서, 기판의 상부에 솔더볼이 놓인 기판위에 솔더볼과 용융 결합되지 않는 평판을 올려놓으므로 솔더볼이 적당히 용융될 때 평판의 무게에 의해 그 상대적인 높이가 균일해지게 하거나, 상기 퍼니스내에서 평판위에 솔더볼이 하향하도록 기판을 올려놓으므로 솔더볼이 적당히 용융될 때 기판 및 바디 무게에 의해 솔더볼이 상대적인 높이가 균일해지게 한다.First, in a furnace at a predetermined temperature, a plate that is not melt-bonded with solder balls is placed on a substrate where solder balls are placed on top of the substrate so that the relative height becomes uniform by the weight of the plate when the solder balls are properly melted. Alternatively, the substrate is placed so that the solder balls are downward on the plate in the furnace so that the relative heights of the solder balls are uniform by the weight of the substrate and the body when the solder balls are properly melted.
두 번째 방법은 단단한 평판위에 솔더볼이 상향하도록 기판을 올려놓고 기계적인 방법으로 상부에서 경질의 평판을 소정의 압력으로 눌러주거나, 단단한 평판위에 솔더볼이 하향하도록 기판을 올려놓고 기계적인 방법으로 상부에서 평판을 소정의 압력으로 눌러주므로 솔더볼의 상대적인 높이를 균일해지게 한다.The second method is to place the substrate on the solid plate with the solder balls upward and press the hard plate at a predetermined pressure on the top with a mechanical method, or the substrate on the solid plate with the solder ball downward on the solid plate and mechanically on the plate. Press to a predetermined pressure to uniform the relative height of the solder ball.
이하, 첨부된 도면을 참조하여 본 발명의 양호한 실시예에 대해서 설명한다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention.
제5도는 본 발명의 솔더볼 평탄화를 위한 일예를 도시한다. 즉, 제5도의 (a)와 같이 휘어있는 BGA 패키지를 솔더볼(3)이 하향하도록 솔더볼과 용융성이 없는 평판(4)위에 올려놓는다.5 shows an example for the solder ball planarization of the present invention. That is, as shown in FIG. 5A, the curved BGA package is placed on the solder ball and the non-melt flat plate 4 so that the solder ball 3 is downward.
상기 평판(4)의 재질로는 글래스(Glass), 석영(Quartz). 실리콘(Silicon), 갈륨 아세나이드(GaAs) 또는 폴리이미드 필름(Polyimide Film)등이 사용될 수 있다. 그 후 상기 비용융성 평판(4)상에 올려진 BGA 패키지를 가열수단에서 소정시간동안 가열한다.The flat plate 4 may be made of glass or quartz. Silicon, gallium arsenide (GaAs), or polyimide film may be used. Thereafter, the BGA package mounted on the non-fusible plate 4 is heated by heating means for a predetermined time.
상기 가열수단으로는 리플로우(Reflow) 또는 컨벡션 퍼니스(Convection Furnace)를 사용하거나 일반 오븐(oven)을 사용할 수도 있다. 이때 가열수단의 온도는 섭씨 175 내지 235도로 유지하고, 가열시간은 30초 내지 1분 정도로 지속할 수 있다.The heating means may be a reflow or a convection furnace, or a general oven. At this time, the temperature of the heating means is maintained at 175 to 235 degrees Celsius, the heating time may last for about 30 seconds to 1 minute.
패키지가 가열수단에서 가열되면 솔더볼이 약간 용융되면서 패키지 자체무게에 의해서 높이가 균일하게 평탄화 된다. (제5도의 (b))When the package is heated in the heating means, the solder balls are slightly melted and the height is uniformly flattened by the weight of the package itself. ((B) of FIG. 5)
평탄화된 솔더볼의 형상화를 보면, 기판(2)의 휨은 그대로 유지된 채로, 기판(2)의 위치에 따른 솔더볼의 형상이 변형되었음을 볼 수 있다. 즉, 도면에서 볼 때 기판(2)의 내측에 놓인 솔더볼은 패키지 무게로부터 더 큰 하중을 받아 많이 변형되어 개별 솔더볼의 높이가 낮아지며, 도면에서 볼 때 기판(2)의 좌우측 외곽부에 놓인 솔더볼은, 내측의 솔더볼의 높이가 낮아지면서 전체적인 패키지가 하향하게 됨에 따라 변형이 거의 없는 상황에서 하부의 평판(4)과 닿게 된다. 따라서 솔더볼의 변형은 기판(2)의 내측으로 갈수록 심해지고, 기판(2)의 외각으로 갈수록 변형이 작아진다. 그후 용융된 솔더볼은 대기중에서 냉각되어 용융시의 평평한 형상을 유지하게 된다. 제5도의 (c)는 솔더볼이 완전히 냉각된 하부의 비용융성 평판(4)을 제거한 형상이다.Looking at the shape of the planarized solder ball, it can be seen that the shape of the solder ball according to the position of the substrate 2 is deformed while the warpage of the substrate 2 is maintained. That is, in the drawing, the solder balls placed inside the substrate 2 are more deformed under the weight of the package, so that the heights of the individual solder balls are lowered. In the drawings, the solder balls placed on the left and right outer sides of the substrate 2 As the height of the inner solder ball is lowered, the overall package is lowered, so that the lower plate 4 is in contact with the lower plate 4 in the absence of deformation. Therefore, the deformation of the solder ball becomes more severe toward the inside of the substrate 2, and the deformation becomes smaller toward the outside of the substrate 2. The molten solder ball is then cooled in the air to maintain a flat shape upon melting. (C) of FIG. 5 is a shape in which the lower non-fusible plate 4 in which the solder ball is completely cooled is removed.
제6도는 제5도 실시예와 유사한 방식이나, 가열수단내에서 BGA 패키지를 가열하는 방식에 약간의 변화를 주었다. 즉, 제6도의 (a)에 도시된 바와같이 솔더볼이 상향하도록 볼그리드 어레이 패키지를 배치하고, 솔더볼위에 비용융성 평판(4)을 올려놓게 된다.FIG. 6 shows a similar variation to the FIG. 5 embodiment, but with a slight change in the way the BGA package is heated in the heating means. That is, as shown in (a) of FIG. 6, the ball grid array package is disposed so that the solder balls are upward, and the non-fusible plate 4 is placed on the solder balls.
이러한 상태로 가열수단에서 가열시키게 된다. 상술된 가열온도 및 시간으로 가열하게 되면 솔더볼(3)의 형상은 제6도의 (b)와 같이, 기판(2) 내측의 솔더볼은 변형이 심하여 개별볼의 높이가 낮아지고, 좌우 외곽의 볼은 변형이 거의 발생되지 않은채로 전체적인 볼의 상대적인 높이가 거의 평탄화 되었음을 볼 수 있다.In this state, the heating means is heated. When heated at the above-described heating temperature and time, the shape of the solder ball (3) is as shown in Figure 6 (b), the solder ball inside the substrate 2 is severely deformed, the height of the individual ball is lowered, the ball of the left and right outer It can be seen that the relative height of the ball is almost flattened with little deformation.
이때에도 솔더볼 상부에 놓이는 비용융성 평판(4)은 솔더볼 전체에 접촉할 수 있을 정도의 적당한 크기 및 무게로 정할 수 있다. 제6도의 (b)는 솔더볼(3)이 용융되어 전체적인 볼 어레이가 평탄화된 상태를 도시한다. 이러한 상태로 대기중에서 냉각시킨 후 비용융성 평판(4)을 떼어내면 제6도의 (c)와같이 솔더볼의 상대적인 높이가 평탄화된 패키지를 얻을 수 있다.In this case, the non-fusible plate 4 placed on the upper solder ball may be set to an appropriate size and weight such that the entire solder ball can be contacted. 6 (b) shows a state in which the solder balls 3 are melted to flatten the entire ball array. After cooling in the air in this state and removing the non-fusible plate 4, a package in which the relative heights of the solder balls are flattened can be obtained as shown in FIG.
제7도는 본 발명의 또다른 실시예로서 기계적인 방법에 의해서 BGA 패키지의 솔더볼 어레이를 평탄화시키는 방법을 도시한다.7 illustrates a method of planarizing a solder ball array of a BGA package by a mechanical method as another embodiment of the present invention.
첫 번째 방법으로는, 제7도의 (a)와 같이 평판(4)위에 솔더볼이 상향하도록, 휘어있는 기판(2)을 올려놓는다. 그후 상부에서 경질의 평판(5)을 가지고 소정의 압력으로 솔더볼을 눌러주므로 솔더볼 어레이의 상대적인 높이를 평탄화시킨다.In the first method, the curved substrate 2 is placed on the flat plate 4 so that the solder balls are upward, as shown in FIG. Then, the upper surface of the solder ball array is flattened by pressing the solder ball with a hard plate 5 at a predetermined pressure.
두 번째 방법으로는, 제7도의 (b)에 도시된 바와같이 단단한 평판(4)위에 솔더볼이 하향하도록 기판(2)을 올려놓고, 상부에서 내부가 함몰된 누름수단으로 소정의 압력으로 눌러주므로 솔더볼 어레이의 상대적인 높이를 일치시켜서 전체적으로 평탄화시킨다.In the second method, as shown in (b) of FIG. 7, the substrate 2 is placed on the rigid plate 4 so that the solder balls are downward, and is pressed at a predetermined pressure by the pressing means recessed inside the upper portion. Flatten overall by matching the relative height of the solder ball arrays.
이 경우, 상기 누름수단은 플라스틱 바디에 손상을 주지 않기 위해서, 상기 바디보다 더 넓게 그리고 상기 바디보다 약간 깊게 형성시킨다.In this case, the pressing means is formed wider than the body and slightly deeper than the body in order not to damage the plastic body.
제8도의 (a)는 본 발명을 실시하므로 평탄화된 솔더볼 어레이의 형상을 도시한다. 전술된 바와같이 가열수단에서 가열에 의해서이든, 또는 기계적인 방법으로 평판으로 눌러서이든, 볼 어레이는 기판(2)의 내측이나 좌우 외곽부나 상대적인 높이가 일치하게 된다. 즉, 기판(2)이 제8도의 (a) 와 같이 휘어서 내측이 돌출되고 좌우 외곽부가 말려올라간 경우에, 돌출된 내측의 솔더볼은 평탄화 작업에 의해서 변형이 심하게 일어나서 개별 솔더볼의 높이가 상당히 낮아진다. 한편, 기판(2)의 좌우 외곽부의 솔더볼은 변형이 덜 일어나서 원래의 모양에 가깝게 유지되므로, 개별 솔더볼의 높이가 원래대로 유지된다.FIG. 8A shows the shape of the planarized solder ball array since implementing the present invention. As described above, whether by heating in the heating means or by pressing the plate in a mechanical manner, the ball array is made to coincide with the inside, the left and the outside of the substrate 2 or the relative height. That is, when the substrate 2 is bent as shown in FIG. 8A and the inner side is protruded and the left and right outer edges are rolled up, the protruding inner solder ball is severely deformed by the planarization operation so that the height of the individual solder balls is considerably lowered. On the other hand, the solder balls of the left and right outer portions of the substrate 2 are less deformed and kept close to the original shape, so that the height of the individual solder balls is kept intact.
제8도의 (b)는 변형된 개별 솔더볼(a)을 확대한 도면으로서, 기판(2)에 부착된 솔더볼의 하부에 변형이 일어났음을 알 수 있다.(B) of FIG. 8 is an enlarged view of the deformed individual solder balls a, and it can be seen that deformation has occurred in the lower portion of the solder balls attached to the substrate 2.
그런데 이러한 변형이 지나치게 일어나는 경우가 있다. 즉, 가열수단의 가열온도가 너무 높거나, 가열시간을 지나치게 연장시키게 되어 솔더볼이 너무 융용되므로 솔더볼들간에 쇼트가 발생되거나 마더보드와의 접속시에도 쇼트의 가능성이 있다.However, such deformation may occur excessively. That is, since the heating temperature of the heating means is too high, or the heating time is prolonged too much and the solder balls are so fused, there is a possibility that a short occurs between the solder balls or even when connected to the motherboard.
또한, 기계적인 방법으로 솔더볼 어레이를 평탄화 시킬때에도 상부의 누름수단으로 패키지에 과도한 힘을 가하므로 솔더볼에 지나친 변형을 초래하여 마더보드에 실장시 오동작을 가져올 수 있다.In addition, even when the solder ball array is planarized by a mechanical method, excessive force is applied to the package by the upper pressing means, resulting in excessive deformation of the solder ball, which may cause a malfunction when mounted on the motherboard.
이를 방지하기 위한 제9도에 도시된 바와같이, 솔더볼이 부착된 기판(2)과 솔더볼에 접촉하여 솔더볼을 평탄화시키는 평판 사이에 소정높이의 스토퍼를 삽입하므로 솔더볼의 변형이 일정범위 이상으로는 야기되지 않도록 하였다.As shown in FIG. 9 to prevent this, a stopper of a predetermined height is inserted between the substrate 2 to which the solder balls are attached and the flat plate which contacts the solder balls to planarize the solder balls, causing deformation of the solder balls beyond a certain range. It was not.
상기 스토퍼 역시 열변형이 없으며 솔더와는 용융성이 없는 물질을 사용할 수 있다. 상기 스토퍼는 제9도와 같이 기판(2)의 좌우 외곽에 두 개 사용할 수도 있으며, 사방 모서리부에 사용할 수도 있다. 또한 중앙부의 솔더볼 사이에 십자형으로 스토퍼를 사용하는 것도 가능하다. 또한, 상기 스토퍼는 상기 기판(2)과 상기 평판(4)을 분리시킬 때 함께 분리시킨다.The stopper may also use a material that does not have thermal deformation and is not meltable with solder. Two stoppers may be used at the left and right outer sides of the substrate 2 as shown in FIG. 9, or may be used at four corners. It is also possible to use a stopper crosswise between the solder balls in the center. In addition, the stopper separates the substrate 2 and the flat plate 4 when they are separated.
이와같이 본 발명의 BGA 패키지 평탄화 방법을 실시하므로 패키지의 기판휨으로 인한 반도체 패키지와 머더보드 간의 접촉불량을 방지할 수 있다.As described above, since the BGA package flattening method of the present invention is performed, it is possible to prevent a poor contact between the semiconductor package and the motherboard due to the substrate warpage of the package.
Claims (8)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950010418A KR0179473B1 (en) | 1995-04-29 | 1995-04-29 | Planation of semiconductor package using a solder ball as input/output terminal |
| JP8126301A JPH08321568A (en) | 1995-04-29 | 1996-04-24 | Method of flattening semiconductor package using solder ballas input-output terminal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950010418A KR0179473B1 (en) | 1995-04-29 | 1995-04-29 | Planation of semiconductor package using a solder ball as input/output terminal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960039299A KR960039299A (en) | 1996-11-25 |
| KR0179473B1 true KR0179473B1 (en) | 1999-03-20 |
Family
ID=19413320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950010418A KR0179473B1 (en) | 1995-04-29 | 1995-04-29 | Planation of semiconductor package using a solder ball as input/output terminal |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH08321568A (en) |
| KR (1) | KR0179473B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2845521B1 (en) * | 2002-10-04 | 2005-01-07 | Wavecom | METHOD AND DEVICE FOR REINFORCING, IN PARTICULAR PLANEITE REPAIRING, INTERCONNECTION ELEMENTS OF AN ELECTRONIC MODULE, BY CONCEALED REFLECTION |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0789553B2 (en) * | 1985-03-15 | 1995-09-27 | 株式会社東芝 | Method for manufacturing bump electrode type semiconductor device |
| JPS63117450A (en) * | 1986-11-06 | 1988-05-21 | Oki Electric Ind Co Ltd | Manufacture of semiconductor device |
-
1995
- 1995-04-29 KR KR1019950010418A patent/KR0179473B1/en not_active IP Right Cessation
-
1996
- 1996-04-24 JP JP8126301A patent/JPH08321568A/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR960039299A (en) | 1996-11-25 |
| JPH08321568A (en) | 1996-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100192766B1 (en) | Solder ball planarization method of ball grid array semiconductor package using solder ball as an input/output electrode and its circuit structure | |
| US6498051B1 (en) | Method of packaging semiconductor device using anisotropic conductive adhesive | |
| US5878942A (en) | Soldering method and soldering apparatus | |
| US8603860B2 (en) | Process for forming packages | |
| KR20200069017A (en) | Power module of double-faced cooling and method of producintg thereof | |
| JPH08288637A (en) | Electronic component and method for soldering electronic component | |
| US20100001048A1 (en) | Soldering method, electronic part, and part-exchanging method | |
| KR0179473B1 (en) | Planation of semiconductor package using a solder ball as input/output terminal | |
| US20040038452A1 (en) | Connection between semiconductor unit and device carrier | |
| US7642129B2 (en) | Ball-mounting method for coplanarity improvement in large package | |
| US20210358885A1 (en) | Laser bonding method and a semiconductor package including a bonding part and a bonding target | |
| US20020079578A1 (en) | Semiconductor device having exposed adhesive sheet and method for manufacturing the same | |
| JP4075323B2 (en) | Circuit board bonding method | |
| KR100847109B1 (en) | apparatus for reparing of ball grid array | |
| KR102535108B1 (en) | Bonding method using laser | |
| US20070114266A1 (en) | Method and device to elongate a solder joint | |
| US4795077A (en) | Bonding method and apparatus | |
| JP2004140079A (en) | Area array type semiconductor device and electronic circuit board using it | |
| KR101104819B1 (en) | Board, package and manufacturing method thereof | |
| JPH04313245A (en) | Manufacture of semiconductor device | |
| JPH05191037A (en) | Unsealing jig of solder sealed structure | |
| JP2002289979A (en) | Electronic component and its manufacturing apparatus | |
| US20020182843A1 (en) | Method for connecting semiconductor unit to object via bump | |
| US20050017371A1 (en) | Electronic assembly having a die with rounded corner edge portions and a method of fabricating the same | |
| JP2005072369A (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |