KR0179286B1 - E.C.C control circuit - Google Patents
E.C.C control circuit Download PDFInfo
- Publication number
- KR0179286B1 KR0179286B1 KR1019960005001A KR19960005001A KR0179286B1 KR 0179286 B1 KR0179286 B1 KR 0179286B1 KR 1019960005001 A KR1019960005001 A KR 1019960005001A KR 19960005001 A KR19960005001 A KR 19960005001A KR 0179286 B1 KR0179286 B1 KR 0179286B1
- Authority
- KR
- South Korea
- Prior art keywords
- pad
- output
- data
- signal
- test
- Prior art date
Links
- 238000012360 testing method Methods 0.000 claims abstract description 40
- 230000005540 biological transmission Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 239000003708 ampul Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
Abstract
본 발명은 E.C.C(Error Correction Circuit) 제어회로에 관한 것으로 특히, 반도체칩의 패키지(package) 상태에서 E.C.C를 제어하는데 적합하도록 한 E.C.C 제어회로에 관한 것이다.The present invention relates to an E.C.C (Error Correction Circuit) control circuit, and more particularly, to an E.C.C control circuit adapted to control E.C.C in a package state of a semiconductor chip.
이를 위한 본 발명의 E.C.C 제어회로는 외부 압력신호를 인가받아 테스트신호를 출력하는 테스트 패드와, 상기 테스트 패드의 테스트시호를 인가받아 에러 정정 회로부를 제어하는 제어신호 발생부와, 상기 에러 정정 회로부의 데이터 신호와 내부회로의 모드제어 신호및 데이터 출력제어신호를 인가받아 데이터 신호의 출력을 제어하는 출력 버퍼부와, 상기 출력 버퍼부의 출력제어신호를 인가받아 스위칭되는 출력 구동부와, 상기 출력 구동부의 출력신호를 인가받아 데이터를 출력하는 데이터 패드로 구성된 이.씨.씨 제어회로에 있어서, 상기출력 구동부에 연결되어 데이터 패드와 테스트 패드가 상호 전환되는 스위칭 패드와, 상기 스위칭 패드에 연결되어 상기 데이터 패드와 테스트 패드가 상호 전환되도록 스위칭 동작을 하는 스위칭부를 포함하여 구성함을 특징으로 한다.The ECC control circuit of the present invention includes a test pad for receiving an external pressure signal and outputting a test signal, a control signal generator for controlling an error correction circuit unit under a test time of the test pad, and the error correction circuit unit. An output buffer for controlling the output of the data signal by receiving a mode control signal and a data output control signal of the data signal, an internal circuit, an output driver which is switched by receiving an output control signal of the output buffer, and an output of the output driver An E.C.C control circuit comprising a data pad for receiving a signal and outputting data, the control pad comprising: a switching pad connected to the output driver to switch between a data pad and a test pad; and a data pad connected to the switching pad. And a switching unit for switching operation so that the test pad and the test pad are switched to each other. Characterized in that the configuration.
따라서 본 발명은 ×8모드 동작시 필요없는 출력핀을 테스트핀으로 사용하여 패키지후에도 E.C.C의 온/오프 뿐만아니라 각종 칩의 내부 회로를 제어하는 신호 입력핀으로 사용할 수 있도록 하는 효과가 있다.Therefore, the present invention has the effect of being used as a signal input pin for controlling the internal circuits of various chips as well as on / off of E.C.C even after the package by using an output pin that is not necessary for the x8 mode operation as a test pin.
Description
제1도는 종래의 E.C.C 제어회로의 블록구성도.1 is a block diagram of a conventional E.C.C control circuit.
제2도는 본 발명의 E.C.C 제어회로의 블록구성도.2 is a block diagram of an E.C.C control circuit of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 에러 정정 회로부 11 : 출력 버퍼부10: error correction circuit section 11: output buffer section
12 : 출력 구동부 13 : 스위칭 패드12 output driver 13 switching pad
14 : 스위칭부 15 : 제어신호발생부14: switching unit 15: control signal generator
본 발명은 E.C.C(Error Correction Circuit) 제어회로에 관한 것으로 특히, 반도체칩의 패키지(package) 상태에서 E.C.C를 제어하는데 적합하도록 한 E.C.C 제어회로에 관한 것이다.The present invention relates to an E.C.C (Error Correction Circuit) control circuit, and more particularly, to an E.C.C control circuit adapted to control E.C.C in a package state of a semiconductor chip.
이하, 첨부된 도면을 참조하여 종래의 E.C.C 제어회로를 설명하면 다음과 같다.Hereinafter, a conventional E.C.C control circuit will be described with reference to the accompanying drawings.
제1도는 종래의 E.C.C 제어회로의 블록구성도이다.1 is a block diagram of a conventional E.C.C control circuit.
제1도와 같이, 하이(high) 또는 로우(low) 신호를 인가받아 출력하는 테스트 패드(1)와, 상기 테스트 패드(1)의 신호를 인가받아 제어신호를 출력하는 제어신호 발생부(2)와, 상기 제어신호 발생부(2)의 제어신호와 센스 앰프의 출력신호를 인가받아 데이터 신호를 출력하는 E.C.C 회로부(3)와, 상기 E.C.C 회로부(3)의 데이터 신호와 내부회로에서 발생하는 모드제어신호및 데이터 출력제어신호를 인가받아 출력구동신호를 출력하는 출력 버퍼부(4)와, 상기 출력 버퍼부(4)의 출력구동신호를 인가받아 구동하는 출력 구동부(5)와, 상기 출력 구동부(5)의 출력신호를 인가받아 데이터를 출력하는 데이터 패드(6)로 구성된다.As shown in FIG. 1, a test pad 1 that receives a high or low signal and outputs a signal, and a control signal generator 2 that receives a signal of the test pad 1 and outputs a control signal. And an ECC circuit unit 3 for receiving a control signal of the control signal generator 2 and an output signal of the sense amplifier and outputting a data signal, and a mode generated in the data signal and the internal circuit of the ECC circuit unit 3. An output buffer unit 4 for receiving a control signal and a data output control signal and outputting an output drive signal, an output driver 5 for receiving and driving an output drive signal of the output buffer unit 4, and the output driver And a data pad 6 that receives the output signal of (5) and outputs data.
상기와 같이 구성된 종래의 E.C.C 제어회로의 동작을 설명하는 다음과 같다.The following describes the operation of the conventional E.C.C control circuit configured as described above.
먼저, 테스트 패드(1)에 로우 신호를 인가하거나 또는 신호를 가하지 않으면 상기 제어신호 발생부(2)는 상기 테스트 패드(1)의 신호를 인가받아 상기 본 발명은 E.C.C 회로부(3)를 구동시킨다.First, when a low signal is applied or no signal is applied to the test pad 1, the control signal generator 2 receives the signal of the test pad 1 to drive the ECC circuit unit 3. .
상기 E.C.C 회로부(3)는 상기 센스 앰프에서 출력된 에러 데이터를 정정하여 정정한 데이터를 상기 출력 버퍼부(4)에 출력하고 상기 출력 버퍼부(4)는 상기 출력 구동부(5)를 구동시켜 데이터를 상기 데이터 패드(6)에 출력한다.The ECC circuit unit 3 corrects the error data output from the sense amplifier and outputs the corrected data to the output buffer unit 4, and the output buffer unit 4 drives the output driver 5 to drive the data. Is output to the data pad 6.
이때, 상기 출력 버퍼부(4)는 내부회로에수 발생하는 모드제어신호및 데이터 출력제어신호에 의해서 제어된다.At this time, the output buffer unit 4 is controlled by the mode control signal and the data output control signal generated in the internal circuit.
×16모드에서는 상기 모드제어신호와 데이터 출력제어신호가 하이가 되어 출력 버퍼부(4)를 구동시키고 ×8모드에서는 상기 모드제어신호와 데이터 출력제어신호가 로우가 되어 상기 출력 구동부(5)를 구동시키지 않는다.In the x16 mode, the mode control signal and the data output control signal go high to drive the output buffer unit 4. In the x8 mode, the mode control signal and the data output control signal go low to turn the output driving unit 5 on. Do not drive.
한편, 테스트 패드(1)에 하이 신호를 인가하면 상기 제어신호 발생부(2)는 상기 테스트 패드(1)의 신호를 인가받아 상기 E.C.C 회로부(3)를 구동시키지 않고 상기 센스 앰플에서 출력된 데이터를 바로 상기 출력 버퍼부(4)로 출력한다.On the other hand, when a high signal is applied to the test pad 1, the control signal generator 2 receives the signal of the test pad 1 and outputs data from the sense ampoule without driving the ECC circuit unit 3. Is directly output to the output buffer section 4.
그리고 상기 출력 버퍼부(4)는 상기 출력 구동부(5)를 구동시켜 데이터를 상기 데이터 패드(6)에 출력한다.The output buffer unit 4 drives the output driver 5 to output data to the data pad 6.
즉, 상기 테스트 패드(1)의 전위가 로우 또는 하이가 됨에 따라 상기 E.C.C 회로부(3)가 스위칭(switching)되도록 설계되어 있다.That is, the E.C.C circuit section 3 is designed to switch as the potential of the test pad 1 becomes low or high.
그러나 이와 같은 종래의 E.C.C 제어회로에 있어서는 다음과 같은 문제점이 있었다.However, such a conventional E.C.C control circuit has the following problems.
웨이퍼 상태에서 패드를 프로빙(probing)하면 테스트 패드는 E.C.C 회로부를 ON/OFF 시킬수 있었다.Probing the pad in the wafer state allowed the test pad to turn the E.C.C circuitry on and off.
그러나 웨이퍼 칩을 패키지(package)하고 난후에 소자를 테스트하여 에러가 발생하면 E.C.C 회로부에서 에러를 정정할 수 있지만 E.C.C 회로부의 한계로 인해 정확한 에럽번지수를 정정하지 못하는 경우가 발생한다.However, if an error occurs after testing the device after packaging the wafer chip, the error can be corrected in the E.C.C circuit part. However, the correct error address cannot be corrected due to the limitation of the E.C.C circuit part.
그러므로 이 경우에는 상기 E.C.C 회로부를 OFF 시킬 필요가 있지만 패키지가 된 상태이므로 패드가 보이지않아 E.C.C 회로부의 ON/OFF를 구현할 수 없게된다.Therefore, in this case, it is necessary to turn off the E.C.C circuit part, but since the package is in a state, the pad is not visible and thus the ON / OFF of the E.C.C circuit part cannot be realized.
그래서 다시 패키지를 제거하고 상기 E.C.C 회로부를 OFF시킨 상태에서 테스트를 해야 하는 문제점이 있었다.Therefore, there was a problem in that the test was performed with the package removed again and the E.C.C circuit part turned off.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로써, 외부 핀을 이용하여 내부의 회부를 제어하는데 그 목적이 있다.The present invention has been made to solve such a problem, the object of the present invention is to control the internal portion using an external pin.
이와 같은 목적을 달성하기 위한 본 발명의 E.C.C 제어회로는 외부 입력신호를 인가받아 테스트신호를 출력하는 테스트 패드와, 상기 테스트 패드의 테스트신호를 인가받아 에러 정정 회로를 제어하는 제어신호 발생부와, 상기 에러 정정 회로부의 데이터 신호와 내부 회로의 모드제어신호및 데이터 출력제어신호를 인가받아 데이터 신호의 출력을 제어하는 출력 버퍼부와, 상기 출력 버퍼부의 출력제어신호를 인가받아 스위칭되는 출력 구동부와, 상기 출력 구동부의 출력신호를 인가받아 데이터를 출력하는 데이터 패드로 구성된 이.씨.씨 제어회로에 있어서, 상기 출력 구동부에 연결되어 데이터 패드와 테스트 패드가 상호 전환되는 스위칭 패드와, 상기 스위칭 패드에 연결되어 상기 데이터 패드와 테스트 패드가 상호 전환되도록 스위칭 동작을 하는 스위칭부를 포함하여 이루어진다.An ECC control circuit of the present invention for achieving the above object includes a test pad for receiving an external input signal and outputting a test signal, a control signal generator for controlling an error correction circuit by receiving a test signal of the test pad; An output buffer unit which receives the data signal of the error correction circuit unit, the mode control signal and the data output control signal of the internal circuit, and controls the output of the data signal, an output driver unit which is switched by receiving the output control signal of the output buffer unit; An E.C.C control circuit comprising a data pad configured to receive an output signal of the output driver to output data, the switching pad being connected to the output driver and switched between the data pad and the test pad, Connected to perform the switching operation so that the data pad and the test pad are switched to each other. It comprises parts of the switch.
상기와 같이 본 발명의 E.C.C 제어회로를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.Referring to the E.C.C control circuit of the present invention as described above in more detail with reference to the accompanying drawings as follows.
제2도는 본 발명의 E.C.C 제어회로의 블록구성도이다.2 is a block diagram of the E.C.C control circuit of the present invention.
제2도와 같이 데이터의 에러를 정정하는 에러 정정 회로(Error Correction Circuit)부(10)와, 상기 에러 정정 회로부(10)의 데이터 신호와 내부회로의 모드제어신호및 데이터 출력제어신호를 인가받아 데이터 신호의 출력을 제어하는 출력 버퍼부(11)와, 상기 출력 버퍼부(11)의 출력제어신호를 인가받아 스위칭되는 출력 구동부(12)와, 상기 출력 구동부(12)의 출력신호를 인가받아 데이터를 출력하고 외부 입력신호를 인가받아 테스트신호를 출력하는 스위칭 패드(13)와, 상기 스위칭 패드(13)에 연결되어 상기 내부회로의 모드제어신호에 따라 스위칭 동작을 하는 스위칭부(14)와, 상기 스위칭부(14)에 연결되어 상기 에러 정정 회로부(10)를 제어하는 발생부(15)로 구성된다.As shown in FIG. 2, an error correction circuit unit 10 which corrects an error of data, a data signal of the error correction circuit unit 10, a mode control signal and a data output control signal of an internal circuit are applied to the data. An output buffer unit 11 that controls the output of the signal, an output driver 12 that is switched by receiving an output control signal of the output buffer unit 11, and an output signal of the output driver 12 And a switching pad 13 for outputting a test signal to receive an external input signal, a switching unit 14 connected to the switching pad 13 to perform a switching operation according to a mode control signal of the internal circuit, The generator 15 is connected to the switching unit 14 and controls the error correction circuit unit 10.
즉, 종래의 기술에서는 테스트 패드와 데이터 패드가 분리되어 있었으나 본 발명에서는 상기 스위칭 패드(13)에 에러 정정 회로를 제어하는 테스트 패드와 데이터를 출력하는 데이터 패드가 일체형이 되도록 하고 상기 스위칭부(14)로 상기 테스트 패드와 데이터 패드가 상호 전화되도록 구성한 것이다.That is, in the related art, the test pad and the data pad are separated, but in the present invention, the test pad for controlling the error correction circuit and the data pad for outputting data are integrated in the switching pad 13 and the switching unit 14 is integrated. The test pad and the data pad are configured to be mutually switched.
이때, 상기 스위칭부(14)는 내부회로의 모드제어신호에 따라 스위칭되는 트랜스미션 게이트(Transmission Gate)로 구성한다.In this case, the switching unit 14 is configured as a transmission gate that is switched according to the mode control signal of the internal circuit.
상기와 같이 구성된 본 발명의 E.C.C 제어회로의 동작을 설명하면 다음과 같다.Referring to the operation of the E.C.C control circuit of the present invention configured as described above are as follows.
먼저 롬(ROM)소자를 ×8모드로 동작시킬 경우(데이타를 8핀으로 출력하는 경우)에는 모드제어신호와 데이터 출력제어신호가 로우(LOW)가 되어 상기 출력 버퍼부(11)에 인가되면 상기 출력 버퍼부 (11)와 출력 구동부(12)는 동작을 하지 않게되어 상기 스위칭 패드(13)의 데이터를 출력하는 데이터 패트의 기능은 플로팅(floating)상태가 된다.First, when the ROM device is operated in the x8 mode (outputting data to 8 pins), the mode control signal and the data output control signal are turned low and are applied to the output buffer unit 11. The output buffer unit 11 and the output driver 12 do not operate so that the function of the data pad for outputting data of the switching pad 13 is in a floating state.
이때, 상기 스위칭부(14)는 로우(LOW)인 모드제어신호를 인가받아 동작이 되어 상기 스위칭 패드(13)가 에러 정정 회로를 제어하는 테스트 패드로 전환되도록 상기 제어신호 발생부(15)에 연결된다.At this time, the switching unit 14 is operated by receiving a mode control signal of a low (LOW) to the control signal generator 15 so that the switching pad 13 is converted into a test pad for controlling the error correction circuit. Connected.
상기 스위칭 패드(13)에 로우신호를 인가하거나 신호를 인가하지 않으면 상기 제어신호 발생부(15)는 상기 스위칭 패드(13)의 신호를 인가받아 상기 에러 정정 회로부(10)를 구동시키고 상기 스위칭 패드(13)에 하이신호를 인가하면 상기 제어신호 발생부(15)는 상기 스위칭 패드(13)의 신호를 인가받아 상기 에러 정정 회복부(10)를 구동시키지 않는다.When the low or no signal is applied to the switching pad 13, the control signal generator 15 receives the signal of the switching pad 13 to drive the error correction circuit unit 10 and the switching pad. When the high signal is applied to (13), the control signal generator 15 receives the signal from the switching pad 13 so as not to drive the error correction recovery unit 10.
한편 롬소자를 ×16모드로 동작시킬 경우에는 상기 모드제어신호가 하이가되어 상기 스위칭부(14)는 동작이 되지않으므로 상기 스위칭 패드(13)는 에러 정정 회로부(10)를 제어하는 테스트 패드로 전환되지않으므로 상기 제어신호 발생부(15)에 연결되지 않는다.On the other hand, when the ROM device is operated in the x16 mode, the mode control signal becomes high and the switching unit 14 does not operate. Therefore, the switching pad 13 serves as a test pad for controlling the error correction circuit unit 10. Since it is not switched, it is not connected to the control signal generator 15.
상기 제어신호 발생부(15)는 롱채널 트랜지스터로 구성되어 있어 상기 제어신호 발생부(15)에 신호가 인가되지않아도 로우가되어 상기 에러 정정 회로부(10)를 계속 동작시킬 수 있다.The control signal generator 15 is configured as a long channel transistor so that the control signal generator 15 may be low even when a signal is not applied to the control signal generator 15 to continue to operate the error correction circuit unit 10.
그리고 상기 에러 정정 회로부(10)는 상기 센스 앰프에서 출력된 에러 데이터를 정정하여 정정한 데이터를 상기 출력 버퍼부(11)에 출력하고 상기 출력 버퍼부(11)는 상기 출력 구동부(12)를 구동시켜 데이터를 상기 스위칭 패드(13)에 출력한다.The error correction circuit unit 10 corrects the error data output from the sense amplifier and outputs the corrected data to the output buffer unit 11, and the output buffer unit 11 drives the output driver 12. Data is output to the switching pad 13.
즉, 본 발명은 ×8모드로 동작할때는 데이터가 출력되지 않는 D8∼D14 핀으로 제어신호를 입력하여 칩(chip)의 동작을 제어할 수 있고 ×16모드로 동작할때는 D0~D15의 16개 핀으로 데이타가 출력되므로 테스트 핀으로는 사용할 수 없도록 동작된다.That is, the present invention can control the operation of the chip by inputting a control signal to the pins D8 to D14, which do not output data when operating in the x8 mode, and 16 pins of D0 to D15 when operating in the x16 mode. The data is output so that it cannot be used as a test pin.
따라서, 패키지(package)상태에서도 출력핀으로 제어신호를 입력하여 E.C.C 의 온/오프등 칩의 동작을 제어할 수 있다.Therefore, even in a package state, the control signal is input to the output pin to control the operation of the chip, such as E.C.C on / off.
이상에서 설명한 바와 같이, 본 발명의 E.C.C 제어회로에 있어서는 다음과 같은 효과가 있다.As described above, the E.C.C control circuit of the present invention has the following effects.
×8모드 동작시 필요없는 출력핀을 테스트핀으로 사용하여 패키지후에도 E.C.C의 온/오프 뿐만아니라 각종 칩의 내부 회로를 제어하는 신호 입력핀으로 사용할 수 있도록 한다.The test pin is used as a test pin when not used in × 8 mode operation, so it can be used as a signal input pin that controls not only E.C.C on / off but also internal circuits of various chips after package.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960005001A KR0179286B1 (en) | 1996-02-28 | 1996-02-28 | E.C.C control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960005001A KR0179286B1 (en) | 1996-02-28 | 1996-02-28 | E.C.C control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970063961A KR970063961A (en) | 1997-09-12 |
| KR0179286B1 true KR0179286B1 (en) | 1999-04-01 |
Family
ID=19452008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960005001A KR0179286B1 (en) | 1996-02-28 | 1996-02-28 | E.C.C control circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0179286B1 (en) |
-
1996
- 1996-02-28 KR KR1019960005001A patent/KR0179286B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970063961A (en) | 1997-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6107830A (en) | Integrated circuit device including CMOS tri-state drivers suitable for powerdown | |
| US6724237B2 (en) | Semiconductor integrated circuit for multi-chip package with means to optimize internal drive capacity | |
| KR100553397B1 (en) | Semiconductor device downsizing its built-in driver | |
| EP0492609A3 (en) | Semiconductor device with voltage stress testing pads | |
| KR880011800A (en) | Semiconductor device with data output buffer circuit | |
| KR0179286B1 (en) | E.C.C control circuit | |
| KR960032501A (en) | A scan test circuit used in a semiconductor integrated circuit device | |
| KR960012401A (en) | Semiconductor integrated device | |
| KR100481184B1 (en) | Semiconductor memory integrated circuit | |
| EP0584739B1 (en) | Semiconductor integrated circuit operative in different modes | |
| KR100400313B1 (en) | Data I/O circuit of semiconductor memory device | |
| US20030015733A1 (en) | Multichip semiconductor device | |
| KR100206700B1 (en) | Pad connecting method for semiconductor memory device | |
| KR20010028416A (en) | Semiconductor input circuit comprising common pads | |
| JPH05150017A (en) | Lsi circuit device | |
| KR970051140A (en) | Semiconductor memory device sharing address pin and data pin | |
| KR100239423B1 (en) | Error correction code circuit | |
| KR100239714B1 (en) | Data output buffer | |
| JPH10288651A (en) | Semiconductor integrated circuit | |
| JP3082357B2 (en) | Semiconductor integrated circuit | |
| KR940012128A (en) | Micro computer | |
| KR970012784A (en) | Semiconductor memory device with normal / test bonding pad | |
| KR20030074893A (en) | Data output buffer | |
| JP3926996B2 (en) | Holder circuit | |
| JP3316387B2 (en) | Semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051021 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |