KR0178227B1 - Pulse Shaping Filter Circuit with Parallel Structure - Google Patents

Pulse Shaping Filter Circuit with Parallel Structure Download PDF

Info

Publication number
KR0178227B1
KR0178227B1 KR1019950023364A KR19950023364A KR0178227B1 KR 0178227 B1 KR0178227 B1 KR 0178227B1 KR 1019950023364 A KR1019950023364 A KR 1019950023364A KR 19950023364 A KR19950023364 A KR 19950023364A KR 0178227 B1 KR0178227 B1 KR 0178227B1
Authority
KR
South Korea
Prior art keywords
filter
digital
pulse
shaping
parallel
Prior art date
Application number
KR1019950023364A
Other languages
Korean (ko)
Other versions
KR970009391A (en
Inventor
권오상
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019950023364A priority Critical patent/KR0178227B1/en
Publication of KR970009391A publication Critical patent/KR970009391A/en
Application granted granted Critical
Publication of KR0178227B1 publication Critical patent/KR0178227B1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters
    • H03H21/0025—Particular filtering methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0283—Filters characterised by the filter structure
    • H03H17/0286—Combinations of filter structures
    • H03H17/0291—Digital and sampled data filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 디지탈 송신 시스템에 있어서, 특히 부호화된 신호의 대역폭을 제한하면서 인접 심볼간 간섭을 방지하는 펄스 성형 필터 회로에 관한 것으로, 디지탈 심볼율이 f인 입력 디지탈 펄스를 N(정수)개의 필터 탭 계수에 의해 성형 필터링하는 펄스 성형 필터 회로에 있어서; N/2+1개의 필터탭으로 이루어지되, 기준탭을 중심으로 좌측끝의 필터탭 계수가 0이고, 나머지 필터탭 계수는 상기 N개의 필터탭 계수중 짝수차항 필터 계수를 갖으며 상기 디지탈 심볼율이 f인 입력 디지탈 펄스를 성형 필터링하는 제 1 필터(301), 상기 제 1 필터(301)와 병렬로 구성되고 N/2개의 필터탭으로 이루어지되 필터탭 계수는 상기 N개의 필터탭 계수중 홀수차항 필터 계수를 갖으며 상기 디지탈 심볼율이 f인 입력 디지탈 펄스를 성형 필터링하는 제 2 필터(302), 상기 제 1 필터(301)와 상기 제 2 필터(302)에서 병렬로 출력되는 디지탈 신호를 직렬로 변환하는 병렬/직렬 변환부(303)를 구비하여 구성한다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a pulse shaping filter circuit for preventing interference between adjacent symbols while limiting the bandwidth of an encoded signal. The present invention relates to N (integer) filter taps for an input digital pulse having a digital symbol rate f. A pulse shaping filter circuit for shaping and filtering by coefficient; N / 2 + 1 filter taps, the filter tap coefficient at the left end centering on the reference tap is 0, and the remaining filter tap coefficients have an even-order filter coefficient among the N filter tap coefficients and the digital symbol rate The first filter 301 for shaping and filtering the input digital pulse f is formed in parallel with the first filter 301 and is composed of N / 2 filter taps, and the filter tap coefficient is an odd number of the N filter tap coefficients. The second filter 302 having a differential filter coefficient and shaping and filtering the input digital pulse having the digital symbol rate f, and the digital signal output in parallel from the first filter 301 and the second filter 302. A parallel / serial conversion section 303 for converting in series is provided.

Description

병렬 구조를 갖는 펄스 성형 필터 회로Pulse Shaping Filter Circuit with Parallel Structure

제1도는 일반적인 디지탈 영상 신호 송신 시스템을 나타낸 개략블럭도.1 is a schematic block diagram showing a general digital video signal transmission system.

제2도는 상기 제1도의 펄스 성형 여파기의 상세 구성도.2 is a detailed block diagram of the pulse shaping filter of FIG.

제3도는 본 발명의 실시예를 나타내는 전체 구성도.3 is an overall configuration diagram showing an embodiment of the present invention.

제4도는 본 발명의 실시예에 따른 FIR필터의 상세 구성도.4 is a detailed block diagram of a FIR filter according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

301,302 : FIR 필터 303 : 병렬/직렬 변환부301,302: FIR filter 303: parallel / serial conversion part

304 : D/A 변환부 305 : 저역 통과 필터304: D / A converter 305: low pass filter

본 발명은 디지탈 송신 시스템에 있어서, 특히 부호화된 신호의 대역폭을 제한하면서 인접 심볼간 간섭을 방지하는 펄스 성형 필터 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0002] The present invention relates to a pulse shaping filter circuit for preventing interference between adjacent symbols, in particular while limiting the bandwidth of an encoded signal.

제1도는 일반적인 디지탈 영상 신호 송신 시스템을 나타낸 개략 블럭도로써, 이에 대해 설명하면 다음과 같다.FIG. 1 is a schematic block diagram illustrating a general digital video signal transmission system.

먼저, 넓은 대역폭을 갖는 디지탈 영상 신호를 NTSC 신호와 같은 대역폭으로 전송하기 위해서는 소오스 코딩(source coding)부(101)에 의한 대역 압축이 필요하다. 또한 대역 압축된 디지탈 영상 신호가 채널을 통해 전송되는 과정에서 발생하는 비트오류를 정정하거나 검출하기 위해 채널 코딩(channel coding)부(102)는 디지탈 영상 신호를 오류 정정 부호화한다. 이때 전송될 디지탈 신호열은 시간영역에서는 펄스열의 형태이므로 주파수 영역에서의 스펙트럼은 무한대의 대역폭을 갖으므로, 대역폭을 제한하기 위한 송수신 필터는 주파수상에서는 대역 제한을 하지만 시간상에서 보면 심볼간 간섭을 일으킨다. 따라서 펄스 성형 여파기(103)는 부호화된 신호의 대역폭을 제한하는 동시에 인접 심볼간 간섭을 방지하는 역할을 한다.First, in order to transmit a digital video signal having a wide bandwidth in the same bandwidth as that of an NTSC signal, band compression by the source coding unit 101 is required. In addition, the channel coding unit 102 performs error correction coding on the digital video signal in order to correct or detect a bit error occurring while the band-compressed digital video signal is transmitted through the channel. At this time, since the digital signal sequence to be transmitted is in the form of a pulse sequence in the time domain, the spectrum in the frequency domain has an infinite bandwidth. Thus, the transmission / reception filter for limiting the bandwidth has a band limitation in frequency but causes inter-symbol interference in time. Accordingly, the pulse shaping filter 103 limits the bandwidth of the coded signal and prevents interference between adjacent symbols.

펄스 성형 여파기(103)에 의해 대역폭이 제한된 신호는 변조부(104)에 입력되어 반송파를 변조시키고, 변조부(104)에 의해 변조된 신호는 대역 통과 필터(105)에 의해 잡음이 제거된후 수신측에 전송된다.The signal whose bandwidth is limited by the pulse shaping filter 103 is inputted to the modulator 104 to modulate the carrier wave, and the signal modulated by the modulator 104 is removed by the band pass filter 105. Is sent to the receiving end.

제2도는 부호화된 신호의 대역폭을 제한하는 동시에 인접 심볼간 간섭을 방지하기 위한 펄스 성형 여파기(103)의 상세 회로도로써, 디지탈 FIR(Finite Impulse Response) 필터를 사용하여 구현한 것이다.FIG. 2 is a detailed circuit diagram of the pulse shaping filter 103 for limiting the bandwidth of an encoded signal and preventing interference between adjacent symbols, and is implemented using a digital finite impulse response (FIR) filter.

이론적으로 심볼 전송율이 Rs 심볼/s인 신호를 심볼간 간섭을 피하고 검출하기 위한 최소한의 시스템 대역폭은 Rs/2이다. 이상적인 펄스 성형 여파기의 형태인형태의 여파기는 물리적으로 실현될수 없고, 긴 시간동안의 늦은 지연율로 인해 표본화를 위해 정확한 심볼 클럭의 등화기가 필요하기 때문에 실제적으로 구현하기 어려움이 있다. 따라서 이 난점을 해결하면서 심볼간 간섭량을 최소로 하기 위해 일반적으로 레이지드 코사인 필터(rasied cosine filter)가 이용된다. 이러한 펄스 성형 여파기에 대한 주파수 및 시간 영역에서의 수식 H(f) 및 h(f)는 각각 (제 1 식) 및 (제 2 식)과 같다.In theory, the minimum system bandwidth for avoiding and detecting intersymbol interference with a symbol rate of Rs symbol / s is Rs / 2. Is the form of an ideal pulse shaping filter The type of filter cannot be realized physically, and due to the long delay time, it is difficult to implement it practically because an equalizer of an accurate symbol clock is required for sampling. Therefore, in order to solve this difficulty while minimizing the amount of intersymbol interference, a raised cosine filter is generally used. Equations H (f) and h (f) in the frequency and time domains for the pulse shaping filter are the same as (Formula 1) and (Formula 2), respectively.

여기서 W는 대역폭이고,는 최소 나이키스트(Nyquist) 대역폭을 나타내며, 룰업 팩터(roll off factor)는로 정의되며 0과 1 사이의 값을 가진다.Where W is the bandwidth, Represents the minimum Nyquist bandwidth, and the roll off factor is It is defined as and has a value between 0 and 1.

따라서 종래의 펄스 성형 여파기(103)는 나이키스트 샘플링 율을 만족시키기 위하여 디지탈 심볼율이 f인 입력 디지탈 펄스에 0을 삽입하여 2f의 디지탈 펄스로 변환하는 제로 삽입부(201), 2f의 디지탈 펄스열을 필터링하여 신호의 대역폭을 제한하면서 인접 심볼간 간섭을 방지하는 N(N:정수)개의 탭(tap)으로 이루어진 FIR 필터(202), FIR 필터(202)에 의해 필터링된 디지탈 신호를 아날로그로 변환하는 D/A(Digital/ Analoge) 변환부(203), 디지탈 신호가 아날로그로 변환하면서 발생되는 잡음을 제거하는 저역 통과 필터(204)로 구성되어 다음과 같은 동작을 수행한다.Therefore, the conventional pulse shaping filter 103 inserts 0 into an input digital pulse having a digital symbol rate of f and converts it into a digital pulse of 2f so as to satisfy the Nyquist sampling rate, and the digital pulse train of 2f. Converts the digital signal filtered by the FIR filter 202 and the FIR filter 202, consisting of N (N: integer) taps, to limit the bandwidth of the signal while limiting the bandwidth of the signal. The digital / analog (D / A) converter 203 and the low pass filter 204 for removing noise generated while the digital signal is converted into analog are performed as follows.

먼저, 디지탈 심볼율이 f인 디지탈 펄스가 입력되면 제로 삽입부(201)는 나이키스트 샘플링 율를 만족시키기 위하여 입력되는 디지탈 펄스와 펄스 사이에 각각 0을 삽입하여 2f의 디지탈 신호로 변환한후 이를 FIR 필터(202)에 출력한다. FIR필터(202)는 2f의 디지탈 펄스열을 필터링하는데 이는 상기에서 설명한바와 같이 디지탈 신호의 대역폭을 제한하면서 인접 심볼간 간섭을 방지하기 위한 것이다. FIR 필터(202)에 의해 필터링된 디지탈 신호는 D/A 변환부(203)에 의해 아날로그로 변환되고, 저역 통과 필터(204)는 디지탈 신호가 아날로그로 변환하면서 발생되는 잡음을 제거한후 이를 변조부(104)에 출력한다.First, when a digital pulse having a digital symbol rate of f is input, the zero insertion unit 201 inserts 0 between the input digital pulse and the pulse in order to satisfy the Nyquist sampling rate and converts it into a digital signal of 2f, and then converts it to a FIR. Output to filter 202. The FIR filter 202 filters the digital pulse train of 2f to prevent interference between adjacent symbols while limiting the bandwidth of the digital signal as described above. The digital signal filtered by the FIR filter 202 is converted into analog by the D / A converter 203, and the low pass filter 204 removes noise generated while converting the digital signal into analog and then modulates it. Output to 104.

그러나 상기한 종래 기술의 펄스 성형 회로는 나이키스트 샘플링 율을 만족하기 위하여 0을 삽입해야 하는등 구성이 복잡하고, 저속에서만 이용될 수 있는 문제점이 있다.However, the above-described pulse shaping circuit of the prior art has a problem in that the configuration is complicated, such as 0 must be inserted to satisfy the Nyquist sampling rate, and it can be used only at low speeds.

본 발명은 상기 문제점을 해결하기 위하여 안출한 것으로, 병렬 구조를 이용하여 단순한 구성이면서도 고속으로 동작하는 펄스 성형 필터 회로를 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a pulse shaping filter circuit that operates at a high speed even though a simple configuration using a parallel structure.

본 발명은 상기 목적을 달성하기 위하여 디지탈 심볼율이 f인 입력 디지탈 펄스를 N(정수)개의 필터 탭 계수에 의해 성형 필터링하는 펄스 성형 필터 회로에 있어서; N/2+1개의 필터탭으로 이루어지되, 기준탭을 중심으로 좌측끝의 필터탭 계수가 0이고 나머지 필터탭 계수는 상기 N개의 필터탭 계수중 짝수차항의 필터 계수를 갖으며 상기 디지탈 심볼율이 f인 입력 디지탈 펄스를 성형 필터링하는 제 1 필터, 상기 제 1 필터와 병렬로 구성되고 N/2개의 필터탭으로 이루어지되 필터탭 계수는 상기 N개의 필터탭 계수중 홀수차항의 필터 계수를 갖으며 상기 디지탈 심볼율이 f인 입력 디지탈 펄스를 성형 필터링하는 제 2 필터, 상기 제 1 필터와 상기 제 2 필터에서 병렬로 출력되는 디지탈 신호를 직렬로 변환하는 병렬/직렬 변환부를 구비하여 구성함을 특징으로 한다.The present invention relates to a pulse shaping filter circuit for shaping and filtering an input digital pulse having a digital symbol rate f by N (integer) filter tap coefficients to achieve the above object; N / 2 + 1 filter taps, the filter tap coefficient at the left end of the reference tap being 0, and the remaining filter tap coefficients have filter coefficients of even order terms among the N filter tap coefficients. The first filter for shaping and filtering the input digital pulse, which is f, consists of N / 2 filter taps in parallel with the first filter, and the filter tap coefficients have filter coefficients of odd order terms among the N filter tap coefficients. And a second filter for shaping and filtering the input digital pulse having the digital symbol rate f, and a parallel / serial converter for converting the digital signals output in parallel from the first filter and the second filter in series. It features.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

제3도는 본 발명의 실시예를 나타내는 상세 구성도로써, N/2+1개의 탭으로 이루어져 디지탈 심볼율이 f인 입력 디지탈 펄스의 홀수측 펄스를 성형 필터링하는 FIR 필터(301), FIR 필터(301)와 병렬로 구성되고 N/2개의 탭으로 이루어져 디지탈 심볼율이 f인 입력 디지탈 펄스의 짝수측 펄스를 성형 필터링하는 FIR 필터(302), FIR 필터(301)와 FIR 필터(302)에서 병렬로 출력되는 FIR 필터링된 디지탈 신호를 직렬로 변환하는 병렬/직렬 변환부(303), 병렬/직렬 변환부(303)에 의해 직렬로 변환된 디지탈 신호를 아날로그로 변환하는 D/A 변환부(304), 디지탈 신호가 아날로그로 변환하면서 발생되는 잡음을 제거하는 저역 통과 필터(305)로 구성되어 다음과 같은 동작을 수행한다.3 is a detailed block diagram showing an embodiment of the present invention. The FIR filter 301 and the FIR filter (N / A + 1 taps) which perform shaping filtering of odd-side pulses of an input digital pulse having a digital symbol rate f are shown in FIG. 301, which is composed of N / 2 taps in parallel, and in FIR filter 302, FIR filter 301, and FIR filter 302, which perform shaping filtering of even-side pulses of an input digital pulse having a digital symbol rate f. Parallel / serial conversion unit 303 for converting the FIR filtered digital signal outputted in series to D / A conversion unit 304 for converting the digital signal converted in series by the parallel / serial conversion unit 303 into analog ), A low pass filter 305 that removes noise generated while the digital signal is converted to analog is performed as follows.

먼저, 제1도를 참조하면 종래의 FIR 필터(202)는 0이 삽입된 2f의 디지탈 신호가 입력되면 N개의 필터 탭 계수를 각각 곱한후 이를 다시 더하여서 펄스 성형을 수행한다.First, referring to FIG. 1, when a digital signal of 2f having 0 inserted therein is input, the conventional FIR filter 202 multiplies each of N filter tap coefficients and adds them again to perform pulse shaping.

이를 병렬 구조의 개념으로 생각하면 다음과 같다.Considering this as a concept of parallel structure:

예를 들어 N=8이고 각 필터 탭 계수가 C0,C1,C2,,,,,C7이며, 2f의 입력 디지탈 펄스가 x0, 0, x1, 0, x2, 0, x3, 0, x4, 0, x5, 0,,,,이라면 종래의 FIR 필터(202)의 출력은 순차적으로 제 3 식, 제 4 식, 제 5 식, 제 6 식과 같이 될것이다.For example, N = 8 and each filter tap coefficient is C0, C1, C2 ,,,,, C7, and the input digital pulse of 2f is x 0 , 0, x 1 , 0, x 2 , 0, x 3 , 0 If, x 4 , 0, x 5 , 0 ,,, the output of the conventional FIR filter 202 will be sequentially as shown in equations 3, 4, 5, and 6.

즉, 제 3 식은 n=8인 종래의 FIR 필터(202)에 x0, 0, x1, 0, x2, 0, x3이 입력된후 다시 0이 입력될 경우 FIR 필터(202)의 출력이고, 제 4 식은 x0, 0, x1, 0, x2, 0, x3, 0이 입력된후 다시 x4가 입력될 경우 FIR 필터(202)의 출력이며, 제 5 식은 x4가 입력된후 다시 0이 입력될 경우 FIR 필터(202)의 출력이고, 제 6 식은 x4와 0이 입력된후 다시 x5이 입력될 경우 FIR 필터(202)의 출력을 순차적으로 나타낸 것이다.That is, in the third equation, when x 0 , 0, x 1 , 0, x 2 , 0, x 3 is input to the conventional FIR filter 202 having n = 8, 0 is input again. Output, the fourth expression is the output of the FIR filter 202 when x 4 is input again after x 0 , 0, x 1 , 0, x 2 , 0, x 3 , 0 is input, and the fifth expression is x 4 is the output of the after FIR filter 202. If again be 0, the input type, the sixth equation x after 4 and 0 is input when again be x 5 input illustrates the output of the FIR filter 202 in order.

상기와 같이 연산하는데 있어서, 종래에는 f의 디지탈 심볼율을 갖는 입력 디지탈 신호에 0을 삽입하여 2f의 디지탈 신호로 변환한뒤 2f의 속도로 펄스 성형 필터링을 수행한다.In the operation as described above, conventionally, 0 is inserted into an input digital signal having a digital symbol rate of f, converted into a digital signal of 2f, and pulse shaping filtering is performed at a speed of 2f.

따라서 본 발명은 종래와는 다르게 0을 삽입하지 않고, 디지탈 심볼율이 f인 입력 디지탈 펄스를 그대로 수신하되, N/2 +1개의 필터탭으로 이루어져 디지탈 심볼율이 f인 입력 디지탈 펄스의 홀수측 펄스를 성형 필터링하는 FIR 필터(202)와 N/2개의 필터탭으로 이루어져 디지탈 심볼율이 f인 입력 디지탈 펄스의 짝수측 펄스를 성형 필터링하는 FIR 필터(302)를 병렬로 연결하여 종래의 FIR 필터(202)와 동일한 필터링 효과를 유지하면서도 처리 속도가 2배가 될수 있도록 하는 것이다.Accordingly, the present invention, unlike the prior art, does not insert 0, but receives the input digital pulse having the digital symbol rate f as it is, but consists of N / 2 +1 filter taps, and the odd side of the input digital pulse having the digital symbol rate f is A conventional FIR filter is formed by connecting a FIR filter 202 for shaping a pulse and a FIR filter 302 for shaping and filtering the even-side pulse of an input digital pulse having a digital symbol rate f consisting of N / 2 filter taps in parallel. It is possible to double the processing speed while maintaining the same filtering effect as (202).

예를 들어, 제4도에 나타난 바와 같이 N/2 +1개(N:8인 경우)의 필터탭으로 이루어지되, 기준탭을 중심으로 좌측끝에 존재하는 필터탭의 필터 계수는 0이고, 나머지 필터 계수는 좌측에서부터 C1, C3, C5, C7인 FIR 필터(301)와 N/2개(N:8인 경우)의 필터탭으로 이루어지되, 기준탭을 중심으로 좌측끝에서부터의 필터 계수가 C0, C2, C4, C6인 필터(302)를 병렬로 연결하면 종래의 FIR 필터(202)와 동일한 필터링 효과가 나타난다.For example, as shown in FIG. 4, the filter tap consists of N / 2 +1 filter taps (in the case of N: 8), and the filter coefficient of the filter tap existing at the left end of the reference tap is 0, and the rest The filter coefficients consist of the FIR filter 301 of C 1 , C 3 , C 5 , and C 7 from the left side and N / 2 (if N: 8) filter taps. Connecting the filters 302 having the filter coefficients C 0 , C 2 , C 4 , and C 6 in parallel produces the same filtering effect as the conventional FIR filter 202.

즉, 디지탈 심볼율이 F인 입력 디지탈 펄스 x0,x1,x2,x3,이 FIR 필터(301,302)에 순차적으로 입력된후 다시 x4가 입력되면 FIR 필터(301)는 제 3 식과 같이 디지탈 심볼율과 동일한 속도(f)로 필터링된 신호를 출력하고 FIR 필터(302)는 제 4 식과 같이 디지탈 심볼율(f)과 동일한 속도로 필터링된 신호를 출력한다.That is, when the input digital pulses x 0 , x 1 , x 2 , x 3 , having a digital symbol rate of F are sequentially input to the FIR filters 301, 302, and x 4 is input again, the FIR filter 301 may generate a third equation. As shown in FIG. 4, the FIR filter 302 outputs the filtered signal at the same speed as the digital symbol rate f.

또한 입력 디지탈 펄스 x0,x1,x2,x3,x4가 FIR 필터(301,302)에 순차적으로 입력된후 다시 x5가 입력되면 FIR 필터(301)는 제 5 식과 같이 디지탈 심볼율과 동일한 속도(f)로 필터링된 신호를 출력하고 FIR 필터(302)는 제 6 식과 같이 디지탈 심볼율(f)과 동일한 속도로 필터링된 신호를 출력한다.In addition, if the input digital pulses x 0 , x 1 , x 2 , x 3 , x 4 are sequentially input to the FIR filters 301, 302 and x 5 is input again, the FIR filter 301 may have a digital symbol rate as shown in Equation 5 below. The filtered signal is output at the same rate f, and the FIR filter 302 outputs the filtered signal at the same rate as the digital symbol rate f as in the sixth equation.

따라서 병렬/직렬 변환부(303)는 FIR 필터(301)와 FIR 필터(302)에서 각각 f의 속도로 병렬로 출력되는 디지탈 데이타를 직렬로 변환하여 2f의 직렬 디지탈 신호를 D/A 변환부(304)에 출력하는 것이다. 병렬/직렬 변환부(303)에 의해 직렬로 변환된 디지탈 신호는 D/A 변환부(304)에 의해 아날로그로 변환되고, 디지탈 신호가 아날로그로 변환하면서 발생되는 잡음은 저역 통과 필터(305)에 의해 제거된다.Accordingly, the parallel / serial converter 303 converts the digital data output in parallel at the speed of f from the FIR filter 301 and the FIR filter 302 in series to convert the 2f serial digital signal into a D / A converter ( To 304). The digital signal converted in series by the parallel / serial converter 303 is converted into analog by the D / A converter 304, and noise generated while the digital signal is converted into analog is transferred to the low pass filter 305. Is removed by

제4도에서 미 설명된 부호인 SR1,SR2는 입력되는 디지탈 데이타를 시프트(shift) 시키기 위해 일반적으로 디지탈 필터에 구비된 시프트 레지스터를 나타낸다.SR1 and SR2, which are not described in FIG. 4, generally indicate shift registers provided in the digital filter for shifting the input digital data.

상기한 바와 같이 본 발명은 FIR 필터를 병렬 구조로 구성하여 펄스 성형 필터 회로의 구성을 단순화 하고, 고속으로 필터링할수 있는 효과가 있다.As described above, the present invention has the effect of simplifying the configuration of the pulse shaping filter circuit by configuring the FIR filters in a parallel structure and filtering at high speed.

Claims (2)

디지탈 심볼율이 f인 입력 디지탈 펄스를 N(정수)개의 필터 탭 계수에 의해 성형 필터링하는 펄스 성형 필터 회로에 있어서, N/2+1개의 필터탭으로 이루어지되, 기준탭을 중심으로 좌측끝의 필터탭 계수가 0이고, 나머지 필터탭 계수는 상기 N개의 필터탭 계수중 짝수차항의 필터 계수를 갖으며 상기 디지탈 심볼율이 f인 입력 디지탈 펄스를 성형 필터링하는 제 1 필터(301), 상기 제 1 필터(301)와 병렬로 구성되고 N/2개의 필터탭으로 이루어지되, 각 필터탭 계수는 상기 N개의 필터탭 계수중 홀수차항의 필터 계수를 갖으며 상기 디지탈 심볼율이 f인 입력 디지탈 펄스를 성형 필터링하는 제 2 필터(302), 상기 제 1 필터(301)와 상기 제 2 필터(302)에서 병렬로 출력되는 디지탈 신호를 직렬로 변환하는 병렬/직렬 변환부(303)를 구비하여 구성하는 펄스 성형 필터 회로.A pulse shaping filter circuit for shaping and filtering an input digital pulse having a digital symbol rate of f by N (integer) filter tap coefficients, wherein the filter comprises N / 2 + 1 filter taps, A first filter 301 for forming and filtering an input digital pulse having a filter coefficient of an even order term among the N filter tap coefficients and having a filter coefficient of 0, and the digital symbol rate is f; An input digital pulse configured in parallel with one filter 301 and composed of N / 2 filter taps, each filter tap coefficient having a filter coefficient of an odd order term among the N filter tap coefficients, and having a digital symbol rate f. And a parallel / serial conversion unit 303 for serially converting the digital signals output in parallel from the first filter 301 and the second filter 302. Pulse shaping filter circuit. 제1항에 있어서, 상기 제 1 필터(301)와 상기 제 2 필터(302)를 FIR(Finite Impulse Responce) 필터로 구성하는 펄스 성형 필터 회로.2. The pulse shaping filter circuit of claim 1, wherein the first filter (301) and the second filter (302) are constituted by finite impulse response (FIR) filters.
KR1019950023364A 1995-07-31 1995-07-31 Pulse Shaping Filter Circuit with Parallel Structure KR0178227B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950023364A KR0178227B1 (en) 1995-07-31 1995-07-31 Pulse Shaping Filter Circuit with Parallel Structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950023364A KR0178227B1 (en) 1995-07-31 1995-07-31 Pulse Shaping Filter Circuit with Parallel Structure

Publications (2)

Publication Number Publication Date
KR970009391A KR970009391A (en) 1997-02-24
KR0178227B1 true KR0178227B1 (en) 1999-05-15

Family

ID=19422362

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950023364A KR0178227B1 (en) 1995-07-31 1995-07-31 Pulse Shaping Filter Circuit with Parallel Structure

Country Status (1)

Country Link
KR (1) KR0178227B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100786082B1 (en) * 2006-01-10 2007-12-17 엘지전자 주식회사 Digitlal broadcast receiving apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100786082B1 (en) * 2006-01-10 2007-12-17 엘지전자 주식회사 Digitlal broadcast receiving apparatus

Also Published As

Publication number Publication date
KR970009391A (en) 1997-02-24

Similar Documents

Publication Publication Date Title
JP3305424B2 (en) Communication device, communication method, and communication system
KR970701943A (en) Carrier independent timing recovery system for a vestigial sideband modulated signal
EP0096943A2 (en) Terminal arrangement for a duplex transmission system
KR100327819B1 (en) Finite impulse response (FIR) filter device for time division multiple signal processing
US4780884A (en) Suppressed double-sideband communication system
US5583887A (en) Transmission signal processing apparatus
US5093843A (en) Digital communicationn system using partial response and bipolar coding techniques
US4805190A (en) Detector logic circuit for a sychronous transmission system for data comprising ternary symbols and controlled partial response class 1, N=2 type intersymbol interference
US4617537A (en) Method for digital quadrature amplitude modulation
KR920003815B1 (en) Vestigial sideband signal decoder
KR890006084A (en) Equalizer for Decoder
KR0178227B1 (en) Pulse Shaping Filter Circuit with Parallel Structure
EP0667687A1 (en) Echo canceller
EP0155049B1 (en) Transmission system for the transmission of data signals in a modulation band
EP0265131B1 (en) Simplified recovery of data signals from quadrature-related carrier signals
US4313203A (en) Transmission system for the transmission of binary data symbols
JP2842867B2 (en) Receiving apparatus and method
US5446728A (en) Method and arrangement for use in the elimination of echoes in a subscriber line circuit
JP2000224148A (en) Time compression multiplexing transmission device
KR0181836B1 (en) Pulse molding circuit
KR970068362A (en) Receiver in quadrature amplitude modulation (QAM)
EP0417272B1 (en) Receiver for quadraphase modulation signals
US6731611B1 (en) Method for duplex data transmission with QAM and demodulator for use in the method
JP3653045B2 (en) Receiving method and receiver for full-duplex transmission system
JPS58195336A (en) Communication system

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011031

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee