KR0176191B1

KR0176191B1 - Cpu deturbo devices

Info

Publication number: KR0176191B1
Application number: KR1019960001607A
Authority: KR
Inventors: 박종화
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1996-01-25
Filing date: 1996-01-25
Publication date: 1999-05-15
Also published as: KR970059920A

Abstract

본 발명은 CPU의 감속 수단에 관한 것으로서, 특정 핀을 구비하고 상기 특정 핀에 인가되는 신호가 논리 로우이면 동작하지 않고 상기 신호가 논리 하이이면 동작하는 CPU의 동작 속도를 감속시키는 CPU 감속 장치에 있어서, 외부로부터 제어되는 디터보 스위치, 논리 하이 신호를 발생하는 하이 타이머, 논리 로우 신호를 발생하는 로우 타이머, 및 상기 디터보 스위치에 연결되며 상기 디터보 스위치가 턴온될 경우에 상기 하이 타이머와 로우 타이머로부터 논리 하이 및 논리 로우 신호를 받아서 상기 특정 핀에 교대로 인가하는 스톱클럭제어기를 구비함으로써 상기 CPU의 동작 속도를 감속시킬 수가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a deceleration means for a CPU. An externally controlled diturbo switch, a high timer generating a logic high signal, a low timer generating a logic low signal, and a high timer and a low timer connected to the diturbo switch when the diturbo switch is turned on It is possible to reduce the operating speed of the CPU by providing a stop clock controller which receives logic high and logic low signals from the signal and alternately applies them to the specific pin.

Description

CPU deceleration device

제1도는 본 발명에 의한 CPU(Central Processing Unit) 감속 장치와 CPU의 블록도.1 is a block diagram of a CPU (Central Processing Unit) deceleration apparatus and a CPU according to the present invention.

본 발명은 CPU 감속 장치에 관한 것으로서, 특히 인텔사 제품 중에서 스톱클럭핀을 갖는 CPU의 속도를 감속시키는 장치에 관한 것이다.The present invention relates to a CPU deceleration device, and more particularly, to an apparatus for reducing the speed of a CPU having a stop clock pin among Intel products.

컴퓨터의 사용도가 높아지면서 컴퓨터의 정보처리 속도와 성능을 향상시키려는 노력이 계속되어 왔다. 이에 따라 컴퓨터의 주변기기도 고속화되고 있다. 그러나 향상된 성능과 속도가 컴퓨터를 이용하는데 있어서 반드시 좋은 것만은 아니다. 예를 들어, 오락게임 프로그램을 수행할 때 컴퓨터의 진행 속도가 너무 빠르면 게임을 정상적으로 수행할 수 없는 경우가 있다.As the use of computers increases, efforts have been made to improve the speed and performance of computer information processing. Accordingly, computer peripherals are also being accelerated. But improved performance and speed aren't necessarily good for computers. For example, if the computer progresses too fast when the entertainment game program is executed, the game may not be played normally.

이와 같이, 고속 컴퓨터가 반드시 모든 면에서 좋은 것은 아니다.As such, high speed computers are not necessarily good in every respect.

때로는 저속의 컴퓨터가 필요할 경우가 있다. 이럴 경우, 기존의 고속 컴퓨터를 저속 컴퓨터로 교체하는 것은 비효율적인 업무 수행이 되기 때문에 상기 고속 컴퓨터에 감속 모드 기능을 구비하게 하는 것이 효율적이다.Sometimes you need a slow computer. In this case, replacing the existing high speed computer with a low speed computer is an inefficient task, so it is efficient to equip the high speed computer with the deceleration mode function.

따라서 본 발명의 목적은 CPU의 속도를 감속시킬 수 있는 CPU 감속장치를 제공하는데 있다.Accordingly, an object of the present invention is to provide a CPU deceleration device that can reduce the speed of the CPU.

상기 목적을 달성하기 위하여 본 발명은, 특정 핀을 구비하고 상기 특정 핀에 인가되는 신호가 논리 로우(logic low)이면 동작하지 않고 상기 신호가 논리 하이(logic high)이면 동작하는 CPU의 동작 속도를 감속시키는 CPU 감속 장치에 있어서, 외부로부터 제어되는 디터보(deturbo) 스위치, 논리 하이 신호를 발생하는 하이 타이머, 논리 로우 신호를 발생하는 로우 타이머, 및 상기 디터보 스위치에 연결되며 상기 디터보 스위치가 턴온될 경우에 상기 하이타이머와 로우 타이머로부터 논리 하이 및 논리 로우 신호를 받아서 상기 특정 핀에 교대로 인가하는 스톱클럭제어기를 구비함으로써 상기 CPU의 동작 속도를 감속시키는 것을 특징으로 하는 CPU 감속 장치를 제공한다.In order to achieve the above object, the present invention provides an operating speed of a CPU having a specific pin and operating when the signal applied to the specific pin is logic low and operating when the signal is logic high. A CPU deceleration device for decelerating, comprising: an externally controlled deturbo switch, a high timer for generating a logic high signal, a low timer for generating a logic low signal, and a dither switch, wherein the dither switch is connected When the CPU is turned on, a CPU clock decelerating apparatus may be provided by including a stop clock controller that receives logic high and logic low signals from the high timer and a low timer and alternately applies them to the specific pin. do.

바람직하기는, 상기 특정 핀은 스톱클럭핀이다.Preferably, the particular pin is a stop clock pin.

상기 본 발명에 의하여 CPU의 신호 처리 속도를 감속시킬 수 있다.According to the present invention, it is possible to reduce the signal processing speed of the CPU.

이하, 실시예를 통하여 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail through examples.

제1도는 본 발명에 의한 CPU 감속 장치와 CPU의 블록도이다.1 is a block diagram of a CPU deceleration device and a CPU according to the present invention.

제1도를 참조하면, CPU 감속 장치는 하이(high) 타이머(11)와 로우(low) 타이머(13)와 디터보(deturbo) 스위치(21) 및 스톱클럭제어기(19)를 구비한다. 상기 스톱클럭제어기(19)는 CPU(23)의 스톱클럭핀(STPCLK)에 연결되어 있다. 디터보 스위치(21)는 외부로부터 입력되는 신호에 의해 턴온(turn-on)되거나 턴오프(turn-off)된다. 상기 하이 타이머(11)는 CPU(23)의 내부 클럭 신호가 정상적으로 동작하도록 논리 하이(logic high)의 신호, 예컨대 3.3볼트를 발생하고, 로우 타이머(13)는 CPU(23)의 내부 클럭 신호의 발생을 중지시키기 위하여 논리 로우(logic low)의 신호, 예컨대 0볼트를 발생한다. 로우 타이머(13)와 하이 타이머(11)는 각각 초기값을 받아서 동작하는 카운터(15) 및 카운터(17)로 구성한다. 스톱클럭제어기(19)는 디터보 스위치(21)가 턴온되면 하이 타이머(11)와 로우 타이머(13)의 신호를 교대로 CPU(23)의 스톱클럭핀(STPCLK)에 전달하여서 CPU(23)의 동작 속도를 감속시킨다. 디터보 스위치(21)가 턴오프되면 하이 타이머 (11)와 로우 타이머(13)로부터 출력되는 신호를 CPU(23)에 전달하지 않으므로 CPU(23)는 정상 동작을 한다.Referring to FIG. 1, the CPU deceleration device includes a high timer 11, a low timer 13, a deturbo switch 21, and a stop clock controller 19. The stop clock controller 19 is connected to the stop clock pin STPCLK of the CPU 23. The diturbo switch 21 is turned on or turned off by a signal input from the outside. The high timer 11 generates a logic high signal, such as 3.3 volts, so that the internal clock signal of the CPU 23 operates normally, and the low timer 13 generates the internal clock signal of the CPU 23. Generate a logic low signal such as 0 volts to stop the generation. The low timer 13 and the high timer 11 are composed of a counter 15 and a counter 17 that operate by receiving initial values, respectively. The stop clock controller 19 alternately transmits the signals of the high timer 11 and the low timer 13 to the stop clock pin STPCLK of the CPU 23 when the deturbo switch 21 is turned on. Slows down the operation speed. When the dither switch 21 is turned off, the CPU 23 does not transmit a signal output from the high timer 11 and the low timer 13 to the CPU 23.

제1도에 도시된 CPU 감속 장치의 동작을 설명하기로 한다.The operation of the CPU deceleration device shown in FIG. 1 will be described.

첫째, CPU(23)의 감속 속도를 설정하여 로우 타이머(23)와 하이 타이머(21)에 입력시킨다.First, the deceleration speed of the CPU 23 is set and input to the low timer 23 and the high timer 21.

둘째, 외부에서 신호를 인가하여 디터보 스위치(21)를 턴온시킨다.Second, turn on the dither switch 21 by applying a signal from the outside.

셋째, 디터보 스위치(21)가 턴온되면 스톱클럭제어기(19)는 CPU(23)에 인터럽트 명령 예컨대, INTR(Interrupt) 또는 SMI(System Management Interrupt) 명령을 준다.Third, when the deturbo switch 21 is turned on, the stop clock controller 19 gives an interrupt command, for example, an INTR (Interrupt) or SMI (System Management Interrupt) command, to the CPU 23.

넷째, 스톱클럭제어기(19)는 로우 타이머(23)와 하이 타이머(21)로부터 출력되는 신호를 받아서 교대로 CPU(23)의 스톱클럭핀(STPCLK)에 인가한다.Fourth, the stop clock controller 19 receives the signals output from the low timer 23 and the high timer 21 and alternately applies them to the stop clock pin STPCLK of the CPU 23.

CPU(23)를 감속시키기 위하여 먼저, 로우 타이머(23)가 동작하기 시작하면 하이 타이머(21)는 동작을 중지한다. 이때, CPU(23)는 상기 설정된 값을 하이 타이머(21)에 다시 로딩(loading)하고, 하이 타이머(21)가 동작하기 시작하면 로우 타이머(23)는 동작을 중단하고 CPU(23)는 처음 값을 로우 타이머(23)에 로딩(loading)한다.In order to decelerate the CPU 23, first, the high timer 21 stops the operation when the low timer 23 starts to operate. At this time, the CPU 23 reloads the set value to the high timer 21. When the high timer 21 starts to operate, the low timer 23 stops the operation and the CPU 23 first starts. The value is loaded into the low timer 23.

상술한 바와 같이, 본 발명에 따르면 CPU(23)의 동작 속도를 원하는 속도로 제어함으로써 속도가 느린 소프트웨어일지라도 인텔사의 스톱클럭핀(STPCLK)이 있는 CPU(23)에는 문제없이 이용할 수 있다.As described above, according to the present invention, by controlling the operating speed of the CPU 23 to a desired speed, even the slow software can be used for the CPU 23 having the Intel's stop clock pin STPCLK without any problem.

본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications are possible by those skilled in the art within the technical spirit of the present invention.

Claims

A CPU deceleration device having a specific pin and decelerating an operating speed of a CPU operating when a signal applied to the specific pin is logic low and operating when the signal is logic high, the CPU deceleration apparatus comprising: a dither switch controlled from an outside; A high timer for generating a logic high signal; A low timer for generating a logic low signal; And a stop clock controller connected to the dither switch and configured to receive logic high and logic low signals from the high timer and the low timer when the dither switch is turned on, and to alternately apply the logic high and logic low signals to the specific pin. CPU deceleration device characterized in that the speed is reduced.

2. The CPU deceleration device according to claim 1, wherein the specific pin is a stop clock pin.