KR0176130B1 - Interpolation Filter Using Subfilter - Google Patents
Interpolation Filter Using Subfilter Download PDFInfo
- Publication number
- KR0176130B1 KR0176130B1 KR1019920009192A KR920009192A KR0176130B1 KR 0176130 B1 KR0176130 B1 KR 0176130B1 KR 1019920009192 A KR1019920009192 A KR 1019920009192A KR 920009192 A KR920009192 A KR 920009192A KR 0176130 B1 KR0176130 B1 KR 0176130B1
- Authority
- KR
- South Korea
- Prior art keywords
- filter
- sub
- data
- subfilter
- input data
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Complex Calculations (AREA)
Abstract
N개의 필터 계수를 갖는 인터폴레이션 필터 구현시 N/4개의 필터 계수를 갖는 4개의 서브필터를 이용하여 필터 연산 회수를 대폭 감축한다. 이를 위하여 제1전송 속도로 수신되는 데이타를 멀티플렉싱하여 제1서브 필터에서 제4서브 필터로 각각 인가한다. 그러면 각각의 서브 필터는 수신 데이타를 N/4개의 필터 계수와 각각 연산하여 여파된 최종 데이타를 출력한다. 그러면 제1서브 필터에서 제4서브 필터에서 처리되는 최종 데이타를 각각 제2전송 속도로 인터폴레이션하여 출력한다.When implementing an interpolation filter having N filter coefficients, the number of filter operations is greatly reduced by using four subfilters having N / 4 filter coefficients. To this end, the data received at the first transmission rate is multiplexed and applied from the first subfilter to the fourth subfilter, respectively. Each subfilter then calculates the received data by calculating the received data with N / 4 filter coefficients, respectively. Then, the first sub filter interpolates and outputs the final data processed by the fourth sub filter at the second transmission rate.
Description
제1도는 ISI를 발생하지 않는 저역 필터의 특성도.1 is a characteristic diagram of a low pass filter that does not generate ISI.
제2도는 ISI를 발생하지 않는 기수대칭 필터의 특성도.2 is a characteristic diagram of an odd symmetric filter that does not generate ISI.
제3도는 레이즈드 코사인 필터의 특성도.3 is a characteristic diagram of a raised cosine filter.
제4도는 인터폴레이션 FIR필터의 입출력 특성도.4 is an input / output characteristic diagram of an interpolation FIR filter.
제5도는 종래의 FIR필터의 구성도.5 is a configuration diagram of a conventional FIR filter.
제6도는 여파기 계수가 64일시의 종래 FIR필터의 구성도.6 is a block diagram of a conventional FIR filter having a filter coefficient of 64 days.
제7도는 본 발명에 따라 서브필터를 이용한 인터폴레이션 필터의 구성도.7 is a block diagram of an interpolation filter using a subfilter according to the present invention.
제8도는 본 발명에 따른 인터폴레이션 서브 필터시의 처리흐름도.8 is a flow chart of processing in the interpolation sub-filter according to the present invention.
제9도는 여파기 계수가 64일시의 본 발명에 따른 FIR필터의 구성도.9 is a block diagram of a FIR filter according to the present invention having a filter coefficient of 64 days.
본 발명은 인터폴레이션 필터에 관한 것으로, 특히 서브 필터 기법을 이용하여 효율을 향상시킬 수 있는 인터폴레이션 필터 및 그 처리 방법에 관한 것이다.The present invention relates to an interpolation filter, and more particularly, to an interpolation filter and a method of processing the same, which can improve efficiency by using a subfilter technique.
일반적으로 디지탈 통신 시스템에서 대역폭이 제한된 선로를 통하여 디지탈 신호를 전송하는 경우, t = ±/T, ±2T, ±3T,...에서 임펄스 응답이 0이 되지 않으며, 이때의 현상은 심볼간의 간섭(Inter symblo Interference: 이하 ISI라 칭함)에 의해 발생된다. 상기 ISI를 제거하기 위해서 요구되는 선로여파기의 특성은 다음과 같은 이상적인 저역여파 특성을 가져야 한다.In general, when a digital signal is transmitted through a bandwidth-limited line in a digital communication system, the impulse response does not become zero at t = ± / T, ± 2T, ± 3T, ... (Inter symblo Interference: hereinafter referred to as ISI). The characteristics of the line filter required to remove the ISI should have the following ideal low pass characteristics.
제1도는 W=1/2T인 ISI를 발생시키지 않는 이상적인 저역여파기를 나타내고 있다. 그러나 상기 제1도에 나타난 이상적인 저역여파기는 실현이 불가능하며, 사이드 로브(side love)의 감쇄속도가 느려 상기 ISI가 여러 샘플에 넓게 퍼지는 단점이 있다.1 shows an ideal low pass filter that does not generate ISI with W = 1 / 2T. However, the ideal low-pass filter shown in FIG. 1 is not feasible, and there is a disadvantage in that the ISI spreads widely in several samples due to a slow decay rate of side love.
이러한 단점을 보완하기 위해 제2도와 같이 x(f)를 f=1/2T를 중심으로 기수대칭하게 설계하면 특성은 다음과 같이 표현된다.To compensate for this disadvantage, as shown in Fig. 2, when x (f) is designed to be symmetric with respect to f = 1 / 2T, the characteristic is expressed as follows.
여기서 상기 x(f)는 상기 제1도의 이상적 저역여파기의 특성과 동일하다. 상기 제2도와 같은 기수 대칭 여파기는 상기 제1도와 같은 이상적인 저역여파기 보다 대역폭이 넓어지는 단점이 있으나, 임펄스 응답의 사이드 로브(side love)가 줄어들어 ISI가 미치는 샘플수가 줄어든다. 상기와 같은 기수대칭인 여파기의 한 종류로서, 레이즈드 코사인 필터(raised cosine filter)가 이용되며, 이 필터의 특성은 다음과 같다.Where x (f) is the same as that of the ideal low pass filter of FIG. The odd symmetric filter of FIG. 2 has a disadvantage in that the bandwidth is wider than that of the ideal low-pass filter of FIG. 1, but the side love of the impulse response is reduced, thereby reducing the number of samples affected by the ISI. As one kind of radix symmetric filter as described above, a raised cosine filter is used, and the characteristics of the filter are as follows.
이때 상기 β를 롤 오프 파라메터(roll off parameter)라 하며, 이의 값은 0 β 1이다. 상기 제3도는 레이즈드 코사인 여파기의 특성을 나타내고 있다. 상기 제3도의 필터에서는 β가 커질수록 사이드 로브는 줄어드나 대역폭이 넓어짐을 알 수 있다.In this case, the β is referred to as a roll off parameter, and its value is 0 β 1. 3 shows the characteristics of the raised cosine filter. In the filter of FIG. 3, it can be seen that as β increases, the side lobe decreases but the bandwidth increases.
V.29팩시밀리 모뎀(V.29 FAX MODEM)은 공중전화망을 통하여 교신하며 선로 특성이 300HZ-3300HZ으로 제한되므로, 1800HZ로 변조되었을 경우 사용 가능한 주파수 대역폭은 1500HZ가 된다. 이때 상기 팩시밀리 모뎀의 심볼 레이트(symbol rate)는 2400bps(bit per sec)(T = 1/2400)가 되고, 1/2T = 1200이므로 β= 25%인 레이즈드 코사인 여파기를 사용한다. 상기와 같은 팩시밀리 모뎀에서 디지탈 여파기로 송신여파기를 구현할 때, 여파기의 입력이 2400bps이고 출력이 9600bps이므로, 입력 데이타를 4배로 업-샘플링(Up-Sampling)한다. 이때 상기 여파기의 구조는 선형위상 특성을 갖도록 하기 위하여 FIR여파기를 사용한다. 이와 같은 업-샘플링(Up-Sampling)을 인터폴레이션(interpolation)이라 하며, 2400bps에서 9600bps로 인터폴레이션(interpolation)하는 경우에는 제4도에 도시된 바와 같이 입력신호사이에 3개의 0값이 필요하게 된다.The V.29 FAX MODEM communicates over the public telephone network and the line characteristics are limited to 300HZ-3300HZ, so the available frequency bandwidth is 1500HZ when modulated to 1800HZ. In this case, the symbol rate of the facsimile modem is 2400 bps (bit per sec) (T = 1/2400), and since 1 / 2T = 1200, a raised cosine filter having β = 25% is used. When implementing the transmission filter as a digital filter in the facsimile modem, the input of the filter is 2400bps and the output is 9600bps, thus up-sampling the input data four times. In this case, the structure of the filter uses a FIR filter in order to have a linear phase characteristic. Such up-sampling is referred to as interpolation. When interpolation is performed from 2400bps to 9600bps, three zero values are required between input signals as shown in FIG.
제5도는 상기 제4도와 같은 인터폴레이션 FIR필터의 입출력 특성을 고려하여 여파기능을 수행하는 종래의 FIR필터의 구성도로서, 탭(tap)수가 N인 경우의 일반적인 FIR여파기의 구조를 나타내고 있다. 상기 제5도와 같은 FIR필터에서의 입력과 출력의 샘플레이트(Sample rate)는 T가 된다. 상기와 같은 종래의 FIR필터를 이용하여 수신되는 2400bps의 X(n)데이타가 9600bps의 속도로 업 샘플링되어 출력되는 Y(n)은 하기와 같은 연산에 의해 수행된다.FIG. 5 is a block diagram of a conventional FIR filter that performs a filtering function in consideration of the input / output characteristics of the interpolation FIR filter as shown in FIG. 4, and shows a general FIR filter structure when the number of taps is N. FIG. The sample rate of the input and output in the FIR filter as shown in FIG. 5 is T. Y (n) of 2400 bps X (n) data received using the conventional FIR filter as described above is upsampled and output at a speed of 9600 bps is performed by the following operation.
그러나 상기와 같은 종래의 FIR 인터폴레이션 필터를 구성할 경우에는 상기한 바와 같이 연속되는 4개의 샘플중 3개가 0의 값을 가지므로, 특정 순간에서 전체 여파기계수 N개중 N/4개 만의 입력 데이타와 계수와의 곱연산이 필요하게 된다. 이는 곧 (3N)/4개의 불필요한 계산이 수행됨을 의미하는 것이다.However, in the case of configuring the conventional FIR interpolation filter as described above, since three of four consecutive samples have a value of 0 as described above, input data and coefficients of only N / 4 of the total number of N filters at a given moment are counted. You need to multiply with. This means that (3N) / 4 unnecessary calculations are performed.
제6도는 전체 여파기의 계수가 64개(C0-C63)일시의 FIR필터의 구성도로서, 상기 구성으로 연산되어 출력되는 Y(n) 데이타는 하기와 같이 표현된다.FIG. 6 is a block diagram of the FIR filter with 64 coefficients (C0-C63) of all filters, and Y (n) data calculated and output in the above configuration is expressed as follows.
이 경우 상기 입력 데이타 X(n)이 유효한 데이타를 가진다면, 유효한 데이타들은 X(n), X(n-4), X(n-8), X(n-12), X(n-16),..., X(n-56), X(n-60)이 되며, 나머지 입력 데이타들은 모두 0의 값을 갖는 입력 데이타들이 된다. 따라서 수신되는 입력 데이타에서 16개의 입력 데이타만 유효한 데이타이며, 나머지 48개의 입력 데이타는 0의 값을 가지게 되므로 1회 연산시 48번의 불필요한 연산이 수행되는 것이다.In this case, if the input data X (n) has valid data, the valid data are X (n) , X (n-4) , X (n-8) , X (n-12) , X (n-16 ) , ..., X (n-56) , X (n-60) , and all remaining input data are input data with a value of zero. Therefore, only 16 input data are valid data in the received input data, and the remaining 48 input data have a value of 0, so 48 unnecessary operations are performed in one operation.
이로인해 종래의 FIR필터를 사용하는 경우에는 연산 시간이 길어져 필터의 효율을 저하시키게 되고, 또한 불필요한 메모리 영역을 많이 차지하게 되는 문제점이 있었다.As a result, in the case of using the conventional FIR filter, the operation time is long, which lowers the efficiency of the filter and also takes up a lot of unnecessary memory area.
따라서 본 발명의 목적은 인터폴레이션 필터 구현시 서브 필터기법을 이용하여 필터 동작을 고속으로 수행할 수 있는 필터 및 그 처리 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a filter capable of performing a filter operation at high speed by using a sub-filter technique when implementing an interpolation filter, and a processing method thereof.
본 발명의 또 다른 목적은 인터폴레이션 필터의 연산기능을 효율적으로 수행하여 간단하게 구현할 수 있는 필터 및 그 처리 방법을 제공함에 있다.It is still another object of the present invention to provide a filter and a method of processing the same, which can be easily implemented by efficiently performing an operation function of an interpolation filter.
이하 본 발명을 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the drawings.
제7도는 본 발명에 따른 인터폴레이션 필터의 구성도로서, 제1서브 필터-제4서브필터로 구성되며, 데이타 수신시 수신 데이타들을 각각 대응되는 필터 계수들과 연산하여 여파기능을 수행하는 연산부(72)와, 제1전송 속도를 갖는 입력 데이타를 수신하며, 제1전송 속도 주기로 수신된 데이타를 멀티플렉싱하여 상기 연산부(72)의 제1서브 필터에서 제4서브 필터의 데이타 입력단에 순차적으로 인가하는 제1스위치부(71)와, 상기 연산부(72)의 제1서브필터-제4서브필터의 출력단과 각각 연결되며, 제2전송속도 주기로 상기 제1서브 필터에서 제4서브 필터까지의 출력단을 순차적으로 연결하여 여파처리된 출력데이타를 제2전송속도로 업 샘플링하여 출력하는 제2스위치부(73)로 구성된다.7 is a block diagram of an interpolation filter according to the present invention, and includes a first sub-filter and a fourth sub-filter, and performs a filter function by calculating received data with corresponding filter coefficients, respectively, when data is received. And receiving input data having a first transmission rate, and multiplexing the received data at a first transmission rate period and sequentially applying the data to the data input terminal of the fourth sub-filter in the first sub-filter of the operation unit 72. It is connected to the first switch unit 71 and the output terminal of the first sub-filter and the fourth sub-filter of the operation unit 72, respectively, the output terminal from the first sub-filter to the fourth sub-filter at the second transmission rate cycle sequentially And a second switch unit 73 for upsampling and outputting the filtered data at the second transmission rate.
제8도는 본 발명에 따른 인터폴레이션 필터의 처리 흐름도로서, 수신되는 입력데이타 X(n)을 제1서브필터에서 제4서브필터에 제1전송 속도 주기로 순차적으로 인가하며, 제1서브필터-제4서브 필터에서는 제1전송속도 주기로 수신되는 입력 데이타를 필터 계수와 연산하여 여파 처리하고, 여파 처리된 최종 출력데이타를 제2전송 속도로 업샘플링하여 출력한다. 그러므로 입력 데이타가 0인 경우의 연산과정이 생략되므로 고속으로 인터폴레이션 필터를 구현할 수 있다.8 is a flow chart of an interpolation filter according to an embodiment of the present invention, in which received input data X (n) is sequentially applied from a first subfilter to a fourth subfilter at a first transmission rate period, and the first subfilter-fourth In the sub-filter, the input data received at the first transmission rate period is calculated by filtering the filter coefficients, and the sampled final output data is upsampled at the second transmission rate and output. Therefore, since the operation process when the input data is 0 is omitted, the interpolation filter can be implemented at high speed.
제9도는 필터계수가 64개일 경우 본 발명에 따른 인터폴레이션 필터의 구성도이다.9 is a block diagram of an interpolation filter according to the present invention when 64 filter coefficients are used.
상술한 구성에 의거 본 발명을 제7도 - 제9도를 참조하여 상세히 설명한다.Based on the above configuration, the present invention will be described in detail with reference to FIGS.
먼저 본 발명에 의한 터는 N개의 필터 계수를 제7도와 같이 (C0,C4,C8,...,CN-4), (C1,C5,C9,...,CN-1), (C2,C6,C10,...,CN-2), (C3,C7,C11,...,CN-1)의 4개 소그룹으로 분리하고, 2400bps로 수신되는 입력 데이타X(n)는 제1스위치(71)를 이용하여 제1서브필터에서 제4서브 필터까지 순차적으로 멀티플렉싱시켜 인가한다. 따라서 2400bps로 수신되는 데이타 X(n)은 먼저 제1서브필터(91)로 인가하고, 두번째에는 제2서브필터(92)로 인가되며, 세번째에는 제3서브필터(93)로 인가되고, 네번째는 제4서브필터(94)로 인가된다. 이후 수신되는 입력데이타 X(n)은 다시 제1서브필터(91)로 인가되어 상기와 같은 동작을 반복 수행한다. 이때 상기 서브필터(91-94)에 인가되는 입력데이타 X(n)은 실제 유효값을 갖는 데이타들이며, 0값을 갖는 데이타들은 스위칭에 의해 상기 서브필터(91-94)영역에 인가되지 않는다.First, the rotor according to the present invention uses N filter coefficients as shown in FIG. 7 (C 0 , C 4 , C 8 , ..., C N-4 ), (C 1 , C 5 , C 9 , ..., C N-1 ), (C 2 , C 6 , C 10 , ..., C N-2 ), (C 3 , C 7 , C 11 , ..., C N-1 ) The input data X (n) received at 2400bps is sequentially multiplexed from the first subfilter to the fourth subfilter using the first switch 71. Therefore, data X (n) received at 2400 bps is first applied to the first sub filter 91, second to the second sub filter 92, third to the third sub filter 93, and fourth to the fourth sub filter 91. Is applied to the fourth sub-filter 94. Thereafter, the received input data X (n) is applied to the first sub filter 91 again to repeat the above operation. At this time, the input data X (n) applied to the subfilters 91-94 are data having actual valid values, and the data having zero values are not applied to the subfilters 91-94 by switching.
그러면 상기 제1서브필터(91)-제4서브필터(94)는 각각 수신되는 입력 데이타들을 상기와 같이 분리되어 각각 1:1로 대응되는 필터 계수들과 연산되어 최종 출력데이타 Y(n)으로 산출된다. 그러면 제2스위치(73)는 9600bps로 스위칭되며 상기 제1서브필터(91)-제4서브필터(94)의 출력데이타 Y(n)들은 X(n)들이 9600bps로 여파 처리되어 출력되는 것이다.Then, the first sub-filter 91 and the fourth sub-filter 94 are respectively separated as described above and calculated with filter coefficients corresponding to 1: 1 respectively to the final output data Y (n) . Is calculated. Then, the second switch 73 is switched to 9600bps, and the output data Y (n) of the first subfilter 91 to the fourth subfilter 94 is filtered by X (n) at 9600bps.
상기 과정을 제8도 및 제9도를 참조하여 상세히 설명한다. 상기 제9도는 전체 필터 계수가 64개 C0-C63인 경우의 인터폴레이션 필터이 구성도로서, 먼저 제1서브필터(91)-제4서브필터(94)의 필터 계수 저장영역에 각 분리시켜 저장시킨다. 이때 필터계수 C0-C63의 분리 방법은 제9도에 도시된 바와 같이 한다. 여기서 연산부(72)에서 수행되는 연산하는 산출식은 하기와 같다.The above process will be described in detail with reference to FIGS. 8 and 9. 9 is a block diagram of an interpolation filter when the total filter coefficients are 64 C 0 -C 63. Firstly, the interpolation filters are separately stored in the filter coefficient storage areas of the first sub filter 91 and the fourth sub filter 94. Let's do it. At this time, the separation method of the filter coefficients C 0 -C 63 is as shown in FIG. Here, the calculation formula performed by the calculator 72 is as follows.
이때 j는 제1스위치(71)에서 스위칭되어 상기 제1서브필터(91)-제4서브필터(94)를 선택하는 변수로서 j = 4가 된다. 또한 필터계수를 의미하는 k는 0에서이 되고, N= 64가 되므로 k=15가 된다. 따라서 상기 산출식은 N=64개 일시 하기와 같이 표현된다.In this case, j is switched by the first switch 71 and j = 4 as a variable for selecting the first sub filter 91 to the fourth sub filter 94. Also k, which means filter coefficient, is from 0 And N = 64, so k = 15. Therefore, the above formula is expressed as N = 64 times.
먼저 인터폴레이션 필터의 동작을 개시할시, (81)단계에서 j=0으로 세트한다. 그러면 제1스위치(71) 및 제2스위치(73)는 연산부(72)의 제1서브필터(91)로 스위칭되며, 이로인해 2400bps로 수신되는 입력데이타 X(n)은 (82)단계에서 제1서브 필터(91)에 저장 된다. 그러면 제1서브 필터(91)는의 연산을 수행한다. 이 경우 연산은 하기와 같다.First, when starting operation of the interpolation filter, j = 0 is set in step (81). Then, the first switch 71 and the second switch 73 are switched to the first sub filter 91 of the calculation unit 72, so that the input data X (n) received at 2400bps is determined in step 82. One sub filter 91 is stored. Then, the first sub filter 91 Perform the operation of. In this case, the operation is as follows.
이때 여기서 X(n) -X(n-15)는 j=0에서 실제유효 값을 갖는 입력 데이타들이 되며, 상기와 같이 (83)단계에서 연산되어 처리된 최종 출력데이타 Y(n)을 (84)단계에서 처리 데이타를 쉬프트시키며, 이로인해 Y(n)데이타는 제2스위치(73)를 통해 출력된다.In this case, X (n) -X (n-15) are input data having an actual valid value at j = 0, and the final output data Y (n) processed and processed in step (83) as described above is (84 ) . In step), the processing data is shifted, whereby Y (n) data is output through the second switch 73.
이후 (85)단계에서 j=j+1을 수행하여 제1스위치(71) 및 제2스위치(73)를 제어하는데, 이전 상태가 j=0이므로 j=1이 된다. 상기와 같이 j변수를 변화시키고, (86)단계에서 j=4가 되었는가 검사하는데, j=4이면 제4서브필터(94)까지 입력데이타 X(n)이 인가된 상태이므로, 다시 제1서브필터(91)로 입력데이타 X(n)를 출력하기 위하여 j=)으로 세트한다.Thereafter, in step 85, j = j + 1 is performed to control the first switch 71 and the second switch 73. Since the previous state is j = 0, j = 1. The j variable is changed as described above, and in step 86, it is checked whether j = 4. If j = 4, since the input data X (n) is applied to the fourth sub filter 94, the first sub In order to output the input data X (n) to the filter 91, j =) is set.
상기와 같이 j = 01로 세트되면, 상기 제1스위치(71) 및 제2스위치(73)는 연산부(72)의 제1서브필터(91)로 스위칭되며, 이로인해 2400bps로 수신되는 입력데이타 X(n)은 (82)단계에서 제1서브 필터(91)에 저장 된다. 그러면 제1서브 필터(91)의 연산을 수행한다. 이 경우 연산은 하기와 같다.When j = 01 is set as described above, the first switch 71 and the second switch 73 are switched to the first sub filter 91 of the calculation unit 72, thereby input data X received at 2400bps. (n) is stored in the first sub filter 91 in step 82. First sub-filter 91 Perform the operation of. In this case, the operation is as follows.
이때 여기서 X(n) -X(n-15)는 j=1에서 실제유효 값을 갖는 입력 데이타들이 되며, 상기와 같이 (83)단계에서 연산되어 처리된 최종 출력데이타 Y(n)을 역시 (84)단계에서 처리 데이타를 쉬프트 되며, 이로인해 Y(n)데이타는 제2스위치(73)를 통해 출력된다.In this case, X (n) -X (n-15) are input data having an actual valid value at j = 1, and the final output data Y (n) calculated and processed in step (83) as described above is also ( In step 84, the process data is shifted, whereby Y (n) data is output through the second switch 73.
이후 j = 2로 세트되며, 그리고 다시 상기 제1스위치(71) 및 제2스위치(73)는 연산부(72)의 제3서브필터(93)로 스위칭되며, 이로인해 2400bps로 수신되는 입력데이타X(n)은 (82)단계에서 제3서브필터(93)에 저장된다. 그러면 제1서브 필터(91)의 연산을 수행한다. 이 경우 연산은 하기와 같다.Then, j = 2, and the first switch 71 and the second switch 73 are switched to the third sub filter 93 of the calculation unit 72, thereby input data X received at 2400bps. (n) is stored in the third sub filter 93 in step (82). First sub-filter 91 Perform the operation of. In this case, the operation is as follows.
상기와 같이 제3서브필터(93)를 통해 Y(n)데이타를 연산하면, (84)단계에서 역시 쉬프트되어 제2스위치(73)로 출력되며, 이후 j=3으로 세트된다. 그러면 다시 상기 제1스위치(71) 및 제2스위치(73)는 제4서브필터(94)로 스위칭되며, 따라서 상기 제4서브필터(94)에서 연산과정을 하기와 같이 수행한다.When the Y (n) data is calculated through the third sub-filter 93 as described above, it is also shifted and output to the second switch 73 in step 84, and then set to j = 3. Then, the first switch 71 and the second switch 73 are switched to the fourth sub filter 94, and thus the calculation process is performed in the fourth sub filter 94 as follows.
따라서 상기와 같이 2400bps로 수신되는 입력데이타 X(n)를 역시 2400bps주기로 멀티플렉싱시켜개의 여파계수를 각각 갖는 제1서브필터(94)에 순차적으로 인가하며, 상기 제1서브필터(91)-제4서브필터(94)는 수신되는 입력데이타 X(n)을 연산하여 인터폴레이션 시키므로서, 연사처리 시간을 4배 단축시킬 수 있다. 즉, 필터계수가 64개인 필터를 구현할 시 제6도에 도시된 종래의 FIR필터와 제9도에 도시된 본 발명의 필터구성을 살펴보면, 1회 X(n)데이타 입력시 48회(3N/4; 여기서 N=15)의 곱셈 횟수를 줄일 수 있다.Therefore, as described above, the input data X (n) received at 2400bps is also multiplexed at 2400bps period. Are sequentially applied to the first sub filter 94 having the respective filter coefficients, and the first sub filter 91 to the fourth sub filter 94 calculate and interpolate the received input data X (n) . As a result, the burst processing time can be reduced by four times. In other words, when implementing a filter having 64 filter coefficients, the conventional FIR filter shown in FIG. 6 and the filter configuration of the present invention shown in FIG. 9 show 48 times (3N / time ) for one time X (n) data input. 4, where the number of multiplications of N = 15) can be reduced.
상술한 바와 같이 인터폴레이션 필터를 구현할시, 결과적으로 N개의 여파기 계수를 4개의개의 계수를 갖는 서브필터(Sub filter)로 구성하게 되면, 여파과정에개의 곱셈과 덧셈만을 필요로 하게 되므로 N개의 여파과정에 비해 75%의 연산 시간을 감축시킬 수 있으며, 이로인해 시스템 효율을 증가시킬 수 있는 효과가 있다.Implementing an interpolation filter as described above results in four N filter coefficients. If you configure a sub filter with two coefficients, Since only multiplication and addition are required, it can reduce the computation time by 75% compared to the N filter process, which can increase the system efficiency.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920009192A KR0176130B1 (en) | 1992-05-28 | 1992-05-28 | Interpolation Filter Using Subfilter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920009192A KR0176130B1 (en) | 1992-05-28 | 1992-05-28 | Interpolation Filter Using Subfilter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930024275A KR930024275A (en) | 1993-12-22 |
| KR0176130B1 true KR0176130B1 (en) | 1999-04-01 |
Family
ID=19333790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920009192A KR0176130B1 (en) | 1992-05-28 | 1992-05-28 | Interpolation Filter Using Subfilter |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0176130B1 (en) |
-
1992
- 1992-05-28 KR KR1019920009192A patent/KR0176130B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930024275A (en) | 1993-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4270026A (en) | Interpolator apparatus for increasing the word rate of a digital signal of the type employed in digital telephone systems | |
| US5768311A (en) | Interpolation system for fixed sample rate signal processing | |
| EP0695032B1 (en) | Digital-to-digital sample rate converter | |
| EP0356597B1 (en) | Improvement to digital filter sampling rate conversion method and device | |
| Candan | An efficient filtering structure for Lagrange interpolation | |
| US5933452A (en) | Timing interpolator in digital demodulator | |
| US4302631A (en) | Decimator apparatus for decreasing the word rate of a digital signal of the type employed in digital telephone systems | |
| US20060277238A1 (en) | Method and device for converting the sampling frequency of a digital signal | |
| JPH0828649B2 (en) | Digital filter | |
| US7248189B2 (en) | Programmable sample rate conversion engine for wideband systems | |
| US5583887A (en) | Transmission signal processing apparatus | |
| US6000834A (en) | Audio sampling rate conversion filter | |
| JP2540460B2 (en) | Sampling rate change and filtering circuit | |
| AU724637B2 (en) | Decimation method and decimation filter | |
| KR0176130B1 (en) | Interpolation Filter Using Subfilter | |
| JPH07235861A (en) | Sampling frequency conversion method of using weighted average | |
| US6856684B1 (en) | Device and method for echo compensation in a two-wire full duplex channel transmission method | |
| US5272655A (en) | Sample rate converting filter | |
| US5446728A (en) | Method and arrangement for use in the elimination of echoes in a subscriber line circuit | |
| Yang et al. | Interpolated Mth-band filters for image size conversion | |
| KR100587309B1 (en) | Digital interpolation filter | |
| Tuncer et al. | Interpolated LIR Mth-band filter design with allpass subfilters | |
| Ramstad et al. | Efficient image interpolation scheme using hybrid IIR Nyquist filters | |
| KR20070073462A (en) | Interpolating apparatus and method in digital communication system | |
| JP2001518273A (en) | Time discrete filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20071030 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |