KR0175047B1 - Device for selecting frequency of system accessing data of motor driving - Google Patents
Device for selecting frequency of system accessing data of motor driving Download PDFInfo
- Publication number
- KR0175047B1 KR0175047B1 KR1019960006511A KR19960006511A KR0175047B1 KR 0175047 B1 KR0175047 B1 KR 0175047B1 KR 1019960006511 A KR1019960006511 A KR 1019960006511A KR 19960006511 A KR19960006511 A KR 19960006511A KR 0175047 B1 KR0175047 B1 KR 0175047B1
- Authority
- KR
- South Korea
- Prior art keywords
- current
- frequency
- voltage
- outputting
- response
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/02—Control of operating function, e.g. switching from recording to reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Control Of Direct Current Motors (AREA)
- Electronic Switches (AREA)
Abstract
본 발명은 모터를 구동하여 데이타를 엑세스하는 시스템의 주파수 선택장치를 공개한다. 지연값에 따라 소정 주파수를 부스트시키는 등화기, 등화기에 포함되며 기준전류에 응답하여 지연값을 변화시켜 출력하는 지연수단, N(N은 양의 정수)개의 선택신호에 응답하여 기준 전류를 변화시켜 출력하는 주파수 선택장치 및 부스트 시키고자 하는 주파수에 해당하는 N개의 선택신호를 발생하는 제어수단을 가지며, 모터를 구동하여 데이타를 엑세스하는 시스템의 그 선택장치는, 모터의 속도에 상응해서 발생된 주파수에 응답하여 변하는 가변 전압에 해당하는 전류를 출력하고, 각각은 동일한 가변 전압을 입력하여 각기 다른 전류를 출력하는 N개의 전압 전류 변환수단들 및 대응하는 전압 전류 변환수단의 출력에 응답하여 선택신호의 레벨이 기준 전압 이하이면 기준 전류를 출력하는 N개의 전류 출력수단들로 이루어지는 것이 바람직하고, 능동적으로 부스트 주파수를 가변시킬 수 있는 효과가 있다.The present invention discloses a frequency selector of a system for driving a motor to access data. It is included in the equalizer and equalizer to boost a predetermined frequency according to the delay value, and delay means for outputting the delay value in response to the reference current, and changing the reference current in response to N (N is a positive integer) selection signals. A frequency selector for outputting and a control means for generating N select signals corresponding to the frequency to be boosted, the selector of a system for driving data to drive data, the frequency generated corresponding to the speed of the motor Outputting a current corresponding to a variable voltage varying in response to each other, each inputting the same variable voltage to output different currents, and N voltage current converting means and a corresponding voltage current converting means in response to the output of the selection signal. If the level is less than or equal to the reference voltage, N current output means for outputting the reference current is preferable. Typically there is an effect that the boost frequency can be varied.
Description
제1도는 종래의 모터에 따른 주파수를 부스트하기 위한 시스템의 블럭도이다.1 is a block diagram of a system for boosting frequency in accordance with a conventional motor.
제2도는 제1도에 도시된 선택장치의 블럭도이다.2 is a block diagram of the selection device shown in FIG.
제3도는 본 발명에 의한 주파수 선택장치의 블럭도이다.3 is a block diagram of a frequency selection device according to the present invention.
본 발명은 모터를 구동하여 데이타를 엑세스하는 컴팩트 디스크(CD : compact disk) 롬(CD-ROM) 또는 디지탈 비디오 디스크(DVD : digital video disk)와 같은 시스템에 관한 것으로서, 특히, 그 시스템에서 모터의 구동속도에 따라 부스트(boost)하기 위한 특정한 주파수를 선택하는 주파수 선택장치에 관한 것이다.The present invention relates to a system such as a compact disk (CD-ROM) or a digital video disk (DVD) for accessing data by driving a motor. A frequency selector selects a specific frequency for boosting according to a driving speed.
이하, 모터를 구동하여 데이타를 엑세스하는 시스템에서 종래의 주파수 선택장치를 CD-ROM의 경우를 예로 하여 다음과 같이 설명한다.Hereinafter, a conventional frequency selector in a system for driving data by driving a motor will be described as follows by taking the case of a CD-ROM as an example.
CD-ROM 드라이버의 RF 증폭기에 들어가는 등화기(equalizer)는 CD-ROM 배속에 따라 특정한 영역의 주파수를 부스트 시켜주는 역할을 한다. 즉, 등화기는 특별한 주파수 대역의 이득을 일정한 크기만큼 올려주는 역할을 한다.The equalizer in the CD-ROM driver's RF amplifier boosts the frequency of a specific region depending on the CD-ROM speed. In other words, the equalizer increases the gain of a particular frequency band by a certain amount.
CD-ROM 드라이버가 1배속 모드로 동작할 때, 등화기는 약 720㎑ 영역의 주파수를 부스트시켜주고, 2배속 모드로 동작할 때, 등화기는 약 1.44㎒ 영역의 주파수를 부스트시켜준다. 그러나, 배속이 높아질수록 CD-ROM 회전시 내주와 외주 부분의 속도 차이가 점점 더 커져 그 속도차를 모터가 맞추는데 시간이 더 오래 걸리게 된다. 그러므로, 종래의 방식을 사용하게 되면 데이타 엑세스 시간이 길어지고, 고배속의 효과를 반감시키는 결과를 가져오게 된다. 이 점을 해결하기 위해 모터의 속도가 고정되기 전에 데이타를 미리 엑세스하는데 필요한 광대역(wide band) 위상 동기 루프(PLL : phase lock loop)를 사용하고, 이 광대역 위상 동기 루프의 가변 주파수 영역에 대응하는 등화기가 필요하다.When the CD-ROM driver operates in single speed mode, the equalizer boosts the frequency in the region of about 720 Hz, while in the double speed mode the equalizer boosts the frequency in the region of about 1.44 MHz. However, as the speed increases, the speed difference between the inner and outer portions of the CD-ROM rotates more and more, and it takes longer for the motor to adjust the speed difference. Therefore, the use of the conventional method results in a long data access time and results in halving the high-speed effect. To solve this problem, use a wide band phase lock loop (PLL) to access data before the speed of the motor is fixed, which corresponds to the variable frequency range of this wideband phase lock loop. Equalizer is required.
제1도는 주파수를 부스트하기 위한 시스템의 블럭도로서, 제어부(10), 멀티플렉서(MUX : multiplexer)(12), (주파수)선택장치(14) 및 지연부(16)로 구성된다.FIG. 1 is a block diagram of a system for boosting frequency, and includes a control unit 10, a multiplexer (MUX) 12, a (frequency) selection device 14, and a delay unit 16. FIG.
제1도에 도시된 멀티플렉서(12)는 원하는 주파수를 부스트하기 위해 제어부(10)로부터 발생된 K(K는 양의 정수) 비트의 제어신호를 입력하여, N=2K개의 선택신호를 선택장치(14)로 출력한다. 등화기의 부스트 주파수는 등화기를 구성하는 한 부분인 지연부(16)의 지연값에 따라 변한다. 즉, 지연값이 커질수록 등화기의 부스트 주파수는 작아지고, 지연값이 적어질수록 등화기의 부스트 주파수는 커지게 된다. 그러므로, 지연부(16)의 지연값을 바꾸어줌에 따라 부스트 주파수는 변하게 된다.The multiplexer 12 shown in FIG. 1 inputs a control signal of K (K is a positive integer) bit generated from the control unit 10 to boost a desired frequency, and selects N = 2 K selection signals. Output to (14). The boost frequency of the equalizer changes in accordance with the delay value of the delay section 16, which is a part of the equalizer. In other words, as the delay increases, the boost frequency of the equalizer decreases, and as the delay decreases, the boost frequency of the equalizer increases. Therefore, the boost frequency changes as the delay value of the delay unit 16 is changed.
지연부(16)의 지연값을 변화시키는 것이 선택장치(14)로부터 출력되는 기준 전류값으로서 지연값은 기준 전류값에 반비례한다. 그러므로, 선택장치(14)는 등화기의 부스트 주파수를 제어하는 역할을 수행한다.Changing the delay value of the delay unit 16 is the reference current value output from the selector 14, and the delay value is inversely proportional to the reference current value. Therefore, the selector 14 serves to control the boost frequency of the equalizer.
제2도는 제1도에 도시된 선택장치(14)의 종래의 블럭도로서, N개의 전류 출력부들(30,32,34,...,40)로 구성된다. 각 전류 출력부들은 기준 전압(Vref)과 멀티플렉서(12)로부터 출력되는 선택신호(S1, S2, S3 혹은 SN)를 입력하고, 선택신호가 기준 전위보다 적을 경우, 기준 전류(Iref)를 지연부(16)로 출력한다. 각 전류 출력부는 차동 증폭기로 구성되며, 각기 다른 저항을 가지고 있기 때문에, 전류 출력부들은 각기 다른 기준 전류를 출력한다.FIG. 2 is a conventional block diagram of the selector 14 shown in FIG. 1, which is composed of N current output units 30, 32, 34, ..., 40. As shown in FIG. Each current output unit inputs a reference voltage Vref and a selection signal S1, S2, S3 or SN output from the multiplexer 12, and delays the reference current Iref when the selection signal is less than the reference potential. Output to (16). Each current output consists of a differential amplifier, and because they have different resistors, the current outputs output different reference currents.
상술한 바와 같이, 종래의 주파수 선택장치에서 각 전류 출력부는 저항이 고정되어 있어서, 능동적으로 부스트 주파수를 가변시킬 수 없는 문제점이 있다.As described above, in the conventional frequency selector, each current output unit has a problem that the resistance cannot be actively changed because the resistance is fixed.
본 발명의 목적은 상기와 같은 종래의 문제점을 해결하기 위하여 모터의 속도에 따라 변하는 주파수에 능동적으로 대응하여 부스트할 주파수가 선택될 수 있도록 기준 전류를 출력하는 주파수 선택장치를 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a frequency selection device for outputting a reference current so that a frequency to be boosted can be selected in response to a frequency that varies depending on the speed of a motor in order to solve the conventional problems as described above.
상기 목적을 달성하기 위한 지연값에 따라 소정 주파수를 부스트시키는 등화기, 상기 등화기에 포함되며 기준 전류에 응답하여 상기 지연값을 변화시켜 출력하는 지연수단, N(N은 양의 정수)개의 선택신호에 응답하여 상기 기준 전류를 변화시켜 출력하는 주파수 선택장치 및 부스트시키고자 하는 주파수에 해당하는 상기 N개의 선택신호를 발생하는 제어수단을 가지며, 모터를 구동하여 데이타를 엑세스하는 시스템의 본 발명에 의한 상기 주파수 선택장치는, 모터의 속도에 상응해서 발생된 주파수에 응답하여 변하는 가변 전압에 해당하는 전류를 출력하고, 각각은 동일한 가변 전압을 입력하여 각기 다른 전류를 출력하는 N개의 전압 전류 변환수단들 및 대응하는 전압 전류 변환수단의 출력에 응답하여 상기 선택신호의 레벨이 기준 전압 이하이면 기준 전류를 출력하는 N개의 전류 출력수단들로 구성되는 것이 바람직하다.An equalizer boosting a predetermined frequency according to a delay value for achieving the object, a delay means included in the equalizer, and outputting the delay value by changing the delay value in response to a reference current, and N (N is a positive integer) selection signals And a control means for generating the N selection signals corresponding to the frequency to be boosted, the frequency selection device for changing and outputting the reference current in response thereto, and driving the motor to access data. The frequency selection device outputs a current corresponding to a variable voltage that changes in response to a frequency generated corresponding to the speed of the motor, and each of N voltage current converting means for outputting a different current by inputting the same variable voltage. And when the level of the selection signal is less than or equal to the reference voltage in response to the output of the corresponding voltage-current conversion means. It is composed of N number of current output means for outputting the quasi-current is preferred.
이하, 본 발명에 의한 모터를 구동하여 데이타를 엑세스하는 시스템의 주파수 선택장치를 첨부한 도면을 참조하여 다음과 같이 설명한다.Hereinafter, with reference to the accompanying drawings, a frequency selection device of a system for driving a motor according to the present invention to access data will be described as follows.
제3도는 본 발명에 의한 주파수 선택장치의 블럭도로서, 모터의 속도에 상응하여 발생된 주파수에 응답하여 변하는 가변 전압에 해당하는 전류를 출력하는 제1~제N전압 전류 변환부(60~70), 대응하는 전압 전류변환수단의 출력에 응답하여 선택신호의 레벨이 기준 전압 이하이면 기준 전류를 각각 출력하는 제1~N전류(80~90) 및 전류원(100)으로 구성된다.3 is a block diagram of a frequency selection device according to the present invention, wherein the first to Nth voltage current converters 60 to 70 output a current corresponding to a variable voltage that changes in response to a frequency generated corresponding to a speed of a motor. ), The first to N currents 80 to 90 and the current source 100 for outputting reference currents when the level of the selection signal is less than the reference voltage in response to the output of the corresponding voltage current conversion means.
종래의 기술에서 상술한 바와 같이, 광대역 위상 동리 루프의 잠금 범위가 -50% ~ +50% 영역에서 변하므로, 등화기도 -50% ~ +50% 범위에서 부스트 주파수가 변하도록 해야 한다. 이를 위해, 제3도에 도시된 전압 전류 변환부들 각각은 광대역 위상 동기 루프로부터 각각의 배속에 따라 나온 주파수에 응답하여 주파수 전압 변환기에서 변환된 전압을 입력하여 전류로 변환한다. 각 전류 출력부는 입력단자 IN1을 통해 입력한 기준 전압과 해당하는 선택신호(S1, S2, S3, ... 또는 SN)를 입력하여 비교하고, 기준 전압보다 선택신호의 레벨이 적을 경우, 기준 전류(Iref)를 지연부(16)에 전류 미러의 기준전류로서 출력한다.As described above in the prior art, since the lock range of the wideband phase isolation loop varies in the region of -50% to + 50%, the equalizer must also change the boost frequency in the range of -50% to + 50%. To this end, each of the voltage current converters shown in FIG. 3 inputs the converted voltage into a current in response to a frequency derived from the broadband phase locked loop according to the respective double speed. Each current output unit compares the reference voltage input through the input terminal IN1 with a corresponding selection signal (S1, S2, S3, ... or SN), and when the level of the selection signal is lower than the reference voltage, the reference current (Iref) is output to the delay unit 16 as a reference current of the current mirror.
일반적으로, 입력단자 IN2를 통해 입력되는 전압은 위상 동기 루프의 잠금에 따라 1.5볼트에서 3.5볼트까지 만들어진다. 결국, 최종단의 기준 전류는 모터의 각 배속에 따라 -50% ~ +50%의 변화를 갖는 전류가 된다. 이 전류는 지연부(16)의 지연값을 변화시켜, 부스트 이득이 변하도록 한다.In general, the voltage input through input terminal IN2 is made from 1.5 to 3.5 volts, depending on the locking of the phase-lock loop. As a result, the reference current of the final stage becomes a current having a change of -50% to + 50% according to each speed of the motor. This current changes the delay value of the delay section 16 so that the boost gain changes.
제3도에 도시된 각 전류 출력부의 일실시예를 다음과 같이 상세히 설명한다.An embodiment of each current output unit shown in FIG. 3 will be described in detail as follows.
차동 증폭단의 한쪽 트랜지스터의 베이스단에 기준 전위를 연결하고, 마주보는 다른 쪽 트랜지스터의 베이스단에 선택신호를 연결하고, 이미터 결합에 해당 전압 전류 변환부에서 출력되는 전류를 인가한다. 선택신호가 연결된 트랜지스터로부터 출력되는 전류를 전류 미러의 한쪽 단에 연결하고, 그 전류 미러의 다른 쪽 단으로부터 출력되는 전류를 제3도에 도시된 기준 전류(Iref)로서 지연부(16)로 출력한다.The reference potential is connected to the base terminal of one transistor of the differential amplifier stage, the selection signal is connected to the base terminal of the opposite transistor, and the current output from the corresponding voltage current converter is applied to the emitter coupling. The current output from the transistor to which the selection signal is connected is connected to one end of the current mirror, and the current output from the other end of the current mirror is output to the delay unit 16 as the reference current Iref shown in FIG. do.
상술한 바와 같이, 본 발명에 의한 모터로 구동되어 데이타를 엑세스하는 시스템의 주파수 선택장치는 모터의 구동에 따라 변하는 주파수에 해당하는 전압을 전류로 변환시켜 부스트 주파수의 크기를 제어하는 지연값을 변환시킴으로써, 자동 등화기(adaptive equalizer)의 구현이 가능토록 하는 효과가 있다.As described above, the frequency selector of a system driven by a motor according to the present invention to access data converts a delay value for controlling the magnitude of the boost frequency by converting a voltage corresponding to a frequency varying according to the driving of the motor into a current. By doing so, it is possible to implement an adaptive equalizer.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960006511A KR0175047B1 (en) | 1996-03-12 | 1996-03-12 | Device for selecting frequency of system accessing data of motor driving |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960006511A KR0175047B1 (en) | 1996-03-12 | 1996-03-12 | Device for selecting frequency of system accessing data of motor driving |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970067223A KR970067223A (en) | 1997-10-13 |
KR0175047B1 true KR0175047B1 (en) | 1999-04-15 |
Family
ID=19452884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960006511A KR0175047B1 (en) | 1996-03-12 | 1996-03-12 | Device for selecting frequency of system accessing data of motor driving |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0175047B1 (en) |
-
1996
- 1996-03-12 KR KR1019960006511A patent/KR0175047B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970067223A (en) | 1997-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4498034A (en) | Motor speed control circuit | |
US5796852A (en) | System and method for electronic volume control of audio signals | |
US5914682A (en) | Segmentwise operating digital-to-analog converter | |
US5386437A (en) | Phase-locked loop circuit | |
US6781536B1 (en) | Dual-stage digital-to-analog converter | |
US6404294B1 (en) | Voltage control oscillator (VCO) with automatic gain control | |
KR100511112B1 (en) | Buffer with compensating drive strength | |
US5805024A (en) | Phase lock loop system including a primary phase lock loop apparatus and a high order phase lock loop apparatus | |
US5339021A (en) | Cascaded resistance ladder attenuator network | |
US6018269A (en) | Programmable gain amplifier | |
KR0175047B1 (en) | Device for selecting frequency of system accessing data of motor driving | |
US5748128A (en) | Reduced current quadratic digital/analog converter with improved settling-time | |
JP2000040851A (en) | Driver circuit for laser diode | |
EP0661804B1 (en) | Volume controller | |
US5434523A (en) | Circuit and method for adjusting a pulse width of a signal | |
US6052001A (en) | Method and circuit for varying transconductance and variable bandwidth filter and variable gain amplifier using the same | |
US5889484A (en) | Digital-to-analog converter | |
US5132552A (en) | Linear interpolator | |
US4099135A (en) | Electronic echo device | |
US4338554A (en) | Automatic gain control apparatus for a motor servo system | |
US20090214056A1 (en) | Sound quality adjustment device | |
JP3308598B2 (en) | Multiplying digital-analog converter | |
GB2263206A (en) | Frequency synthesizers | |
US5960092A (en) | Sound processing apparatus and method with fading effect | |
JP2001285035A (en) | Voltage-controlled oscillator and pll circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20061030 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |