KR0173735B1 - 주문형 비디오 시스템의 엠펙 트랜스포트 스트림 처리장치 및 방법 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

주문형 비디오 시스템의 가입자제어장치에 과한 것이다.

2. 발명이 해결하려고 하는 기술적 과제

ASIC이나 디멀티플랙서 칩을 사용하지 않아 그 구현에 드는 비용이 적고 추가적인 메모리가 필요하지 않아 경제적인 MPEG 트랜스포트 스트림 처리장치 및 방법을 제공함에 있다.

3. 발명의 해결방법의 요지

주문형 비디오 시스템의 가입자제어장치에서 일정량에 이른느 엠펙 트랜스포트 스트림이 저장되는 순간 소정의 인터럽트신호를 발생하는 선입선출메모리로부터 엠펙 트랜스포트 스트림을 읽어 처리하는 방법에 있어서, 상기 인터럽트신호의 발생여부를 체크하는 과정과, 상기 인터럽트신호의 발생이 상기 성입선출메모리로부터 엠펙 트랜스포트 스트림을 릭어 동기 바이트를 검색하는 과정과, 상기 검색결과 동기 바이트를 검출하면 유효한 데이타를 찾아 엠펙 비디오/오디오 데이타 포멧에 맞도록 디코딩하는 과정을 이루어짐을 특징으로 한다.

4. 발명의 중요한 용도

추가적인 메모리를 필요로 하지 않아 경제적이며 그 구현 비용이 적게 드는 MPEG 트랜스포트 스트림 처리장치를 만드는 데 이용한다.

Description

주문형 비디오 시스템의 엠펙 트랜스포트 스트림 처리장치 및 방법

제1도는 엠펙 데이타 포멧 예시도.

제2도는 본 발명에 따른 주문형 비디오 시스템의 트랜스포트 스트림 처리장치의 구성도.

제3도는 제2도중 선입선출메모리와 제어부의 상호 동작관계를 구체적으로 나타낸 도면.

제4도는 본 발명에 따른 엠펙 트랜스포트 스트림 처리과정을 나타낸 흐름도.

* 도면의 주요부분에 대한 부호의 설명

11 : 직/병렬변환부 12 : 동기검출부

13 : 스위치 14 : 선입선출메모리(FIFO)

15 : 제1시스템메모리 16 : 디코딩부

17 : 제어부 18 : 제2시스템메모리

DI : 입력 엠펙1 데이타 V : 출력 엠펙1 비디오 데이타

A : 출력 엠펙1 오디오 데이터

본 발명은 주문형 비디오(video on demand) 시스템에 있어서 가입자제어장치(단말기)에서의 엠펙 트랜스포트 스트림 처리장치 및 방법에 관한 것으로, 특히 엠펙 트랜스포트 스트림을 처리하는 데 추가적인 메모리를 필요로 하지 않고 그 구현도 경제적인 장치 및 방법에 관한 것이다.

주문형 비디오 시스템을 구현하는 한 요소로서 서버(server)는 비디오 정보의 공급원인데, 이 비디오 정보는 멀티미디어 환경에 가장 핵심이 되는 기법인 디지탈 동영상의 압축부호화를 위한 국제적인 표준안(Moving Picture Expert Group: 이하 MPEG라 함)을 만족한다. MPEG는 MPEG1과 MPEG2로 크게 분류해 볼 수 있다. MPEG1은 콤팩트 디스크 정도의 데이타 저장장치에서 70분 정도의 동영상을 볼 수 있는 것을 목표로 만들어졌느데, 통상 화면의 크기를 352×240 이하로 제한(SIF:Source Input Format)하고 비트율도 1.5Mbps정도로 규정하였지만 실제 화질은 동영상 전체를 디지탈 처리함으로써 일반 아날로그용 VTR을 능가한다. MPEG2는 디지탈 방송(지상, 위성) 혹은 고화질의 화상전화, 화상회의등의 용도로 사용되기 위해 제정된 규격안으로서 MPEG1에 비해서 화면 크기도 좀 더 크고(비트율을 높이고)압축 알고리즘도 더 정교한 것을 사용한다. 결국 MPEG1은 CD-I 및 비디오-CD 또는 개인용 컴퓨터의 하드 디스크 등 네트웍을 전제로 하지 않는 형태로 멀티플랙싱되어 비디오 수준의 화질을 낼 수 있는 동영상 압축 알고리즘이지만, MPEG2의 트랜스포트 스트림은 전송에러가 발생할 가능성이 있는 매체를 통하여 전송할 때 사용되는 형태로서 VHS 비디오 수준은 물론이고 HD-TV 수준의 화질을 낼 수 있는 동영상을 전송하는 데 사용되는 규격이라는 데에 그 차이가 있다.

주문형 비디오 시스템의 구현하는 요소중 가정에 설치되어 사용자에 의해 실제로 조작되어지는 가입자제어장치는 텔레비젼 아래에 놓아두도록 만들어져 있어 텔레비젼 거치형 수신장치 혹은 일명 탑 박스(set top box)라고도하는데, 기본적으로 네트웍에 연결되는 단말기인 바 네트웍을 통하여 전송되는 MPEG 데이타를 복원하는 기능을 갖는다.

한편, MPEG 비트 스트림(biy stream)은 영상신호를 비트의 형태로 부호화한 것이다. 즉 카메라로부터 출력된 영상신호를 MPEG에서 제정한 압축 알고리즘을 이용하여 부호화한 것이다. 이러한 MPEG 비트 스트림은 시퀀스-헤더(sequence-header), 시퀀스-익스텐션(sequence-extension), 시퀀스-디스플레이(display)-익스텐션, 시퀀스-스칼러블(scalable)-익스텐션, 지오피(GOP:Group of Picture)-헤더, 픽쳐(picture)-헤더로 구성된다. 시퀀스-헤더는 32비트로써 00000B3 헥사(hexa)인 스퀀스-헤더 코드, 12비트의 수평 크기(horizontal size), 12비트의 수직 크기(vertical size), 4비트의 정보종횡비(aspect-ratio-information), 4비트의 프레임-레이트-코드(frame rate code)등으로 구성된다. 물론 나머지 시퀀스-익스텐션, 시퀀스-디스플리에-익스텐션, 시퀀스-스칼러블-익스텐션, 지오피-헤더등도 이와 비슷한 신택스(syntax)로 구성된다.

제1도는 MPEG 트랜스포트 스트림을 나타낸 것으로, 동기 바이트 '4716'이다. 이러한 형태의 MPEG 트랜스포트 스트림을 처리하기 위해 현재까지는 ASIC으로 구현된 장치를 사용하거나 상용의 MPEG 트랜스포트 스트림 디멀티플랙서를 사용하였다. 그러나 이와같이 ASIC이나 디멀티플랙서 칩을 사용하는 경우에는 그와같은 하다웨어를 구현하는 데 많은 비용이 소모될 뿐만 아니라 스트림의 버퍼링(buffering)을 위한 추가적인 메모리-256Kbytes, 512Kbyte-가 필요하다는 문제점이 있었다.

따라서 본 발명의 목적은 ASIC이나 디멀티플랙서 칩을 사용하지 않아 그 구현에 드는 비용이 적고 추가적인 메모리가 필요하지 않아 경제적인 MPEG 트랜스포트 스트림 처리장치 및 방법을 제공함에 있다.

상기한 목적을 달성하기 위한 본 발명느 주문형 비디오 시스템의 가입자제어장치에서 일정량에 이르는 엠펙 트랜스포트 스트림이 저자되는 순간 소저의 인터럽트신호를 발생하는 선입선출메모리로부터 엠펙 트랜스포트 스트림을 읽어 처리하는 방법에 있어서, 상기 인터럽트신호의 발생여부를 체크하는 과정과, 상기 인터럽트 신호의 발생시 상기 선입선출메모리로부터 엠펙 트랜스포트 스트림을 읽어 동기 바이트를 검색하는 과정과, 상기 검색결과 동기 바이트를 검출하면 유효한 데이타를 찾아 엠펙 비디오/오디오 데이타 포멧에 맞도록 디코딩하는 과정으로 이루어짐을 특징으로 한다.

이한 본 발명의 바람직한 실시예를 첨주한 도면을 참조하여 상세히 설명한다.

우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동리한 구성요소들에 한해서는 비록 다른 도면사에 표시되도라고 가능한한 동일한 부호를 가지도곡 하고 있음에 유의해야 한다. 또한 하기 설명에서는 구체적인 회로의 구성 소자등과 같은 많은 특정(特定) 사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정사항들 없이도 본 발명이 실시될 수 있음은 이 기술분야에서 통상의 지식을 가진자에게는 자명하다할 것이다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

제2도는 본 발명에 따른 주문형 비디오 시스템의 MPEG 트랜스포트 스트림 처리장치의 구성도이다.

직/병렬 데이타 변환부 11에서는 1.544Mbps 데이타 채널을 통해 직렬 형태로 수신되는 MPEG 데이타를 병렬 형태로 변환한다. 선입선출메모리 14에서는 병렬 형태의 MPEG 데이타를 선입선출한다. 본 실시예에서는 이 선입선출메모리 14에 들어오는 데이타의 처리에 높은 인터럽트 레벨을 부여하여 우선적으로 처리하도록 한다. 스위치 13은 소정의 제어신호에 응답하여 온(on)/오프(off)되어 상기 병렬 형태의 MPEG데이타를 상기 선입선출메모리 14에 전달한다. 동기검출부 12에서는 상기 데이타 채널을 통해 수신되는 신호로부터 동기를 검출하여 상기 스위치13의 온/오프를 제어하는 스위칭제어신호를 출력한다. 상기 동기검출부를 12로는 UART 칩(chip) Z-8530을 사용할 수 있는데, A, B 두 채널을 가지며 이중 A채널은 동기 검출용이고 B채널은 직렬(serial)통신용이다. 제1메모리 15는 디램(DRAM)으로서, 상기 선입선출메모리 14에 일정이 쌓이게 되면 선입선출원칙에 의거 출력되는 MPEG 데이타를 저장한다. MPEG1 비디오/오디오 디코딩부 16에서는 일정한 주기(약10msec)로 상기 제1메모리 15에서 데이타를 MPEG1 비디오/오디오 데이타 포멧에 맞도록 디코딩하여 출력한다. 제어부 17은 상기 각 부의 동작을 총괄적으로 제어하는 약할을 하는데, 예를들면 상기 선입선출메모리 14에 데이타가 일정량 쌓이게 되는지 체크하여 일정량 쌓였음을 감지하면 그 데이타들을 상기 제1메모리 15로 전달한다든가 상기 제1메모리 15에 저장되어 있는 데이타를 일정한 주기로 읽어 상기 MPEG1 비디오/오디오 디코딩부 16로 전달하는 등 전반적인 제어동작을 하는 것이다. 제2메모리 18은 롬으로서, 상기 제어부 17이 상기와 같은 동작을 하도록 하기 위한 프로그램을 저장한다.

제3도는 상기 선입선출메모리 14와 상기 제어부 17의 상호 동작관계를 그들로부터 입출력되는 신호로써 구체화하여 나타낸 것이다.

상기 선입선출메모리 14에는 망(network)을 통해서 들어온 데이타가 쌓여 있는데, 예를 들어 그 용량이 4킬로바이트(Kbyte)라 하면 2킬로바이트, 즉 반(half)이 채워지는 순간에 그 사실을 알리는 플래그- 이하 하프 플래그라 함- 인커럽트(flag interrupt)가 발생한다. 한편, 상기 선입선출메모리 14의 라이트(write)제어는 상기 제2도에서 스위치 13의 한 실시예로서, 라이트신호발생부를 구비하여 상기 동기검출부 12로부터 발생되는 동기검출신호와, 전단(도시하지 않음)에서 수신 데이타로부터 검출한 쿨럭을 입력하여 미리 설정된 시간마다 라이트신호 WR을 발생하도록 한 것이다. 여기서 미리 설정된 시간이란 상기 클럭이 8번 발생하는 시점, 다시 말하면 8비트의 직렬형태의 엠펙 데이타가 직렬/병렬변환부 11에 병렬변환된후 비트변환(도시하지 않음)되어 상기 선입선출메모리 14의 데이타 입력단자 DI로 인가되는 시점에 해당한다. 미리 설정된 저장영역을 가지는 상기 선입선출메모리 14는 상기 라이트신호발생부로부터 발생되는 라이트신호 WR에 의해 비트변환된 데이타를 라이트하며, 자신의 저장영역에 어느 정도의 데이타가 라이트되어 있는지를 나타내기 위해 엠프티(empty)플래그 EF와 전술한 하프플래그 HF를 발생한다. 상기 하프플래그 HF는 상기 선입선출메모리 14의 저장영역의 반만큼 데이타가 라이트되어 있음을 나타내며, 상기 엠프티플래그 EF는 상기 선입선출메모리 14의 저장영역에 라이트되어 있는 데이타가 없음을 나타낸다. 제어부 17은 상기 선입선출메모리 14에 일정량의데이타가 라이트되어 있는 경우에 데이타를 리드하게 되는데, 본 실시예에서는 상기 선입선출메모리 14로부터 상기 하프플래그 HF가 발생함에 응답하여 상기 제어부17의 상기 선입선출메모리 14에 라이트되어 있는 데이타를 리드한다. 상기 선입선출메모리 14의 리단자 RST로는 상기 제어부 17로부터 리셋신호 RST가 제공되어 필요한 경우 상기 선입선출메모리 14를 리셋시킬 수 있게 한다.

제4도는 본 발명에 따른 엠펙 트랜스포트 스프림 처리과정을 나타낸 흐름도이다.

제어부 17은 상기 선입선출메모리 14의 하프플래그 세트에 의한 인터럽트 발생을 감지하면(4a단계), 선입선출메모리 14를 억세스하여 제2도에 도시한 바와같은 구조를 갖는 MPEG 트랜스포트 스트림으로부터 동기 바이트(4716)를 검색한다(4b단계). 상기 검색결과 동기 바이트를 찾지 못하면 리셋신호 RST를 발생하여 선입선출메모리셋 14를 리셋한다(4e단계). 반면에 동기 바이트를 찾으면 유효한 데이타(packetized elementary stream)를 찾아서 디코딩하기전에 제1메모리 15에 일시적으로 저장되도록 제어한다(4d단계). 여기서 상기 유효한 데이타란 제어용 헤더 4바이트를 제외한 실제 엔코딩된 비디오 및 오디오 데이타를 의미한다. 이 동작에 필요한 메모리의 크기(SI)와 타이머 인터럽트의 주기(T)는 다음 식(1) 및 (2)에 의해 결정한다.

7이와 같은 과정을 상기 선입선출메모리 14에 저장된 모든 데이타에 대해서 반복 실시한다.

상술한 바와 같이 본 발명은 추가적인 메모리를 필요로 하지 않아 경제적이며 그 구현 비용이 적게 드는 장점이 있다.

한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발며의 범위에서 벗어나지 않는 한도내에서 여러가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 않되며 후술하는 특허청구의 범위뿐 만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (8)

1. 주문형 비디오 시스템의 가입자제어장치에서 일정량에 이르는 엠펙 트랜스포트 스트림이 저장되는 순간 소정의 인터럽트신호를 발생하는 선입선출메모리로부터 엠펙 트랜스포트 스트림을 읽어 처리하는 방법에 있어서, 상기 인터럽트신호의 발생여부를 체크하는 과정과, 상기 인터럽트신호의 발생시 상기 선입선출메모리로부터 엠펙 트랜스포트 스트림을 읽어 동기 바이트를 검색하는 과정과, 상기 검색결과 동기 바이트를 검출하면 유효한 데이타를 찾아 엠펙 비디오/오디오 데이타 포멧에 맞도록 디코딩하는 과정으로 이루어짐을 특징으로 하느 방법.
2. 제1항에 있어서, 상기 검색결과 동기 바이트를 찾지 못하면 리셋신호를 발생하여 상기 선입선출메모리를 리셋시키는 과정을 더 포함함을 특징으로 하는 방법.
3. 직렬 형태로 수신되는 엠펙 트랜스포트 스트림을 병렬형태로 변환하는 수단과, 메모리에 일시적으로 저장된 엠펙 트랜스포트 스트림을 일정한 주기로 읽어 엠펙 비디오/오디오 데이타 포멧에 맞도록 디코딩하는 장치에 있어서, 상기 병렬형태의 엠펙 트랜스포트 스트림을 라이트하는 저장수단과, 소정의 제어를 받아 세트되는 플래그와, 상기 저장되는 엠펙 트랜스포트 스트림의 량이 일정 량을 초과하는지 일정 주지마다 체크하고 초과시 상기 플래그를 세트하는 플래그세트수단과, 상기 직렬 형태로 수신되는 엠펙 트랜스포트 스트림으로부터 동기를 검출하여 상기 저장수단에의 라이트 여부를 결정하는 동기검출수단과, 일정주기로 상기 플래그의 상태를 감시하여 세트시 상기 저장수단으로부터 선입 데이타를 선출하여 상기 메모리로 전달하는 감시 및 전달수단으로 구성됨을 특징으로 하는 장치.
4. 제3항에 있어서, 상기 동기검출수단이 상기 수신되는 엠펙 트랜스포트 스트림으로부터 동기를 검출하지 못하면 상기 저장수단과 상기 플래그세트수단을 리셋하는 신호를 발생하는 수단을 더 구비함을 특징으로 하는 장치.
5. 제3항에 있어서, 상기 저장수단과 상기 플래그 및 상기 플래그세트수단이 선입선출메모리임을 특징으로 하는 장치.
6. 제3항 내지 제5항중 어느 하나의 항에 있어서, 상기 플래그는 상기 저장수단에 저장되는 엠펙 트랜스포트 스트림의 량이 상기 저장수단의 용량의 반에 이르면 세트되는 하프플래그임을 특징으로 하는 장치.
7. 제3항에 있어서, 상기 감시 및 전달수단은 상기 플래그의 세트에 응답하여 인터럽트가 걸리는 중랑처리장치임을 특징으로 하는 장치.
8. 제7항에 있어서, 상기 플래그는 상기 저장수단에 저장되는 엠펙 트랜스포트 스트림의 량이 상기 저장수단의 용량의 반에 이르면 세트되는 하프플래그임을 특징으로 하느 장치.