KR0172511B1

KR0172511B1 - Variable encoding rate depuncturer of digital video satellite broadcasting decoder

Info

Publication number: KR0172511B1
Application number: KR1019950029719A
Authority: KR
Inventors: 송준규
Original assignee: 김주용; 현대전자산업주식회사
Priority date: 1995-09-12
Filing date: 1995-09-12
Publication date: 1999-03-20
Also published as: KR970019624A

Abstract

본 발명은 디지탈 비디오 위성 방송 복호화기에 있어서, 가변 부호화율로 부호화된 데이타를 복원하는 가변 부호화율 디펀츄러(Depvnctvrer)에 관한 것으로, 입력되는 채널 데이타(I, Q)를 외부로부터 입력되는 입력 클럭(INPUT-CLOCK)에 따라 저장하는 입력 버퍼(1), 가변 부호화율 역행렬 수행을 위해 상기 입력 버퍼(1)에 저장된 데이타를 순서대로 정렬하기 위해 선택하는 오더(Order) 제어부(2), 상기 오더 제어부(2)에 의해 선택된 데이타를 외부로부터 입력되는 입력 클럭(INPUT-CLOCK)에 따라 가변적인 부호화율에 적합하도록 배열하여 정렬된 데이타를 출력하기 위한 데이타 얼라인(Align)부(3), 외부로부터 입력되는 출력 클럭(OUT-CLOCK)에 따라 상기 데이타 얼라인부(3)로부터 출력되는 정 열된 데이타를 압축 역행렬에 따라 복원하는 출력 제너레이터(4), 및 가변 부호화율과 데이타 정렬 순서에 따라 압축 데이타를 복원하도록 상기 오더 제어부(2), 데이타 얼라인부(3),및 출력 제어 레이터(4)를 제어하는 제어부(5)를 포함하여 구성된다.The present invention relates to a variable code rate defunctor (Depvnctvrer) for reconstructing data encoded at a variable code rate in a digital video satellite broadcast decoder. An input buffer 1 for storing according to INPUT-CLOCK, an order controller 2 for selecting the data stored in the input buffer 1 in order to perform a variable coding rate inverse matrix, and the order controller Data alignment unit 3 for outputting the aligned data by arranging the data selected by (2) to suit a variable coding rate in accordance with an input clock (INPUT-CLOCK) input from the outside, and from the outside. An output generator 4 for restoring the sorted data output from the data alignment unit 3 according to the compression inverse according to the input output clock OUT-CLOCK, and a variable code According to the sort order, the data rate and to restore the compressed data is configured to include a control section 5 for controlling the order control unit 2, data alignment workers (3), and an output control concentrator (4).

따라서 본 발명은 간단한 회로와 제어부를 이용하여 다양하게 변화하는 부호화율에 맞게 고속으로 신호를 복원하고 작은 면적으로 구현 가능한 효과가 있다.Therefore, the present invention has the effect of restoring a signal at high speed and implementing a small area in accordance with various coding rates using a simple circuit and a controller.

Description

Variable Code Rate Defunctor of Digital Video Satellite Broadcast Decoder

제1도는 본 발명에 의한 가변 부호화율 디펀츄러의 구성도.1 is a block diagram of a variable code rate depuncher according to the present invention.

제2도는 제1도의 입력 버퍼의 구성도.2 is a block diagram of the input buffer of FIG.

제3도의 (a)(b)는 제1도의 오더 제어부의 출력 상태도.(A) and (b) of FIG. 3 are output state diagrams of the order control part of FIG.

제4도의 (a)(b)는 제1도의 데이타 얼라인 버퍼의 출력 상태도.(A) and (b) of FIG. 4 are output state diagrams of the data alignment buffer of FIG.

제5도의 (a)(b)는 7/8의 부호화율에 대한 출력 제너레이터의 출력 상태도.(A) and (b) of FIG. 5 are output state diagrams of an output generator with respect to a coding rate of 7/8.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 입력 버퍼 2 : 오더제어부1: Input buffer 2: Order control unit

3 : 데이타 얼라인부 4 : 출력 제너레이터3: data aligning unit 4: output generator

5 : 제어부 31 : 데이타 얼라인 제어부5: control unit 31: data alignment control unit

32 : 데이타 얼라인 버퍼32: data alignment buffer

본 발명은 디지탈 비디오 위성 방송 복호화기에 있어서, 가변 부호화율로 부호화된 데이타를 복원하는 가변 부호화율 디펀츄러(Depuncturer)에 관한 것이다.The present invention relates to a variable code rate depuncturer for reconstructing data encoded at a variable code rate in a digital video satellite broadcast decoder.

디지탈 통신의 발달로 현재 아날로그 방식의 위성 통신 전송 및 수신 기술이 점차 디지탈 방식으로 바뀌어 가고 있는 추세이다.With the development of digital communication, the analog satellite transmission and reception technology is gradually changing to digital.

특히, 전송 데이타의 양이 많아 제한된 대역폭 내에서 송수신하기 어려웠던 화상 및 음성 신호가 디지탈 신호 처리 기술의 발전으로 디지탈 방식의 위성 통신 시스템을 통해 송수신되고 있다.In particular, image and audio signals, which are difficult to transmit and receive within a limited bandwidth due to the large amount of transmission data, are being transmitted and received through digital satellite communication systems due to the development of digital signal processing technology.

일반적으로 가변 부호화율 디펀츄러는 전송된 데이타의 복원을 위해 송신부의 부호화기에 의해 결정된 부호화율에 따라 가변적인 출력을 생성한다.In general, the variable code rate defunctor generates a variable output according to a code rate determined by an encoder of a transmitter for reconstruction of transmitted data.

그러나 종래의 가변 부호화율 디펀츄러는 다양하게 변화하는 부호화율에 알맞게 신호를 복원하기 위해 회로가 복잡하고 고속 처리가 어려운 문제점이 있었다.However, the conventional variable code rate defunctor has a problem in that a circuit is complicated and high-speed processing is difficult to restore a signal to a variable code rate.

상기 문제점을 개선하기 위해 안출된 본 발명의 목적은 디지탈 비디오 위성 방송 복호화기에 있어서, 간단한 회로와 제어부를 이용하여 다양하게 변화하는 부호화율에 맞게 신호를 복원하도록 하기 위한 가변 부호화율 디펀츄러를 제공함에 있다.Disclosure of Invention An object of the present invention devised to improve the above problems is to provide a variable code rate defunctor for reconstructing a signal according to various code rates using a simple circuit and a control unit in a digital video satellite broadcast decoder. have.

상기 목적을 달성하기 위해 본 발명은 입력되는 채널 데이타를 외부로부터 입력되는 입력 클럭에 따라 저장하는 입력버퍼, 가변부호화율 역행렬 수행을 위해 상기 입력 버퍼에 저장된 데이타를 순서대로 정렬하기 위해 선택하는 오더 제어부, 상기 오더 제어부에 의해 선택된 데이타를 외부로 부터 입력되는 입력 클럭에 따라 가변적인 부호화율에 적합하도록 배열하여 정렬된 데이타를 출력하기 위한 데이타 얼라인(Align)부, 외부로부터 입력되는 출력 클럭에 따라 상기 데이타 얼라인부로 부터 출력되는 정열된 데이타를 압축 역행렬에 따라 복원하는 출력 제너레이터, 및 가변 부호화율과 데이타 정렬 순서에 따라 압축 데이타를 복원하도록 상기 오더 제어부, 데이타 얼라인, 및 출력 제어레이터를 제어하는 제어부를 포함하여 구성되는 것을 특징으로 한다.In order to achieve the above object, the present invention provides an input buffer for storing input channel data according to an input clock input from an external source, and an order control unit for selecting the data stored in the input buffer in order to perform a variable coding rate inverse matrix. A data aligning unit for outputting aligned data by arranging the data selected by the order control unit according to an input clock input from the outside and outputting the aligned data; An output generator for restoring the sorted data output from the data alignment unit according to a compression inverse, and controlling the order control unit, data alignment, and output controller to restore compressed data according to a variable coding rate and a data sort order Characterized in that it comprises a control unit The.

이하 첨부한 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 발명에 의한 가변 부호화을 디펀츄러의 구성도이고, 제2도는 제1도의 입력 버 퍼의 구성도이다.FIG. 1 is a block diagram of the defunctor for variable encoding according to the present invention, and FIG. 2 is a block diagram of the input buffer of FIG.

본 발명에 의한 가변 부호화율 디펀츄러는 제1도에 도시한 바와 같이 입력 버퍼(1), 오더 (Order) 제어부(2), 데이타 얼라인(Align)부(3), 출력 제너레이터(4), 및 제어부(5)로 구성된다.As shown in FIG. 1, the variable code rate defunctor according to the present invention includes an input buffer 1, an order control unit 2, a data alignment unit 3, an output generator 4, And a control unit 5.

입력버퍼(1)는 입력되는 채널 데이타(1,0)를 외부로부터 입력되는 입력 클럭 (INPUT-CLOCK)에 따라 저장하는 것으로, 제2도에 도시한 바와 같이 입력되는 채널 데이터(I, Q)를 각각 순차적으로 쉬프트 시키는 다수의 레지스터로 이루어진다.The input buffer 1 stores the input channel data 1,0 according to the input clock INPUT-CLOCK input from the outside, and the channel data I, Q input as shown in FIG. Consists of a number of registers, each of which shifts sequentially.

이때 다수의 레지스터는 메모리 형태로 구성할 수 있다.In this case, the plurality of registers may be configured in a memory form.

오더 제어부(2)는 가변 부호화율 역행렬 수행을 위해 입력 버퍼(1)에 저장된 데이타를 순서대로 정렬하기 위해 선택하는 것이다.The order control unit 2 selects the data stored in the input buffer 1 in order to perform the variable coding rate inverse matrix.

데이타 얼라인부(3)는 오더 제어부(2)에 의해 선택된 데이타를 외부로 부터 입력되는 입력 클럭(INPUT-CLOCK)에 따라 가변적인 부호화율에 적합하도록 배열하여 정렬된 데이타를 출력하기 위한 것으로, 제어부(5)의 제어에 따라 오더 제어부(2)에 의해 선택된 데이타를 가변적인 부호화율에 적합하도록 배열하기 위한 데이타 얼라인 제어부(31), 및 외부로 부터 입력되는 입력 클럭(INPUT-CLOCK)에 따라 데이타 얼라인 제어부(31)의 제어에 의해 선택된 데이타를 정렬하여 출력 제너 레이터(4)로 출력하는 데이타 얼라인 버퍼(32)로 구성된다.The data aligning unit 3 is configured to output data arranged by arranging the data selected by the order control unit 2 so as to be suitable for a variable coding rate according to an input clock INPUT-CLOCK input from the outside. According to the control of (5), in accordance with the data alignment control unit 31 for arranging the data selected by the order control unit 2 to suit the variable coding rate, and the input clock INPUT-CLOCK input from the outside. And a data alignment buffer 32 for sorting the data selected by the control of the data alignment control section 31 and outputting the data to the output generator 4.

출력 제너레이터(4)는 외부로부터 입력되는 출력 클럭(OUT-CLOCK)에 따라 데이타 얼라인부(3)로부터 출력되는 정열된 데이타를 압축 역행렬에 따라 복원한다.The output generator 4 restores the sorted data output from the data alignment unit 3 in accordance with the compression inverse according to the output clock OUT-CLOCK input from the outside.

여기서 출력 제너레이터(4)는 역행렬을 수행하기 위해 간단한 조합 논리 회로나 PLA(Programmable Logic Array)로 이루어진다.The output generator 4 here consists of a simple combinatorial logic circuit or a programmable logic array (PLA) to perform the inverse matrix.

제어부(5)는 가변 부호화율과 데이타 정렬 순서에 따라 압축 데이타를 복원하도록 오더 제어부(2), 데이타 얼라인부(3), 및 출력 제너레이터(4)를 제어한다.The control unit 5 controls the order control unit 2, the data aligning unit 3, and the output generator 4 to restore the compressed data in accordance with the variable coding rate and the data sorting order.

또한, 본 발명에 의한 가변 부호화율 디펀츄러는 오더 제어부(2)와 데이타 얼라인부(3)의 위치가 바뀌어 데이타를 처리할 수도 있다In addition, in the variable code rate defunctor according to the present invention, the positions of the order control unit 2 and the data alignment unit 3 may be changed to process data.

즉, 본 발명에 의한 가변 부호화율 디펀츄러는 입력 버퍼(1)에 데이타 얼라인부(3)를 연결하고 데이타 얼라인부(3)와 출력 제너레이터(4)에 오더 제어부(2)를 연결하여 구성할 수 있다.That is, in the variable code rate defunctor according to the present invention, the data alignment unit 3 is connected to the input buffer 1 and the order control unit 2 is connected to the data alignment unit 3 and the output generator 4. Can be.

다시말해서 본 발명에 의한 가변 부호화율 디펀츄러는 데이타 얼라인부(3)가 입력 버퍼(1)에 저장된 데이타를 가변적인 부호화율에 적합하도록 배열하여 정렬된 데이타를 출력하고, 오더 제어부(2)가 가변 부호화율 역행렬 수행을 위해 데이타 얼라인부(3)에 저장된 데이타를 순서대로 정렬하기 위해 선택하고, 출력 제너레이터(4)가 외부로부터 입력되는 출력 클럭(OUT-CLOCK)에 따라 오더 제어부(2)로부터 출력되는 정열된 데이타를 압축 역행렬에 따라 복원하도록 구성할 수도 있다.In other words, in the variable code rate depuncher according to the present invention, the data alignment unit 3 arranges the data stored in the input buffer 1 so as to be suitable for the variable code rate, and outputs the sorted data. Selected to align the data stored in the data aligning unit 3 in order to perform the variable code rate inverse matrix, and the output generator 4 is outputted from the order control unit 2 according to the output clock OUT-CLOCK input from the outside. It can also be configured to restore the sorted data output according to the compression inverse.

이와 같이 구성되는 본 발명에 의한 가변 부호화율 디펀츄러의 동작을 제2도, 제3도(a)(b), 제4도(a)(b), 제5도(a)(b)를 참조하여 설명한다.The operation of the variable code rate depuncher according to the present invention configured as described above is illustrated in FIG. 2, FIG. 3 (a) (b), FIG. 4 (a) (b), and FIG. 5 (a) (b). It demonstrates with reference.

일반적으로 송신부의 부호화기에 의해 처리된 데이타를 제한된 대역폭을 가진 위성 채널을 통해 전송하고자 할때 부호화된 데이타의 양에 따라 가변적으로 신호 처리를 하여 채널 대역폭 이상으로 생성된 데이타를 줄여 전송하게 되는데, 이때 데이타 처리를 위한 압축 행렬을 선택하는 기준에 따라 변할 수 있으므로 이를 가변 부호화율이라 한다.In general, when the data processed by the encoder of the transmitter is to be transmitted through a satellite channel having a limited bandwidth, the signal is processed in a variable manner according to the amount of encoded data, thereby reducing and transmitting the data generated above the channel bandwidth. This may be changed according to a criterion for selecting a compression matrix for data processing, which is called a variable coding rate.

다음 표는 두가지 경우의 부호 화율을 가지는 디펀츄러의 입출력을 나타낸다.The following table shows the input / output of the defunctor with the encoding rates in two cases.

위의 표에서 살펴보면 부호화율이 1/2인 경우 출력 데이타는 입력된 데이타와 동일하게 같은 순서로 생성된다.In the table above, when the coding rate is 1/2, output data is generated in the same order as input data.

그러나 부호화율이 7/8인 경우에는 각 채널 데이타를 4개 입력받아 7개씩의 출력을 생성하게 된다. 이 경우 출력 데이타내에 d로 표시된 출력 값은 '0'이나 '1' 중 선택 가능한 돈케어(don't care) 값을 가지게 된다.However, when the coding rate is 7/8, four channel data are input and seven outputs are generated. In this case, the output value indicated by d in the output data has a don't care value selectable from '0' or '1'.

표에서 7/8의 부호화율을 가지는 디펀츄러의 데이타 처리 과정을 제1도 내지 제5도를 참조하여 설명한다.In the table, a data processing process of a depuncher having a coding rate of 7/8 will be described with reference to FIGS. 1 to 5.

수신된 데이타는 송신부의 압축 행렬에 의해 구성되어 있다. 따라서 이를 복원하기 위해서는 입력되는 데이타를 순차대로 정렬하여 압축 행렬의 역으로 계산해야 한다.The received data is constituted by the compression matrix of the transmitter. Therefore, to restore this, the input data must be sorted in order and calculated as the inverse of the compression matrix.

제2도는 4단의 입력 버퍼의 구성을 나타낸다.2 shows the configuration of the four-stage input buffer.

입력되는 데이터(I, Q)는 직렬 연결된 레지스터에 입력되어 순차적으로 쉬프트되면서 입력 버퍼(1)의 레지스터를 채우게 된다. 모든 데이타는 시리얼로 처리되며 (n+4) 입력 클럭 사이클 후 제2도에 도시한 바와 같이 나타난다.The input data I and Q are input to the serially connected registers and are sequentially shifted to fill the registers of the input buffer 1. All data is serialized and appears as shown in FIG. 2 after an (n + 4) input clock cycle.

입력 버퍼(1)에 저장된 데이타는 오더 제어부(2)에 의해 4개의 데이타 출력 순서 중 제어부(5)에 의해 선택된 순서대로 데이타 얼라인 제어부(31)에 전송된다.The data stored in the input buffer 1 is transmitted by the order control unit 2 to the data alignment control unit 31 in the order selected by the control unit 5 among the four data output sequences.

제3도(a)는 입력 데이타의 출력 순서가 제2도의 ①인 경우의 오더 제어부(2)의 출력 순서를 나타내고, 제3도(b)는 입력 데이타의 출력 순서가 제2도의 ③인 경우의 오더 제어부(2)의 출력 순서를 나타낸다.FIG. 3 (a) shows the output order of the order control unit 2 when the output order of input data is ① of FIG. 2, and FIG. 3 (b) shows the order of output of the input data ③ of FIG. The output order of the order control unit 2 is shown.

제4도(a)는 오더 제어부(2)의 출력이 제3도(a)와 같은 경우 데이타 얼라인 버퍼(32)에 저장되어 있는 상태를 나타내고, 제4도(b)는 오더 제어부(2)의 출력이 제3도(b)와 같은 경우 데이타 얼라인 버퍼(32)에 저장되어 있는 상태를 나타낸다.FIG. 4 (a) shows a state in which the output of the order control unit 2 is stored in the data alignment buffer 32 when the output of the order control unit 2 is the same as in FIG. 3 (a), and FIG. 4 (b) shows the order control unit 2 In the case of the output of Fig. 3B, the data stored in the data alignment buffer 32 is shown.

오더 제어부(2)에 의해 선택된 데이타들은 데이타 얼라인 제어부(31)에 의해 제4도(a)(b)에 도시한 바와 같이 데이타 얼라인 버퍼(32)에 차례로 저장된다.The data selected by the order control unit 2 are sequentially stored in the data alignment buffer 32 by the data alignment control unit 31 as shown in FIG. 4 (a) (b).

마지막으로 정렬되어 데이타 얼라인 버퍼(22)로부터 출력되는 데이타는 압축 역행렬에 의해 데이타를 복원하는 출력 제어레이터(4)에 데이타 얼라인 버퍼(32)에 저장된 순서에 따라 순차적으로 입력 되게 된다.Finally, the sorted data output from the data alignment buffer 22 is sequentially input to the output controller 4 which restores the data by the compression inverse matrix in the order stored in the data alignment buffer 32.

이때 출력 제너레이터(4)에서는 출력 클럭(OUTPUT-CLOCK)에 따라 복원된 데이타를 생성하게 되며 입력 클럭(INPUT-CLOCK)과 출력 클럭(OUTPUT-CLOCK)간의 관계는 다음과 같다.At this time, the output generator 4 generates the restored data according to the output clock (OUTPUT-CLOCK), and the relationship between the input clock (INPUT-CLOCK) and the output clock (OUTPUT-CLOCK) is as follows.

출력 클럭(OUTPUT-CLOCK) 주기 = 입력 클럭(INPUT-CLOCK) 주기 * (4/7) 즉, 이를 일반화하면 가변 부호화율에 따라 다음과 같이 나타낸 수 있다.Output Clock (OUTPUT-CLOCK) Cycle = Input Clock (INPUT-CLOCK) Cycle * (4/7) In other words, this can be expressed as follows according to the variable coding rate.

출력 클럭(OUTPUT-CLOCK) 주기 = 입력 클럭(INPUT-CLOCK) 주기 * ( INPUT RATE/OUTPUT RATE)Output Clock (OUTPUT-CLOCK) Cycle = Input Clock (INPUT-CLOCK) Cycle * (INPUT RATE / OUTPUT RATE)

제5도(a)는 제4도(a)와 같이 정렬된 데이타를 7/8의 부호화율에 의해 복원한 데이타 출력을 나타내고, 제5도(b)는 제4도(b)와 같이 정렬된 데이타를 7/8의 부호화율에 의해 복원한 데이타 출력을 나타낸다.FIG. 5 (a) shows the data output obtained by reconstructing the data aligned as shown in FIG. 4 (a) by 7/8 coding rate, and FIG. 5 (b) shows the alignment as shown in FIG. 4 (b). The data output obtained by reconstructing the data at 7/8 coding rate is shown.

출력 제너레이터(4)는 제5도(a)(b)에 도시한 바와 같이 각 출력 주기와 상태(State)에 맞추어 정렬된 데이타와 돈케어 데이타를 출력 데이타로 복원하게 된다.As shown in Figs. 5A and 5B, the output generator 4 restores the data and the money care data arranged in accordance with each output period and state to the output data.

제어부(5)에서는 외부에서 입력되는 제어신호들, 즉 가변 부호화율과 압축 역행렬의 순서를 정하기 위한 순서 신호에 의해 오더 제어부(2)의 데이타 순서 및 데이타 얼라인 제어부(21)와 출력 제너레이터(4)를 제어하기 위한 제어신호를 생성하여 출력하게 된다.The control unit 5 controls the data order of the order control unit 2 and the data alignment control unit 21 and the output generator 4 by control signals input from the outside, that is, order signals for determining the order of the variable coding rate and the compression inverse matrix. The control signal for controlling) is generated and output.

이상에서 설명한 바와 같이 본 발명은 간단한 회로와 제어부를 이용하여 다양하게 변화하는 부호화율에 맞게 고속으로 신호를 복원하고 작은 면적으로 구현 가능한 효과가 있다.As described above, the present invention has the effect of restoring a signal at high speed and implementing a small area in accordance with various coding rates using a simple circuit and a controller.

Claims

An input buffer (1) for storing input channel data (I, Q) according to an input clock (INPUT-CLOCK) input from the outside, and data stored in the input buffer (1) in order to perform a variable code rate inverse matrix Order control unit 2 to select for sorting, and data arranged by ordering data arranged by the order control unit 2 so as to be suitable for a variable coding rate according to an input clock INPUT-CLOCK input from the outside A data aligning unit 3 for outputting the data, and an output for restoring the sorted data output from the data aligning unit 3 according to the inverse compression matrix according to an output clock OUT-CLOCK input from the outside. A generator 4, and a control unit 5 for controlling the order control unit 2, the data aligning unit 3, and the output controller 4 so as to restore the compressed data according to the variable coding rate and the data sorting order. Constructed by dipeon variable coding rate of a digital video broadcast satellite decoder, characterized in that the Adventurer.

The data aligning unit (3) according to claim 1, wherein the data aligning unit (3) arranges the data stored in the input buffer (1) to suit a variable coding rate and outputs the sorted data, and the order control unit (2) outputs the variable coding rate. In order to perform the inverse matrix, the data stored in the data aligning unit 3 is selected to be arranged in order, and the output generator 4 is sent to the order control unit 2 according to an output clock OUT-CLOCK input from the outside. A variable code rate defunctor of a digital video satellite broadcast decoder, characterized by restoring the sorted data output from the data according to a compression inverse matrix.

3. The data aligning unit according to claim 1 or 2, wherein the data aligning unit (3) is arranged to align the data selected by the order control unit (2) to a variable coding rate according to the control of the control unit (5). The data aligning the data selected by the control of the data alignment control unit 31 according to the input control unit 31 and the input clock (INPUT-CLOCK) input from the outside and outputting the data to the output generator 4. And a buffer (32). A variable code rate defunctor of a digital video satellite broadcast decoder.

The variable code rate defunctor of claim 1 or 2, wherein the output generator (4) has a memory structure for performing inverse matrix.

5. The variable code rate defunctor of claim 4, wherein the output generator (4) comprises a programmable logic array (PLA).

3. The variable code rate defunctor of claim 1 or 2, wherein the output generator (4) comprises a read only memory (ROM).

3. The variable encoding of a digital video satellite broadcast decoder according to claim 1 or 2, wherein the input buffer (1) comprises a plurality of registers which sequentially shift input channel data (I, Q), respectively. Rate Defunctor.