KR0172341B1 - Back bia generator of semiconductor memory equipment - Google Patents
Back bia generator of semiconductor memory equipment Download PDFInfo
- Publication number
- KR0172341B1 KR0172341B1 KR1019950061228A KR19950061228A KR0172341B1 KR 0172341 B1 KR0172341 B1 KR 0172341B1 KR 1019950061228 A KR1019950061228 A KR 1019950061228A KR 19950061228 A KR19950061228 A KR 19950061228A KR 0172341 B1 KR0172341 B1 KR 0172341B1
- Authority
- KR
- South Korea
- Prior art keywords
- back bias
- predetermined
- voltage supply
- bias voltage
- supply means
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
- G11C5/146—Substrate bias generators
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
Abstract
1. 청구범위에 기재된 발명이 속하는 기술 분야 :1. The technical field to which the invention described in the claims belongs:
본 발명은 반도체 메모리장치의 기판으로 소정의 음전압을 공급하는 백바이어스 제너레이터에 관한 것이다.The present invention relates to a back bias generator for supplying a predetermined negative voltage to a substrate of a semiconductor memory device.
2. 발명이 해결하려고 하는 기술적 과제 :2. The technical problem to be solved by the invention:
종래의 반도체 메모리장치에서 다수의 리프레시사이클을 옵션으로 사용하게 되는데, 이 경우, 리프레시 한 사이클에서 동작하는 트랜지스터의 갯수에 의해 기판으로 흐르는 전류의 양이 변하게 된다. 예를 들어, 4킬로리프레시동작시에는 1킬로리프레시동작에 비하여 리프레시 한 사이클에서 동작하는 트랜지스터의 갯수가 25퍼센트정도만 사용되어도 무방하다. 왜냐하면 백바이어스 제너레이터의 4킬로리프레시일때의 펌핑능력이 1킬로리프레시일때의 펌핑능력에 비해 적어도 목표레벨을 유지할 수 있기 때문이다. 그러나 종래의 경우 반도체 메모리장치의 백바이어스 제너레이터에서는 펌핑되는 백바이어스 제너레이터의 갯수를 고정시켜 사용하므로써 리프레시사이클의 변화에 적응적으로 동작하지 못하게 된다. 이 결과로 펌핑효율이 떨어지게 된다. 따라서 본 발명의 과제는 리프레시사이클의 변화에 적응적으로 동작하여 펌핑효율을 높인 반도체 메모리장치의 백바이어스 제너레이터를 구현하는 것이다.In a conventional semiconductor memory device, a plurality of refresh cycles are used as an option. In this case, the amount of current flowing to the substrate is changed by the number of transistors operating in one refresh cycle. For example, in the 4-kilo refresh operation, only 25 percent of the transistors in one cycle may be used as compared to the 1-kilo refresh operation. This is because the pumping capacity at 4 kilo refresh of the back bias generator can maintain the target level at least as compared to the pumping capacity at 1 kilo refresh. However, in the conventional case, the back bias generator of the semiconductor memory device is fixed to use the number of back bias generators to be pumped, so that it is impossible to adaptively change the refresh cycle. As a result, the pumping efficiency is lowered. Accordingly, an object of the present invention is to implement a back bias generator of a semiconductor memory device which operates adaptively to a change in refresh cycle to increase pumping efficiency.
3. 발명의 해결방법의 요지 :3. Summary of the solution of the invention:
다수의 오실레이터와 다수의 펌핑회로로 구성되는 다수의 백바이어스전압 공급수단과, 상기 다수의 백바이어스수단을 구성하는 다수의 펌핑회로의 출력단과 다수의 펌핑회로의 궤환경로사이에 접속되어 상기 소정의 제어신호를 출력하는 디텍터와, 상기 다수의 백바아어스전압 공급수단중 일부의 백바이어스전압 공급수단의 입력단에 접속되며 소정의 기준신호와 상기 디텍터에서 출력되는 소정의 제어신호를 논리조합하여 소정의 인에이블신호를 출력하며 구동제어수단을 구비하며, 소정의 제1상태에서는 상기 구동수단의 동작에 따라 소정의 제1갯수의 백바이어스전압 공급수단이 동작하고, 소정의 제2상태에서는 상기 구동수단의 동작에 따라 소정의 제2갯수의 백바이어스전압 공급수단이 동작함을 특징으로 하는 반도체 메모리장치의 백바이어스 제너레이터를 구현하므로써 상기 본 발명의 과제를 달성하게 된다.A predetermined number of back bias voltage supply means composed of a plurality of oscillators and a plurality of pumping circuits, and an output terminal of the plurality of pumping circuits constituting the plurality of back bias means and the paths of the paths of the plurality of pumping circuits. A detector which outputs a control signal and an input terminal of a back bias voltage supply means of a part of the plurality of back bias voltage supply means and logically combines a predetermined reference signal with a predetermined control signal output from the detector A drive control means for outputting an enable signal, and in a predetermined first state, a predetermined first number of back bias voltage supply means operates in accordance with the operation of the driving means, and in the predetermined second state, the driving means The predetermined number of back bias voltage supply means operates according to the operation of the back memory of the semiconductor memory device. By implementing the scan generator it is to achieve the above object of the present invention.
4. 발명의 중요한 용도 :4. Important uses of the invention:
리프레시사이클의 변화에 적응적으로 동작하여 펌핑효율을 높인 반도체 메모리장치의 백바이어스 제너레이터.Back bias generator for semiconductor memory devices that operates adaptively to refresh cycles to increase pumping efficiency.
Description
제1도는 백바이어스 제너레이터의 기본구성을 보여주는 블럭도.1 is a block diagram showing the basic configuration of a back bias generator.
제2도는 제1도를 구성하는 오실레이터의 상세회로도.2 is a detailed circuit diagram of an oscillator constituting FIG.
제3도는 제1도를 구성하는 펌핑회로의 상세회로도.3 is a detailed circuit diagram of a pumping circuit constituting FIG.
제4도는 제1도를 구성하는 디텍터의 상세회로도.4 is a detailed circuit diagram of the detector constituting FIG.
제5도는 종래기술에 따른 백바이어스 제너레이터의 구성도.5 is a block diagram of a back bias generator according to the prior art.
제6도는 제5도에 따른 동작파형도.6 is an operating waveform diagram according to FIG.
제7도는 본 발명의 실시예에 따른 백바이어스 제너레이터의 구성도.7 is a block diagram of a back bias generator according to an embodiment of the present invention.
제8도는 제7도에 따른 동작파형도.8 is an operating waveform diagram according to FIG.
본 발명은 반도체 메모리장치에 관한 것으로, 특히 반도체 메모리장치를 구성하는 기판 혹은 특정 회로 및 소자에 소정전압레벨의 음전압을 공급하는 백바이어스 제너레이터에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device, and more particularly, to a back bias generator for supplying a negative voltage having a predetermined voltage level to a substrate or a specific circuit and element constituting a semiconductor memory device.
반도체 메모리장치에서는 모오스 트랜지스터들의 드레시홀드전압의 안정, 래치업(latch up)방지 및 접합캐패시턴스의 감소등을 위하여 기판에 소정전압레벨의 음전압을 인가하여 준다. 디램의 경우 메모리셀이 엔형의 모오스 트랜지스터 예를 들면 액세스 트랜지스터와, 엔형의 도전성을 가지며 폴리실리콘으로 된 캐패시터 예를 들면 스토리지 캐패시터로 구성되어 있는 경우, 기판측에 일정한 레벨의 음전압(전형적으로는 -2~-2.5볼트정도)을 인가하게 된다. 이 정전압을 백바이어스전압 또는 기판전압이라고 한다.In a semiconductor memory device, a negative voltage of a predetermined voltage level is applied to a substrate in order to stabilize the threshold voltage of the MOS transistors, prevent latch up, and reduce junction capacitance. In the case of DRAM, when a memory cell is composed of an N-type MOS transistor, for example, an access transistor, and an N-type conductive and polysilicon capacitor, for example, a storage capacitor, a negative level of negative voltage (typically, -2 ~ -2.5 volts). This constant voltage is referred to as the back bias voltage or the substrate voltage.
제1도는 백바이어스 제너레이터의 기본구성을 보여주는 블럭도이다.1 is a block diagram showing the basic configuration of a back bias generator.
일반적으로 백바이어스전압 VBB를 발생시키는 장치(이하 백바이어스 제너레이터(back bias generator)라고 함)는 백바이어스전압 VBB를 소정레벨의 음전압으로 만들기 위한 펌핑회로(12)와, 상기 펌핑회로(12)를 구동시키기 위한 오실레이터(10)와, 현재의 백바이어스전압 VBB레벨을 감지하고 이 감지결과에 따라 상기 오실레이터(10)의 구동을 제어하기 위한 디텍터(14)로 구성된다.In general, an apparatus for generating a back bias voltage VBB (hereinafter referred to as a back bias generator) includes a pumping circuit 12 for making the back bias voltage VBB to a negative voltage of a predetermined level, and the pumping circuit 12 An oscillator 10 for driving the oscillator 10 and a detector 14 for sensing the current back bias voltage VBB level and controlling driving of the oscillator 10 according to the detection result.
제2도, 제3도 및 제4도는 상기 제1도를 구성하는 오실레이터, 펌핑회로 및 디텍터의 상세회로도들이다.2, 3 and 4 are detailed circuit diagrams of the oscillator, the pumping circuit and the detector constituting the first diagram.
제2도를 참조하면, 오실레이터(10)는 통상적인 인버터체인(inverter chain)으로 구성되어 있다. 제3도를 참조하면, 펌핑회로(12)는 상기 오실레이터(10)의 출력 øOSC에 응답하여 백바이어스전압 VBB레벨을 펌핑하는 캐패시터들 C1,C2를 구비하고 있다. 그리고 상기 펌핑회로(12)의 출력단과 상기 오실레이터(10)사이의 궤환경로에 구비된 디텍터(14)는 상기 백바이어스전압 VBB의 현재의 레벨을 감지한 결과에 따라 상기 오실레이터(10)의 출력상태를 변화시킨다. 즉, 현재의 백바이어스전압 VBB의 레벨이 원하는 레벨보다 낮은 절대값을 가지고 있는 상태라면(이때는 박바이어스 전압레벨의 절대값을 상승시켜야 하므로), 상기 디텍터(14)는 이 상태를 오실레이터(10)에 반영시키고 오실레이터(10)는 디텍터(14)의 출력에 의하여 상기 펌핑회로(12)를 활성화시키는 신호 øOSC를 출력한다. 그 결과 상기 펌핑회로(12)는 펌핑동작을 수행하여 현재 레벨이 저하된 백바이어스전압 VBB을 소정의 원하는 레벨까지 만들어 준다. 이와는 반대로, 현재의 백바이어스전압 VBB의 레벨이 원하는 레벨과 같거나 원하는 레벨보다 높은 절대값을 가지고 있는 상태라면(이때에는 백바이어스 전압레벨의 절대값을 떨어뜨려야 하므로), 마찬가지로 현재의 상태를 반영하는 상기 디텍터(14)의 출력에 의하여 오실레이터(10)는 상기 펌핑회로(12)가 더 이상 반영하지 못하도록 하는 출력 øOSC를 출력시킨다. 이때 상기 백바이어스전압 VBB레벨을 얼마나 빨리 원하는 전압레벨까지 도달하게 하느냐는 상기 제1도로 도시한 백바이어스 제너레이터를 구성하는 펌핑회로의 펌핑 캐패시터의 펌핑능력과 기판에 흐르는 전류량에 의해 결정된다.Referring to FIG. 2, the oscillator 10 is composed of a typical inverter chain. Referring to FIG. 3, the pumping circuit 12 includes capacitors C1 and C2 for pumping the back bias voltage VBB level in response to the output? OSC of the oscillator 10. The detector 14 provided in the path environment between the output terminal of the pumping circuit 12 and the oscillator 10 detects the current level of the back bias voltage VBB and outputs the oscillator 10. To change. That is, if the level of the current back bias voltage VBB has an absolute value lower than the desired level (in this case, the absolute value of the thin bias voltage level must be increased), the detector 14 may indicate this state. The oscillator 10 outputs a signal? OSC for activating the pumping circuit 12 by the output of the detector 14. As a result, the pumping circuit 12 performs the pumping operation to make the back bias voltage VBB whose current level is lowered to a predetermined desired level. On the contrary, if the level of the current back bias voltage VBB is equal to or higher than the desired level (because the absolute value of the back bias voltage level must be dropped at this time), the current state is similarly reflected. The output of the detector 14 causes the oscillator 10 to output an output? OSC that no longer reflects the pumping circuit 12. At this time, how quickly the back bias voltage VBB level reaches the desired voltage level is determined by the pumping capacity of the pumping capacitor of the pumping circuit constituting the back bias generator shown in FIG. 1 and the amount of current flowing through the substrate.
상기 제2도, 제3도 및 제4도로 도시한 오실레이터, 펌핑회로 및 디텍터의 상세회로구성 및 동작에 대해서는 본 분야에 다양한 회로들이 공개되어 있으며 본 실시예에서는 그들중 어느 회로를 사용하여도 무방하고, 제2도, 제3도 및 제4도에 나타난 회로들은 일반적으로 사용되는 회로들이다.Detailed circuit configurations and operations of the oscillator, pumping circuit, and detector shown in FIGS. 2, 3, and 4 are disclosed in the art, and any of them may be used in this embodiment. In addition, the circuits shown in Figs. 2, 3 and 4 are commonly used circuits.
제5도는 종래기술에 따른 백바이어스 제너레이터의 구성도이고, 제6도는 제5도에 따른 동작파형도이다.5 is a configuration diagram of a back bias generator according to the prior art, and FIG. 6 is an operation waveform diagram according to FIG.
제5도를 참조하면, 다수의 오실레이터 및 펌핑회로(20-26)가 배치되고, 이러한 다수의 오실레이터 및 펌핑회로(20-26)는 도시된 바와 같이 하나의 디텍터(28)를 공유하게 된다. 상기에서 다수의 오실레이터 및 펌핑회로(20-26)의 동작은 상기 디텍터(28)에 의해 결정된다.Referring to FIG. 5, a plurality of oscillators and pumping circuits 20-26 are disposed, and the plurality of oscillators and pumping circuits 20-26 share one detector 28 as shown. The operation of the plurality of oscillators and pumping circuits 20-26 is determined by the detector 28.
보통 디램에서는 한 칩내에서 다수의 리프레시사이클을 옵션(option)을 통해 사용하고 있는 데, 이때 리프레시동작의 한 사이클에서 동작하는 트랜지스터의 갯수에 의해 기판으로 흐르는 전류의 양이 변하게 된다. 그예로 리프레시 사이클이 4킬로일때는 리프레시 사이클이 1킬로일때보다 동작 트랜지스터의 갯수가 1/4밖에 되지 않으므로 상기 리프레시 사이클이 4킬로일때는 리프레시 사이클이 1킬로일때에 비해 펌핑능력이 적어도 백바이어스전압 VBB레벨을 유지할 수 있게 된다.In general, DRAM uses a plurality of refresh cycles through an option in one chip, and the amount of current flowing to the substrate is changed by the number of transistors operating in one cycle of the refresh operation. For example, when the refresh cycle is 4 kilos, the number of operation transistors is only 1/4 of the refresh cycle than when the refresh cycle is 1 kilo. Therefore, when the refresh cycle is 4 kilos, the pumping capacity is at least back biased compared to when the refresh cycle is 1 kilo. It is possible to maintain the VBB level.
그러나, 상기한 바와 같이 한칩내에서 다수의 리프레시사이클을 옵션으로 사용하고 있는 경우, 리프레시 한 사이클에서 동작하는 트랜지스터의 갯수에 의해 기판으로 흐르는 전류의 양이 변하게 된다. 예를 들어, 4킬로리프레시동작시에는 1킬로리프레시동작에 비하여 리프레시 한 사이클에서 동작하는 트랜지스터의 갯수가 25퍼센트정도만 사용되어도 무방하다. 왜냐하면 백바이어스 제너레이터의 4킬로리프레시일때의 펌핑능력이 1킬로리프레시일때의 펌핑능력에 비해 적어도 목표레벨을 유지할 수 있기 때문이다. 그러나 종래의 경우 제6도의 동작타이밍도에 나타난 것처럼 반도체 메모리장치의 백바이어스 제너레이터에서는 펌핑되는 백바이어스 제너레이터의 갯수를 고정시켜 사용하므로써 리프레시사이클의 변화에 적응적으로 동작하지 못하게 된다. 이 결과로 펌핑효율이 떨어지게 된다.However, when a plurality of refresh cycles are optionally used in one chip as described above, the amount of current flowing to the substrate is changed by the number of transistors operating in one refresh cycle. For example, in the 4-kilo refresh operation, only 25 percent of the transistors in one cycle may be used as compared to the 1-kilo refresh operation. This is because the pumping capacity at 4 kilo refresh of the back bias generator can maintain the target level at least as compared to the pumping capacity at 1 kilo refresh. However, in the conventional case, as shown in the operation timing diagram of FIG. 6, in the back bias generator of the semiconductor memory device, the number of pumped back bias generators is fixed to prevent the adaptive operation of the refresh cycle. As a result, the pumping efficiency is lowered.
따라서 본 발명의 목적은 리프레시사이클에 적응적으로 동작하는 반도체 메모리장치의 백바이어스 제너레이터를 제공하는데 있다.Accordingly, an object of the present invention is to provide a back bias generator for a semiconductor memory device that operates adaptively to a refresh cycle.
본 발명의 다른 목적은 펌핑효율을 높인 반도체 메모리장치의 백바이어스 제너레이터를 제공하는데 있다.Another object of the present invention is to provide a back bias generator for a semiconductor memory device having improved pumping efficiency.
상기 본 발명의 목적들을 달성하기 위하여 본 발명에 따른 반도체 메모리장치의 백바이어스 제너레이터는, 다수의 오실레이터와 다수의 펌핑회로로 구성되는 다수의 백바이어스 전압 공급수단과, 상기 다수의 백바이어스수단을 구성하는 다수의 펌핑회로의 출력단과 다수의 펌핑회로의 궤환경로사이에 접속되어 상기 소정의 제어신호를 출력하는 디텍터와, 상기 다수의 백바아어스전압 공급수단중 일부의 백바이어스전압 공급수단의 입력단에 접속되며 소정의 기준신호와 상기 디텍터에서 출력되는 소정의 제어신호를 논리조합하여 소정의 인에이블신호를 출력하며 구동제어수단을 구비하며, 소정의 제1상태에서는 상기 구동수단의 동작에 따라 소정의 제1갯수의 백바이어스전압 공급수단이 동작하고, 소정의 제2상태에서는 상기 구동수단의 동작에 따라 소정의 제2갯수의 백바이어스전압 공급수단이 동작함을 특징으로 한다.In order to achieve the objects of the present invention, the back bias generator of the semiconductor memory device according to the present invention comprises a plurality of back bias voltage supply means composed of a plurality of oscillators and a plurality of pumping circuits, and the plurality of back bias means. A detector which is connected between an output terminal of the plurality of pumping circuits and a path environment path of the plurality of pumping circuits to output the predetermined control signal, and to an input terminal of some of the back bias voltage supply means of the plurality of back bias voltage supply means. And a drive control means for logically combining a predetermined reference signal and a predetermined control signal output from the detector to output a predetermined enable signal, and in a predetermined first state according to the operation of the driving means. A first number of back bias voltage supply means operates, and in a predetermined second state, the operation of the drive means. Depending characterized in that the back-bias voltage supply means, the operation of the second predetermined number of.
이하 첨부된 도면을 참조하여 본 발명에 따른 반도체 메모리장치의 백바이어스 제너레이터에 대한 바람직한 실시예를 설명하겠다.Hereinafter, a preferred embodiment of a back bias generator of a semiconductor memory device according to the present invention will be described with reference to the accompanying drawings.
제7도는 본 발명의 실시예에 따른 백바이어스 제너레이터의 구성도이고, 제8도는 제7도에 따른 동작파형도이다.7 is a configuration diagram of a back bias generator according to an embodiment of the present invention, and FIG. 8 is an operation waveform diagram according to FIG.
제7도를 참조하면, 다수의 오실레이터 및 펌핑회로(30-36)가 배치되고, 이러한 다수의 오실레이터 및 펌핑회로(30-36)의 출력단은 도시된 바와 같이 하나의 디텍터(38)의 입력단에 공통으로 접속된다. 이하에서는 오실레이터 및 펌핑회로를 묶어서 백바이어스전압 공급수단이라 칭하겠다. 소정의 기준신호 예를 들어 기준전압 øREF는 소정의 제1 및 제2인버터들(40,42)의 입력단에 공통으로 접속된다. 상기 제1 및 제2인버터들(40,42)의 출력단들은 소정의 제1 및 제2낸드게이트들(44,46)의 제2입력단들에 각각 접속된다. 상기 디텍터(38)의 출력단은 상기 백바이어스전압 공급수단들(30,32)의 입력단들과 상기 낸드게이트들(44,46)의 제1입력단들에 공통으로 접속된다. 상기 낸드게이트(44,46)의 출력단들은 소정의 제3 및 제4인버터들(48,50)의 입력단들에 각각 접속된다. 상기 인버터들(48,50)의 출력단들은 백바이어스전압 공급수단들(34,36)의 입력단들에 각각 접속된다. 상기 인버터들(40,42)과 낸드게이트들(44,46)과 인버터들(48,50)은 기준전압 øREF입력에 응답하여 상기 오실레이터 및 펌핑회로들(34,36)의 구동을 제어하는 구동제어수단으로 동작하게 된다.Referring to FIG. 7, a plurality of oscillators and pumping circuits 30-36 are disposed, and output terminals of the plurality of oscillators and pumping circuits 30-36 are connected to an input of one detector 38 as shown. Commonly connected. Hereinafter, the oscillator and the pumping circuit will be collectively referred to as a back bias voltage supply means. The predetermined reference signal, for example, the reference voltage? REF, is commonly connected to the input terminals of the predetermined first and second inverters 40 and 42. Output terminals of the first and second inverters 40 and 42 are connected to second input terminals of predetermined first and second NAND gates 44 and 46, respectively. The output terminal of the detector 38 is commonly connected to the input terminals of the back bias voltage supply means 30 and 32 and the first input terminals of the NAND gates 44 and 46. Output terminals of the NAND gates 44 and 46 are connected to input terminals of predetermined third and fourth inverters 48 and 50, respectively. The output terminals of the inverters 48 and 50 are connected to the input terminals of the back bias voltage supply means 34 and 36, respectively. The inverters 40 and 42, the NAND gates 44 and 46, and the inverters 48 and 50 drive driving the oscillator and the pumping circuits 34 and 36 in response to a reference voltage? REF input. It acts as a control means.
상기와 같은 구성에 따라 다수의 백바이어스전압 공급수단들(30-36)중 백바이어스전압 공급수단들(30,32)은 항상 동작하고 백바이어스전압 공급수단들(34,36)은 리프레시사이클정도에 따라 선택적으로 동작하게 된다.According to the above configuration, the back bias voltage supply means 30, 32 of the plurality of back bias voltage supply means 30-36 is always operated, and the back bias voltage supply means 34, 36 has a refresh cycle level. It is selectively operated according to.
예를 들어, 소정의 제1상태 즉, 1킬로 리프레시일때는 기준전압 øREF는 '로우'상태이고, 디텍터(38)의 출력신호 øDET은 '하이'이다. 이렇게 되면 인버터들(40,42)의 출력은 모두 '하이'이다. 따라서, 낸드게이트들(44,46)의 출력들은 모두 '로우'가 된다. 이렇게 되면 인버터들(48,50)의 출력들은 '하이'가 된다. 따라서 상기 백바이어스전압 공급수단들(30,32) 및 백바이어스전압 공급수단들(34,36)은 모두 동작하게 된다. 특, 소정의 제1상태 즉, 1킬로리프레시일때는 소정의 제1갯수의 백바이어스전압 공급수단이 동작하게 된다. 즉, 모든 백바이어스전압 공급수단들이 동작하게 된다.For example, in the first predetermined state, that is, 1 kilo refresh, the reference voltage? REF is 'low' and the output signal? DET of the detector 38 is 'high'. In this case, the outputs of the inverters 40 and 42 are all high. Thus, the outputs of the NAND gates 44 and 46 are both 'low'. This causes the outputs of inverters 48 and 50 to be 'high'. Therefore, both the back bias voltage supply means 30 and 32 and the back bias voltage supply means 34 and 36 operate. In particular, in the predetermined first state, that is, 1 kilo refresh, the predetermined first number of back bias voltage supply means is operated. That is, all the back bias voltage supply means are operated.
한편, 4킬로 리프레시일때는 기준전압 øREF는 '하이'상태이고, 디텍터(38)의 출력신호 øDET도 '하이'이다. 이렇게 되면 인버터들(40,42)의 출력은 모두 '로우'이다. 따라서 낸드게이트들(44,46)의 출력들은 모두 '하이'이다. 이렇게 되면 인버터들(48,50)의 출력들은 '로우'가 된다. 따라서 상기 백바이어스전압 공급수단들(30,32)은 동작하고 백바이어스전압 공급수단들(34,36)은 동작하지 않게 된다. 즉, 소정의 제2상태 즉, 4킬로리프레시일때는 소정의 제2갯수의 백바이어스전압 공급수단이 동작하게 된다. 즉, 다수의 백바이어스전압 공급수단들중 일부만 동작하고, 일부는 동작하지 않게 된다.On the other hand, when 4 kilo refreshes, the reference voltage? REF is 'high' and the output signal? DET of the detector 38 is also 'high'. In this case, the outputs of the inverters 40 and 42 are all low. Therefore, the outputs of the NAND gates 44 and 46 are all 'high'. This causes the outputs of inverters 48 and 50 to be 'low'. Therefore, the back bias voltage supply means (30, 32) is operated and the back bias voltage supply means (34, 36) are not operated. That is, in the predetermined second state, that is, the 4 kilo refresh, the predetermined second number of back bias voltage supply means are operated. That is, only some of the plurality of back bias voltage supply means operate, and some do not operate.
이상과 같이 리프레시사이클에 적응적으로 동작하는 백바이어스 제너레이터가 구현되므로써 펌핑효율이 높아지게 된다. 본 발명의 실시예에서는 4개의 백바이어스 제너레이터중 필요에 의해 2개의 백바이어스 제너레이터가 선택적으로 구동되는 회로를 나타내었으나 4개의 백바이어스 제너레이터 각각을 선택적으로 구동할 수 있음은 본 분야에 통상의 지식을 가진 사람이 용이하게 구현할 수 있는 사항이다.As described above, the back bias generator that operates adaptively to the refresh cycle is implemented to increase the pumping efficiency. In the exemplary embodiment of the present invention, a circuit in which two back bias generators are selectively driven as required among four back bias generators is shown. However, it is possible to selectively drive each of the four back bias generators. It is something that can be easily implemented by the person with it.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950061228A KR0172341B1 (en) | 1995-12-28 | 1995-12-28 | Back bia generator of semiconductor memory equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950061228A KR0172341B1 (en) | 1995-12-28 | 1995-12-28 | Back bia generator of semiconductor memory equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970051092A KR970051092A (en) | 1997-07-29 |
| KR0172341B1 true KR0172341B1 (en) | 1999-03-30 |
Family
ID=19445836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950061228A KR0172341B1 (en) | 1995-12-28 | 1995-12-28 | Back bia generator of semiconductor memory equipment |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0172341B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100557981B1 (en) * | 1999-02-05 | 2006-03-07 | 주식회사 하이닉스반도체 | Substrate voltage generator |
-
1995
- 1995-12-28 KR KR1019950061228A patent/KR0172341B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970051092A (en) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5410278A (en) | Ring oscillator having a variable oscillating frequency | |
| KR0123849B1 (en) | Internal voltage generator of semiconductor device | |
| KR950002726B1 (en) | Charge-pump circuit of substrate voltage generator | |
| US5546296A (en) | Charge pump | |
| US4115710A (en) | Substrate bias for MOS integrated circuit | |
| KR100231602B1 (en) | Circuit of voltage generation complex mode type | |
| US5075572A (en) | Detector and integrated circuit device including charge pump circuits for high load conditions | |
| KR100210892B1 (en) | Bias voltage controlling apparatus with complete feedback control | |
| JPS60107857A (en) | Voltage generating circuit in integrated circuit chip | |
| KR940006263A (en) | Reference potential generating circuit and semiconductor integrated circuit using the same | |
| KR100203136B1 (en) | Voltage generator preventing latch-up | |
| US6316985B1 (en) | Substrate voltage generating circuit provided with a transistor having a thin gate oxide film and a semiconductor integrated circuit device provided with the same | |
| KR960006377B1 (en) | Word-line loading compensation circuit of semiconductor memory device | |
| US5644215A (en) | Circuit and method for regulating a voltage | |
| KR20050079179A (en) | Power supply circuit for oscilator of semi-conductor memory device and voltage pumping device by that | |
| US5179535A (en) | Substrate bias voltage generating circuit including an internal frequency divider and driven by an externally applied clock signal | |
| US6862239B1 (en) | Circuit and method for self-refresh of DRAM cells through monitoring of cell leakage currents | |
| KR0172341B1 (en) | Back bia generator of semiconductor memory equipment | |
| US6661218B2 (en) | High voltage detector | |
| KR970063246A (en) | Semiconductor memory device in which the magnitude of the substrate voltage can be set in accordance with the mode | |
| KR100269324B1 (en) | Frequency responding vbb generator and method using the same | |
| US4833343A (en) | Clock generator having complementary transistors | |
| KR0132023B1 (en) | Voltage generator using pump circuit | |
| JPH0262071A (en) | Semiconductor device | |
| KR0158486B1 (en) | Reference voltage generator circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091016 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |