KR0168912B1 - Media multiplexer suppressing interrupt by using bit rate allocation signal - Google Patents
Media multiplexer suppressing interrupt by using bit rate allocation signal Download PDFInfo
- Publication number
- KR0168912B1 KR0168912B1 KR1019950053979A KR19950053979A KR0168912B1 KR 0168912 B1 KR0168912 B1 KR 0168912B1 KR 1019950053979 A KR1019950053979 A KR 1019950053979A KR 19950053979 A KR19950053979 A KR 19950053979A KR 0168912 B1 KR0168912 B1 KR 0168912B1
- Authority
- KR
- South Korea
- Prior art keywords
- bit rate
- rate allocation
- bas
- allocation signal
- code
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/16—Code allocation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
본발명은 비트율 할당 신호(BAS) 코드의 저장과 비교에 의하여 인터럽트를 억제하는 미디어 다중화 장치에 관한 것으로, 종합정보통신망(ISDN)을 통하여 상대편 단말 장치로 부터 전달되는 비트율 할당 신호( BAS) 들의 한 코드군을 미디어 다중화 장치내부에 저장하고, 계속 전달되는 비트율 할당 신호(BAS) 코드들을 이 비트율 할당 신호(BAS)코드군과 비교하여 새로운 비트율 할당신호(BAS)코드가 전달되거나 전달된 비트율 할당 신호(BAS)코드에 오류가 있을 때에만 주 제어 장치로 인터럽트를 발생하게 함으로써 주제어 장치의 인터럽트 처리 부담을 줄여줄 수 있도록 하여 여러 가지 다양한 어플리케이션을 제공할 수 있으며, 영상 회의/전화, 주문형 서비스(Video on Demand) 등을 제공하기 위한 종합정보통신망 (ISDN) 단말 장치에서 유용하게 사용될수 있는 효과가 있다.The present invention relates to a media multiplexing device that suppresses an interrupt by storing and comparing a bit rate allocation signal (BAS) code. The present invention relates to one of bit rate allocation signals (BAS) transmitted from an opposite terminal device through an ISDN. The code rate is stored inside the media multiplexing device, and the bit rate allocation signal (BAS) codes which are continuously transmitted are compared with this bit rate allocation signal (BAS) code group, and a new bit rate allocation signal (BAS) code is transmitted or transmitted. By interrupting the main control device only when there is an error in the (BAS) code, it can reduce the burden of interrupt processing of the main control device and can provide various applications. Effects that can be useful in an ISDN terminal device for providing on demand, etc. There.
Description
제1도는 본발명에 따른 미디어 다중화 장치의구성도.1 is a block diagram of a media multiplexing apparatus according to the present invention.
제2도는 본발명에 따른 비트율 할당 신호(BAS) 수신 처리부의 세부 구성도.2 is a detailed block diagram of a bit rate allocation signal (BAS) receiving processing unit according to the present invention.
제3도는 본발명에 따른 비트율 할당 신호(BAS) 코드 레지스터부의 세부 구성도.3 is a detailed block diagram of a bit rate allocation signal (BAS) code register according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
11 : 전송부 12 : 수신부11: transmitter 12: receiver
13 : 비트율 할당 신호 수신 처리부 14 : 시스템 정합부13 bit rate allocation signal receiving processing unit 14 system matching unit
21 : 비트율 할당 신호 코드 레지스터부 22 : 비트율 할당 신호 비교부21: bit rate assignment signal code register 22: bit rate assignment signal comparison unit
23 : 인터럽트 발생부23: interrupt generator
31 : 비트율 할당 신호 코드 레지스터 제어기 32 : 레지스터31: bit rate allocation signal code register controller 32: register
본발명은 비트율 할당 신호(BAS : Bit-rate Allocation Signal) 코드의 저장과 비교에 의하여 인터럽트를 억제하는 미디어 다중화 장치에 관한 것이다. 일반적으로, 종합정보통신망(ISDN)에서의 미디어(음향, 영상, 문자데이타 등)들을 함께 보내기 위하여 종합정보통신망 프레임 내에 다중화해 넣고, 이를 역다중화하는 장치이다. 종합정보통신망(ISDN)용 단말 장치에서의 미디어 다중화 장치는 프레임의 용량을 적절히 할당하여, 각 미디어들을 전송하기 위하여 비트율 할당 신호(BAS) 코드를 서로 주고 받아야 한다. 이때, 각 단말 장치들은 일정한 갯수(보통 16개 이하)의 비트율 할당 신호(BAS) 코드군을 반복 전송하여야 하며, 상대편 단말 장치의 주 제어 장치들은 이를 받아 처리하기 위하여 주기적(20ms 마다)으로 다중화 장치로 부터 전달되는 비트율 할당 신호(BAS) 코드들을 읽어내어 처리하여야 한다.The present invention relates to a media multiplexing device that suppresses an interrupt by storing and comparing a bit rate allocation signal (BAS) code. In general, in order to send media (sound, video, text data, etc.) in an integrated information communication network (ISDN) together, it is a device that multiplexes and demultiplexes the integrated information communication network frame. A media multiplexing device in an ISDN terminal device must allocate a capacity of a frame appropriately and transmit and receive a bit rate allocation signal (BAS) code to transmit each media. In this case, each terminal device must repeatedly transmit a certain number (usually 16 or less) of a bit rate allocation signal (BAS) code group, and the main control devices of the other terminal device periodically (every 20 ms) to receive and process them. The bit rate allocation signal (BAS) codes transmitted from the RAN must be read and processed.
이를 위하여 다중화 장치는 주 제어 장치로 인터럽트를 발생시켜 주게 되는데, 그 대부분은 반복 전송되는 똑같은 비트율 할당 신호(BAS) 코들들을 전달하게 되는 무의미한 것이다. 주 제어 장치들은 20ms마다 인터럽트를 처리해 주어야 하므로, 그 만큼 부담을 가지게 되어 여러 가지 응용 서비스 제공이 어려워지는 문제점이 있었다. 따라서, 상기 문제점을 해결하기 위하여 안출된 본 발명은 종합정보통신망(ISDN)을 통하여 상대편 단말 장치로 부터 전달되는 비트율 할당 신호(BAS)들의 한 코드군을 미디어 다중화 장치내부에 저장하고, 계속 전달되는 비트율 할당 신호(BAS) 코드들을 이 비트율 할당 신호(BAS) 코드군과 비교하여 새로운 비트율 할당 신호(BAS)코드가 전달되거나 전달된 비트율 할당 신호(BAS) 코드에 오류가 있을 때만 주 제어 장치로 인터럽트를 발생하게 함으로써 주제어 장치의 인터럽트 처리 부담을 줄여줄 수 있는 미디어 다중화 장치를 제공하는데 그 목적이 있다.To do this, the multiplexing device generates an interrupt to the main control device, most of which is meaningless to carry the same bit rate allocation signal (BAS) codes that are repeatedly transmitted. Since the main control devices have to handle interrupts every 20ms, there is a problem that it is difficult to provide various application services due to the burden. Accordingly, the present invention devised to solve the above problem stores a code group of bit rate allocation signals (BAS) transmitted from the opposite terminal device through an integrated information communication network (ISDN) in the media multiplexing device, and is continuously transmitted. Compare the bit rate allocation signal (BAS) codes with this bit rate allocation signal (BAS) code group to interrupt the main control unit only when a new bit rate allocation signal (BAS) code is passed or there is an error in the passed bit rate allocation signal (BAS) code. The purpose of the present invention is to provide a media multiplexing device that can reduce the interrupt processing burden of the main controller.
상기 목적을 달성하기 위하여 본 발명은, 미디어 데이터들을 프레임에 다중화하는 전송 수단; 상기 전송 수단에 연결되어 상기 프레임으로 부터 미디어 데이터들을 역다중화하여 분리하는 수신 수단; 상기 전송 수단과 수신 수단에 연결되고 외부의 시스템 제어 수단과 정합하는 시스템 정합 수단; 및 상기 수신 수단과 시스템 정합 수단에 의하여 제어되어, 상대편 단말 장치로 부터 전달된 비트율 할당 신호(BAS)코드군을 자동 저장하고 계속하여 수신되는 비트율 할당 신호(BAS) 코드들을 저장된 비트율 할당 신호(BAS) 코드군과 비교하여 새로운 종류의 비트율 할당 신호(BAS)코드가 수신되었을때만 인터럽트를 발생하는 비트율 할당 신호(BAS) 수신 처리 수단을 구비하는 것을 특징으로 한다.The present invention to achieve the above object, the transmission means for multiplexing the media data in the frame; Receiving means connected to said transmitting means for demultiplexing and separating media data from said frame; System matching means connected to said transmitting means and receiving means and matching with an external system control means; And a bit rate allocation signal (BAS) controlled by the receiving means and the system matching means to automatically store a bit rate allocation signal (BAS) code group transmitted from the opposite terminal device and subsequently receiving the bit rate allocation signal (BAS) codes. And a bit rate allocation signal (BAS) receiving processing means for generating an interrupt only when a new kind of bit rate allocation signal (BAS) code is received as compared to the code group.
이하, 첨부된 도면을 참조하여 본 발명에 따른 일시시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제1도 본발명에 따른 미디어 다중화 장치의 구성도로서, 11은 전송부, 12는 수신부, 13은 비트율 할당 신호 수신 처리부, 14는 시스템 정합부를 각각 나타낸다. 일반적으로 미디어 다중화 기능을 갖는 종합정보통신망 단말 장치는 미디어 처리 장치, 시스템 제어 장치, 통신망 처리 장치 및 미디어 다중화 장치로 구성된다.1 is a block diagram of a media multiplexing apparatus according to the present invention, where 11 is a transmitter, 12 is a receiver, 13 is a bit rate allocation signal reception processor, and 14 is a system matching unit. Generally, a general information network terminal device having a media multiplexing function is composed of a media processing apparatus, a system control apparatus, a communication network processing apparatus, and a media multiplexing apparatus.
미디어 처리 장치는 종합정보통신망(ISDN)을 통하여 주고 받을 미디어들의 코덱과 입출력 장치들을 말하며, 미디어 다중화 장치는 여러 미디어들을 종합정보통신망 프레임내에 다중화/역다중화하는 장치이다. 또한, 통신망 처리 장치는 종합정보통신망(ISDN)의 실제 통신 처리를 위한 제반 역할을 담당하며, 시스템 제어 장치는 미디어 처리 장치, 미디어 다중화 장치, 통신망 처리 장치들을 전반적으로 제어한다.The media processing apparatus refers to codecs and input / output devices of media transmitted and received through an ISDN, and a media multiplexing apparatus is a device for multiplexing / demultiplexing a plurality of media into an ICT frame. In addition, the communication network processing apparatus plays a general role for the actual communication processing of the integrated information communication network (ISDN), and the system control apparatus generally controls the media processing apparatus, the media multiplexing apparatus, and the communication network processing apparatuses.
일반적인 미디어 다중화 장치는 미디어 데이터들을 종합정보통신망 프레임에 다중화하여 넣는 전송부(11)와 상기 전송부(11)에 연결되어 종합정보통신망 프레임으로부터 미디어 데이타들을 역 다중화하여 분리해 내는 수신부(12), 그리고, 상기 전송부(11)와 수신부(12)에 연결되고, 시스템 제어 장치와의 정합을 위한 시스템 정합부(14)로 구성된다.A general media multiplexing apparatus includes a transmitter 11 for multiplexing media data into a frame of a general information communication network and a receiver 12 connected to the transmitter 11 for demultiplexing and separating media data from a frame of an ICT network; It is connected to the transmitter 11 and the receiver 12, and consists of a system matching unit 14 for matching with the system control device.
본발명은 상기와 같은 구성을 갖는 미디어 다중화 장치내에 수신부(12)와 시스템 정합부(13)에 의하여 제어되는 비트율 할당 신호(BAS) 수신 처리부(13)를 부가하여, 상대편 단말 장치로 부터 전달된 비트율 할당 신호(BAS) 코드군을 자동 저장하고, 계속하여 수신되는 비트율 할당 신호(BAS)코드들을 이 비트율 할당 신호(BAS)코드군과 비교하여 새로운 종류의 비트율 할당 신호(BAS)코드가 수신되거나 오류를 가진 비트율 할당 신호(BAS)가 수신되었을 때에만 인터럽트를 발생하도록 구성한다.The present invention adds a bit rate allocation signal (BAS) receiving processing unit 13 controlled by the receiving unit 12 and the system matching unit 13 in the media multiplexing device having the above-described configuration, and is transmitted from the opposite terminal device. A new kind of bit rate allocation signal (BAS) code is received by automatically storing the bit rate allocation signal (BAS) code group and comparing the received bit rate allocation signal (BAS) codes with this bit rate allocation signal (BAS) code group. Configure to generate an interrupt only when an erroneous bit rate allocation signal (BAS) is received.
제2도 본 발명에 따른 비트율 할당 신호(BAS) 수신 처리부의 세부 구성도로서, 21은 비트율 할당 신호 코드 레지스터부, 22는 비트율 할당 신호 비교부, 23은 인터럽트 발생부를 각각 나타낸다. 비트율 할당 신호(BAS)코드 레지스터부(21)는 최초로 상대방 단말 장치로 부터 전달되는 최초의 비트율 할당 신호(BAS) 코드군을 저장하고, 이를 새로 들어오는 비트율 할당 신호(BAS)코드들과 비교하기 위하여 차례로 비트율할당 신호(BAS) 코드들을 비트율 할당 신호 비교부(23)로 출력한다.2 is a detailed configuration diagram of a bit rate allocation signal (BAS) receiving processing section according to the present invention, where 21 is a bit rate allocation signal code register section, 22 is a bit rate assignment signal comparison section, and 23 is an interrupt generating section, respectively. The bit rate allocation signal (BAS) code register section 21 stores the first bit rate allocation signal (BAS) code group transmitted from the counterpart terminal device for the first time, and compares it with new incoming bit rate allocation signal (BAS) codes. In turn, the bit rate allocation signal (BAS) codes are output to the bit rate allocation signal comparison section 23.
비트율 할당 코드 비교부(22)에서는 크게 두가지의 작업을 수행된다. 먼저, 비트율 할당 신호(BAS)코드가 수신되면 그 코드가 정상인가 아니면 오류를 가지고 있는가를 확인하여 오류가 있으면 비트율 할당 신호(BAS) 코드에 오류가 있음을 출력하고, 만약 오류가 없다면 비트율 할당 신호(BAS) 코드 레지스터부(21)에서 차례로 출력되는 비트율 할당 신호(BAS) 코드와 새로운 비트율 할당 신호(BAS) 코드를 비교하여 그 결과를 인터럽트 발생부(23)에 알려주게 된다.The bit rate allocation code comparison section 22 performs two tasks. First, when the BAS code is received, it is checked whether the code is normal or has an error. If there is an error, the BAS code is outputted. If there is no error, the BAS code is outputted. The bit rate allocation signal (BAS) codes sequentially output from the BAS) code register section 21 and the new bit rate allocation signal BAS codes are compared to inform the interrupt generator 23 of the result.
인터럽트 발생부(23)에서는 비트율 할당 신호(BAS) 코드 비교부(22)에서 전달되는 비트율 할당 신호(BAS) 코드 오류나 신규 비트율 할당 신호(BAS) 코드 수신 신호를 받아 주 제어 장치에 인터럽트를 발생시킨다. 즉, 인터럽트는 비트율 할당 신호(BAS) 코드에 오류가 발생하거나 비트율 할당 신호(BAS) 코드 레지스터부(21)에 저장된 비트율 할당 신호 ( BAS)코드군에 속하지 않은 새로운 비트율 할당 신호(BAS)코드가 발견될때에만 발생되므로, 주 제어 장치의 부담을 그만큼 줄여줄수 있다.The interrupt generator 23 receives a bit rate allocation signal BAS code error or a new bit rate allocation signal BAS code received signal from the bit rate allocation signal BAS code comparator 22 to generate an interrupt to the main control device. . That is, the interrupt may cause an error in the bit rate allocation signal (BAS) code or a new bit rate allocation signal (BAS) code that does not belong to the bit rate allocation signal (BAS) code group stored in the bit rate allocation signal (BAS) code register section 21. It is only generated when found, thus reducing the burden on the main control unit.
비트율 할당 신호(BAS) 코드군에 없는 새로운 비트율 할당 신호( BAS) 코드가 입력되면 비트율 할당 신호(BAS) 코드 레지스터부(21)는 새롭게 비트율 할당 신호(BAS) 코드군을 입력받아야 하며, 최초의 비트율 할당 신호(BAS) 코드군 입력과 같은 방법을 사용하면 된다.When a new bit rate allocation signal (BAS) code not included in the bit rate allocation signal (BAS) code group is input, the bit rate allocation signal (BAS) code register 21 must newly receive a bit rate allocation signal (BAS) code group. The same method as the bit rate allocation signal (BAS) code group input can be used.
제3도 본 발명에 따른 비트율 할당 신호(BAS) 코드 레지스터부의 세부 구성도로서, 31은 비트율 할당 신호 코드 레지스터 제어기, 32는 레지스터를 각각 나타낸다. 비트율 할당 신호(BAS) 코드 레지스터부(21)는 n개 ( n은 자연수)의 8비트 레지스너(32)와 비트율 할당 신호( BAS) 코드 레지스터 제어기(31)로 구성된다. 새로운 비트율 할당 신호(BAS) 코드들은 매 20ms 마다 하나씩 도착하므로, 전체 비트율 할당 신호( BAS) 코드군이 m개라면 20ms 마다 m 번의 비교가 이루어지며, 비트율 할당 신호(BAS) 코드가 새로 도착할때마다 m개의 비트율 할당 신호(BAS) 코드들을 차례로 출력해준다.3 is a detailed configuration diagram of a bit rate allocation signal (BAS) code register section according to the present invention, where 31 is a bit rate allocation signal code register controller and 32 is a register. The bit rate allocation signal (BAS) code register section 21 is composed of n 8 bit registers 32 (n is a natural number) and a bit rate allocation signal (BAS) code register controller 31. Since new BAS codes arrive one every 20ms, if there are m total BAS code groups, m comparisons are made every 20ms, and each time a new BAS code arrives. Outputs m bit rate allocation signal (BAS) codes in sequence.
비트율 할당 신호(BAS)코드군의 저장을 위하여 비트율 할당 신호 (BAS)코드 레지스터(32)는 읽기 포인터와 쓰기 포인터에 의하여 제어된다. 즉, 초기 비트율 할당 신호(BAS) 코드군은 차례로 비트율 할당 신호( BAS) 코드 레지스터(32)에 저장되며, 이때, 쓰기 포인터는 비트율 할당 신호(BAS) 코드의 개수만큼 증가한다. 상대편에서 새로운 비트율 할당 신호(BAS) 코드가 입력되면, 읽기 포인터는 0에서 쓰기 포인터 수만큼까지 증가하며, 비트율 할당 신호(BAS) 코드 비교부(22)로 비트율 할당 신호(BAS) 코드군들을 하나씩 보내준다.For storage of the bit rate allocation signal (BAS) code group, the bit rate allocation signal (BAS) code register 32 is controlled by a read pointer and a write pointer. That is, the initial bit rate allocation signal (BAS) code group is sequentially stored in the bit rate allocation signal (BAS) code register 32, where the write pointer is increased by the number of bit rate allocation signal (BAS) codes. When a new bit rate allocation signal (BAS) code is input from the other side, the read pointer increases from 0 to the number of write pointers, and bit rate allocation signal (BAS) code groups are input one by one to the bit rate allocation signal (BAS) code comparison section 22. Send it.
일단 비트율 할당 신호(BAS) 코드군이 비트율 할당 신호(BAS) 코드 레지스터(32)에 입력되면 새로운 비트율 할당 신호(BAS)코드가 수신되기 전까지는 쓰기 포인터는 변환되지 않으며, 읽기 포인터는 매 20ms마다 0부터 쓰기 포인터까지를 한 번 이동한다. 상기와 같은 본 발명은 미디어 다중화 장치를 사용하는 종합정보통신망(ISDN) 단말 장치에서 주제어 장치의 부담을 상당히 줄여 줄 수 있어, 여러 가지 다양한 어플리케이션을 제공할 수 있으며, 영상 회의/ 전화, 주문형 서비스( Video on Demand) 등을 제공하기 위한 종합정보통신망(ISDN) 단말 장치에서 유용하게 사용될수 있는 효과가 있다.Once the bit rate allocation signal (BAS) code group is input to the bit rate allocation signal (BAS) code register 32, the write pointer is not converted until a new bit rate allocation signal (BAS) code is received, and the read pointer is every 20 ms. Moves from 0 to the write pointer once. The present invention as described above can significantly reduce the burden of the main control device in the ISDN terminal device using a media multiplexing device, can provide a variety of applications, video conferencing / telephone, on-demand services ( There is an effect that can be usefully used in the ISDN terminal device for providing a Video on Demand (etc.).
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950053979A KR0168912B1 (en) | 1995-12-22 | 1995-12-22 | Media multiplexer suppressing interrupt by using bit rate allocation signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950053979A KR0168912B1 (en) | 1995-12-22 | 1995-12-22 | Media multiplexer suppressing interrupt by using bit rate allocation signal |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970056112A KR970056112A (en) | 1997-07-31 |
KR0168912B1 true KR0168912B1 (en) | 1999-02-01 |
Family
ID=19442817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950053979A KR0168912B1 (en) | 1995-12-22 | 1995-12-22 | Media multiplexer suppressing interrupt by using bit rate allocation signal |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0168912B1 (en) |
-
1995
- 1995-12-22 KR KR1019950053979A patent/KR0168912B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970056112A (en) | 1997-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940000395B1 (en) | Multiplexed digital packet telephones system | |
US5557614A (en) | Method and apparatus for framing data in a digital transmission line | |
US5392282A (en) | Circuit arrangement in a mobile phone for a digital mobile telephone system | |
US4607363A (en) | Buffer device for a voice transmission network | |
GB2299000A (en) | A communications system | |
US6323789B1 (en) | Method and apparatus for combining a plurality of 8B/10B encoded data streams | |
US5751718A (en) | Simultaneous transfer of voice and data information using multi-rate vocoder and byte control protocol | |
US4718062A (en) | Telecommunication system for alternatingly transmitting circuit-switched and packet-switched information | |
KR0165063B1 (en) | Statistical multiplexing apparatus in tdm bus | |
KR0168912B1 (en) | Media multiplexer suppressing interrupt by using bit rate allocation signal | |
EP0844754B1 (en) | Data multiplexing and demultiplexing apparatus | |
US5890112A (en) | Memory reduction for error concealment in subband audio coders by using latest complete frame bit allocation pattern or subframe decoding result | |
KR0150035B1 (en) | Media multiplexing apparatus of isdn terminal | |
US5363378A (en) | Channel data transmission system | |
US6738347B1 (en) | Rate control communication apparatus and method | |
KR100317251B1 (en) | Apparatus for multiplexing line | |
EP0204296A2 (en) | Broadband-signal broadcasting system | |
JPH01300738A (en) | Voice packet multiplexing system | |
KR0163717B1 (en) | Audio coder/decoder | |
KR100236831B1 (en) | Videophone service apparatus using low velocity transmission rate and controlling method therefor | |
KR100242304B1 (en) | Data transmitting method and apparatus for isdn system | |
KR0130482B1 (en) | Apparatus for multiplexing the bit stream of video signals and audio signals | |
KR930003202B1 (en) | Transmitting apparatus of digital picture image signal | |
KR100210906B1 (en) | Data interface apparatus for isdn | |
EP1049024B1 (en) | Signal processing system and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20101006 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |