KR0166889B1 - Signal detector of partial response class-iv - Google Patents
Signal detector of partial response class-iv Download PDFInfo
- Publication number
- KR0166889B1 KR0166889B1 KR1019950069296A KR19950069296A KR0166889B1 KR 0166889 B1 KR0166889 B1 KR 0166889B1 KR 1019950069296 A KR1019950069296 A KR 1019950069296A KR 19950069296 A KR19950069296 A KR 19950069296A KR 0166889 B1 KR0166889 B1 KR 0166889B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- signal
- comparator
- output
- level
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/497—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by correlative coding, e.g. partial response coding or echo modulation coding transmitters and receivers for partial response systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03178—Arrangements involving sequence estimation techniques
- H04L25/03184—Details concerning the metric
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
- H04L2025/03356—Baseband transmission
- H04L2025/03369—Partial response
Abstract
본 발명은 파셜 리스펀스 클래스-4(partial response class-Ⅳ)신호검출장치에 관한 것으로써, 특히 상기 파셜 리스펀스 클래스-4 시스템을 이용한 테이타의 전송 및 재생장치에서 상기 리던던시(Redundancy)성질을 이용하여 보다 신뢰성 있는 사용자 데이터를 검출할 수 있도록 한 파셜 리스펀스 클래스-4(partial response class-Ⅳ)신호 검출장치인 것이다.The present invention relates to a partial response class-4 signal detection apparatus, and more particularly, by using the redundancy property in a data transmission and reproducing apparatus using the partial response class-4 system. It is a partial response class-4 signal detection device capable of detecting reliable user data.
종래 기술에 따른 파셜 리스펀스 클래스-4 신호검출장치는 파셜 리스펀스 클래스-4 시스템의 시그널링(signaling)의 리던던서(redundancy)성질을 이용하지 못하여 사용자 데이터를 검출하는데 있어 신뢰성이 떨어지고 전송테이타의 에러(error)발생시 에러정정능력을 가지지 못하는 문제점이 있다.The partial response class-4 signal detector according to the prior art does not use the redundancy property of the signaling of the partial response class-4 system, so that it is less reliable in detecting user data and an error in the transmission data. There is a problem that does not have error correction ability when occurs.
따라서, 본 발명에 따른 파셜 리스펀스 클래스-4 신호검출장치는 상기한 종래 기술에 따른 제반 문제점을 해결하기 위하여 안출된 것으로 전송되는 사용자 데이터값에 대해 임의의 부호로 사전 코딩하는 프리코더와, 상기 프리코더에서 부호화된 데이터신호를 정하여진 데이터신호로 변환하는 데이터변환기와, 상기 데이터변환기에서 변환되어 출력신호를 전송하는 채널과, 상기 채널을 통한 데이터신호의 에러전파현상을 방지하고, 주파수 응답을 개선하는 이퀄라이저와, 상기 이퀄라이저를 통과한 데이터신호를 인가받아 일정 레벨의 기준값을 정하여 보다 정확성있는 데이터 신호를 검출하는 리퍼런스비교기와, 상기 리퍼런스 비교기에서 검출된 신호를 일정시간 지연시켜 출력하는 제 1 및 제2딜레이소자와 ; 상기 비교기에서 출력되는 데이터와 상기 제2딜레이소자에서 출력되는 데이터를 비교하여 레벨 플래그를 발생하는 레벨플래그발생기와 ; 상기 레벨플래그발생기의 출력신호와, 상기 비교기의 출력신호를 인가받아 정확한 사용자 데이터를 얻도록 한 논리회로부로 구성되어 종래 기술에 따른 파셜 리스펀스 클래스-4 신호검출장치에서 간과해왔던 시그널링의 리던던시 성질을 이용하여 에러정정능력을 도입함으로써, 최종적으로 판정된 사용자 데이터의 신뢰도를 향상시켜 보다 정확한 데이터를 얻을 수 있는 효과가 있다.Accordingly, the partial response class-4 signal detection apparatus according to the present invention comprises a precoder for precoding an arbitrary code to a user data value transmitted as one designed to solve the above-mentioned problems according to the prior art, and the precoder; A data converter for converting a data signal encoded by a coder into a predetermined data signal, a channel for converting the data signal and transmitting an output signal, and preventing error propagation of the data signal through the channel and improving a frequency response A reference comparator for receiving a data signal passing through the equalizer, a reference comparator for determining a reference level at a predetermined level, and detecting a more accurate data signal, and first and second delays for outputting a signal detected by the reference comparator for a predetermined time period. 2 delay elements; A level flag generator for generating a level flag by comparing the data output from the comparator with the data output from the second delay element; It consists of an output signal of the level flag generator and a logic circuit part which is applied to the output signal of the comparator so as to obtain accurate user data. By introducing the error correction capability, the reliability of the finally determined user data can be improved to obtain more accurate data.
Description
제1도는 종래 기술에 따른 파셜 리스펀스 클래스-4 신호검출장치의 블록구성도.1 is a block diagram of a partial response class-4 signal detection apparatus according to the prior art.
제2도는 종래 기술에 따른 파셜 리스펀스 클래스-4 신호검출장치의 데이터 검출방식을 나타낸 도면.2 is a diagram illustrating a data detection method of a partial response class-4 signal detector according to the prior art.
제3도는 종래 기술에 따른 파셜 리스펀스 클래스-4 신호검출장치의 이퀄라이저의 이상적인 출력데이터를 나타낸 도면.3 shows ideal output data of an equalizer of a partial response class-4 signal detector according to the prior art.
제4도는 본 발명 제1실시예에 따른 파셜 리스펀스 클래스-4 신호검출장치의 구성블록도.4 is a block diagram of a partial response class-4 signal detection apparatus according to the first embodiment of the present invention.
제5도는 본 발명의 제1실시예에 따른 파셜 리스펀스 클래스-4 신호검출장치의 리퍼런스 비교기의 데이터 검출방식을 나타낸 도면.5 is a diagram illustrating a data detection method of a reference comparator of a partial response class-4 signal detection device according to a first embodiment of the present invention.
제6도는 본 발명의 제2실시예에 따른 파셜 리스펀스 클래스-4 신호검출장치의 블록구성도.6 is a block diagram of a partial response class-4 signal detection apparatus according to a second embodiment of the present invention.
제7도는 본 발명의 제3실시예에 따른 파셜 리스펀스 클래스-4 신호검출장치의 블록구성도.7 is a block diagram of a partial response class-4 signal detection apparatus according to a third embodiment of the present invention.
제8도는 본 발명의 제4실시예에 따른 파셜 리스펀스 클래스-4 신호검출장치의 블록구성도.8 is a block diagram of a partial response class-4 signal detection apparatus according to a fourth embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 프리코더(precoder) 20 : 데이터변환기10: precoder 20: data converter
30 : 채널 40 : 이퀄라이저(equalizer)30 channel 40 equalizer
50 : 비교검출기 60 : 리퍼런스 비교기50: comparison detector 60: reference comparator
11, 12, 41, 42, 70, 71 : 딜레이소자 80 : 가변레벨 비교기11, 12, 41, 42, 70, 71: delay element 80: variable level comparator
90 : 비교기 100, 110 : 논리회로부90: comparator 100, 110: logic circuit
120 : 레벨 플래그 발생기 130 : 레벨조절 가능비교기120: level flag generator 130: level adjustable comparator
본 발명은 파셜 리스펀스 클레스-4(partial response class-Ⅳ) 신호검출장치에 관한 것으로서, 특히 상기 파셜 리스펀스 클레스 시스템을 이용한 데이터의 전송 및 재생장치에서 리던던시(Redundancy)성질을 이용하여 보다 신뢰성있는 사용자 데이터를 검출할 수 있도록 한 파셜 리스펀스 클레스-4(partial response class-Ⅳ) 신호검출장치에 관한 것이다.The present invention relates to a partial response class (IV) signal detection device, and more particularly, to provide more reliable user data using redundancy characteristics in a data transmission and reproducing device using the partial response class-IV signal. The present invention relates to a partial response class-4 signal detection apparatus capable of detecting a signal.
일반적으로 종래 기술에 따른 파셜 리스펀스 클레스-4(partial response class-Ⅳ)의 신호검출장치는 제1도에 도시된 바와같이, 전송되는 사용자 데이터값에 대해 미리 임의의 부호로 사전 코딩하는 프리코더(10)와, 상기 프리코더(10)에서 출력되는 논리신호를 임의의 전압값으로 데이터 변환하는 데이터변환기(20)와, 상기 데이터 변환기(20)에서 변환된 데이터값을 전송하는 채널(30)과, 상기채널(30)을 통한 데이터의 에러전파현상을 방지하고 주파수 응답을 개선하기 위한 이퀄라이저(40)와, 상기 이퀄라이저(40)에서 주파수 응답이 개선된 데이터를 비교하여 사용자 데이터를 검출하는 비교검출기(50)로 구성한다.In general, the signal detection device of the partial response class-4 according to the prior art is a precoder that pre-codes a predetermined code with respect to the transmitted user data value in advance, as shown in FIG. 10), a data converter 20 for data-converting the logic signal output from the precoder 10 to an arbitrary voltage value, a channel 30 for transmitting the data value converted by the data converter 20, A comparator for detecting user data by comparing an equalizer 40 for preventing error propagation of data through the channel 30 and improving a frequency response, and data having an improved frequency response in the equalizer 40. It consists of 50.
상기와 같이 구성된 종래 기술에 따른 파셜 리스펀스 클레스-4의 신호검출장치의 동작 원리를 첨부된 도면 및 표-1에 의거 상세히 설명하면 다음과 같다.The operation principle of the signal detection device of the partial response class-4 according to the related art configured as described above will be described in detail with reference to the accompanying drawings and Table-1.
표-1은 종래 기술에 따른 파셜 리스펀스 클래스-4 시스템의 데이터 흐름의 실시예로서,Table 1 shows an example of a data flow of a partial response class-4 system according to the prior art.
먼저 사용자 데이터값 b가 상기 프리코더(10)에 입력되면 상기 프리코더(10)에서는 (b+) 이라는 모델링으로 코딩(coding)한다.First, when a user data value b is input to the precoder 10, the precoder 10 codes the data by modeling (b +).
즉, 현재 입력되는 사용자 데이터값 b와 상기 프리코더(10)에서 출력되는 데이터 값을 딜레이소자(11, 12)를 통해 두번 딜레이(Delay)시킨 데이터와 익스클러시브오어(exclusive or)시켜 ak값으로 부호화 하여 출력한다. 상기 프리코더(10)에서 출력된 데이터값 ak는 데이터변환기(20)에 인가되는 0과 1의 이진신호를 -1과 1의 전압값으로 데이터 변환되어 xk의 출력값을 얻게되고, 상기 데이터 변환된 xk값은 채널(30)로 입력되어()이라는 모델링으로 데이터값을 변환하여 이퀄라이저(40)에 입력되는 것이다.That is, the user data value b currently input and the data value output from the precoder 10 are exclusively delayed by the delayed elements 11 and 12 and the ak value. Encode and output to. The data value ak output from the precoder 10 converts binary signals of 0 and 1 applied to the data converter 20 into voltage values of -1 and 1 to obtain an output value of xk. The xk value is input to the channel 30 and is converted into a data value by modeling () and input to the equalizer 40.
상기 이퀄라이저(40)에 인가된 신호는 주파수 응답의 개선 및 노이즈(Noise)로 인한 이후에 입력되는 신호에 영향을 미치는 에러전파현상을 방지하여 상기 채널(30)에서 출력된 신호와 균등하게 yk값으로 출력되어 비교검출기(50)로 인가되는 것이다.The signal applied to the equalizer 40 prevents error propagation affecting a signal input later due to an improvement in frequency response and noise, thereby equalizing the value of yk to the signal output from the channel 30. The output is applied to the comparison detector 50.
상기 이퀄라이저(40)를 통한 데이터신호 yk의 데이터열은 제3도에 나타낸 바와 같이 짝수데이터열과 홀수데이터열로 각각 분리하여 우수데이터열과 기수데이터열로 만들어보면 파셜 리스펀스 클래스-4 시스템 시그널링의 리던던시(redundancy)성질을 알 수 있다.As shown in FIG. 3, the data sequence of the data signal yk through the equalizer 40 is divided into an even data sequence and an odd data sequence, respectively, and the superior data sequence and the odd data sequence are used as the redundancy of the partial response class-4 system signaling. redundancy).
즉, 짝수열과 홀수열 각각에서 0이 아닌 모든 심벌은 바로 전의 0이 아닌 심벌과는 서로 다른 극성을 가지게 된다.That is, all nonzero symbols in the even and odd columns have different polarities than the immediately preceding nonzero symbols.
다시말해 어떤 순간의 심벌이 +2 또는 -2의 값을 가진다면 그 다음 클럭순간에서의 심벌값은 0이나 -2 또는 0이나 +2의 값을 가지지 + 또는 -2의 값을 가지지 않는 성질을 가지고 있는 것이다.In other words, if a symbol at a moment has a value of +2 or -2, then the symbol value at the next clock moment has the property of 0 or -2 or 0 or +2 but not + or -2. I have it.
상기 비교검출기(50)로 인가된 데이터값 yk는 도면 제2도에서와 같이 쓰리 레벨 디텍션(three level detection)방식으로 비교검출하여 사용자 데이터 b로 전송하는 것이다.The data value yk applied to the comparison detector 50 compares and detects the data value yk by using a three level detection method as shown in FIG.
즉, 상기 쓰리 레벨 디텍션(Three Level Detection)방식에서는 상기 이퀄라이저(40)를 통과한 데이터신호로 +1과 -1의 2개의 문턱값을 기준으로 인가되는 신호가 +1이상일때는 1이라는 2진 논리신호를 판정하고, 또한 -1 이하일 경우에도 2진논리값 1로 판정하며, 위의 +1과 -1의 사이의 데이터신호는 0으로 판정하여 사용자 데이터를 검출하여 전송하는 것이다.That is, in the three level detection method, a binary logic of 1 is applied when a signal applied based on two threshold values of +1 and -1 as a data signal passing through the equalizer 40 is +1 or more. The signal is determined, and even if it is -1 or less, it is determined as binary logic value 1, and the data signal between +1 and -1 above is determined to be 0 to detect and transmit user data.
이때 상기한 바와같이 파셜 리스펀스 클래스-4 시스템에서 이용되는 쓰리 레벨 디텍션 검출방식의 종래 기술에서는 상기 파셜 리스펀스 클래스-4 시스템의 시그널링(signaling)의 리던던시(redundancy)성질을 이용하지 못하여 사용자 데이터를 검출하는데 있어 신뢰성이 떨어지고 전송데이터의 에러(error)발생시 에러정정능력을 가지지 못하는 문제점이 있다.At this time, in the prior art of the three-level detection detection method used in the partial response class-4 system, as described above, the redundancy property of the signaling of the partial response class-4 system cannot be used to detect user data. There is a problem that the reliability is inferior and does not have error correction capability when an error of the transmission data occurs.
따라서 본 발명은 상기한 종래기술에 따른 제반 문제점을 해결하기 위해 안출한 것으로, 본 발명의 목적은 종래의 쓰리 레벨 디텍션 검출방식에서 간과하고 있는 파셜 리스펀스 클래스-4(partial response class-Ⅳ)시그널링의 리던던시 성질을 이용해서 전송 및 재생되는 데이터신호를 보다 신뢰성 있고, 더불어 상기 전송 및 재생되는 데이터신호의 에러발생시 에러정정능력을 가진 파셜 리스펀스 클래스-4 신호검출장치를 제공함에 있다.Accordingly, the present invention has been made to solve the above-mentioned problems according to the prior art, and the object of the present invention is that of partial response class-4 (partial response class-IV) signaling which is overlooked in the conventional three-level detection detection method. The present invention provides a partial response class-4 signal detection apparatus that more reliably transmits and reproduces data signals by using redundancy, and has error correction capability when an error occurs in the transmitted and reproduced data signals.
상기한 목적들을 달성하기 위한 본 발명에 따른 파셜 리스펀스 클래스-4 신호검출장치는, 전송되는 사용자 데이터값에 대해 임의의 부호로 사전 코딩하는 프리코더와, 상기 프리코더에서 부호화된 데이터신호를 정하여진 데이터신호로 변환하는 데이터 변환기와, 상기 데이터변환기에서 변환된 데이터값을 전송하는 채널과, 상기 채널을 통한 데이터신호의 에러전파현상을 방지하고 주파수 응답을 개선하기 위한 이퀄라이저와, 상기 이퀄라이저를 통한 데이터신호를 인가받아 일정 레벨의 기준값을 정하여 보다 정확성있는 데이터신호를 검출하는 리퍼런스 비교기와, 상기 리퍼런스 비교기에서 검출된 신호를 일정시간 딜레이시키는 제1 및 제2딜레이소자와 상기 제1 및 제2딜레이소자를 통해 딜레이된 신호와 상기 이퀄라이저를 통한 데이터신호를 비교하여 사용자 데이터를 검출하는 가변 레벨 비교기로 구성됨을 특징으로 한다.A partial response class-4 signal detection apparatus according to the present invention for achieving the above objects comprises a precoder for precoding an arbitrary code with respect to a transmitted user data value, and a data signal encoded in the precoder. A data converter for converting the data signal, a channel for transmitting the data value converted by the data converter, an equalizer for preventing error propagation of the data signal through the channel and improving a frequency response, and data through the equalizer. A reference comparator for receiving a signal and setting a reference value of a predetermined level to detect a more accurate data signal, first and second delay elements for delaying a signal detected by the reference comparator for a predetermined time, and the first and second delay elements Compare the delayed signal with the data signal through the equalizer In other words, a variable level comparator for detecting user data is provided.
또한 본 발명에 따른 파셜 리스펀스 클래스-4 신호검출장치는, 전송되는 사용자 데이터값에 대해 임의의 부호로 사전 코딩하는 프리코더와, 상기 프리코더에서 부호화된 데이터신호를 정하여진 데이터신호로 변환하는 데이터변환기와, 상기 데이터변환기에서 변환되어 출력신호를 전송하는 채널과, 상기 채널을 통한 데이터신호의 에러전파현상을 방지하고, 주파수 응답을 개선하는 이퀄라이저와, 상기 이퀄라이저를 통과한 데이터신호를 인가받아 일정 레벨의 기준값을 정하여 보다 정확성있는 데이터 신호를 검출하는 리퍼런스 비교기와, 상기 리퍼런스 비교기에서 검출된 신호를 일정시간 지연시켜 출력하는 제1 및 제2딜레이소자와, 상기 제2딜레이소자를 통해 딜레이된 신호와, 상기 이퀄라이저를 통한 신호를 인가받아 정확한 사용자 데이터로 얻도록 하는 논리회로부로 구성됨을 특징으로 한다.In addition, the partial response class-4 signal detection apparatus according to the present invention includes a precoder for precoding an arbitrary code with respect to a transmitted user data value, and data for converting the data signal encoded by the precoder into a predetermined data signal. A converter, a channel converted by the data converter to transmit an output signal, an equalizer for preventing error propagation of the data signal through the channel, improving a frequency response, and a data signal passing through the equalizer A reference comparator for determining a reference value of a level to detect a more accurate data signal, first and second delay elements for delaying and outputting a signal detected by the reference comparator for a predetermined time, and a signal delayed through the second delay element And receiving the signal through the equalizer to correct user data. It characterized by consisting of a logic circuit to which.
또한, 본 발명에 따른 파셜 리스펀스 클래스-4 신호검출장치는, 전송되는 사용자 데이터값에 대해 임의의 부호로 사전 코딩하는 프리코더와, 상기 프리코더에서 부호화된 데이터신호를 정하여진 데이터신호로 변환하는 데이터변환기와, 상기 데이터변환기에서 변환되어 출력신호를 전송하는 채널과, 상기 채널을 통한 데이터신호의 에러전파현상을 방지하고, 주파수 응답을 개선하는 이퀄라이저와, 상기 이퀄라이저를 통과한 데이터신호를 인가받아 일정 레벨의 기준값을 정하여 보다 정확성있는 데이터 신호를 검출하는 리퍼런스비교기와, 상기 리퍼런스 비교기에서 검출된 신호를 일정시간 지연시켜 출력하는 제1 및 제2딜레이소자와 ; 상기 비교기에서 출력되는 데이터와 상기 제2딜레이소자에서 출력되는 데이터를 비교하여 레벨 플래그를 발생하는 레벨플래그발생기와 ; 상기 레벨플래그 발생기의 출력신호와, 상기 비교기의 출력신호를 인가받아 정확한 사용자 데이터를 얻도록 한 논리회로부로 구성됨을 특징으로 한다.In addition, the partial response class-4 signal detection apparatus according to the present invention comprises a precoder for precoding an arbitrary code with respect to a transmitted user data value, and converting the data signal encoded by the precoder into a predetermined data signal. A data converter, a channel converted by the data converter to transmit an output signal, an equalizer for preventing error propagation of the data signal through the channel, improving a frequency response, and a data signal passed through the equalizer A reference comparator for detecting a more accurate data signal by setting a reference value at a predetermined level, and first and second delay elements for delaying and outputting the signal detected by the reference comparator for a predetermined time; A level flag generator for generating a level flag by comparing the data output from the comparator with the data output from the second delay element; And a logic circuit unit configured to obtain accurate user data by receiving the output signal of the level flag generator and the output signal of the comparator.
또한, 본 발명에 따른 파셜 리스펀스 클래스-4 신호검출장치는, 전송되는 사용자 데이터값에 대해 임의의 부호로 사전 코딩하는 프리코더와, 상기 프리코더에서 부호화된 데이터신호를 정하여진 데이터신호로 변환하는 데이터변환기와, 상기 데이터변환기에서 변환되어 출력신호를 전송하는 채널과, 상기 채널을 통한 데이터신호의 에러전파현상을 방지하고, 주파수 응답을 개선하는 이퀄라이저와, 상기 이퀄라이저를 통과한 데이터신호를 인가받아 일정 레벨의 기준값을 정하여 보다 정확성있는 데이터 신호를 검출하는 리퍼런스비교기와 상기 리퍼런스 비교기에서 검출된 신호를 일정시간 지연시켜 출력하는 제1 및 제2딜레이소자와 ; 상기 제2딜레이소자를 통해 딜레이된 신호와, 상기 이퀄라이저를 통한 출력신호를 비교하여 레벨플래그를 발생하는 레벨플래그발생기와 ; 상기 레벨플래그발생기의 출력데이터와 상기 이퀄라이저의 출력데이터를 인가받아 슬라이싱(slicing)레벨로 세팅하여 정확한 사용자 데이터를 출력하는 레벨조절가능 비교기로 구성됨을 특징으로 한다.In addition, the partial response class-4 signal detection apparatus according to the present invention comprises a precoder for precoding an arbitrary code with respect to a transmitted user data value, and converting the data signal encoded by the precoder into a predetermined data signal. A data converter, a channel converted by the data converter to transmit an output signal, an equalizer for preventing error propagation of the data signal through the channel, improving a frequency response, and a data signal passed through the equalizer A reference comparator for determining a reference value of a predetermined level to detect a more accurate data signal, and first and second delay elements for delaying and outputting a signal detected by the reference comparator for a predetermined time; A level flag generator for generating a level flag by comparing a signal delayed through the second delay element with an output signal through the equalizer; And a level-adjustable comparator configured to output the correct user data by setting the slicing level by receiving the output data of the level flag generator and the output data of the equalizer.
이하, 본 발명에 따른 파셜 리스펀스 클래스-4 신호검출장치의 구성 및 동작원리를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, the configuration and operation principle of the partial response class-4 signal detection apparatus according to the present invention will be described in detail with reference to the accompanying drawings.
제4도는 본 발명 제1실시예에 따른 파셜 리스펀스 클래스-4 신호검출장치의 블럭구성도이고, 제5도는 본 발명에 따른 제4도에서의 리퍼런스 비교기의 데이터 검출방식이며, 제6도는 본 발명의 제2실시예에 따른 파셜 리스펀스 클래스-4 신호검출장치의 블럭 구성도이며, 제7도는 본 발명의 제3실시예에 따른 파셜 리스펀스 클래스-4 신호검출장치의 블록구성도이며, 제8도는 본 발명의 제4실시예에 따른 파셜 리스펀스 클래스-4 신호검출장치의 구성 블록도이다. 먼저 본 발명의 제1실시예에 따른 파셜 리스펀스 클래스-4 신호검출장치는 제4도에 도시된 바와같이 프리코더(10)는 전송되는 사용자 데이터값에 대해 임의의 부호로 사전 코딩하고, 상기 프리코더(10)에서 부호화된 데이터신호를 데이터 변환기(20)에서 정하여진 데이터신호로 변환한다.4 is a block diagram of a partial response class-4 signal detection apparatus according to a first embodiment of the present invention, and FIG. 5 is a data detection method of a reference comparator in FIG. 4 according to the present invention, and FIG. 7 is a block diagram of a partial response class-4 signal detecting apparatus according to the second embodiment of the present invention. FIG. 7 is a block diagram of a partial response class-4 signal detecting apparatus according to the third embodiment of the present invention. A block diagram of a partial response class-4 signal detection apparatus according to a fourth embodiment of the present invention. First, in the partial response class-4 signal detection apparatus according to the first embodiment of the present invention, as shown in FIG. 4, the precoder 10 pre-codes a random code with respect to the transmitted user data value, and The data signal encoded by the coder 10 is converted into a data signal determined by the data converter 20.
그리고 상기 데이터변환기(20)에서 변환된 데이터값을 채널(30)에서 모델링화하여 전송하고, 이퀄라이저(40)는 상기 채널(30)을 통한 데이터신호의 에러전파현상을 방지하고 주파수 응답을 개선하며, 리퍼런스비교기(60)는 상기 이퀄라이저(40)를 통한 데이터신호를 인가받아 일정 레벨의 기준값을 정하여 보다 정확성 있는 데이터 신호를 검출한다.The data value converted by the data converter 20 is modeled and transmitted in the channel 30, and the equalizer 40 prevents error propagation of the data signal through the channel 30 and improves the frequency response. The reference comparator 60 receives the data signal through the equalizer 40 and sets a reference value of a predetermined level to detect a more accurate data signal.
한편 제1, 2 딜레이소자(70, 71)는 상기 리퍼런스 비교기(60)에서 검출된 신호를 일정시간 딜레이시키고, 상기 제1및 제2딜레이소자(70, 71)를 통해 딜레이된 신호와 상기 이퀄라이저(40)를 통한 데이터신호를 가변레벨비교기(80)에서 비교하여 사용자 데이터를 검출하도록 구성된다.Meanwhile, the first and second delay elements 70 and 71 delay the signal detected by the reference comparator 60 for a predetermined time, and the signal and the equalizer delayed through the first and second delay elements 70 and 71. The data signal through 40 is compared in the variable level comparator 80 to detect user data.
이때 상기 표-2는 본 발명의 제1실시예에 따른 파셜 리스펀스 클래스 신호검출장치에서 각장치의 출력데이터값을 나타낸 것이다.Table 2 shows output data values of the devices in the partial response class signal detection device according to the first embodiment of the present invention.
먼저 사용자 데이터신호 b가 상기 프리코더(10)에 입력되면 상기 프리코더(10)에서는 (b)이라는 부호로 코딩한다.First, when a user data signal b is input to the precoder 10, the precoder 10 codes the code as (b).
즉, 현재 입력되는 사용자 데이터값 b와 상기 프리코더(10)에서 출력되는 데이터 값을 두번 딜레이(Delay)시킨 데이터값과 익스클러시브 어어시켜 상기 표-2에서와 같이 ak값으로 부호와하여 출력된다.That is, the user data value b currently input and the data value output from the precoder 10 are delayed twice with the exclusive value and output as ak value as shown in Table 2 above. do.
상기 프리코더(10)에서 출력된 데이터값 ak는 데이터 변환기(20)에 인가되어 0과 1의 이진신호를 0일때 -1로 1일때 1로 데이터 변환하여 xk값을 얻게 된다.The data value ak output from the precoder 10 is applied to the data converter 20 to convert a binary signal of 0 and 1 into -1 when 0 and 1 when 1 to obtain an xk value.
상기 데이터 변환된 xk값은 채널(30)로 입력되어 ()이라는 모델링으로 데이터신호를 표2의 yk값으로 출력하여 가변 레벨비교가(80)로 입력되며, 또한 상기 yk값은 상기 리퍼런스 비교기(60)에 입력되게 되는데 상기 리퍼런스 비교기(60)에서는 제5도에 도시된 바와 같이 만약 yk 1 + ref이면 yk = +2로 출력하고, yk -1-ref이면 yk=-2로 출력하며, yk값이 2외의 범위에 있으면 yk = 0으로 출력하는 것이다.The data-converted xk value is input to the channel 30, and the data signal is output as an yk value shown in Table 2 by the model (). The variable level comparison value 80 is inputted to the reference comparator (yk). The reference comparator 60 outputs yk = +2 if yk 1 + ref, and yk = -2 if yk-1-ref, as shown in FIG. If the value is in the range other than 2, yk = 0 is output.
즉, yk 1 + ref일때 yk = +2로 출력한다는 것은 종래 기술의 쓰리 레벨 디텍션 검출방식의 yk 1일때 yk = +2로 하는 것보다 더욱 더 엄격한 판정조건을 부과하는 것이다.That is, outputting yk = +2 when yk 1 + ref imposes a more severe judgment condition than yk = +2 when yk 1 of the three-level detection detection method of the prior art.
따라서 +2이라는 yk값을 좀 더 많은 신뢰성을 가질 수 있으며 파셜 리스펀스 클래스-4 시스템의 리던던시 성질을 이용함에 있어 보다 정확성을 기할 수 있게 되는 것이다.Therefore, the yk value of +2 can be more reliable and more accurate in using the redundancy property of the partial response class-4 system.
한편, 상기와 같이 리퍼런스 비교기(60)에서 검출한 yk값은 비트주기만큼의 제1 및 제2딜레이소자(70, 71)를 거침으로 해서 표2의 yk-의 데이터값이 출력되는 것이다.On the other hand, as described above, the yk value detected by the reference comparator 60 outputs the data value of yk- in Table 2 by passing through the first and second delay elements 70 and 71 by the bit period.
상기 제1및 제2디레이소자(70, 71)에서 출력되는 yk-값은 가변레벨비교기(80)로 입력되는데 상기 가변레벨 비교기(80)의 입장에서 보면 짝수데이터열과 홀수데이터열로 서로 분리된 효과를 얻게된다.The yk-values output from the first and second delay elements 70 and 71 are input to the variable level comparator 80. From the standpoint of the variable level comparator 80, the even and odd data streams are separated from each other. Gained the effect.
그리고 상기 가변레벨비교기(80)에서는 바로 이전 클럭순간에서의 데이터값 즉, yk-값이 만약 +2이면 상기 가변레벨비교기(80)에서의 문턱값은 -1하나만 존재하여,In the variable level comparator 80, if the data value, i.e., yk-value, is equal to +2 at the previous clock moment, there is only one threshold value at the variable level comparator 80.
만약 yk-2가 -2인 경우는 문턱값이 +1만 존재하여,If yk- 2 is -2, there is only +1 threshold,
yk+1이면, 이진수 1로,If yk + 1, binary 1,
yk+1이면, 이진수 0으로, 사용자 데이터를 결정하게 되며, yk-2=0인 경우는 종래의 쓰리 레벨 디텍션검출방식과 마찬가지로 0로 사용자 데이터는 결정되는 것이다.If yk + 1, the user data is determined by binary 0, and when yk- 2 = 0, the user data is determined as 0 as in the conventional three-level detection detection method.
제6도는 본 발명의 제2실시예에 따른 파셜 리스펀스 클래스-4 신호검출장치의 블록구성도로서, 첨부된 도면을 참조하여 구성 및 동작원리를 설명하면 다음과 같다.6 is a block diagram of a partial response class-4 signal detection apparatus according to a second embodiment of the present invention. Referring to the accompanying drawings, the configuration and operation principle thereof are as follows.
먼저, 제6도에 도시된 바와 같이 프리코더(10)는 전송되는 사용자 데이터값에 대해 임의의 부호로 사전 코딩하고, 상기 프리코더(10)에서 부호화된 데이터신호를 데이터변환기(20)에서 정하여진 데이터신호로 변환하며, 상기 데이터변환기(20)에서 데이터 변환된 출력신호를 채널(30) 모델링화하여 전송한다.First, as shown in FIG. 6, the precoder 10 pre-codes the transmitted user data value with an arbitrary code, and determines the data signal encoded by the precoder 10 in the data converter 20. The data signal is converted into a true data signal, and the output signal converted by the data converter 20 is modeled and transmitted.
또한, 이퀄라이저(40)에서는 상기 채널(30)을 통한 데이터신호의 에러전파현상을 방지하고, 주파수 응답을 개선하고 리퍼런스 비교기(60)은 상기 이퀄라이저(40)를 통과한 데이터신호를 인가받아 일정 레벨의 기준값을 정하여 보다 정확성있는 데이터신호를 검출하여 제1, 2딜레이 소자(70, 71)로 인가한다.In addition, the equalizer 40 prevents error propagation of the data signal through the channel 30, improves the frequency response, and the reference comparator 60 receives the data signal passed through the equalizer 40 at a predetermined level. The reference value is determined to detect a more accurate data signal and apply it to the first and second delay elements 70 and 71.
이때, 상기 제1, 2딜레이소자(70, 71)는 상기 리퍼런스 비교기(60)에서 검출된 신호를 일정시간 지연시켜 상기 이퀄라이저(40)를 통한 신호와 논리 비교하여 정확한 사용자 데이터를 얻도록 하는 논리회로부(100)로 구성된다.In this case, the first and second delay elements 70 and 71 delay the signal detected by the reference comparator 60 for a predetermined time and compare the signal with the signal through the equalizer 40 to obtain accurate user data. It consists of a circuit part 100.
이때 상기 표3은 본 발명의 제2실시예에 따른 파셜 리스펀스 클래스-4 신호검출장치에서 각장치의 출력데이터값을 나타낸 것이다.Table 3 shows the output data values of the devices in the partial response class-4 signal detection apparatus according to the second embodiment of the present invention.
먼저 사용자 데이터 신호 b가 상기 프리코더(10)에 입력되면 상기 프리코더(10)에 서는 (b+ ak-)이라는 부호로 코딩한다.First, when the user data signal b is input to the precoder 10, the precoder 10 codes with a code of (b + ak−).
즉, 현재 입력되는 사용자 데이터값 b와 상기 프리코더(10)에서 출력되는 데이터값을 두번 딜레이(Delay)시킨 데이터값과 익스클러시브 오어시켜 상기 표3에서와같이 ak값으로 부호화하여 출력된다.That is, the user data value b currently input and the data value output from the precoder 10 are decoded twice with the exclusive data value and are encoded and output as an ak value as shown in Table 3 above.
상기 프리코더(10)에서 출력된 데이터값 ak는 데이터 변환기(20)에 인가되어 0과 1의 이진신호를 0일때 -1로 1일때 1로 데이터 변환하여 xk값을 얻게된다.The data value ak output from the precoder 10 is applied to the data converter 20 to convert a binary signal of 0 and 1 into -1 when 0 and 1 when 1 to obtain an xk value.
상기 데이터 변환된 xk값은 채널(30)로 입력되어 ()이라는 모델링으로 데이터신호를 표2의 yk값으로 출력하여 가변 레벨비교기(80)로 입력되며, 또한 상기 yk값은 상기 리퍼런스 비교기(60)에 입력되게 되는데 상기 리퍼런스 비교기(60)에서는 제5도에 도시된 바와 같이 만약 yk 1 + ref이면 yk= +2로 출력하고, yk -1-ref이면 yk=-2로 출력하며, yk값이 이외의 범위에 있으면 yk = 0으로 출력하는 것이다.The data-converted xk value is input to the channel 30 and outputs a data signal as an yk value shown in Table 2 by the model (), and is input to the variable level comparator 80. The yk value is also referred to as the reference comparator 60. The reference comparator 60 outputs yk = + 2 if yk 1 + ref, and outputs yk = -2 if yk-1-ref as shown in FIG. If it is outside this range, the output is yk = 0.
즉 yk 1+ref이면 yk=+2로 출력한다는 것은 종래 기술의 쓰리 레벨 디렉션 검출방식의 yk 1일때 yk=+2로 하는 것보다 더욱 더 엄격한 판정조건을 부과하는 것이다.In other words, outputting yk = + 2 when yk 1 + ref imposes a more severe judgment condition than yk = + 2 when yk 1 of the three-level direction detection method of the prior art.
따라서 +2이라는 yk값을 좀 더 많은 신뢰를 가질 수 있으며 파셜 리스펀스 클래스 시스템의 리던던시성질을 이용함에 있어 보다 정확성을 기할 수 있게 되는 것이다.Therefore, the yk value of +2 can be more trusted and more accurate in using the redundancy property of the partial response class system.
한편, 상기와 같이 리퍼런스 비교기(60)에서 검출한 yk값은 비트주기만큼의 제1 및 제2딜레이소자(70, 71)를 거침으로 해서 표2의 yk-의 데이터값이 출력되는 것이다. 상기 제1 및 제2딜레이소자(70, 71)에서 출력되는 yk-값은 논리회로부(100)로 입력된다.On the other hand, as described above, the yk value detected by the reference comparator 60 outputs the data value of yk- in Table 2 by passing through the first and second delay elements 70 and 71 by the bit period. The yk-values output from the first and second delay elements 70 and 71 are input to the logic circuit unit 100.
또한 상기 이퀄라이저(40)를 통한 데이터신호 yk값은 비교기(90)로 입력되게 되는데 이때 입력되는 yk값은 yk +1이면 +2로 출력하고, yk -1이면, -2로 출력하며, 그외의 범위에서는 0으로 판정하여 상기 표3에서와 같이 yk값이 출력되어 상기 논리회로부(100)로 인가되는 것이다.In addition, the data signal yk value through the equalizer 40 is input to the comparator 90. In this case, the input yk value is output as +2 when yk +1, and when output as yk -1, -2 is output. In the range, it is determined as 0 and the yk value is output as shown in Table 3, and is applied to the logic circuit unit 100.
상기 논리회로부 (100)로 입력되는 yk값과 yk-은 아래의 표4의 논리표에 의해 사용자 데이터 b를 얻게 되는 것이다.The yk value and the yk- inputted to the logic circuit unit 100 are obtained from the user data b by the logic table of Table 4 below.
제7도는 본 발명의 제3실시예에 따른 파셜 리스펀스 클래스-4 신호검출장치의 구성 블록도로써, 프리코더(10)는 전송되는 사용자 데이터값에 대해 임의의 부호로 사전코딩하고, 상기 프리코더(10)에서 부호화된 데이터신호를 테이타변환기(20)에서 정하여진 데이터신호로 변환하며, 상기 데이터변환기(20)에서 데이터 변환된 출력신호를 채널(30) 모델링화하여 전송한다.7 is a block diagram illustrating a partial response class-4 signal detection apparatus according to a third embodiment of the present invention. The precoder 10 precodes a user code value to be transmitted with an arbitrary code, and the precoder The data signal encoded at 10 is converted into a data signal determined by the data converter 20, and the output signal converted by the data converter 20 is modeled and transmitted.
또한, 이퀄라이저(40)에서는 상기 채널(30)을 통한 데이터신호의 에러전파현상을 방지하고, 주파수 응답을 개선하고 리퍼런스 비교기(60)은 상기 이퀄라이저(40)를 통과한 데이터신호를 인가받아 일정 레벨의 기준값을 정하여 보다 정확성있는 데이터신호를 검출하여 제1,2딜레이소자(70, 71)로 인가한다.In addition, the equalizer 40 prevents error propagation of the data signal through the channel 30, improves the frequency response, and the reference comparator 60 receives the data signal passed through the equalizer 40 at a predetermined level. The reference value is determined, and a more accurate data signal is detected and applied to the first and second delay elements 70 and 71.
상기 제2딜레이소자(71)에서 딜레이된 신호와 상기 이퀄라이저(40)에서 출력되는 신호를 인가받은 레벨플래그발생기(120)는 상기 두 데이터를 비교하여 레벨플래그를 발생시켜 논리회로부(110)로 인가한다.The level flag generator 120 receiving the signal delayed by the second delay element 71 and the signal output from the equalizer 40 generates the level flag by comparing the two data to the logic circuit unit 110. do.
이때 상기 논리회로부(110)는 상기 레벨플래그발생기(120)에서 출력된 신호와, 상기 이퀄라이저(40)에서 출력되는 신호를 논리적으로 비교하여 정확한 사용자 데이터를 얻을 수 있도록 구성된다.At this time, the logic circuit 110 is configured to logically compare the signal output from the level flag generator 120 and the signal output from the equalizer 40 to obtain accurate user data.
상기와 같이 구성된 본 발명의 제3실시예에 따른 파셜 리스펀스 클래스-4 신호검출장치의 동작을 설명하면 다음과 같다.The operation of the partial response class-4 signal detection apparatus according to the third embodiment of the present invention configured as described above is as follows.
먼저 본 발명에 따른 사용자 데이터 검출방식이 가지게 되는 에러정정능력은 아래의 (그림1)에서와 같이 종래의 방식과 비교하여 도시하였다.First, the error correction capability of the user data detection method according to the present invention is shown in comparison with the conventional method as shown in (Figure 1) below.
먼저 (그림1)의 (a)에 도시한 종래 기술에 따른 검출방식을 살펴보면 다음과 같다. t=k-6에서 +1+ref를 넘는 신호가 들어왔으므로 그 다음번 시각, 즉 t=k-4에서 슬라이싱 레벨은 -1로 변경된다.First, the detection method according to the prior art shown in (a) of (Figure 1) is as follows. At t = k-6, a signal exceeding + 1 + ref is received, so the slicing level is changed to -1 at the next time, i.
그런데 이 시각에서의 수신 데이터가 리퍼런스 비교기(60)에서 0으로 판정되는 범위에 있으므로 다음 시각 t=k-2에서 슬라이싱 레벨은 +1과 -1의 두가지 값을 가지게 되며 이 상태가 t=k상태에 까지 이어진다.However, since the received data at this time is in the range determined as 0 by the reference comparator 60, the slicing level has two values of +1 and -1 at the next time t = k-2, and this state is t = k state. Leads to.
그러므로 t=k에서의 수신 data는 +1의 슬라이싱 레벨을 초과한 것이므로 최종 판단은 이진수 1로 결정된다.Therefore, since the received data at t = k exceeds the slicing level of +1, the final decision is determined to be binary 1.
즉 검출 오류가 발생한 것이다.That is, a detection error has occurred.
한편, 본 발명에서 제안하는 새로운 검출방식에서는, 일단 +1+ref나 -1-ref를 초과하는 수신신호가 들어오면 일단 다음번 시각에서의 슬라이싱 레벨은 -1 혹은 +1로 변하게 된다.On the other hand, in the new detection scheme proposed by the present invention, once a received signal exceeding + 1 + ref or -1-ref is received, the slicing level at the next time is changed to -1 or +1.
즉, t=k-4에서의 슬라이싱 레벨은 -1이다.In other words, the slicing level at t = k-4 is −1.
이때 여기까지는 기존의 방식과 동일하다.At this time, it is the same as the conventional method.
그러나 기존의 방식에서는 t=k-4에서 수신신호가 0으로 판정되는 범위에 있기 때문에 t=k-2에서의 슬라이싱 레벨은 +1과 -1의 두가지 값으로 바뀌어 버린다.However, in the conventional scheme, since the received signal is determined to be 0 at t = k-4, the slicing level at t = k-2 is changed to two values of +1 and -1.
그러나 본 발명에서 제안하는 방식에서는 이전의 임의의 시각에서 +1+ref나 -1-ref를 초과하는 수신신호 즉, ref 비교기에서 +2나 -2로 판정하는 신호가 들어와 슬라이싱 레벨이 -1이나 +1로 일단 바뀌면, 이때의 임의의 시각에서 과거의 큰 신호, 즉, ref비교기에서 +2나 -2로 판정된 신호와 반대 극성의 큰 신호 즉ref 비교기에서 -2나 +2로 판정되는 신호가 들어올때까지 그 슬라이싱 레벨값 즉, -1이나 혹은 +1을 그대로 유지한다.However, in the scheme proposed in the present invention, a received signal exceeding + 1 + ref or -1-ref at a previous arbitrary time, that is, a signal determined as +2 or -2 by a ref comparator enters a slicing level of -1 Once changed to +1, a large signal in the past at any point in time, i.e., a signal determined as +2 or -2 in a ref comparator and a large signal of opposite polarity, i.e., a signal determined as -2 or +2 in a ref comparator It keeps its slicing level value -1 or +1 until it comes in.
즉, (그림1)의 (b)의 경우와 같이 t=k-4에서 슬라이싱 레벨은 -1로 바뀌어진다.That is, as in the case of (b) of (Figure 1), the slicing level is changed to -1 at t = k-4.
그러나 이 레벨은 기존의 검출방식에서와는 다르게 t=k-2에서도 그대로 유지된다. 왜냐하면 t=k-4에서의 수신신호가 -1-ref를 초과하지 않기 때문이다.However, this level is maintained at t = k-2, unlike the conventional detection method. This is because the received signal at t = k-4 does not exceed -1-ref.
마찬가지로 t=k에서의 슬라이싱 레벨도 t=k-2에서의 레벨이 유지된다. 왜냐하면 t=k-2의 신호도 역시 -1-ref를 초과하지 않기 때문이다.Similarly, the slicing level at t = k is also maintained at t = k-2. This is because the signal of t = k-2 also does not exceed -1-ref.
그러므로, 상기 레벨 플래그발생기(120)는 +값, -값, 0(zero)등의 세가지 값을 가지는 레벨플래그를 발생시키는 것이며 논리회로(100)는 두개의 입력 yk, 레벨플래그를 받아서 사용자 데이터를 결정하는 것이다.Therefore, the level flag generator 120 generates a level flag having three values, such as + value,-value, 0 (zero), and the logic circuit 100 receives two input yk and level flags to receive user data. To decide.
이대 논리회로부(110)의 동작은 아래의 (그림2)에 있는 논리표에 의해 정의된다.The operation of this logic circuit section 110 is defined by the logic table in (Figure 2) below.
여기서 상기 (그림2)의 논리표는 아래의 (그림3)에 있는 레벨플래그 발생기(120)의 상태도에 의해 결정되는 것이다.Here, the logic table of (Fig. 2) is determined by the state diagram of the level flag generator 120 in (Fig. 3) below.
제8도는 본 발명의 제4실시예에 따른 파셜 리스펀스 클래스-4 신호검출장치의 구성블록도로써, 프리코더(10)는 전송되는 사용자 데이터값에 대해 임의의 부호로 사전 코딩하고, 상기 프리코더(10)에서 부호화된 데이터신호를 데이터변환기(20)에서 정하여진 데이터신호로 변환하며, 상기 데이터 변환기(20)에서 데이터 변환된 출력신호를 채널(30) 모델링화하여 전송한다.FIG. 8 is a block diagram of a partial response class-4 signal detection apparatus according to a fourth embodiment of the present invention. The precoder 10 pre-codes a user code value to be transmitted with an arbitrary code, and the precoder The data signal encoded at 10 is converted into a data signal determined by the data converter 20, and the output signal converted by the data converter 20 is modeled and transmitted.
또한, 이퀄라이저(40)에서는 상기 채널(30)을 통한 데이터신호의 에러전파현상을 방지하고, 주파수 응답을 개선하고 리펄런스 비교기(60)은 상기 이퀄라이저(40)를 통과한 데이터신호를 인가받아 일정 레벨의 기준값을 정하여 보다 정확성있는 데이터신호를 검출하여 제1, 2딜레이소자(70, 71)로 인가한다. 상기 제2딜레이소자(71)에서 딜레이된 신호와 상기 이퀄라이저(40)에서 출력되는 신호를 인가받은 레벨플래그발생기(120)는 상기 입력되는 두데이타를 비교하여 레벨플래그를 발생시켜 레벨조절가능비교기(130)로 인가한다.In addition, the equalizer 40 prevents the error propagation of the data signal through the channel 30, improves the frequency response, and the reference comparator 60 receives the data signal passed through the equalizer 40 for a predetermined time. The reference value of the level is determined, and a more accurate data signal is detected and applied to the first and second delay elements 70 and 71. The level flag generator 120 receiving the signal delayed by the second delay element 71 and the signal output from the equalizer 40 generates a level flag by comparing the two data inputs to generate a level adjustable comparator ( 130).
이때 상기 레벨조절가능비교기(130)는 상기 이퀄라이저(40)의 출력신호와 상기 레벨플래그발생기(120)에서 출력된 레벨플래그 데이터를 비교, 검출하여 정확한 사용자 데이터를 얻도록 구성된다.In this case, the level adjustable comparator 130 is configured to compare and detect the output signal of the equalizer 40 and the level flag data output from the level flag generator 120 to obtain accurate user data.
여기서, 상기 레벨조절가능비교기(130)는 상기 레벨플래그발생기(120)로부터 오는 세가지 종류의 신호(즉, +, -, 0)에 맞추어서 각각 +1, -1, ±1을 슬라이싱 레벨로 세팅하게 된다.Here, the level adjustable comparator 130 sets the slicing level to +1, -1, ± 1 according to three kinds of signals (ie, +,-, 0) coming from the level flag generator 120. do.
이때 상기At this time
방법으로 사용자 데이터를 판정하게 되는 것이다.In this way, the user data is determined.
상술한 바와 같이 본 발명에 따른 파셜 리스펀스 클래스-4 신호검출장치는 종래 기술에 따른 파셜 리스펀스 클래스-4 신호검출장치에서 간과해왔던 시그널링의 리던던시 성질을 이용하여 에러정정능력을 도입함으로써, 최종적으로 판정된 사용자 데이터의 신뢰도를 향상시켜 보다 정확한 데이터를 얻을 수 있는 효과가 있다.As described above, the partial response class-4 signal detection apparatus according to the present invention finally determines the error correction capability by introducing the redundancy property of the signaling, which has been overlooked in the conventional partial response class-4 signal detection apparatus. It is possible to obtain more accurate data by improving the reliability of the user data.
Claims (4)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069296A KR0166889B1 (en) | 1995-12-30 | 1995-12-30 | Signal detector of partial response class-iv |
| JP8296940A JPH09185872A (en) | 1995-11-08 | 1996-11-08 | Data decoder for digital vcr and data decoding method for digital vcr |
| US08/744,872 US6005732A (en) | 1995-11-08 | 1996-11-08 | Device and method for restoring data in digital VCR |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069296A KR0166889B1 (en) | 1995-12-30 | 1995-12-30 | Signal detector of partial response class-iv |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970049536A KR970049536A (en) | 1997-07-29 |
| KR0166889B1 true KR0166889B1 (en) | 1999-01-15 |
Family
ID=19448394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950069296A KR0166889B1 (en) | 1995-11-08 | 1995-12-30 | Signal detector of partial response class-iv |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0166889B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100782614B1 (en) * | 2005-07-06 | 2007-12-06 | 인피니언 테크놀로지스 아게 | Detection of a change of the data of a dataset |
-
1995
- 1995-12-30 KR KR1019950069296A patent/KR0166889B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100782614B1 (en) * | 2005-07-06 | 2007-12-06 | 인피니언 테크놀로지스 아게 | Detection of a change of the data of a dataset |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970049536A (en) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7307554B2 (en) | Parallel data transmission method and parallel data transmission system | |
| US7180957B2 (en) | Technique for utilizing spare bandwidth resulting from the use of a transition-limiting code in a multi-level signaling system | |
| US5798720A (en) | Parallel to serial data converter | |
| US3947767A (en) | Multilevel data transmission system | |
| US10673535B2 (en) | Optical receiver with three data slicers and one edge slicer | |
| US7839924B2 (en) | Partial response transmission system | |
| JP2009231954A (en) | Multivalue signal receiver | |
| US7492287B2 (en) | Two-bit tri-level forced transition encoding | |
| US6437710B1 (en) | Encoder within a communication system that avoids encoded DC accumulation and can use coding violations to synchronize a decoder and detect transmission errors | |
| JP3240341B2 (en) | Information conversion method and recording / reproducing device | |
| US20040062319A1 (en) | Pulse amplitude modulated system with reduced intersymbol interference | |
| US7535962B1 (en) | Method and apparatus for signaling characteristics of a transmitted signal | |
| KR0166889B1 (en) | Signal detector of partial response class-iv | |
| JP2005210695A (en) | Data transmission method and data transmission circuit | |
| US9559872B2 (en) | Signal transmission system | |
| US6438728B1 (en) | Error character generation | |
| KR0156188B1 (en) | An apparatus for detecting partial reference class-4 signal | |
| US4651328A (en) | Arrangement for supervising a CMI-code converter | |
| US6028540A (en) | Encoding/detection method for digital data | |
| JP4992526B2 (en) | Clock recovery circuit | |
| KR19980026730A (en) | Digital data restoration device and restoration method | |
| US6005732A (en) | Device and method for restoring data in digital VCR | |
| JP2600581B2 (en) | Code synchronization circuit | |
| Chen et al. | DC-balance low-jitter transmission code for 4-PAM signaling | |
| JP2023043136A (en) | Systems and methods for encoding signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050607 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |