KR0164829B1 - 직각 진폭 변조/잔류측파대 모드 선택을 위한 허수 샘플 유무 검출기를 갖는 디지탈 고 해상도 텔레비젼 신호 수신기 - Google Patents

직각 진폭 변조/잔류측파대 모드 선택을 위한 허수 샘플 유무 검출기를 갖는 디지탈 고 해상도 텔레비젼 신호 수신기 Download PDF

Info

Publication number
KR0164829B1
KR0164829B1 KR1019950015580A KR19950015580A KR0164829B1 KR 0164829 B1 KR0164829 B1 KR 0164829B1 KR 1019950015580 A KR1019950015580 A KR 1019950015580A KR 19950015580 A KR19950015580 A KR 19950015580A KR 0164829 B1 KR0164829 B1 KR 0164829B1
Authority
KR
South Korea
Prior art keywords
signal
digital
data
sample
vsb
Prior art date
Application number
KR1019950015580A
Other languages
English (en)
Other versions
KR960003447A (ko
Inventor
바이알브하이 파텔 챈드러칸트
레로이 림버그 앨렌
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Publication of KR960003447A publication Critical patent/KR960003447A/ko
Application granted granted Critical
Publication of KR0164829B1 publication Critical patent/KR0164829B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/238—Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
    • H04N21/2383—Channel coding or modulation of digital bit-stream, e.g. QPSK modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/455—Demodulation-circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Television Systems (AREA)

Abstract

동일한 튜너를 이용하는, 선택된 디지탈 HDTV 신호가 직각 진폭 변조(QAM) 신호인지 잔류 측파대(VSB) 신호인지에 관계없이, 선택된 디지탈 HDTV 신호를 수신하기 위한 무선 수신기. 튜너로부터의 최종 IF 신호는 동상 및 직각 위상 QAM 동기 검출기 및 동상 및 직각위상 VSB 동기 검출기에 인가하기 위하여 디지탈화된다. QAM 및 VSB 최종 IF 신호의 반송파 주파수는 디지탈 회로에서 디벨럽된 자동 주파수 위상 제어 신호를 튜너의 국부 발진기에 인가함으로써 기호 주파수의 약수가 되도록 조절된다. 평균 에너지가 임계 레벨 이하일때 VSB HDTV 신호 수신 모드에서 동작하고 평균 에너지가 임계 레벨 이하가 아닐때 QAM HDTV 신호 수신 모드에서 동작하기 위하여 직각 VSB 동기 검출기의 출력 샘플들의 평균 에너지는 무선 수신기 수신 모드를 자동적으로 스위칭하기 위하여 탐지된다.

Description

직각 진폭 변조/잔류측파대 모드 선택을 위한 허수 샘플 유무 검출기를 갖는 디지탈 고 해상도 텔레비젼 신호 수신기.
제1도는 QAM 유형의 HDTV 신호에서 기호를 검출하기 위한 회로, VSB 유형의 HDTV 신호에서 기호를 검출하기 위한 회로와, 선택된 일단의 이러한 기호를 위한 진폭-군-지연 등화기를 포함하며, 또한 본 발명에 따라 구성된 수신되는 HDTV 신호가 QAM 유형인지 아니면 VSB 유형인지를 결정하기 위한 회로를 포함하는 유형의 디지탈 HDTV 신호 무선 수신기의 초기 영역들의 개략도.
제2도는 제1도에 도시되지 않은 디지탈 HDTV 신호 무선 수신기의 나머지 영역의 개략도.
제3도는 제1도 및 제2도에 도시된 유형의 어떤 디지탈 HDTV 신호 무선 수신기에 포함된, 샘플 클럭 발생기, 최종 IF 신호 주파수 각각에 QAM 신호 및 VSB 신호를 기저대역에 싱크로다인하기 위해 이용되는 복소 반송파의 디지탈 표시치를 제공하기 위한 룩-업 테이블 독출전용 메모리 (ROMs), 및 그러한 ROMs을 위한 어드레스 발생기를 제공하기 위한 회로의 세부 개략도.
제4도는 21.52㎒ 샘플링 주파수를 갖는 저조파 및 21.52㎒ 샘플링 주파수를 갖는 제2조파인 43.04㎒의 저조파의 도표.
제5도는 디지탈 QAM 신호를 기저대역에 싱크로다인하기 위해 이용된 복소 반송파의 디지탈 표시치를 제공하는 ROMs 및 디지탈 VSB 신호를 기저대역에 싱크로다인하기 위해 이용된 복소 반송파의 디지탈 표시치를 제공하는 ROMs을 위한 어드레스 발생기가 공동으로 어드레스 카운터를 공유하도록 변형된, 제3도의 회로와 유사한 회로의 세부 개략도.
제6도는 실수 샘플로부터 허수 샘플을 발생하기 위한 힐버트-변압 필터 및 힐버트 변압 필터의 대기시간에 상응하는 실수 샘플에 대한 지연 보상을 포함하는, 본 발명에 따른 디지탈 HDTV 신호 무선 수신기에 있어 디지탈 샘플을 복소 형태로 변환하기 위한 회로의 세부 개략도.
제7도는 제1도 및 제2도에 도시된 유형의 디지탈 HDTV 신호 무선 수신기에 있어 디지탈 샘플을 복소 형태로 변환하기 위해 이용될 수 있는, 자코뱅(Jacobian) 타원 함수에 근거하여 설계되고 디지탈화된 대역통과 신호에 대한 위상 응답에 있어 상수 π/2 차이를 나타내는 한쌍의 전역 디지탈 필터의 세부 개략도.
제8 및 9도는 중복 지연을 제거하기 위해 제7도를 변형한 필터 회로의 개략도.
제10도는 제1도 및 2도에 도시된 유형의 디지탈 HDTV 신호 무선 수신기에 이용되는, QAM HDTV 신호를 기저대역에 싱크로다인하기 위한 디지탈 회로, VSB HDTV 신호를 기저대역에 싱크로다인하기 위한 디지탈 회로 및 입력 신호를 QAM 및 VSB 싱크로다인 회로에 인가하는 것과 관련한 회로의 세부 개략도.
제11도는 제1도 및 2도에 도시된 바와 같은 디지탈 HDTV 무선 수신기에 이용되는, 자동 이득 제어 (AGC) 회로 및 수신되는 HDTV 신호가 QAM 유형인지 아니면 VSB 유형인지를 결정하기 위한 회로의 세부 개략도.
제12도는 제11도 회로 영역의 바람직한 구조의 세부 개략도.
제13및 제14도는 제11도에 도시된 회로와 다른 자동 이득 제어 (AGC) 회로의 세부 개략도.
본 발명은 디지탈 고해상도 텔레비젼(high-definition television : HDTV) 신호가 주반송파의 직각 진폭 변조 (QAM)를 이용하여 전송되거나 주반송파의 잔류측파대 (VSB) 진폭 변조를 이용하여 전송되는 것에 관계없이 디지탈 고해상도 텔레비젼 (HDTV) 신호를 수신할 수 있는 무선 수신기에 관한 것이다.
HDTV 신호의 전송에 이용되는 잔류 측파대 (vestigial sideband : VSB) 신호는, 변조율에 따라 진폭이 변화하며 소정의 변조율에 상응하는 일정한 진폭을 갖는 파일럿 반송파에 의해 대체될 수 있는, 그들의 고유 반송파를 갖는다. 이러한 변조율은 기호 코드 레벨의 최소 변화와 관련한 변조율과 동일하게 될 수 있다. 8-레벨 기호 코딩을 이용하는 그러한 VSB 신호는 미국내에 무선 방송에서 이용될 것이며, 예를 들어 무선 한정 지역 방송 시스템 또는 유선 방송 시스템에서도 이용될 수 있다. 그러나, 어떤 유선 방송은 VSB 신호가 아닌 억압반송파 직각 진폭 변조 (QAM) 신호가 이용된다. 이것은 텔레비젼 수신기 설계자에게 두가지 송신 형태를 수신할 수 있으며 수신되는 송신 형태에 적합한 수신 장치를 자동적으로 선택할 수 있는 수신기들을 설계할 것을 요구한다.
기호 코딩화를 위해 제공된 데이타 형태는 VSB HDTV 신호를 위한 송신기 및 QAM HDTV 신호를 위한 송신기에 있어서와 동일하기 때문에, 그 분야에서 통상의 기술을 갖는 텔레비젼 수신기 설계자들은 기호 코딩화 이후의 과정이 VSB HDTV 신호를 위한 수신기 및 QAM HDTV 신호를 위한 수신기에 있어서의 과정과 유사하다는 것을 쉽게 발견하게 된다. 기호 코딩화에 의해 복구된 데이타는 입력 신호로서 데이타 디-인터리버에 인가되며 디-인더리브된 데이타는 리드-솔로몬(Reed-Solomon)디코더에 인가된다. 에러 정정 데이타는 패킷 디코더를 위한 데이타 패킷을 재생하는 데이타 디-랜더마이저에 인가된다. 선택된 패킷은 HDTV 프로그램의 음성 수신 영역을 재생하기위해 이용되며, 다른 선택된 패킷은 HDTV 프로그램의 영상 영역을 재생하기 위해 이용된다. 이 분야에 통상의 기술을 가진 텔레비젼 수신기 설계자들은 또한 튜너가 VSB HDTV 신호 및 QAM HDTV 신호에 대한 수신기들에 있어서와 아주 유사하다는 것을 쉽게 발견하게 된다. 수신기들에 있어서의 차이점은 최종 IF 신호를 기저대역으로 이동시키기 위해 이용되는 싱크로다인 과정 및 기호 코딩 과정에 있다. 이 분야에 통상의 기술을 가진 텔레비젼 수신기 설계자들은, 만약에 수신기가 기저대역에 싱크로다인하기 전에 유사한 튜너 회로 및 기호 코딩 회로에 이어 사용되는 유사한 수신기 소자들을 중복하기 않는다면 VSB 내지 QAM HDTV 신호중에 하나를 수신할 수 있는 수신기가 설계에 있어 더 경제적이라는 것을, 쉽게 알게 된다. 요구되는 사항은 기저대역에 싱크로다인하기 위한 회로 및 두 HDTV 전송 표준을 조절하기 위한 기호 디코딩을 위한 회로를 최적으로 구성하는 것 및 수신되는 HDTV 전송에 적합한 수신 모드의 자동 선택을 위한 배열에 있다.
디지탈 HDTV 신호 무선 수신기는 동기 검출로 이어지는 튜너에서 이중 변환을 이용하는 유형으로 알려져 있다. 주파수 합성기는 제1 중간주파수 (920㎒ 반송파)를 발생하기 위해 수신된 텔레비젼 신호와 헤테로다인되는 제1 국부 발진을 발생한다. 수동 LC 대역 필터는 제1 중간-주파 증폭기에 의해 증폭하기 위한 그들의 영상 주파수로부터 이러한 제1 중간 주파수를 선택하며, 증폭된 제1 중간 주파수는 인접 채널 응답을 제거하는 탄선표면파(surface-acoustic-filter : SAW) 필터에 의해 필터된다. 제1 중간주파수는 제2 중간주파수(예를들어, 41㎒ 반송파)를 발생하기 위한 제2 국부 발진으로 헤테로다인되며, 제2 SAW 필터는 제2 중간주파 증폭기에 의해 증폭하기 위한 그들의 영상 주파수 및 잔여 인접 채널 응답으로부터 이러한 제2 중간주파수를 선택한다. 제2 중간-주파 증폭기의 응답은 제3 믹서에 제공되어 일정한 주파수를 갖는 제 3 국부 발진으로 기저대역에 싱크로다인된다. 일정한 주파수를 갖는 제3 국부 발진은 0°및 90°위상으로 인가될 수 있으며, 그에 따라 싱크로다인잉중에 독립된 동상 및 직각위상 동기 검출 과정을 수행한다. 싱크로다잉은 변조 신호의 반송파와 동일한 기본 주파수를 가지며, 그에 대한 주파수와 위상으로 고정되는 파를 변조된 신호와 승산적으로 혼합하는 과정이며, 저역통과 필터링은 변조 신호에 있어 제로 주파수로부터 최고 주파수에 까지 미치는 기저대역에 변조신호를 복구하기 위한 승산적인 혼합의 결과이다. 아날로그 영역에서 발생되는 동상 및 직각위상 동기 검출 결과를 각각 디지탈화하는 것은 디지탈화 이후에 서로를 충분하게 추적 (tracking)하는 동기 검출 결과들에 있어서 문제점들을 제시하며, 양자화 잡음은 페이저로 나타나는 복소신호에서 뚜렷한 위상 에러를 초래한다. 이러한 문제점들은 디지탈 영역에서 동상 및 직각위상 동기 검출 과정을 수행하는 유형의 HDTV 신호 무선 수신기에서는 나타나지 않는다. 예를 들면, 제2 중간-주파 증폭기의 응답은 기호 코딩의 나이키스트 레이트(Niquist rate)에 두배로 디지탈화된다. 연속적인 샘플들은 그들의 발생 순서에 따라 연속적으로 넘버링되며, 홀수 샘픔 및 짝수 샘플은 각각의 동상 (또는 실수) 및 직각위상 (또는 허수) 동기검출 결과를 발생하도록 서로 분리된다. 직각위상 (또는 허수) 동기검출은 적합한 유한 임펄스 응답(FIR) 디지탈 필터링을 이용한 일단의 샘플들의 힐버트 변압 이후에 일어나며, 또다른 일단의 샘플들의 동상 (실수) 동기 검출은 힐버트 변압의 대기시간에 상응하는 시간 동안 샘플들을 지연시킨 후에 수행된다. 동기 검출의 주파수와 위상을 고정하는 방법 및 기호 디코딩의 주파수와 위상을 고정하는 방법은 VSB 및 QAM HDTV 수신기들에 있어 차이가 있다.
발명자들은 이러한 유형의 디지탈 HDTV 신호 무선 수신기는, VSB HDTV 신호 및 QAM HDTV 신호의 각각의 반송파 주파수들이 서로 동일하지 않기 때문에, 수신기의 튜너 부분의 설계에 있어 어떠한 문제점을 제시한다고 지적한다. QAM HDTV 신호의 반송파 주파수는 전송 주파수의 중간 채널에 있다. VSB HDTV 신호의 반송파 주파수는 중간 채널 주파수 이하의 2.375㎒ 이다. 따라서, 기저대역에 싱크로다인하기 위해 이용되는 일정한 주파수를 갖는 제3 국부 발진은 QAM HDTV 신호를 기저대역에 싱크로다인 할 때보다는 VSB HDTV 신호를 기저대역에 싱크로다인 할 때의 차주파수이어야한다. 주파수 상에 2.375㎒ 차이는 자동 주파수 및 위상 제어를 제3 국부 발진에 인가함으로써 쉽게 조절될 수 있는 차이보다 크다. 두 주파수 안정 크리스탈 사이에서 개폐 가능하게 선택할 수 있는 제3 국부 발진기가 실질적으로 필요하다. 그러한 배열에 있어서, 또한 튜너 회로상에 있어서의 교류는 수신된 HDTV 전송을 위한 적합한 수신 모드의 자동 선택을 위한 배열에 필수적이다. 필수적으로 수행되는 무선 주파수 (radio-frequency) 전환은 튜너의 신뢰도를 감소시킨다. RF 전환 및 제3 국부 발진기를 위한 부가 주파수 안정 크리스탈은 다소 튜너의 가격을 상승시킨다.
수신기내에 제3 믹서 출력 신호가 기저대역이 아닌 1-8 ㎒ 주파수 범위내의 최종 중간주파수 신호인, VSB HDTV 신호를 수신하기 위한 무선 수신기는 아래와 같은 본원 명세서에서 참고로 반영되었으며 본 명세서에 의해 공통적으로 지정된 미국 특허 출원들에서 발명자들에 의해 기술되었다 : DIGITAL VSB DETECTOR WITH BANDPASS PHASE TRACKER, AS FOR INCLUSION IN AN HDTV RECEIVER 라는 제목으로 1994년 5월 4일 출원된 제08/237/896호; DIGITAL VSB DETECTOR WITH BANDPASS PHASE TRACKER USING RADER FILTERS, AS FOR USE IN AN HDTV RECEIVER라는 제목으로 1994년 5월 23일 출원된 제08/243. 480호; DIGITAL VSB DETECTOR WITH FINAL I-F CARRIER AT SUBMULTIPLE OF SYMBOL RATE, AS FOR HDTV RECEIVER 라는 제목으로 1994년 5월 23일 출원된 제08/247. 753호; RADIO RECEIVER FOR RECEIVING BOTH VSB AND QAM DIGITAL HDTV SIGNALS 라는 제목으로 본 출원과 동시에 출원된 제 Atty. Docket No. A 6457.
최종 IF 신호는 디지탈화되며 싱크로다인 과정은 디지탈 영역에서 수행된다. QAM 신호를 수신하고, QAM 신호를 기저대역 바로 위의 최종 IF 신호로 변환하며, 디지탈 영역에 있는 최종 IF 신호를 싱크로다인하는 무선 수신기들이 알려져 있으며 그러한 수신기들이 HDTV 신호를 수신하기에 적합하다는 것은 요즈음 이분야에 통상의 기술을 가진 텔레비젼 수신기 설계자들에게 확실한 것으로 인정된다. 디지탈 HDTV 신호가 VSB를 이용하여 전송되거나 QAM를 이용하여 전송되거나에 관계없이 디지탈 HDTV 신호를 수신할 수 있는 무선 수신기들에 있어서, 발명자들은 신호들을 기저대역 바로 위의 최종 IF 신호로 변환하는 것은 VSB 송신이 수신되거나 QAM 송신이 수신되거나에 관계없이, 제3 국부 발진기의 발진 주파수가 동일하게 유지하는 것을 가능하게 한다고 지적한다. 채널내에 반송파 주파수 위치에 있어서의 차이는 디지탈 영역에서 수행된 싱크로다잉 과정에서 조절될 수 있다.
발명자들의 동시출원된 출원은 수신을 위해 선택된 HDTV 신호에 수반하는 파일럿 반송파의 존재 또는 부재를 검출하여 최종 IF 신호가 QAM 신호일 때 제1 조건에 있으며 최종 IF 신호가 VSB 신호일 때 제2 조건에 있는 제어 신호를 발생하기 위한 파일럿 반송파 유무 검출기의 이용을 기술하고 클레임한다. 그 제 1 조건에 있는 제어 신호에 응답하여, 무선 수신기는 QAM 신호 수신 모드에서 작동하기 위해 자동적으로 스위칭되며 제2 조건에 있는 제어 신호에 응답하여, 무선 수신기는 VSB 신호 수신 모드에서 작동하기 위해 자동으로 스위칭된다. 발명자들의 동시 출원된 출원은 QAM 신호 수신 모드와 VSB 신호 수신 모드 사이에서 자동적으로 스위칭하기 위하여 이용되는 제어 신호를 발생하기 위한 또다른 장치를 기술하지만 클레임하지는 않는다. 이 또다른 장치는 본원 명세서에서 기술되며 클레임된다.
상기 선택된 HDTV 신호가 직각 진폭 변조 (QAM) 신호이거나 VSB 신호에 대한 상기 기호 코드에 신호 레벨과 관계된 진폭을 갖는 파일럿 반송파를 포함하는 잔류측파대 (VSB) 신호인 것에 관계없이, 본 발명은 디지탈 신호를 나타내는 기호 코드를 포함하는 디지탈 HDTV 신호중에 선택된 하나를 수신하기 위한 무선 수신기로 실시된다. 수신기내에 튜너는 HDTV 신호를 전송하기 위해 이용되는 주파수 대역에 상이한 위치에 있는 채널중의 하나를 선택하기 위한 소자, 선택된 채널에 수신된 신호의 최종 중간주파수 (IF) 신호로의 복수 변환을 수행하기 위한 일련의 믹서, 일련의 믹서에 있어 각 이전 믹서와 각각의 그다음 믹서 사이에 각각의 주파수 선택성 증폭기, 및 국부 발진을 각 믹서에 제공하기 위한 각각의 국부 발진기를 포함한다. 각각의 이러한 국부 발진기는, 선택된 HDTV 신호가 QAM 이거나 VSB 신호인 것과 관계없이 실질적으로 동일한 주파수를 갖는 각각의 발진을 제공한다. 최종 IF 신호는 디지탈화되며, 선택된 HDTV 신호가 QAM 신호인지 아니면 VSB 신호인지에 관계한 신호 처리에 있어서의 차이는 QAM 싱크로다잉 회로 및 VSB 싱크로다잉 회로를 포함하는 주로 디지탈 회로에서 조절될 수 있다. 디지탈화된 최종 IF 신호가 QAM 신호라면 디지탈화된 최종 IF 신호를 기저대역에 싱크로다인하고 그렇지 않다면 디지탈화된 IF 신호가 QAM 신호인 것처럼 디지탈화된 최종 IF 신호를 처리하여 기저대역에 싱크로다인 되도록 함으로써, QAM 싱크로다인 회로는 인터리브된 QAM 신호 코드의 실수 및 허수 샘플 스트림을 발생한다. 디지탈화된 최종 IF 신호를 기저대역에 싱크로다인하고 그렇지 않다면 디지탈화된 IF 신호가 VSB 신호라면 디지탈화된 최종 IF 신호가 VSB 신호인 것처럼 디지탈화된 최종 IF 신호를 처리하여 기저대역에 싱크로다인 되도록 함으로써, VSB 싱크로다인 회로는 인터리브된 VSB 신호 코드의 실수 및 허수 샘플 스트림을 발생한다.
VSB 싱크로다잉 회로로부터의 허수 샘플 스트림에 각각의 샘플은 디지탈 저역필터에 입력 신호로서 인가하기 위한 스퀘어된 샘플 신호를 발생하기 위하여 스퀘어된다. 임계 검출기는 제어 신호를 발생하기 위한 디지탈 저역 필터의 응답에 응답하며, 이 제어 신호는 디지탈 저역 필터 응답이 임계값을 초과할 때 제1 조건에 있으며 디지탈 저역 필터 응답이 그 임계값을 초과하지 않을 때 제2 조건에 있다. 제1 조건에 있는 제어 신호에 응답하여, 무선 수신기는 QAM 신호 수신 모드에서 작동하기 위해 자동적으로 스위치되며 제2 조건에 있는 제어 신호에 응답하여, 무선 수신기는 VSB 신호 수신 모드에서 작동하기 위해 자동적으로 스위치된다.
제1도는 디지탈 HDTV 신호를 위한 주파수 대역에서 상이한 위치에 있는 채널 중의 하나를 선택하며 선택된 채널의 최종 중간주파수 대역에 최종 중간주파수 신호로의 복수 주파수 변환을 수행하는 소자 11-21로 구성되는 튜너 5를 도시한다. 제1도는 튜너 5를 위한 디지탈 HDTV 신호를 포착하기 위해 배치된 방송 수신 안테나 6을 도시한다. 또한, 튜너 5는 유선방송 수신 안테나 또는 유선 전송 시스템으로부터 디지탈 HDTV 신호를 수신하기 위해 연결될 수 있다.
제1도에 도시된 튜너 5에 있어서, 또한, 사람이 작동하도록 설계된 채널 셀렉터 10은 제1 국부 발진기로서 기능을 하는 주파수 합성기 11이 안테나 6 또는 그러한 신호의 교류 소스로부터 수신된 디지탈 HDTV 신호와 헤테로다인하기 위한 제1 믹서 12에 제공하는 제1 국부 발진의 주파수를 결정한다. 제1 믹서 12는 선택된 채널에 수신된 신호를 상기 제1 중간주파수 (920㎒ 반송파)로 업컨버트하며, LC 필터 13은 제1 믹서 12로부터 제공된 업컨버젼 결과에 수반하는 불필요한 영상 주파수를 제거하기 위하여 이용된다. 필터 13응답으로서 인가된 업컨버젼으로 인한 제1 중간주파수 신호는 입력 신호로서 표면 탄성파 (SAW) 필터 15를 구동하기 위한 증폭된 제1 IF 신호를 제공하는 제1 중간주파수 증폭기 14에 인가된다. 비교적 고주파 제1 중간주파수로의 업컨버젼은 많은 극과 영점을 갖는 SAW 필터 15를 용이하게 한다. 제2 중간주파수 (41㎒ 반송파)를 발생하기 위하여, 제2 국부 발진기 16으로부터 제2 국부 발진은 제 1 SAW 15의 응답으로 헤테로다인하기 위한 제2 믹서 17에 인가된다. 제2 SAW 필터 18은 제2 믹서 17로부터 제공된 다운컨버젼 결과에 수반하는 불필요한 영상 주파수를 제거하기 위하여 이용된다. NTSC 텔레비젼 전송에서 디지탈 텔레비젼 전송으로의 변환기 동안 제2 SAW 필터 18은 통상적으로 인접 채널 NTSC 텔레비젼 전송의 음향 및 영상 반송파를 위한 트랩을 포함하게 된다. 제2 SAW 필터 18의 응답으로서 제공된 제2 IF 신호는 입력 신호로서 제2 중간주파수 증폭기 19에 인가되며, 증폭기 19는 그 입력 신호에 대한 증폭된 제2 IF 신호 응답을 발생한다. 제3 국부 발진기 20으로부터의 발진은 제3 믹서 21에 증폭된 제2 IF 신호 응답으로 헤테로다인된다. 지금까지 기술한 복수 변환 튜너 5는, 제3 국부 발진기 20으로부터의 발진의 주파수가 제3 믹서 21이 제3 중간주파수 신호응답을 제공하는 만큼 선택된다는 것을 제외한다면 다른 발명자들에 의해 앞서 제기된 튜너들과 유사하다.
이 제3 IF 신호 응답은 튜너 5의 최종 중간주파수 출력 신호이며, 이 최종 중간주파수 출력 신호는 디지탈화를 위한 다음의 아날로그-디지탈 변환기 (ADC) 22에 인가된다. 이 최종 IF 신호는 6㎒ 범위의 주파수 대역을 차지하며, 그 주파수 대역의 최저주파수는 제로 주파수 이상이다. 아날로그-디지탈 변환에 초기 단계로써 ADC 22에서 수행된 제3 믹서 21의 응답의 저역통과 아날로그 필터링은 제3 중간주파수의 영상 주파수를 억압하며, 제2 SAW 필터 18은 디지탈화되도록 ADC 22에 제공된 제3 중간주파수 신호를 제한하며, 따라서 ADC 22는 대역통과 아날로그-디지탈 변환기로서 기능을 한다. 아날로그-디지탈 변환에 다음 단계로써 ADC 22에서 저역 아날로그 필터 응답의 샘플링은 샘플 클럭 발생기 23으로부터 제공된 제1 클럭 신호에 펄스에 응답하여 수행된다.
샘플 클럭 발생기 23은 기호레이트의 배수로 시소이더 (cissoidal) 발진을 발생하기 위한 비교적 좁은 범위에 걸친 주파수를 제어할 수 있는 크리스탈 발진기를 포함한다. 대칭적인 클리퍼 또는 리미터는 제1 클럭 신호를 발생하기 위한 이러한 시소이더 발진에 대한 방형파 응답을 발생하며, ADC 22는 대역폭을 제한하기 위한 필터링 이후에 최종 IF 신호의 샘플링을 타이밍하기 위하여 제1 클럭 신호를 이용한다. 샘플 클럭 발생기 23에 크리스탈 발진기에 의해 발생되는 시소이더의 주파수는, 예를들어 본 명세서에서 더 자세히 기술되는 바와 같은, 수신된 HDTV 신호의 기호 주파수 성분에 응답으로 디벨럽된 자동 주파수 및 위상 제어 (AFPC) 신호에 의해 결정될 수 있다. 제1 클럭 신호에 펄스는, VSB 신호를 위한 10.76 메가심볼-퍼-세컨드(megasymboles-per-second) 레이트의 두배 및 QAM 신호를 위한 5.38 메가심볼-퍼-세컨드(megasymboles-per-second) 레이트의 4배인, 21.52 메가샘플-퍼-세컨드(megasamples-per-second) 레이트로 발생한다. ADC 22는 10 비트의 실수 디지탈 응답 또는 그정도의 분해능을 대역-제한 최종 IF 신호의 샘플에 인가하며, 이 디지탈 응답은 회로 24에 의해 복소 디지탈 샘플로 변환된다. 회로 24를 구성하기 위한 다양한 방법이 제 6, 7, 8 및 9도를 참조하여 본 명세서에서 또한 기술된다. 최종 IF 신호가 차지하는 6㎒ 범위의 주파수 대역이 적어도 1㎒ 내지 그정도의 최저 주파수를 갖는다면, 회로 24내에 힐버트 변압 필터에 탭의 수를 상당히 줄일 수 있으며 따라서 필터의 대기시간도 상당히 짧아진다. 최종 IF 신호의 중간 주파수가 5.38㎒ 이상이 되도록 최종 IF 신호를 배치하면, QAM 반송파에 21.52 메가샘플-퍼-세컨드 레이트 샘플의 수는 4개 이하로 줄어들며, 이것은 기호 디코딩을 위해 제공된 싱크로다인 응답의 획일성을 감소시키게된다.
제1도 수신기 회로에 있어서, 회로 24로부터 인가된 최종 IF 신호의 복소 디지탈 샘플은 QAM 신호를 기저대역에 싱크로다인하기 위한 회로 25에 인가되어 기호 디-인터리버 26에 신호를 변조하는 복소 진폭 변조 신호를 나타내는 실수 샘플 스트림 및 허수 샘플 스트림을 병렬로 인가한다. QAM 싱크로다인 회로 25는, 최종 중간주파수로 이동되며 서로 직각관계에 있는 QAM 반송파의 두 위상 동기의 복소수 디지탈 표시치를 독출전용 메모리 27로부터 수신한다. QAM 반송파 주파수를 위한 사인 및 코사인 룩-업 테이블로 구성되는 롬 27은 제1 어드레스 발생기 28에 의해서 어드레스된다. 제1 어드레스 발생기 28은, 샘플 클럭 발생기 23에 의해서 발생된 제1 클럭 신호에 있어 재발생 클럭 펄스를 카운팅하기 위한 어드레스 카운터(제1도에 정확하게 도시되지 않음)를 포함한다. 수반된 어드레스 카운트는 기호 위상 정정 회로에 의해 발생된 기호 위상 정정 항 만큼 증가됨으로써 롬 27을 위한 어드레싱을 발생한다. QAM 싱크로다인 회로 25, 제1 어드레스 발생기 28 및 각각의 동작은 본 명세서에서 보다 상세히 설명될 것이다.
제1도 수신기 회로에 있어서, 회로 24로부터 제공된 최종 IF 신호의 복소 디지탈 샘플은 VSB 신호를 기저대역에 싱크로다잉하기 위한 회로 29에 또한 인가되어 VSB 신호를 위한 기호 디-인터리버로서 기능을 하는 NTSC 제거 필터 30에 신호를 변조하는 잔류측파대 변조 신호를 나타내는 실수 샘플 스트림을 제공한다. VSB 싱크로다인 회로 29는 최종 중간주파수로 이동되며 서로 직각관계에 있는 VSB 반송파의 두 위상 동기의 복소수 디지탈 표시치를 독출전용 메모리 31로부터 수신한다. VSB 반송파 주파수를 위한 사인 및 코사인 룩-업 테이블로 구성되는 롬 31은 제2 어드레스 발생기 32에 의해서 어드레스된다. 제2 어드레스 발생기 32는 샘플 클럭 발생기 23에 의해서 발생된 제1 클럭 신호에 재발생 클럭 펄스를 카운팅하기 위한 어드레스 카운터(제1도에 정확하게 도시되지 않음)를 포함하며, 본 발명의 바람직한 실시예에 있어서 이 어드레스 카운터는 제1 어드레스 발생기 28에 이용되는 동일한 어드레스 카운터이다. 결과적인 어드레스 카운트는 QAM 디-로테이터 회로에 의해 발생된 기호 위상 정정 항 만큼 증가됨으로써 롬 31을 위한 어드레싱을 발생한다. VSB 싱크로다인 회로 29, 제2 어드레스 발생기 32 및 각각의 동작은 본 명세서에서 보다 상세히 설명될 것이다.
VSB 싱크로다인 회로 29의 기저대역 응답은 NTSC 신호로부터 동-채널 간섭을 억압하기 위한 NTSC 제거 필터 30에 인가되며, 이 필터 30에 있어서 응답은 입력 신호로서 클럭된 지연라인 301에 인가되며 제1 피가산수 (summand) 입력 신호로서 2-입력 디지탈 가산기 302에 인가된다. 클럭된 지연 라인 301은 12 기호 에포치(epochs)에 상응하는 지연 이후에 그 입력 신호에 대한 응답을 제공하며, 이 지연된 응답은 그 제2 피가산수 입력 신호로서 디지탈 가산기 302에 인가된다. NTSC 제거 필터에 클럭된 지연 라인 301 및 디지탈 가산기 302는 NTSC 신호로부터의 동-채널 간섭을 억압하도록 공동동작한다. 컴 필터인 NTSC 제거 필터 30은 HDTV 신호가 디지탈 NTSC 신호로서 동일한 채널 배분에 걸쳐 전송되는 동안 필요하다. 필터 30은 NTSC 휘도 반송파 및 싱크로다잉 정보를 포함하는 그 저주파 측파대를 억압하며, 컬러 부반송파를 제거하고, 색측파대를 억압하며, FM 음향 반송파를 억압한다. 필터 30은, 필터 30이 VSB 싱크로다인 회로 29로부터 수신한 8-코딩-레벨 신호에 응답하여 15-코딩-레벨 신호를 제공한다.
디지탈 신호 멀티플렉서 33은 셀렉터에 대한 두 복소 디지탈 입력 신호중에 제1 또는 제2 신호중의 하나를 그 응답으로서 선택하는 싱크로다인 결과 셀렉터로서 기능을 하며, 선택은 VSB 싱크로다인 회로 29로부터의 허수 샘플들의 평균 스퀘어 값을 검출하기 위한 허수 샘플 유무 검출기 34로부터 제공된 제어 신호에 의해서 제어된다. 평균 스퀘어 값이 실질적으로 제로 이상일 때, 이것은 VSB 싱크로다인 회로 29가 약간의 에너지를 갖는 허수 샘플을 발생하기 위한 QAM 유형의 HDTV 신호를 비동기적으로 검출하고 있다는 표시이다. 그러한 표시에 응답하여, 검출기 34는 제어 신호의 제1 조건을 멀티플랙서 33에 제공하며, 멀티플랙서 33은 디-인터리버 26으로부터 제공된 디-인터리브된 QAM 싱크로다인-기저대역 결과인 그 제1 복소 디지탈 입력 신호에 응답하는 것을 조건으로 한다. VSB 싱크로다인 회로 29로부터의 허수 샘플의 평균 스퀘어 값이 제로이거나 제로에 가까울 때, 이것은 수신되는 HDTV 신호가 VSB 유형이라는 표시이다. 그러한 표시에 응답하여, 검출기 34는 제어 신호의 제2 조건을 멀티플랙서 33에 제공하며, 멀티플랙서 33은 그 실수 항이 NTSC 제거 필터 30으로부터 제공되며 그 허수 항이 모두 와이어된 산술 제로인 제2 복소 디지탈 신호에 응답하는 것을 조건으로 한다.
복소 기저대역 응답의 샘플 레이트를 5.38㎒ QAM 기호 레이트의 두배인 10.76㎒ VSB 기호 레이트 이하로 감소하기 위하여, 싱크로다인 결과 검출 멀티플랙서 33의 응답은 2 : 1 데시메이션(decimation) 회로 35에 샘플 클럭 발생기 23으로부터의 제2 클럭 신호에 응답하여 다시 샘플화된다. 입력 신호로서 진폭-군-지연 등화기 36에 인가되기 전에 멀티플랙서 33 응답의 2 : 1 데시메이션은 등화기 상에 하드웨어 필요조건을 감소시킨다. 또한, 2 : 1 데시메이션 회로 35가 싱크로다인 결과 선택 멀티플랙서 이후에 이용된다기 보다는, QAM 싱크로다인 회로 25 및 VSB 싱크로다인 회로 29의 기저대역 응답은 샘플 클럭 발생기 23으로부터의 제2 클럭 신호에 응답하여 다시 샘플화되어, 싱크로다인 결과 선택 멀티플랙서 33 이전에 2 : 1 데시메이션을 수행하게 된다.
제2도는 진폭-군-지연 등화기 36을 도시하며, 진폭-군-지연 등화기 36은 인터-심볼 에러를 유발하는 진폭-대-주파수 특성을 갖는 기저대역 응답을 선형 위상 지연을 가지며, 인터-심볼 오류의 발생을 최소화하는 보다 최적의 진폭-대-주파수 특성으로 변환한다. 등화기 36은 등화기에 이용가능한 모놀리식 ICs 중에 적합한 하나일 수 있다. 그러한 IC는, 필터의 탭 무게가 프로그램가능한, 진폭 등화에 이용되는 다중 탭 디지탈 필터, 트레이닝 신호를 선택적으로 누산하고 일시적으로 누산 결과를 저장하기 위한 회로, 및 일시적으로 누산된 결과를 알려진 프라이어리(priori)로서 트레이닝 신호와 비교하고 진폭 등화에 이용되는 다중 탭 디지탈 필터의 갱신된 탭 무게를 계산하기 위한 마이크로컴퓨터를 포함한다. 이러한 계산은 또한 수신된 데이타 및 인터-심볼 오류를 줄이기 위한 최소 평균 평방(least-mean-squares : LMS) 알고리즘에 근거한 판정 귀환을 이용한다. 등화기 36의 응답은 입력 신호로서, QAM 원신 신호로부터 디지탈 데이타 스트림을 복구하는 기호 디코딩을 수행하는 2차원 트렐리스 디코더 37에 인가된다. 등화기 36의 응답은 입력 신호로서, VSB 원신 신호로부터 디지탈 데이타 스트림을 복구하는 기호 디코딩을 수행하는 1차원 트렐리스 디코더 38에 인가된다. 디지탈 멀티플랙서 39는, 셀렉터에 대한 두 디지탈 입력 신호의 제1 또는 제2 입력 신호중의 하나를 그 응답으로서 선택하는 데이타 소스 셀렉터로서 기능을 하며, 선택은 VSB 싱크로다인 회로 29로부터의 허수 샘플들의 평균 스퀘어 값을 검출하기 위한 검출기 34에 의해 발생된 제어 신호에 의해서 제어된다. 수신되는 HDTV 신호가 QAM 신호임을 나타내는 제어 신호의 제1 조건에 응답하여, 그 디지탈 데이타 출력의 소스로서 QAM 신호로 수신된 기호들을 디코드하는 2차원 트렐리스 디코더 37을 선택하는 멀티플랙서 39는 그 제1 디지탈 입력 신호에 선택적으로 응답한다. 수신되는 HDTV 신호가 VSB 신호임을 나타내는 제어 신호의 제2 조건에 응답하여, 그 디지탈 데이타 출력의 소스로서 VSB 신호로 수신된 기호들을 디코드하는 1차원 트렐리스 디코더 38을 선택하는 멀티플랙서 39는 선택적으로 그 제2 디지탈 입력 신호에 응답한다.
데이타 소스 선택 멀티플랙서 39에 의해서 선택된 데이타는 데이타 디-인터리버 40에 그 입력 신호로서 인가되며, 데이타 디-인더리버 40으로부터 제공된 디-인터리브된 데이타는 리드-솔로몬(Reed-Solomon) 디코더 41에 인가된다. 데이타 디-인터리버 40은 그 자체의 모놀로식 IC 내에서 종종 구성되며, 설계상의 단순한 문제로서 수신된 HDTV 신호가 QAM 유형이든 VSB 유형이든간에, 수신되는 HDTV 신호에 적합한 디-인더리빙 알고리즘을 선택하기 위한 허수 샘플 유무 검출기 34로부터의 제어 신호에 응답하도록 이루어진다. 리드-솔로몬 디코더 41은 그 자체의 모놀로식 IC 내에서 종종 구성되며, 설계상의 단순한 문제로서 수신된 HDTV 신호가 QAM 유형이든 VSB 유형이든간에, 수신되는 HDTV 신호에 적합한 리드-솔로몬 디코딩 알고리즘을 선택하기 위한 허수 샘플 유무 검출기 34로부터의 제어 신호에 응답할 수 있도록 이루어진다. 에러 정정 데이타는 리드-솔로몬 41로부터 패킷 분류기 43에 대한 데이타 패킷을 발생하는 데이타 디-랜더마이저 42에 제공된다. 또한 설계상의 단순한 문제로서 수신되는 HDTV 신호가 QAM 유형이든 VSB 유형이든간에, 데이타 디-랜더마이저는 수신되는 HDTV 신호에 대한 적합한 디-랜더마이징 알고리즘을 선택하기 위한 허수 샘플 유무 검출기 34로부터의 제어 신호에 응답하도록 이루어진다.
제1 데이타 동기 복구 회로 44는 2차원 트렐리스 디코더 37의 데이타 출력에 포함된 데이타 동기화 정보를 복구하며, 제2 데이타 동기 복구 회로 45는 1차원 트렐리스 디코더 38의 데이타 출력에 포함된 데이타 동기화 정보를 복구한다. 데이타 동기 셀렉터 46은 데이타 동기 복구 회로 44에 의해서 제공되는 데이타 동기화 정보와 데이타 동기 복구 회로 45에 의해서 제공되는 데이타 동기화 정보중의 하나를 선택하며, 선택은 허수 샘플 검출기 34에 의해서 제어된다. 허수 샘플이 수신되는 HDTV 신호가 VSB 신호가 아님을 나타내는 확실한 평균 에버리지 에너지를 가질 때, 데이타 동기 셀렉터 46은 그 출력 신호로서 데이타 동기 복구 회로 44에 의해서 제공되는 데이타 동기화 정보를 선택한다. 평균 에버리지 항이 수신되는 HDTV 신호가 거의 VSB 신호라는 것을 나타내는 제로 에너지를 가질 때, 데이타 동기 셀렉터 46은 그 출력 신호로서 데이타 동기 복수 회로 45에 의해서 제공된 데이타 동기화 정보를 선택한다.
VSB HDTV 신호는 314 연속-입력-시간(consecutive-in-time) 데이타 라인을 각각 포함하는 일련의 연속 입력 시간 데이타 필드로 구성된다. 각각의 데이타 라인은 +S, -S, -S 및 +S 의 연속적인 값을 갖는 4개의 기호를 갖는 라인 동기 코드군과 함께 시작한다. +S 값은 최대 양의 데이타 진폭 (excursion) 이하의 1 레벨이며, -S 값은 최대 음의 데이타 진폭 이상의 1 레벨이다. 데이타 라인은 각각 77.7 마이크로세컨드 지속시간을 가지며, 약 10 megabits/second 의 기호 레이트에 대해서 데이타 라인당 832 기호들이 있다. 각 데이타 필드의 초기 라인은 채널 등화 및 멀티패스 억압 과정을 위한 트레이닝 신호를 코드화하는 필드 동기 코드군이다. 트레이닝 신호는 3개의 63-샘플 PR 순열이 이어지는 511-샘플 의사 랜덤 순열 (혹은 PR 순열) 이다. 이 트레이닝 신호는 각각의 기수 데이타 필드의 제1 라인의 제1 논리부에 따라서 및 각각의 우수 데이타 필드의 제1 라인의 제2 논리부에 따라서 전송되며, 제1 및 제2 논리부는 서로 상보적이다. 데이타 동기 셀렉터 46이 그 출력 신호로서 데이타 동기 복구 회로 45에 의해서 제공된 데이타 동기화 정보를 선택했을 때, 각 데이타 필드의 초기 데이타 라인은 트레이닝 신호로서 등화기 36에 인가하기 위해 선택된다. 두 연속적인 255-샘플 PR 순열의 발생은 데이타 필드 인덱싱 정보를 데이타 동기 셀렉터 46에 제공하기 위한 데이타 동기 복구 회로 45내에서 검출된다.
QAM HDTV 신호를 위한 기준은 VSB HDTV 신호를 위한 기준과 같이 잘 정의되지는 않았다. 32-스테이트 (state) QAM 신호는 MPEG 기준 이외의 압축 기술에 의존하지 않고 단일한 HDTV에 대한 충분한 용량을 제공하지만, 통상적으로 어떤 MPEG 기준 이외의 압축 기술은 16-스테이트 QAM 신호로서 단일한 HDTV 신호를 부호화하기 위해 이용된다. 소정의 24-비트 워드의 발생은 데이타 동기 셀렉터 46에 인가하기 위한 데이타 필드 인덱션 정보를 발생하기 위한 데이타 동기 복구 회로 44에 검출된다. 데이타 동기 셀렉터 46내에 멀티플랙서는 데이타 동기 복구 회로 44에 의해서 제공된 데이타 필드 인덱싱 정보와 데이타 동기 복구 회로 45에 의해서 제공된 데이타 필드 인덱싱 정보중의 하나를 선택하며, 선택된 데이타 필드 인덱싱 정보는 데이타 디-인터리버 40, 리드-솔로몬 디코더 41 및 데이타 디-랜더마이저 42에 제공된다. 본 명세서가 작성될 당시, QAM HDTV 신호에 포함된 트레이닝 신호는 없었다. 따라서, 진폭-군지연 등화기 36은 파일럿 반송파의 부재를 나타내는 VSB 허수 샘플 에너지 검출기 34에 응답하여 플랫 (flat) 진폭 대 주파수 특성을 제공하도록 배열되며, 데이타 동기 복구 회로 45에 의해서 선택된 VSB 트레이닝 신호는 멀티플랙서를 이용하지 않고 데이타 동기 셀렉터 46으로 와이어된다. 또한 기준으로서 선택된 QAM HDTV 전송을 위한 데이타 라인 동기 신호는 없다. 데이타 동기 복구 회로 44는 인트라 데이타 필드 (intra-data-field) 동기화 정보를 발생하기 위한 각 데이타 필드의 샘플을 카운팅하기 위한 카운팅 회로를 포함한다. 필요에 따라 데이타 디-인터리버 40, 리드 솔로몬 디코더 41 및 데이타 디-랜더마이저 42에 인가하기 위하여, 데이타 동기 복구 회로 44에 의해서 발생된 이러한 인트라 데이타 필드 동기화 정보와 데이타 동기 복구 회로 45에 의해 발생된 (데이타 라인 카운트와 같은) 인트라 데이타 필드 동기화 정보는 데이타 동기 셀렉터 46에서 적합한 멀티플랙서에 의해서 둘중의 하나가 선택된다.
연속적인 데이타 패킷의 헤더 코드에 응답하여, 패킷 분류기 43은 상이하게 인가하기 위한 데이타 패킷을 분류한다. HDTV 프로그램의 음성 수신 영역을 나타내는 데이타 패킷은 패킷 분류기 43에 의해서 디지탈 음향 디코더 47에 인가된다. 디지탈 음향 디코더 47은 좌-채널 및 우-채널 입체음 신호를 다수의 확성기 49, 50을 구동하는 복수 채널 음향 증폭기 48에 인가한다. HDTV 프로그램의 영상 영역을 나타내는 데이타 패킷은 패킷 분류기 43에 의해 MPEG 디코더 51에 인가된다. MPEG 디코더 51은 수평 (H) 및 수직 (V) 동기화 신호를 키네스코프 53의 시청 스크린의 래스터 (raster) 주사를 제공하는 키네스코프 편향 회로 52에 제공한다. MPEG 51은 또한 키네스코프 53에 증폭된 레드 (R), 그린 (G) 및 블루 (B) 구동 신호를 인가하기 위한 키네스코프 구동 증폭기 54에 신호를 제공한다. 제1도 및 2도에 도시된 바와 같은 HDTV 수신기의 변형에 있어서, 상이한 디스플레이 장치가 키네스코프 53 대신에 또는 부가하여 이용되며, 음향 복구 시스템은 오직 단일한 음향 채널로 구성되거나 간단한 입체 음향 재생 시스템보다 정교한 음향 복구 시스템으로 상이하다.
제1도로 돌아가서, 제1 클럭 신호를 카운팅 함으로써 발생된 어드레스에 응답하여, ROMs 27 및 31이 최종 중간주파수에 응답하여 이동되는 QAM 및 VSB 신호 반송파의 디지탈 복소수 표시치를 발생하도록 이용될 수 있도록 하기 위하여, 제1 클럭 신호 주파수의 배수의 약수로 수신된 HDTV 신호의 반송파인 그러한 최종 중간주파수중의 하나를 고정하기 위한 준비가 이루어져야 한다. 즉, 그러한 최종 중간주파수는 제1 클럭 신호 주파수와 정수비이다. 자동 위상 및 주파수 제어 (AFPC) 신호는 아날로그-디지탈 변환기 22 다음의 디지탈 회로에서 디벨럽되며, 튜너에 국부 발진기 11, 16 및 20 중의 하나의 주파수 및 위상을 제어하기 위해 이용된다. 고정 주파수 제3 국부 발진기 20을 이용하고, 제2 국부 발진기 16이 제공하는 발진의 주파수 및 위상을 제어하는 것은, 제2 SAW 필터 18과 제2 IF 신호의 얼라인먼트가 쉽게 확인된다는 점에서 바람직하다. 제2 SAW 필터는 통상적으로 인접 채널 신호 성분을 위한 탭을 포함하며, 이 경우에 있어서, 이러한 탭 사이의 제2 IF 신호의 적합한 얼라인먼트는 그 통합성을 유지하기 위하여 중요하다. 기호 클럭킹은 고도의 주파수 안정도를 나타내기 위하여 이루어진다. 기호 클럭 주파수의 배수의 약수로 주파수와 위상에 있어 최종 중간주파수 (IF) 신호의 반송파를 클럭함으로써, 최종 중간주파수에 이동되는 반송파에 주파수 및 위상 오류를 검출하기 위한 AFPC는 동작 기호 위상 에러를 정정하기 위한 독립된 위상 트랙커를 이용하지 않고, 또한 동작 기호 위상 오류를 정정하기 위하여 일정하게 작동한다.
제1도에서 디지탈 멀티플랙서 55는 AFPC 셀렉터로 설명한다. 디지탈 저역 필터 56에 대한 입력 신호로서 VSB 싱크로다인 회로 29로부터 허수 출력 신호를 선택하기 위하여, 수신되는 HDTV 신호가 VSB 유형일 경우에 있어서, 멀티플랙서 55는 VSB 직각 위상 싱크로다인 회로 295의 응답이 실질적인 에너지를 갖지 않음을 나타내는, 제어 신호의 제2 조건을 제공하는 허수 샘플 유무 검출기 34에 응답한다. 저역 필터 56의 응답은 입력 신호로서 디지탈-아날로그 변환기 (DAC) 57에 제공되는 디지탈 AFPC 신호이다. DAC 57로부터의 출력 신호는 아날로그 저역 필터 58에서 저역통과 필터링되는 아날로그 AFPC 신호이며, 그 필터 58의 응답은 제2 국부 발진기 16이 제공하는 발진의 주파수 및 위상을 제어하기 위하여 이용된다. 아날로그 저역통과 필터링은 디지탈 저역통과 필터링에 비하여 활성 장치에 대한 필요성이 적어지기 때문에 장시간 일정 저역통과 필터링하기 위하여 이용하기에 이롭다. 저항 용량 저역 필터부의 분도 (shunt) 커패시터는 튜너 5 IC 및 디지탈 싱크로다잉 회로를 포함하는 IC 사이에 인터페이스에 있기 때문에, 아날로그 저역통과 필터링은 IC 핀 아웃 (pin-out)을 이용하지 않고 수행될 수 있다. 디지탈 저역통과 필터링을 수행하는 것이 이롭지만, 디지탈 저역통과 필터 응답은 DAC 57에 부샘플화될 수 있기 때문에, 디지탈-아날로그 변환에 있어서의 감속은 DAC 57의 코스트(cost)를 감소시킨다. 이러한 과정은 제12도를 참조로 하여 본 명세서의 후반부에 기술된 AGC 회로에서 이용되는 과정과 유사하며, AGC 회로를 위해 디벨럽된 제3 클럭 신호는 ADC 57에 의해 이용될 수 있으며, 디지탈 저역 필터 56이 필터 입력 신호의 샘플을 평균하기 위해 포함하는, 누산기를 리셋하기 위해 이용될 수 있다.
QAM HDTV 신호를 처리하기 위한 회로로부터 디지탈 저역 필터 56을 위한 입력 신호를 선택하기 위하여, 수신되는 HDTV 신호가 QAM 유형일 경우에 있어서, 멀티플랙서 55는 VSB 직각 위상 동기 회로 295의 응답이 실질적인 에너지를 갖는다는 것을 나타내는 허수 샘플 유무 검출기 34에 응답한다. 제1도는 그러한 선택을 위해 제공되는 디지탈 승산기 59의 적출력 신호를 도시한다. 디지탈 승산기 59는 필터되지 않는 디지탈 AFPC 신호를 발생하기 위한 QAM 싱크로다인 회로 25의 실수 및 허수 출력 신호를 승산한다. 필터되지 않는 디지탈 AFPC 신호의 발생은 잘 알려진 코스타스 (Costas) 루프에 신호와 유사하다. 코스타스 루프에 있어서, AFPC 신호는 수신된 신호를 기저대역에 싱크로다인하기 위해 이용되는 디지탈 국부 발진의 주파수 및 위상을 제어하기 위하여 이용된다. 제1도의 배열은 이러한 과정에서 시작하며, 대신에 AFPC 신호는 제2 국부 발진기 16에 의해 발생되는 아날로그 발진의 주파수 및 위상을 제어하기 위해 이용된다. 이것은 디지탈화하고 연이어 디지탈 영역에 있는 기저대역에 싱크로다인하기 위한 ADC 22에 제공된 최종 IF 신호의 주파수 및 위상을 조절한다. 코스타스 루프 경우에서와 같이, 승산기 59는 실수 신호가 허수 신호를 승산하기 위한 터너리 (ternary) 신호로 변환되는 특별한 설계가 바람직하며, 이것은 디지탈 승산기를 단순화하며 AFPC 루프의 풀-인 (pull-in) 특성을 개선한다.
제1도 및 2도에 정확하게 도시되진 않지만, NTSC 신호로부터 동-채널 간섭이 감지되지 않을때 필터 30을 바이-패스 (by-pass)하며 예상되는 코딩 레벨에 따라 1차원 트렐리스 디코더 38의 기호 디코딩 범위를 조정하기 위하여, 바람직한 회로는 NTSC 신호로부터 동-채널 간섭이 있는 때를 감지하기 위하여 제공된다. 15코딩 레벨이 인지될 때 보다 8코딩 레벨이 인지될 때 기호 동일성에 있어서 오류 판별의 발생 가능성이 적어진다.
제2 중간주파수 증폭기 19, 제3 국부 발진기 20 (그 외부 크리스탈 및 다른 주파수 선택 성분을 제외하고) 및 제3 믹서 21은 모놀로식 IC의 범위 내에서 유리하게 구성되며, 제3 믹서 21의 출력 신호는 제2 IF 증폭기 19의 출력 신호와 상이한 주파수에 있기 때문에, 제2 IF 증폭기 19는 수반되는 불필요한 재생의 위험 없이 고이득을 가질 수 있다. 제1 IF 증폭기 14, 제2 국부 발진기 16 (그 외부 크리스탈 및 다른 주파수 선택 성분을 제외하고) 및 제2 믹서 17은 동일한 IC의 범위 내에서 구성될 수 있으며, 또는 다른 방법으로 예를들어, 다른 집적 회로내에서, 구성될 수 있다. 통상적으로 아날로그-디지탈 변환기 (ADC)는 적어도 10비트 분해능을 갖는 플래쉬 (flash) 유형이며 IF 증폭기 19와 상이한 모놀로식 IC 범위 내에서 구성되는 것이 바람직하다. 변환기의 출력에 아날로그 저역 필터는, 대응 스위칭 과도전류로, 샘플링 회로를 고이득 제2 IF 19가 위치한 (어떠한 경우에 있어서는 제1 IF 증폭기 14가 또한 위치한다.) IC 로부터 단절시킨다. 이것은 튜너 5에 불필요한 재생 가능성을 감소시킨다. 상당한 다이 (die) 영역은 양자화 레벨을 형성하는데 있어서 이용되는 저항 래더 및 프래쉬 유형의 ADC 회로에 포함된 다수의 아날로그 비교기를 필요로 하며, 종종 그러한 ADC는 다른 소자들과 전혀 모놀로식 IC를 공유하지 않는다.
발명자들이 지적하는, 본 발명의 적합한 실시예에 있어 어드레스 발생기 28 및 32의 영역으로서, 샘플 클럭 발생기 23 및 ADC 22로부터 제공된 디지탈화된 최종 IF 신호를 최종 IF 신호의 복소 디지탈 샘플로 변환하기 위한 회로 24는 VSB HDTV 신호를 기저대역에 싱크로다인하기 위한 회로 및 QAM HDTV 신호를 기저대역에 싱크로 다인하기 위한 회로에 의해 공유된다. 따라서, VSB HDTV 신호를 기저대역에 싱크로다인하기 위한 회로 및 QAM HDTV 신호를 기저대역에 싱크로다인하기 위한 회로는 단일한 모놀로식 회로의 범위내에서 구성된다. 발명자들은 또한 이 단일한 모놀로식 IC 및 연이은 회로가 수신되는 HDTV 전송에 대한 적합한 수신 모드를 자동적으로 선택하기 위한 회로 모두를 포함하는 것이 바람직하다고 지적한다. 그러한 예에서 HDTV 신호가 QAM 유형의 신호인지 아니면 VSB 유형의 신호인지에 따른 두 뚜렷하게 상이한 주파수에서 제3 국부 발진기를 작동할 필요가 없다. 두 뚜렷하게 상이한 주파수에서 제3 국부 발진기의 동작은 통상적으로 그러한 주파수를 셋팅하기 위한 두 상이한 크리스탈의 이용과 관계한다. HDTV 신호가 QAM 유형의 신호이든 VSB 유형의 신호이든간에, 제3 국부 발진기가 필수적으로 동일한 주파수에서 동작함으로써 부가적인 크리스탈의 코스트 및 두 크리스탈의 이용에 수반된 전자 스위칭 회로의 코스트를 줄이게 된다. 또한, 튜너 5의 신뢰성이 모놀로식 집적 회로 외부에 위치한 회로의 양을 줄임으로써 개선된다.
ADC에 의해 최종 IF 신호의 샘플링을 클럭킹하기 위한 신호는 그 IC 내에서 발생되기 때문에, 만약 ADC가 IC 내에서 구성되지 않는다면, VSB HDTV 신호를 기저대역에 싱크로다인하기 위한 회로 및 QAM HDTV 신호를 기저대역에 싱크로다인하기 위한 회로를 포함하는 IC에 ADC를 포함시키는 것이 바람직하다. 또한, 변환기의 입력에 아날로그 저역 필터는, 그 대응 스위치 과도전류로, 샘플링 회로를 또한 고이득 IF 증폭이 수행되는 IC로부터 분리시킨다.
제3도는 샘플 클럭 발생기의 대표적인 구조를 상세히 도시한다. 이 구조는 통상적으로 21.52㎒ 주파수의 시소이더 (cissoidal) 발진을 발생하는 전압 제어 발진기 230을 포함한다. 발진기 230은 전압 제어 발진기이며, 그 발진의 주파수 및 위상은 자동 주파수 위상 제어 (AFPC) 신호에 의해 제어된다. 이 AFPC 신호는 발진기 230의 발진과 디지탈-아날로그 변환기 (ADC) 232로부터 제공된 21.52㎒ 기준 반송파와 비교하는 자동 주파수 위상 제어 (AFPC) 검출기 231에 의해서 발생된다. 발진기 230은 그 발진의 고유 주파수 및 위상을 안정시키기 위한 크리스탈을 이용하는 유형이 바람직하다. 대칭적인 클리퍼 또는 리미터 233은, ADC 22에 최종 IF 신호의 샘플링을 타이밍하기 위한 제1 클럭 신호로서 이용되는 이러한 시소이더 발진에 대한 방형파 응답을 발생한다. 주파수 분할기 플립-플롭 (flip-flop) 234는, AND 회로 235가 제1도에 도시된 2 : 1 데시메이터 35에 의해 이용되는 제2 클럭 신호를 발생하기 위한 제1 클럭 신호와 논리곱하는 또 다른 방형파를 발생하기 위한 제1 클럭 신호의 전이에 응답한다.
디지탈-아날로그 변환기 232로부터 제공된 21.52㎒ 기준 반송파는, 기저대역에 싱크로다인되는 수신된 HDTV 신호의 높은 기호 주파수 성분을 검출하고 적정배로 스퀘어링 (squaring)하여 적정 계수만큼 기호 주파수를 승산함으로써 발생된다. 먼저, 수신된 HDTV 신호가 21.52㎒ 기준 반송파를 발생하기 위해 한번 스퀘어되는 10.76㎒ 기호 반송파를 갖는 VSB 신호라고 가정하고, 그다음, 수신된 HDTV 신호가 21.52㎒ 기준 반송파를 발생하기 위해 두번 스퀘어되는 5.38㎒ 기호 반송파를 갖는 QAM 신호라고 가정하여, 이러한 과정들은 지금부터 기술된다.
VSB 신호의 10.76㎒ 기호 주파수를 선택하는 10.76㎒에 집중한 선택성 응답을 제공하는 대역 FIR 디지탈 필터 237에 인가하기 위한 VSB 동상 동기 검출기 290으로부터 제공된 이 신호의 실수 샘플을 선택하기 위하여, 디지탈 멀티플랙서 236은 수신된 HDTV 신호가 VSB 신호임을 나타내는 제1 조건에 있는 허수 샘플 유무 검출기 34에 의해서 제공된 제어 신호에 응답한다. 필터 237 응답은 디지탈 승산기 238에 의해 스퀘어되며, 이 디지탈 승산기 238은 논리 게이트로 구성되거나 스퀘어의 룩-업 테이블을 저장하는 ROM에 의해 제공될 수 있다. 스퀘어 샘플로 동작되는 디지탈 승산기 238로부터의 적출력 신호는 필터 237 응답의 10.76㎒ 성분의 제2 조파에서 높은 성분을 가지며, 21.52㎒에 집중된 선택성 응답을 제공하는 대역 FIR 디지탈 필터 239는 그 21.52㎒ 기준 반송파 아날로그 출력 신호를 나타내는 그 디지탈 입력 신호로서 DAC 232에 인가하기 위한 이 제2 조파를 선택한다.
10.76㎒에 집중된 선택성 응답을 제공하는 대역 필터 237에 인가하기 위한 디지탈 승산기 23A의 적출력 신호를 선택하기 위하여, 디지탈 멀티플랙서 236은 수신된 HDTV 신호가 QAM 신호임을 나타내는 제1 조건에 있는 허수 샘플 유무 검출기 34에 의해서 제공된 제어 신호에 응답한다. 논리 게이트로 구성되거나 스퀘어의 룩-업 테이블을 저장하는 ROM에 의해 제공되는 디지탈 승산기 23A는, 기저대역 QAM 신호의 5.38㎒ 기호 주파수를 선택하는, 5.38㎒에 집중된 선택성 응답을 제공하는 대역 FIR 디지탈 필터 23B로부터 제공된 샘플을 스퀘어한다. 이 기저대역 QAM 신호는 제3도에 도시된 바와 같은 QAM 동상 동기 검출기 250이나 제5도에 도시된 바와 같은 QAM 직각위상 동기 검출기로부터 제공될 수 있다.
제3도는 제1 어드레스 발생기 28의 대표적인 구성을 또한 더 상세히 도시하며 이 어드레스 발생기 28은, 최종 중간주파수로 이동되며 서로 직각 관계에 있는 QAM 반송파의 두 위상동기의 복소수 디지탈 표시치를 제공하는 ROM 27의 코사인 룩-업 테이블 영역 271 및 사인 룩-업 테이블 영역 272에 어드레스를 제공한다. 제1 클럭 신호의 전이는 기본 제1 어드레스 신호를 발생하기 위한 제1 어드레스 발생기 28에 있는 제1 어드레스 카운터 281에 의해 카운트될 수 있다. 이 기본 제1 어드레스 신호는 제1 피가산수로서 디지탈 가산기 282에 인가된다. 제2 피가산수로서 가산기 282에 인가되는 제1 어드레스 정정 신호는, ROM 27의 코사인 룩-업 테이블 영역 271 및 사인 룩-업 테이블 영역 272를 어드레스하기 위한 정정된 제1 어드레스 신호를 합출력 신호로서 발생하기 위한 가산기 282에 기본 제1 어드레스 신호로 가산된다. 기호-클럭-순환 검출기 283은 QAM 동상 동기 검출기 250에 의해 기저대역에 싱크로다인되는 QAM 신호의 일련의 실수 샘플 및 QAM 직각위상 동기 검출기 255에 의해 기저대역에 싱크로다인되는 QAM 신호의 일련의 허수 샘플에 응답한다. 기호-클럭-순환 검출기 283은, 그 기호 주파수의 약수인 최종 중간주파수로 헤테로다인된 수신된 QAM 신호에 나타나는, 제1 클럭 신호에 따라 수신기에서 수행되는 기호 클럭킹과 송신기에서 수행되는 기호 클럭킹 사이에 미스페이징 (misphasing)을 검출한다. 여러 유형의 기호-클럭-순환 검출기 283이 기술되어 있으며 그중에 어떤것을 기술하는 기초 논문이 본원 명세서에 참고로 반영된 METHOD AND APPARATUS FOR CARRIER SYNCHRONIZATION AND DATA DETECTION 라는 제목으로 A. D. Kucar에 1992년 5월 19일 발행된 U. S. 특허 제5,115,454호에 실려있다. 디지탈 저역 필터 284는 기본 제1 어드레스를 정정하기 위한 가산기 282에 제공된 제1 어드레스 신호를 발생하기 위한 기호-클럭-순환 검출기 283에 의해 검출되는 수신기에서 수행된 기호 클럭킹의 미스페이징을 많은 샘플 (예를들어, 수백만)에 대해서 평균한다. 그러한 많은 샘플에 대해서 평균하는 것은 보다 적은 수의 샘플을 누산하고 또다른 누산을 위한 감소된 샘플 레이트로 샘플을 덤프(dump)하는 과정에 의해 수행되며, 누산 및 부샘플링은 점진적으로 낮은 샘플링 레이트로 여러번 반복된다.
제3도는 또한 제2 어드레스 발생기 32의 대표적인 구성을 더 자세히 도시하며 이 제2 어드레스 발생기 32는 또한, 최종 중간주파수로 이동되며 서로 직각 관계에 있는 VSB 반송파의 두 위상동기의 복소수 디지탈 표시치를 제공하는 ROM 31의 코사인 룩-업 테이블 영역 311 및 사인 룩-업 테이블 영역 312에 어드레스를 제공한다. 제1 클럭 신호의 전이는 기본 제2 어드레스 신호를 발생하기 위한 제2 어드레스 발생기 32에 있는 제2 어드레스 카운터 321에 의해 카운트된다. 이 기본 제2 어드레스 신호는 제1 피가산수로서 디지탈 가산기 322에 인가된다. 제2 피가산수로서 가산기 322에 인가되는 제2 어드레스 정정 신호는, ROM 31의 코사인 룩-업 테이블 영역 311 및 사인 룩-업 테이블 영역 312를 어드레스하기 위한 정정된 제2 어드레스 신호를 합출력 신호로서 발생하기 위한 가산기 322에 기본 제2 어드레스 신호로 가산한다.
제3도는 양자화기 324에 입력 신호로서 인가되기 전에 소정수의 샘플주기 만큼 동상 동기검출기 2900로부터의 샘플을 지연하기 위한 클럭된 디지탈 지연 라인 323을 도시하며, 이 양자화기 324는 입력 신호로서 양자화기 324에 의해 수신된 샘플에 의해 가장 근접하게 추산되는 양자화 레벨을 제공한다. 양자화 레벨은 VSB 신호에 수반하는 파일럿 반송파의 에너지로부터 추산되거나, VSB 신호의 디벨럽 검출의 결과로부터 추산될 수 있다. 그 출력 신호로서 양자화기 324에 의해 선택된 가장 근접한 양자화 레벨은, 그 출력에 클럭된 래치 (latch)를 포함함으로써 클럭된 소자로서 동작되는 디지탈 가/감산기 325에 의해 감산된 대응하는 양자화기 324 입력 신호를 갖는다. 가/감산기 325로부터의 차출력 신호는 복구되어야 하는 기호 레벨들로부터 실질적으로 복구된 기호 레벨의 퇴거를 나타내며, 퇴거의 극성이 유도되는 기호 미스페이징으로 인한 것인지 지연된 미스페이징으로 인한 것인지는 해결되어야 한다.
입력 신호로서 클럭된 디지탈 지연 라인 323에 인가된 동상 동기검출기 2900로부터의 샘플은 지연없이 입력 신호로서 평균-방형-오류-에러 그라디언트(mean-square-error gradient) 검출 필터 326에 인가된다. 필터 326은 (-1/2), 1, 0, (-1), (+1/2) 커넬을 갖는 유한 임펄스 디지탈 응답 필터이며, 그 동작은 제1 샘플링 클럭에 의해 클럭된다. 클럭된 디지탈 지연 라인 323에 의해 제공된 지연의 소정수의 샘플 주기로 인해 필터 326 응답은 가/감산기 325로부터의 차신호와 일시적인 얼라인먼트에 있다. 디지탈 승산기 327은 이러한 문제를 해결하기 위하여 필터 326 응답 만큼 가/감산기 325로부터의 차신호를 승산한다. 2의 보수 필터 326 응답의 사인 비트 및 차상위 비트는 디지탈 승산기 327의 구조를 단순화할 수 있는 승산에 충분하다. 디지탈 승산기 327로부터의 적신호은 샘플들은, 기본 제2 어드레스를 정정하기 위해 가산기 322에 제공되는 제2 어드레스 정정 신호를 발생하기 위한 디지탈 저역 필터 328에 의하여 많은 샘플 (예를들어, 수백만)에 대해서 평균되는 수신기에서 수행된 기호 클럭킹의 미스페이징을 나타낸다.
제3도 (및 제5도)에 도시된 제2 어드레스 발생기 32에 이용된 기호 동기화 기술은 S. U. H. Qureshi가 1976년 12월판 Timing Recovery for Equalized Partial-Response Systems, IEEE Transactions on Communications 라는 그의 논문 1326-1330 페이지에서 펄스 진폭 변조 (QAM) 신호를 이용하는 것으로 기술한 것과 동일한 통상적 유형이다. VSB 신호에 대한 기호 동기화와 관련하여 이용되는 이러한 기호 동기화 기술은 본 명세서에 참조된 선 출원된 출원에 있어서 발명자들에 의해 특별히 기술되었다. 제3도 및 5도에 도시된 통상적인 유형의 제2 어드레스 발생기 32의 바람직한 실시예에 있어서, 클럭된 디지탈 라인 323은 독립된 소자로서 존재하지 않으며, 대신, 필터 326 응답과 일시적으로 얼라인되는 가/감산기 325로부터의 차신호를 위한 지연의 필요한 수의 샘플 주기로 인해 양자화기 324에 대한 입력 신호는, 필터 326의 응답을 발생하기 위해 가산되기 전에 (-1/2), 1, 0, (-1), (+1/2) 커넬 만큼 가중되도록 상이하게 지연된 샘플을 제공하기 위한 필터 326에 포함된 텝된 (tapped) 디지탈 지연 라인으로부터 취해진다.
QAM HDTV 신호의 반송파 및 VSB HDTV 신호의 반송파는 각각의 중간주파수로 이동되며, 그 각각의 중간주파수는, QAM HDTV 신호의 5.38㎒ 기호 주파수를 갖는 제4 조파 및 VSB HDTV 신호의 10.76㎒ 기호 주파수를 갖는 제2 조파인 21.52㎒ 샘플 레이트의 배수의 약수이다. QAM HDTV 신호의 반송파가 6㎒ 범위 TV 채널의 중심에 있기 때문에, 이러한 두 각각의 중간주파수는 서로 2.375㎒ 간격을 두고 있지만, VSB HDTV 신호의 반송파는 6㎒ 범위 TV 채널의 최저주파수 이상인 625㎒이다. 튜너 5에 국부 발진기 11, 16 및 20의 주파수는, VSB HDTV 신호의 반송파가 이동되는 중간주파수가 QAM HDTV 신호의 반송파가 이동되는 중간주파수보다 낮도록 선택되는 것이 바람직하다. 이것은 VSB HDTV 신호가 수신될 때 기호 동기화를 용이하게 하기 때문에 아주 바람직하다. QAM HDTV 신호의 반송파가 이동되는 중간주파수는, 적어도 21.52㎒ 샘플 클럭에 따라 사이클당 4번 샘플화될 수 있도록, 5.38㎒를 넘지 않는 것이 바람직하며, 그것은 최종 IF 신호에 있어 최저 주파수가 2.38㎒보다 높지 않도록하게 한다. 최종 IF 신호의 최저 주파수는, 그에대한 최고 주파수의 비를 실질적으로 8 : 1로 유지하여 실수-복소-샘플 변환기 24에 대한 필터링을 용이하게 하기 위하여 1㎒ 이하인 것이 바람직하며, 따라서 VSB HDTV 신호의 반송파가 이동되는 중간주파수는 1.625㎒ 이상인 것이 바람직하다.
제4도는, 21.52㎒ 샘플링 주파수 및 인터레스트 (interest)의 주파수 범위를 오버랩 (overlap)하는, 21.52㎒ 샘플링 주파수의 제2 조파, 43.04㎒의 저조파의 도표이다. (21.52㎒ 샘플링 주파수의 저조파 중의 저조파 (subharmonics)의 보다 완전한 도표가 구성될 수 있지만, ROMs 27 및 31에 대한 어드레스의 수는, 21.52㎒ 샘플링 주파수의 고조파가 도표에 부가되고 그러한 고조파 중의 저조파가 최종 IF 신호에 QAM 및 VSB 반송파 주파수에 근접하도록 실질적으로 선택되는 만큼 확대되어야 한다.) 사람들은, QAM HDTV 신호 및 VSB HDTV 신호가 이동되는 각각의 중간주파수의 이전 패러그래프의 기준과 부합하는 제4도 도표로부터의 주파수중 2개의 주파수를 선택하기를 바란다. 제4도의 도표는 우측 상단에 2.375㎒만큼 증분된 43.04㎒의 보다 높은 저조파들의 종열을 포함하며, 그 주파수 값들은 저조파 사이에 목표된 2.375㎒ 오프셋 (offset)에 가까운 저조파를 선택하는데 있어서 보조물로서 43.04㎒의 보다 낮은 저조파와 비교될 수 있다. 43.04㎒의 9번째 및 18번째 저조파는 목표 오프셋과 관계하여 16㎒ 또는 0.67% 오류를 나타내며, 43.04㎒의 10번째 및 22번째 저조파는 목표 오프셋과 관계하여 27㎒ 또는 1.14% 오류를 나타내고, 43.04㎒의 11번째 및 28번째 저조파는 목표 오프셋과 관계하여 1㎒ 또는 0.04% 오류를 나타내며, 43.04㎒의 12번째 및 36번째 저조파는 목표 오프셋과 관계하여 16㎒ 또는 0.67% 오류를 나타낸다. 최종 IF 신호에 있는 QAM 및 VSB 반송파 각각을 목표한 약수 주파수로 고정하기 위해 필요한 공칭 제2 국부 발진기 16 주파수의 정정은 그 발진의 960㎒ 주파수의 아주적은 비율이며, 따라서 그 발진의 안정도는 AFPC되는 것에 거의 영향을 받지 않는다. 제2 중간주파수의 변이는 주파수들이 SAW 필터 18의 트랩에 있는한 상위 상태 (the more significant consideration)이다. 이 변이의 결과는 한 수신 모드 동안 스위치된 캐패시턴스로 크리스탈 탱크 회로를 션팅 (shunting)하여 제3 국부 발진기 20의 주파수를 몇 ㎑ 변화시킴으로써 반대로 될 수 있다. 과거의 NTSC TV 수신기들을 위한 상용 설계에 있어서, 30 ㎑ 까지의 미스튜닝 (mistuning)은 주파수 선택성 소자로서 인덕터 및 캐패시터를 갖는 개별적인 단계로 구성된 IF 증폭기에서 허용되며, 다소 큰 미스튜닝은 SAW 필터를 이용하는 모놀로식 IF 증폭기에서 허용된다.
제3도로 돌아가서, 43.04㎒의 10번째 및 22번째 저조파가 QAM 및 VSB HDTV 반송파가 각각 변환되는 최종 중간주파수로서 이용되며, 따라서 변환된 VSB 반송파가 1.625㎒보다 다소 높다고 가정하면, 제1 어드레스 카운터 281은 모듈로(modulo)-10 카운트 하도록 배열되어 한 사이클의 ROM 27 어드레싱을 발생하며, 제2 카운터 322는 모듈로-22 카운트 하도록 배열되어 한 사이클의 ROM 31 어드레싱을 발생한다. 43.04㎒의 11번째 및 28번째 저조파가 QAM 및 VSB HDTV 반송파가 각각 변환되는 최종 중간주파수로서 이용된다면, 제1 어드레스 카운터 281은 모듈로-11 카운트 하도록 배열되어 한 사이클의 ROM 27 어드레싱을 발생하며, 제2 카운터 322는 모듈로-28 카운트 하도록 배열되어 한 사이클의 ROM 31 어드레싱을 발생한다. 43.04㎒의 12번째 및 36번째 저조파가 QAM 및 VSB HDTV 반송파가 각각 변환되는 최종 중간주파수로서 이용된다면, 제1 어드레스 카운터 281은 모듈로-12 카운트 하도록 배열되어 한 사이클의 ROM 27 어드레싱을 발생하며, 제2 카운터 322는 모듈로-37 카운트 하도록 배열되어 한 사이클의 ROM 31 어드레싱을 발생한다.
제5도는 43.04㎒의 9번째 및 18번째 저조파가 QAM 및 VSB HDTV 반송파가 각각 변환되는 최종 중간주파수로 이용될 때 가능한 제3도 회로의 변형을 도시한다. VSB 복소 반송파 ROM 31은, VSB 반송파 코사인값의 오직 1/2 사이클을 저장하는 영역 313 및 VSB 반송파 사인값의 오직 1/2 사이클을 저장하는 영역 314로 구성되는 ROM 310으로 대체된다. 상기와 같은 제2 어드레스 발생기 32의 변형 320에 있어서, 가산기 322는, 제2 어드레스 카운터 321로부터 기본 제2 어드레스를 수신한다기 보다는, 그 제1 피가산수 입력 신호로서 제1 어드레스 카운터 281로부터 기본 제1 어드레스를 수신한다. 제2 어드레스 카운터 321은 변형된 제2 어드레스 발생기 320으로 이용되지 않는다. 제1 어드레스 카운터 281은 모듈로-9 카운트 되도록 배열되어 한 사이클의 ROM 27 어드레싱 및 1/2 사이클의 ROM 310 어드레싱을 발생한다. 2진 카운터 단계 310은 제1 어드레스 카운터 281로부터 오버플로우 반송파를 카운트한다. 선택성 비트 보상기 315는 디지탈 가산기 317을 위한 제1 피가산수 입력을 발생하기 위한 ROM 310의 영역 313으로부터 독출된 VSB 반송파 코사인값의 각 비트로 2진 카운터 단계 319로부터 모듈로-2 카운트를 배타적논리합하며, 2진 카운터 단계 319로부터 모듈로-2 카운트에, 가산기 317을 위한 제2 피가산수 입력을 발생하기 위한 증가된 무게 (significance)의 방향으로 제로 확장 (extension)이 제공된다. 가산기 317로부터의 합출력은 18개의 제1 클럭 주기들 이상의 VSB 반송파 코사인값의 완전한 사이클을 제공한다. 선택성 비트 보상기 316은, 디지탈 가산기 318을 위한 제1 피가산수 입력을 발생하기 위한 ROM 310의 영역 314로부터 독출된 VSB 반송파 사인값의 각 비트로 2진 카운터 단계 319로부터 모듈로-2 카운트를 배타적논리합하며, 증가된 무게의 방향으로 제로 확장을 갖는 2진 카운터 단계 319로부터의 모듈로-2 카운트는 또한 가산기 318을 위한 제2 피가산수 입력으로서 인가된다. 가산기 318로부터의 합출력은 18개의 제1 클럭 주기들 이상의 VSB 반송파 사인값의 완전한 사이클을 제공한다.
디지탈 회로 디자인 기술을 가진 사람은, 다른 하드웨어 세이빙이, 사인 및 코사인 함수에 있어서 대칭성을 이용하거나 이러한 두 함수의 각각의 위상에 있어서 90 오프셋을 이용하는 제3도의 독출전용 회로로 이루어질 수 있다는 것을 이해한다. 사인 및 코사인값이 ROM으로부터 독출되는 것이 아니라 sin (A+B) = sin A cos B +cos A sin B 및 cos (A+B) = cos A cos B - sin A sin B 삼각함수에 따라 병렬로 누산되는 배열은 또 다른 대안 (alternative)이다.
제6도는 회로 24가 취할 수 있는 형태를 도시하며, 이 회로 24는 (a) 실수 (Re) 디지탈 샘플에 대한 힐버트-변압 응답으로서 허수 (Im) 디지탈 샘플을 발생하는 리니어-위상 유한 임펄스 응답 (FIR) 디지탈 필터 60 및 (b) 힐버트-변압 필터 60에 포함된 클럭된 래치 소자 61-66들에 의해 제공될 수 있는, 힐버트-변압 필터 60의 대기시간을 보상하기 위한 실수 디지탈 샘플의 클럭된 보상 디지탈 지연으로 구성된다.
대역통과 신호에서 동상 및 직각 위상 샘플링 과정을 수행하기 위한 회로를 이용하는 것이 D. W. Rice와 K. H. Wu에 의해 AES-18 제4권 (1982 11월) IEEE TRANSACTIONS ON AEROSPACE AND ELECTRONIC SYSTEMS 의 736-739 페이지에 Quadrature Sampling with High Dynamic Range 라는 논문에서 기술되었다. 최종 IF 신호가 차지하는 주파수 대역 6㎒ 범위는 적어도 1 megaHertz나 그 정도의 최저 주파수를 갖기 때문에, 힐버트 변압을 위해 이용되는 FIR 필터 60에 있어서 7개의 비 제로 무게의 탭 만큼 적게 이용하는 것이 가능하다.
7-탭 힐버트-변압 필터 60은 종속 접속된 1-샘플 지연 소자 61, 62, 63, 64, 65 및 66을 포함하며, 그 소자들로부터 샘플들은 힐버트-변압 응답을 발생하기 위하여 가중되고 가산된다. 힐버트 변압은 FIR 필터 60의 탭 무게가 메디안 (median) 지연에 대해서 대칭을 나타내는 리니어 위상이다. 따라서, 디지탈 가산기 67은 지연 소자 61에 대한 입력 신호와 지연 소자 66으로부터의 출력 신호를 합산하여 공동으로 가중되도록 하고, 가산기 68은 지연소자 61로부터의 출력 신호와 지연 소자 65로부터의 출력 신호를 합산하여 공동으로 가중되도록 하며, 디지탈 가산기 69는 지연소자 62로부터의 출력 신호와 지연 소자 64로부터의 출력 신호를 합산하여 공동으로 가중되도록 한다. 지연 소자 64로부터의 출력 신호는 입력 어드레스로서 고유 무게 W0크기 만큼 그 신호를 승산하는 독출전용 메모리 70에 인가된다. 디지탈 가산기 68로부터의 합출력 신호는 입력 어드레스로서 고유 무게 W2크기 만큼 그 신호를 승산하는 독출전용 메모리 72에 인가된다. 디지탈 가산기 67로부터의 합출력 신호는 입력 어드레스로서 고유 무게 W3크기 만큼 그 신호를 승산하는 독출전용 메모리 73에 인가된다. 고정 피승수 승산기로서 ROMs 70, 71, 72 및 73을 이용하여 승산과 관계된 지연을 아주 짧게 할 수 있다. ROMs 70, 71, 72 및 73에 저장된 무게 W0, W1, W2및 W3의 크기로 신호를 적당하게 분배해야할 때, ROMs 70, 71, 72 및 73의 출력 신호는 가산기 또는 감산기로서 동작하는 세개의 기호화된 74, 75 및 76에 의해 결합된다. 가산기 67, 68, 69, 74, 75 및 76은 각각의 1-샘플 대기시간을 나타내는 클럭된 가산기들로 간주되며 결과적으로 6-샘플 대기시간을 나타내는 7-탭 FIR 필터 60이 된다. 이 대기시간을 보상하는 필터 60의 입력 신호의 지연은 종속 접속된 6개의 1-샘플 지연 소자 61, 62, 63, 64, 65 및 66에 의하여 제공된다. 독출전용 메모리 70에 대한 입력 어드레스는, 지연 소자 63의 출력으로부터가 아니라, 지연 소자 64의 출력으로부터 취해지며, 따라서 지연 소자 64의 1-샘플 지연은 가산기 67, 68 및 69에서 1-샘플 지연을 보상한다.
AES-20 제6호 (1984년 11월) IEEE TRANSACTIONS ON AEROSPACE AND ELECTRONIC SYSTEMS에 A Simple Method for Sampling In-Phase and Quadrature Components 라는 그의 논문에서 C. M. Rader는 디지탈화된 대역통과 신호에서 수행되는 복합 동기검출에 있어서 개선점들을 기술한다. Rader는 Rice와 Wu의 힐버트-변압 필터 및 보상 지연 FIR 필터를 자코뱅 타원 함수에 근거하여 설계되고 디지탈화된 대역통과 신호에 대한 위상 응답에 있어서 상수 π/2 차이를 나타내는 한쌍의 디지탈 전역 필터로 대체한다. 바람직한 한쌍의 그러한 전역 디지탈 필터는 다음과 같은 시스템 함수를 갖는다.
H1(z) = z-1(z-2-a2) / (1-a2z-2) a2=0.5846832
H2(z) = - (z-2-b2) / (1-b2z-2) b2=0.1380250
Rader는 a2및 b2에 의한 단지 두개의 승산을 필요로 하는 필터 구성을 기술한다.
제7도는, C. M. Rader에 의해 기술되었으며 자코뱅 타원 함수에 근거하여 설계된 유형의 한쌍의 전역 디지탈 필터 80 및 900로 구성되는, 회로 24가 취할 수 있는 또 다른 형태를 도시한다. 필터 80 및 90은 디지탈화된 대역통과 신호에 대한 위상응답에 있어서 상수 π/2 차이를 나타낸다. VSB 신호를 싱크로다잉할 때 오버샘플된 실수 샘플들은 기호 동기화를 위해 제공되기 때문에, 발명자들은 지연 회로망 회로에서 또다른 리덕션을 제공하기 위한 부-샘플링을 이용하는 Rader에 의해 기술된 전역 필터를 이용하는 것을 선호하지 않는다.
십진수 상에서 a2=0.5846832인 시스템 함수 H1(z) = z-1(z-2-a2) / (1-a2z-2)를 제공하는 필터 80의 구성은 다음과 같이 제7도에 도시된다. ADC 22로부터의 샘플은 절점 89에 인가하기 위한 클럭된 지연 소자 88에서 1 ADC 샘플 클럭 시간 만큼 지연된다. 디지탈 가산기 83에 그 제1 피가산수 신호로서 인가하기 위하여, 절점 89에서의 신호는 또한 종속접속된 클럭된 지연 소자 81 및 82에서의 두 ADC 샘플 클럭 시간 만큼 지연된다. 가산기 83의 합출력 신호는 필터 80으로부터 실수 응답을 제공한다. 그 감수 입력 신호로서 절점 89에서의 신호를 수신하는 디지탈 감산기 86에 피감수 신호로서 인가하기 위하여, 가산기 83의 합출력 신호는 종속접속된 클럭된 지연 소자 84 및 85에서 두 ADC 샘플 클럭 시간 만큼 지연된다. 디지탈 감산기 86으로부터의 결과적인 차출력 신호는 승수 입력 신호로서 a2피승수 신호를 승산하기 위한, 2진법을 이용한 디지탈 승산기 87에 제공된다. 결과적인 적출력 신호는 그 제2 피가산수 신호로서 디지탈 가산기 83에 인가된다.
십진법 상에서 b2=0.1380250인 시스템 함수 H2(z) = - (z-2-b2) / (1-b2z-2)을 제공하는 필터 90의 구성은 다음과 같이 제7도에 도시된다. 디지탈 가산기 93에 그 제1 피가산수 신호로서 인가하기 위하여, ADC 22로부터의 샘플은 종속접속된 클럭된 지연 소자 91 및 92에서의 두 ADC 샘플 클럭 시간 만큼 지연된다. 가산기 90의 합출력 신호는 필터 90으로부터 허수 응답을 제공한다. 그 감수 입력 신호로서 ADC 22로부터 샘플을 수신하는 디지탈 감산기 96에 그 제2 피가산수입력 신호로서 인가하기 위하여, 가산기 93의 합출력 신호는 종속접속된 클럭된 지연 소자 94 및 95에서의 두 ADC 샘플 클럭 시간 만큼 지연된다. 디지탈 감산기 96으로부터의 합출력 신호는 승수 입력 신호로서 b2피승수 신호를 승산하기 위한, 2진법을 이용하는 디지탈 승산기 97에 제공된다. 결과적인 적출력 신호는 그 제2 피가산수 신호로서 디지탈 가산기 93에 인가된다.
제8도는 다음과 같은 제7도의 복소 신호 필터의 변형으로 인한 복소 신호 필터를 도시한다. 클럭된 지연 소자 88의 위치는, ADC 22의 디지탈 출력 신호를 지연하기 위해서가 아니라 가산기 83의 합출력 신호를 지연하기 위해 이동되며, ADC 22로부터의 디지탈 출력 신호는 지연 없이 절점 89에 인가됨으로써 실수 응답이 이동된 위치의 클럭된 지연 소자 88의 출력 포트에 제공되도록 한다. 이동된 위치의 클럭된 지연 소자 81의 출력 포트에 제공된 실수 응답은 클럭된 지연 소자 84의 출력 포트에 제공된 응답과 동일하다. 따라서, 실수 응답은 이동된 위치의 클럭된 지연 소자 81의 출력 포트로부터 대신에 클럭된 지연 소자 84의 출력 포트로부터 제공되며, 이동된 위치의 클럭된 지연 소자 81은 더이상 필요하지 않음으로 제거된다.
제9도는 다음과 같은 제8도의 복소 신호 필터의 변형으로 인한 복소 신호 필터이다. 가산기 83을 위한 제1 피가산수 신호는, 종속접속된 클럭된 지연 소자 81 및 82로부터가 아니라 종속접속된 클럭된 지연 소자 91 및 92로부터 취해진다. 종속접속된 클럭된 지연 소자 81 및 82는 더이상 필요하지 않음으로 제거된다. 제9도의 복소 신호 필터는 중복된 클럭된 지연 소자가 제거된다는 점에서 제7도 및 8도의 복소 신호 필터보다 바람직하다.
제10도는 QAM HDTV 신호를 기저대역에 싱크로다인하기 위한 디지탈 회로 25를 보다 세부적으로 도시한다. QAM 싱크로다인 회로 25는 그 출력 신호의 실수 영역을 발생하기 위한 QAM 동상 동기검출기 250 및 그 출력 신호의 허수 영역을 발생하기 위한 QAM 직각위상 동기검출기 255를 포함한다. QAM 싱크로다인 회로 25는 디지탈 가산기 256, 디지탈 감산기 257 및 각각의 제1, 제2, 제3 및 제4 디지탈 승산기 251-254를 포함한다. QAM 동상 동기검출기 250은 승산기 251, 승산기 252 및 QAM 싱크로다잉 회로 25의 출력 신호의 실수 영역을 발생하기 위한 승산기 251 및 252의 적출력 신호를 가산하기 위한 가산기 256을 포함한다. 제1 디지탈 승산기 251은, ROM 27에 룩-업 테이블 271로 부터 독출된 QAM 반송파의 코사인을 나타내는 디지탈 샘플에 의하여 실수-복소수-샘플 변환기 24로부터 제공된 최종 IF 신호의 실수 디지탈 샘플을 승산하며, 제2 디지탈 승산기 252는, ROM 27에 룩-업 테이블 272로부터 독출된 QAM 반송파의 사인을 나타내는 디지탈 샘플에 의하여 실수-복소수-샘플 변환기 24로부터 제공된 최종 IF 신호의 허수 디지탈 샘플을 승산한다. QAM 직각위상 동기검출기 255는 승산기 253, 승산기 254 및 QAM 싱크로다잉 회로 25의 출력 신호의 허수 영역을 발생하기 위한 승산기 254의 적출력 신호로부터 승산기 253의 적출력 신호를 감산하기 위한 감산기 257을 포함한다. 제3 디지탈 승산기 253은, ROM 27에 룩-업 테이블 272로부터 독출된 QAM 반송파의 사인을 나타내는 디지탈 샘플에 의하여 실수-복소수-샘플 변환기 24로부터 제공된 최종 IF 신호의 실수 디지탈 샘플을 승산하며, 제4 디지탈 승산기 254는, ROM 27에 룩-업 테이블 271로부터 독출된 QAM 반송파의 코사인을 나타내는 디지탈 샘플에 의하여 실수-복소수-샘플 변환기 24로부터 제공된 최종 IF 신호의 허수 디지탈 샘플을 승산한다.
제10도는 VSB HDTV 신호를 기저대역에 싱크로다인하기 위한 디지탈 회로 29를 보다 세부적으로 도시한다. VSB 싱크로다잉 회로 29는, 그 출력 신호의 실수 영역을 발생하기 위한 VSB 동상 동기검출기 290 및 그 출력 신호의 허수 영역을 발생하기 위한 VSB 직각위상 동기검출기 295를 포함한다. VSB 싱크로다인 회로 29는 디지탈 가산기 296, 디지탈 감산기 297 및 각각의 제1, 제2, 제3 및 제4 디지탈 승산기 291-294를 포함한다. VSB 동상 동기검출기 290은 승산기 291, 승산기 292 및 VSB 싱크로다잉 회로 29의 출력 신호의 실수 영역을 발생하기 위한 승산기 291 및 292의 적출력 신호를 가산하기 위한 가산기 296을 포함한다. 제1 디지탈 승산기 291은, ROM 29에 룩-업 테이블 291로부터 독출된 VSB 반송파의 코사인을 나타내는 디지탈 샘플에 의하여 실수-복소수-샘플 변환기 24로부터 제공된 최종 IF 신호의 실수 디지탈 샘플을 승산하며, 제2 디지탈 승산기 292는, ROM 29에 룩-업 테이블 292로부터 독출된 VSB 반송파의 사인을 나타내는 디지탈 샘플에 의하여 실수-복소수-샘플 변환기 24로부터 제공된 최종 IF 신호의 허수 디지탈 샘플을 승산한다. VSB 직각위상 동기검출기 295는 승산기 293, 승산기 294 및 VSB 싱크로다잉 회로 29의 출력 신호의 허수 영역을 발생하기 위한 승산기 294의 적출력 신호로부터 승산기 293의 적출력 신호를 감산하기 위한 감산기 297을 포함한다. 제3 디지탈 승산기 293은, ROM 29에 룩-업 테이블 292로부터 독출된 VSB 반송파의 사인을 나타내는 디지탈 샘플에 의하여 실수-복소수-샘플 변환기 24로부터 제공된 최종 IF 신호의 실수 디지탈 샘플을 승산하며, 제4 디지탈 승산기 294는 ROM 29에 룩-업 테이블 291로부터 독출된 VSB 반송파의 코사인을 나타내는 디지탈 샘플에 의하여 실수-복소수-샘플 변환기 24로부터 제공된 최종 IF 신호의 실수 디지탈 샘플을 승산한다.
제11도는 소정의 임계값을 초과하는 VSB 싱크로다인 회로 29로 부터의 허수 샘플의 평균 스퀘어 값에 응답하여 제1 조건에 있고 그와달리 제2 조건에 있는 제어 신호를 발생하기 위한 허수 샘플 유무 검출기 34를 구성하기 위한 한 방법을 보다 세부적으로 도시한다. 제11도에 도시된 바와 같은 검출기 34는 VSB 직각 위상 동기 검출기 295로부터 제공된 샘플들 각각을 스퀘어하는 디지탈 승산기 341을 포함한다. 스퀘어된 샘플을 입력 신호로서, 필터 342 응답의 대역폭을 제로 주파수 이상의 단지 몇 사이클로 제한하기 위하여 다수의 그러한 스퀘어된 샘플을 평균하는 유형의 디지탈 저역 필터 342에 제공한다. 즉, 저역 필터 342는 VSB 신호가 싱크로다인되는 보다 높은 주파수에 대한 실질적인 응답을 나타내지 않는다. 저역 필터 342의 응답은 감수 신호로서 디지탈 감산기 343에 제공된다. 감산기 343은 임계 검출을 수행하기 위한 디지탈 비교기로서 기능을 한다. VSB 싱크로다인 회로 29로부터의 허수 샘플의 평균 스퀘어 값을 검출하기 위하여 감산기 343에 대하여 임계 레벨을 제공하기 위하여, 감산기 343은 수신된 HDTV 신호가 QAM 유형일 때 저역 필터 342 응답의 약 1/2 값의 와이어된 피감수를 그에 인가한다. 감산기 343의 2의 보수 차출력 신호의 최상위 비트는 기호 비트이며, 이 기호 비트는, VSB 싱크로다인 회로 29로부터의 허수 샘플들의 평균 스퀘어 값이 수신된 HDTV 신호가 QAM 유형임으로 인해 와이어된 피감수를 초과할 때 1 이며, VSB 싱크로다인 회로 29로부터의 허수 샘플들의 평균 스퀘어 값이 수신된 HDTV 신호가 VSB 유형임으로 인해 와이어된 피감수 이하일 때 제로이다. 이 기호 비트는 검출기 34로부터 제어 신호 출력으로서 제공된 디지탈 비교기 출력 신호이다.
허수 샘플 유무 검출기 34를 구성하기 위한 또 다른 방법은, VSB 직각 위상 동기검출기 295로부터의 스퀘어된 샘플들을 아날로그 저역 필터를 위한 아날로그 입력 신호로 변환하기 위한 디지탈-아날로그 변환기를 이용한다. 아날로그 저역 필터의 응답은 VSB 싱크로다인 회로 29로부터의 허수 샘플들의 평균 스퀘어 값이 임계값을 초과하는지 아닌지를 결정하기 위한 임계 검출기로서 기능을 하도록 배열된 아날로그 비교기에 제공된다. 제11도에 도시된 허수 샘플 유무 검출기 34의 디지탈 구성은, 디지탈 저역 필터 342의 응답이 제1도 및 2도에 도시된 유형의 디지탈 HDTV 신호 무선 수신기에 자동이득 제어 (AGC) 회로를 수행하는데 있어서 유용하다는 점에서 바람직하다.
제11도는, 수신되는 디지탈 HDTV 신호가 VSB 유형일 때 튜너 5의 변환 이득을 제어하기 위한 AGC 신호를 디벨럽하기 위한 디지탈 저역 필터 342의 응답을 이용하는 AGC 회로 100을 도시한다. QAM 유형의 HDTV 신호가 수신될 때 VSB 싱크로다인 회로 29로부터의 허수 샘플들의 평균 스퀘어 값의 목표 레벨을 나타내는 와이어된 감수를 감산기 101로부터 감산하기 위하여, 필터 342의 응답은 피감수 입력 신호로서 디지탈 감산기 101에 제공된다. QAM 수신을 위한 디지탈 AGC 신호인 감산기 101로부터의 차출력은 제1 입력 신호로서 디지탈 멀티플랙서 102에 인가된다. 디지탈 멀티플랙서 102는 아날로그 AGC 신호로 변환하기 위한 디지탈-아날로그 변환기 103에 제공된 디지탈 AGC 신호의 소스를 선택한다. 아날로그 AGC 신호는 또다시 저역 필터링 되도록 아날로그 저역 필터 104에 인가되고, 필터 104의 저역통과 응답은, 제1도에 도시된 제1 및 제2 IF 증폭기 14 및 18에 적당하게 지연된 AGC 신호를 인가하기 위해 응답하는 종래 디자인의 지연된 AGC 회로망 105에 제공되며, 어떠한 디자인에 있어서는 또한 제1 믹서 12 (또는 제1도에 도시되지 않은 이전의 무선 주파수 증폭기)에 제공된다. 디지탈 쉼 (shim) 지연 소자 106에 의하여 샘플 주기 또는 그 정도의 멀티플랙서 102의 입력 신호를 지연되는, 허수 샘플 유무 검출기 34로부터의 출력 표시는 멀티플랙서 102에 인가된 제어 신호이다. 이 신호가 QAM 유형의 HDTV 신호가 수신되고 있음을 나타내는 1 일 때, 멀티플랙서 102는 필터 104 입력 신호를 제공하기 위한 감산기 101로부터 차출력을 재생한다.
VSB 동상 동기검출기 2900로부터의 출력 신호의 샘플들은 디지탈 승산기 107에 의해서 스퀘어되며, 스퀘어된 샘플들은 입력 신호로서 필터 342와 유사한 유형의 디지탈 저역 필터 108에 제공된다. 필터 108의 응답은, HDTV 신호가 VSB 유형이라고 가정하고 수신되는 HDTV 신호의 목표 레벨을 나타내는 와이어된 피감수를 감산기 109로부터 감산하기 위한 감산기 109에 피감수 입력 신호로서 제공된다. VSB 수신을 위한 디지탈 AGC 신호인 감산기 109로부터의 차출력은 제2 입력 신호로서 디지탈 멀티플랙서 102에 인가된다. 멀티플랙서 102에 인가된 제어 신호가 VSB 유형의 HDTV 신호가 수신되고 있음을 직접적으로 나타내는 0일 때, 멀티플랙서 102는 필터 104 입력 신호를 제공하기 위한 감산기 109로부터의 차출력을 재생한다. 감산기 109는 QAM 수신 동안에도 디지탈 AGC 신호를 제공하게 되며, 이 신호는, VSB 수신 표시를 제공하는 허수 샘플 유무 검출기 34에 지연이 있을 때에도, AGC의 정도를 제공하기에 충분하다.
DAC 103은 음의 디지탈 입력 신호임에도 불구하고 아날로그 AGC 신호의 소정의 다이렉트 레벨을 제공하며 오직 양의 디지탈 입력 신호에 대한 레벨을 변화시키며 응답하는 바람직한 특별한 디자인이다. AGC 신호는 그러한 협대역폭이기 때문에, 그것을 제1 클럭 레이트로 DAC 103에 제공하는 것은 불필요하다. 또한, 동작 에너지 등을 보존하기 위하여, 아주 낮은 레이트로 DAC 103을 작동하는 것이 바람직하다.
제12도는, 디지탈 저역 필터링 및 디지탈-아날로그 변환이 수행되는 제11도 회로 영역의 바람직한 구조를 더욱 세부적으로 도시한다. 주파수 분할기 110은 제2 클럭 신호의 대약수 (예를들면, 210)인 레이트로 제3 클럭 신호를 발생한다. 예를들어 주파수 분할기 110은 (a) 그 최종 단계가 토글될 (toggled) 때마다 오버플로우 펄스를 발생하는 연속의 2진 카운터 단계 및 (b) 오버 플로우 펄스를 제3 클럭 신호를 위한 각각의 클럭킹 신호로 구체화하기 위한 펄스 정형 회로로 구성된다.
이 제3 클럭 신호는 DAC 103의 입력 래치 1031 및 디지탈 쉼 지연 소자 106에 입력 래치 1061을 클럭한다. 디지탈 저역 필터 108은 디지탈 가산기 106, 상기 제1 클럭 신호에 의해서 클럭된, 가산기 1081을 위한 출력 래치 1082, 및 누산을 리셋하기 위해 제3 클럭 신호에 의해서 조절되는 디지탈 멀티플랙서 1083으로 구성되는 누산기로서 이용된다. 디지탈 저역 필터 342는 또한 디지탈 가산기 3421, 상기 제1 클럭에 의하여 클럭된, 가산기 3421을 위한 출력 래치 3422, 및 누산을 리셋하기 위하여 제3 클럭 신호에 의하여 조절되는 디지탈 멀티플랙서 3423으로 구성되는 누산기로서 이용된다.
명확하게 제11도에 도시된 바와 같은 AGC회로 100은, 감산기 109의 피감산 신호로서, 디지탈 저역 필터 342의 응답이 아니라 디지탈 저역 필터 108의 응답을 이용하기 위하여 변형될 수 있다. QAM 수신을 위한 디지탈 AGC 신호가, VSB 직각위상 동기검출기 295로부터의 출력 신호의 샘플에 응답하여 발생되는 것이 아니라, VSB 동상 동기검출기 290으로부터의 출력 신호의 샘플에 응답하여 발생된다는 것은 문제가 되지 않는다.
제13도는 제11도의 AGC 회로 100 대신 이용될 수 있는 다른 AGC 회로 200을 도시한다. AGC 회로 200은, QAM 수신을 위한 디지탈 AGC 회로가 VSB 직각위상 동기검출기 295로부터의 출력 신호의 샘플에 응답하여 발생되는 것이 아니라 VSB 동상 동기검출기 290으로 부터의 출력 신호의 샘플에 응답하여 발생된다는 점에서,제11도에 도시된 바와 같은 AGC 회로 100과 또한 구별된다. 제11도의 AGC 회로 100의 101, 102 및 109를 제외한 모든 소자들은 제13도의 다른 AGC 회로에서 이용된다. 디지탈 저역 필터 108의 응답은 멀티플랙서 202에 의해서 선택된 감수를 감산하기 위한 감산기 209에 피감수 입력 신호로서 제공되며, 감산기 209로부터 제공된 결과적인 차출력 신호는, DAC 103이 아날로그 AGC 아날로그 신호로 변환하는 선택된 디지탈 AGC 신호로서 DAC 103에 인가된다. 디지탈 쉼 지연 소자 106에 의해서 지연되는 허수 샘플 유무 검출기 34로부터의 출력 표시는 멀티플랙서 202에 인가된 제어 신호이다. 이 제어 신호가, QAM 유형의 HDTV 신호가 수신되고 있음을 나타내는 1일 때, 감산기 209를 위한 감수 입력 신호는 AGC 회로 100에 감산기 101을 위한 감수 입력 신호로서 이용된 기준 레벨과 동일하게 되도록 멀티플랙서 202에 의해서 선택된다. 이 제어 신호가, VSB 유형의 HDTV 신호가 수신되고 있음을 나타내는 제로일 때, 감산기 209의 감수 입력 신호는 AGC 회로 100에 감산기 109를 위한 감수 입력 신호로서 이용된 기준 레벨과 동일하게 되도록 멀티플랙서 202에 의해서 선택된다.
제14도는 제11도의 AGC 회로 100 대신 이용될 수 있는 또다른 AGC 회로 300을 도시한다. AGC 회로 300은 감산기 101을 위한 피감수 입력 신호가 획득되는 방법에 있어서 AGC 100과 구별된다. AGC 회로 300에서 QAM 동상 동기검출기 250또는 QAM 직각위상 동기검출기 255로부터의 출력 신호의 샘플들은 디지탈 승산기 307에 의해서 스퀘어되며, 스퀘어된 샘플들은 필터 108과 유사한 유형의 디지탈 저역 필터 308에 입력 신호로서 제공된다. 필터 308의 응답은, HDTV 신호가 QAM 유형이라는 가정하에 수신된 HDTV 신호의 목표 레벨을 나타내는 와이어된 감수를 감산하기 위한 감산기 101에 피감수 입력 신호로서 제공된다. 디지탈화된 IF 신호가 VSB 직각위상 동기검출 이전에 협대역통과 필터되는 VSB 싱크로다인 회로 29의 변형들이 본 명세서에서 기술되고 그다음 클레임에서 클레임되는 발명의 보다 덜 바람직한 실시예에서 가능하며, 이 변형들 중의 약간은 최종 중간주파수로 변형되는 VSB 신호 반송파의 디지탈 복소수 표시치를 발생하기 위하여 이용되는 ROM 회로 31의 변형을 필요로 한다. 그러한 변형들은 본원 명세서에 참고로 반영된 발명자들의 선 특허 출원에서 보다 세부적으로 기술된다.
데이타 소스 선택이 데이타 디-인터리빙이 종결될 때까지 지연되는, 본 발명의 보다 덜 바람직한 실시예에 있어서, 2차원 트렐리스 디코더 37 및 1차원 트렐리스 디코더 38의 출력 신호는 각각의 데이타 디-인터리버에 제공된다. 다른 덜 바람직한 실시예에 있어서, 2차원 트렐리스 디코더 37의 출력 신호는 각각의 데이타 디-인터리버에 의해서 디-인터리브되며 그때 에러 정정 데이타의 제1 스트림을 발생하기 위한 각각의 리드-솔로몬 디코더에 의해 디코드되고, 1차원 트렐리스 디코더 38의 출력 신호는 각각의 데이타 디-인터리버에 의해서 디-인터리브되며 그 때 에러 정정 데이타의 제2 스트림을 발생하기 위한 각각의 리드-솔로몬 디코더에 의해 디코드되고, 데이타 소스 선택은 에러 정정 데이타의 제1 및 제2 스트림 사이에서 이루어진다. 이러한 본 발명의 보다 덜 바람직한 실시예의 변형에 있어서, 에러 정정 데이타의 제1 및 제2 스트림은 데이타 소스 선택이 이루어지기 전에 별개의 데이타 디-랜더마이저에 제공된다. 다른 변형에 있어서, 별개의 리드-솔로몬 디코더는 QAM 신호 및 VSB 신호를 위해 이용되지만, 하나의 데이타 디-인터리버가 QAM 신호 및 VSB 신호를 위해 이용되거나, 하나의 데이타 디-랜더마이저가 에러 정정 데이타의 제1 및 제2 스트림을 위해 이용된다.
상기 HDTV 수신기의 변형에 있어서, 수신되는 HDTV 신호에 이용된 변조 유형에 대한 허수 샘플 유무 검출기 34에 의해 제공된 표시들은, RADIO RECEIVER FOR RECEIVING BOTH VSB AND QAM DIGITAL SIGNALS 라는 제목으로 동시에 출원된 출원(Atty. Docket No. A6457)에 언급된 유형의 파일럿 반송파 유무 검출기에 의해 제공된 VSB 변조를 이용하는 HDTV 신호의 수신에 대한 또다른 표시에 의해 증가될 수 있다.

Claims (32)

  1. 선택된 디지탈 HDTV 신호가 직각 진폭 변조 (QAM) 신호인지 아니면 잔류 측파대 (VSB) 신호인지에 관계없이 상기 선택된 디지탈 HDTV 신호를 수신하기 위한 무선 수신기에 있어서, 상기 무선 수신기는 : 상기 선택된 디지탈 HDTV 신호가 직각 진폭 변조 (QAM) 신호인지 아니면 잔류 측파대 (VSB) 신호 인지에 관계없이, 상기 선택된 디지탈 HDTV 신호를 선택하며, 상기 선택된 디지탈 HDTV 신호를 최종 중간주파수 (IF) 신호로 변환하기 위한 튜너; 디지탈화된 최종 IF 신호를 발생하기 위해 상기 최종 IF 신호를 디지탈화하기 위한 아날로그-디지탈 변환기; 상기 디지탈화된 최종 IF 신호가 QAM 신호라면 상기 디지탈화된 최종 IF 신호를 기저대역에 싱크로다인하고 그렇지 않다면 상기 디지탈화된 최종 IF 신호가 QAM 신호인 것처럼 상기 디지탈화된 최종 IF 신호를 처리하여 기저대역에 싱크로다인되도록 함으로써, 인터리브된 QAM 기호 코드의 실수 및 허수 샘플 스트림을 발생하기 위한 QAM 싱크로다잉 회로; 상기 디지탈화된 최종 IF 신호가 VSB 신호라면 상기 디지탈화된 최종 IF 신호를 기저대역에 싱크로다인하고 그렇지 않다면 상기 디지탈화된 최종 IF 신호가 VSB 신호인 것처럼 상기 디지탈화된 IF 신호를 처리하여 기저대역에 싱크로다인되도록 함으로써, 인터리브된 VSB 기호 코드의 실수 및 허수 샘플 스트림을 발생하기 위한 VSB 싱크로다잉 회로; 제1 스퀘어된 샘플 신호에 상응하는 샘플을 발생하기 위한 상기 VSB 싱크로다잉 회로로부터의 상기 허수 샘플 스트림에 각 샘플을 스퀘어링하기 위한 제1 스퀘어링 수단; 상기 제1 스퀘어링된 신호에 제1 저역 필터 응답을 제공하기 위해 접속된 제1 디지탈 필터; 상기 저역 필터 응답이 임계값 이하가 아닐때 제1 조건에 있으며, 상기 제1 저역 필터 응답이 상기 임계값이하일 때 제2 조건에 있는 제어 신호를 발생하기 위한 상기 제1 저역 필터 응답에 응답하는 임계 검출기; QAM 신호 수신 모드에서 동작하기 위한 무선 수신기를 자동적으로 스위칭하기 위한 제1 조건에 있는 상기 제어 신호에 응답하는 수단; 및 VSB 신호 수신 모드에서 동작하기 위한 무선 수신기를 자동적으로 스위칭하기 위한 제2 조건에 있는 상기 제어 신호에 응답하는 수단으로 구성되는 무선 수신기.
  2. 상기 튜너가 제1 및 제2 중간주파수 증폭기를 포함하는 무선 수신기는, 그에 제공된 디지탈 입력 신호를 아날로그 출력 신호로 변환하기 위한 제1 디지탈-아날로그 변환기; 상기 디지탈-아날로그 변환기로부터의 상기 아날로그 출력 신호에 따라 제1 및 제2 중간주파수 증폭기의 이득을 제어하기 위한 수단; 제2 스퀘어된 샘플 신호에 상응하는 샘플을 발생하기 위한 상기 VSB 싱크로다잉 회로로부터의 상기 실수 샘플 스트림에 샘플 각각을 스퀘어하기 위한 제2 스퀘어링 수단; 제2 저역 필터 응답을 상기 제2 스퀘어된 샘플 신호로 제공하기 위해 접속된 제2 저역 디지탈 필터; QAM 수신을 위한 기준값으로부터 상기 제1 및 제2 저역 필터 응답중의 하나의 퇴거를 결정함으로써 제1 디지탈 AGC 신호를 발생하기 위한 수단; VSB 수신을 위한 기준값으로부터 상기 제2 저역 필터 응답의 퇴거를 결정함으로써 제 2 디지탈 AGC 신호를 발생하기 위한 수단; 및 상기 디지탈-아날로그 변환기에 제공된 디지탈 입력 신호로서 상기 제1 디지탈 AGC 신호를 선택하기 위한 상기 임계 검출기에 의해 발생된 상기 제어 신호의 상기 제1 조건에 응답하며, 상기 디지탈-아날로그 변환기에 제공된 디지탈 입력 신호로서 상기 제2 디지탈 AGC 신호를 선택하기 위한 상기 임계 검출기에 의해 발생된 상기 제어 신호의 상기 제2 조건에 응답하는 AGC 신호 셀렉터로 구성됨을 특징으로 하는 무선 수신기.
  3. 제2항에 있어서, 제1 디지탈 AGC 신호를 발생하기 위한 상기 수단이, QAM 수신을 위한 상기 기준값으로 부터 상기 제1 저역 필터 응답의 퇴거를 결정함으로써 상기 제1 디지탈 AGC 신호를 발생하기 위한 유형임을 특징으로 하는 무선 수신기.
  4. 제2항에 있어서, 제1 디지탈 AGC 신호를 발생하기 위한 상기 수단이, QAM 수신을 위한 상기 기준값으로부터 상기 제2 저역 필터 응답의 퇴거를 결정함으로써 상기 제1 디지탈 AGC 신호를 발생하기 위한 유형임을 특징으로 하는 무선 수신기.
  5. 제2항에 있어서, 상기 무선 수신기는 : 디-인터리브된 QAM 기호 코드의 실수 및 허수 샘플 스트림을 발생하기 위한 인터리브된 QAM 기호 코드의 상기 실수 및 허수 샘플 스트림에 응답하는 QAM 기호 디-인터리빙 수단; 디-인터리브된 VSB 기호 코드의 실수 샘플 스트림을 발생하기 위한 인터리브된 VSB 기호 코드의 상기 실수 샘플 스트림에 응답하는 VSB 기호 디-인터리빙 수단; 실수 샘플 및 허수 샘플 입력 단자들, 실수 샘플 및 허수 샘플 출력 단자들, 진폭 등화된 응답을 상기 등화기의 실수 샘플 및 허수 샘플 출력 단자에 제공하기 위한 상기 등화기의 입력 단자들에 수신된 디지탈 신호를 처리하기 위한 프로그램 가능한 디지탈 필터와, 상기 제어 신호 및 상기 등화기의 입력 단자들에 수신된 디지탈 신호의 선택된 영역에 따라서 상기 디지탈 필터를 프로그래밍하기 위한 연산기를 갖는 진폭-군-지연 등화기; 및 상기 등화기의 실수 샘플 입력 단자에 인가하기 위한 디-인터리브된 QAM 기호 코드의 상기 실수 샘플 스트림을 선택하기 위한 상기 제어 신호의 제1 조건에 응답하고, 상기 등화기의 허수 샘플 입력 단자에 인가하기 위한 디-인터리브된 QAM 기호 코드의 상기 허수 샘플 스트림을 선택하기 위한 상기 제어 신호의 제1 조건에 응답하며, 상기 등화기의 실수 샘플 입력 단자에 인가하기 위한 디-인터리브된 VSB 기호 코드의 상기 실수 샘플 스트림을 선택하기 위한 상기 제어 신호의 제2 조건에 응답하고, 또한, 상기 등화기의 허수 샘플 입력 단자에 산술 제로를 선택하기 위한 상기 제어 신호의 제2 조건에 응답하는 싱크로다인 결과 셀렉터로 구성됨을 특징으로 하는 무선 수신기.
  6. 제5항에 있어서, 상기 VSB 기호 디-인터리빙 수단이 적어도 선택된 때에 따라, NTSC 제거 필터로 구성됨을 특징으로 하는 무선 수신기.
  7. 제5항에 있어서, 상기 등화기의 실수 샘플 입력 단자에 인가된 상기 샘플들을 2 : 1 데시메이팅하며, 상기 등화기의 허수 샘플 입력 단자에 인가된 상기 샘플들을 2 : 1 데시메이팅하기 위한 2 : 1 데시메이션 회로를 포함함을 특징으로 하는 무선 수신기.
  8. 제5항에 있어서, 상기 무선 수신기는 : 상기 최종 IF 신호가 QAM 신호일 때 상기 등화기의 진폭 등화된 응답으로부터 디지탈 데이타 스트림을 복구하는 기호 디코딩을 수행하기 위한 2차원 트렐리스 디코더; 2차원 트렐리스 디코더로부터 디지탈 데이타 스트림에 포함된 제1 데이타 동기화 정보를 복구하기 위한 제1 동기 복구 회로; 상기 최종 IF 신호가 VSB 신호일 때 상기 등화기의 진폭 등화된 응답으로부터 디지탈 데이타 스트림을 복구하는 기호 디코딩을 수행하기 위한 1차원 트렐리스 디코더; 1차원 트렐리스 디코더로부터 디지탈 데이타 스트림에 포함된 제2 데이타 동기화 정보를 복구하기 위한 제2 데이타 동기 복구 회로; 그 출력 신호로서 상기 2차원 트렐리스 디코더로부터 디지탈 데이타 스트림을 선택하기 위한 상기 제어 신호의 제1 조건에 응답하며, 그 출력 신호로서 1차원 트렐리스 디코더로부터 디지탈 데이타 스트림을 선택하기 위한 상기 제어 신호의 제2 조건에 응답하는 데이타 소스 셀렉터; 및 그 출력 신호로서 상기 제1 데이타 동기화 정보를 선택하기 위한 상기 제어 신호의 제1 조건에 응답하며, 그 출력 신호로서 상기 제2 데이타 동기화 정보를 선택하기 위한 상기 제어 신호의 제2 조건에 응답하는 데이타 동기 셀렉터로 구성됨을 특징으로 하는 무선 수신기.
  9. 제8항에 있어서, 그 입력 신호로서 상기 데이타 소스 셀렉터 및 상기 데이타 동기 셀렉터의 출력 신호들을 수신하며, 그 출력 신호로서 디-인터리브된 데이타를 제공하기 위하여, 상기 제어 신호에 의해서 선택되는 두가지 유형중의 하나로 상기 데이타 소스 셀렉터의 출력 신호를 디-인터리빙하는 데이타 디-인터리버로 구성됨을 특징으로 하는 무선 수신기.
  10. 제9항에 있어서, 그 입력 신호로서 상기 데이타 디-인터리버 및 상기 데이타 동기 셀렉터의 출력 신호들을 수신하며, 그 출력 신호로서 에러 정정 데이타를 제공하기 위하여, 상기 제어 신호에 의하여 선택되는 두 리드-솔로몬 디코딩 알로리즘 (algorithms)중의 하나에 따라 상기 데이타 디-인터리버의 출력 신호를 디코딩하는 리드-솔로몬 디코더로 구성됨을 특징으로 하는 무선 수신기.
  11. 제10항에 있어서, 그 입력 신호로서 상기 리드-솔로몬 디코더 및 데이타 동기 셀렉터로부터 상기 에러 정정 데이타를 수신하기 위하여 접속되며, 출력 신호로서 디-랜더마이즈된 에러 정정 데이타를 제공하기 위하여 접속된 데이타 디-랜더마이저로 구성됨을 특징으로 하는 무선 수신기.
  12. 제11항에 있어서, 상기 디-랜더마이즈된 에러정정 데이타가 패킷으로 배열되도록 하는 유형의 선택된 디지탈 HDTV 신호를 수신하기 위한 무선 수신기는 : 디지탈 음향 디코더; MPEG 영상 디코더; 및 그 입력 신호로서 상기 디지탈 음향 디코더에 상기 패킷중의 어떤 하나를 인가하고 그 입력 신호로서 상기 MPEG 영상 디코더에 상기 패킷중의 어떤 하나를 인가하기 위하여, 그 입력 신호로서 상기 데이타 디-랜더마이저의 출력 신호를 수신하며 상기 디-랜더마이즈된 에러 정정 데이타의 상기 패킷을 분류하는 패킷 분류기로 구성됨을 특징으로 하는 무선 수신기.
  13. 제1항에 있어서, 상기 튜너가 제1 및 제2 중간주파수 증폭기를 포함하는 무선 수신기는, 그에 제공된 디지탈 입력 신호를 아날로그 출력 신호로 변환하기 위한 제1 디지탈-아날로그 변환기; 상기 디지탈-아날로그 변환기로부터의 상기 아날로그 출력 신호에 따라 상기 제1 및 제2 중간주파수 증폭기들의 이득을 제어하기 위한 수단; 제2 스퀘어된 샘플 신호에 상응하는 샘플을 발생하기 위한 상기 VSB 싱크로다잉 회로로부터의 상기 실수 샘플 스트림에 샘플들 각각을 스퀘어링하기 위한 제2 스퀘어링 수단; 상기 제2 스퀘어된 샘플 신호로 제2 저역 필터 응답을 제공하기 위해 접속된 제2 저역 디지탈 필터; 그 출력 신호로서 QAM 수신을 위한 기준값을 선택하기 위한 상기 임계 검출기에 의해서 발생된 상기 제어 신호의 상기 제1 조건에 응답하며, 그 상기 출력 신호로서 VSB 수신을 위한 기준값을 선택하기 위한 상기 임계 검출기에 의해 발생된 상기 제어 신호의 상기 제2 조건에 응답하는 기준값 셀렉터; 및 상기 제1 멀티플랙서의 출력 신호로부터 상기 제2 저역 필터 응답의 퇴거를 결정함으로써, 상기 디지탈 -아날로그 변환기에 제공된 디지탈 입력 신호를 발생하기 위한 수단으로 구성됨을 특징으로 하는 무선 수신기.
  14. 제13항에 있어서, 상기 무선 수신기는 : 디-인터리브된 QAM 기호 코드의 실수 및 허수 샘플 스트림을 발생하기 위한 인터리브된 QAM 기호 코드의 상기 실수 및 허수 샘플 스트림에 응답하는 QAM 기호 디-인터리빙 수단; 디-인터리브된 VSB 기호 코드의 실수 샘플 스트림을 발생하기 위한 인터리브된 VSB 기호 코드의 상기 실수 스트림에 응답하는 VSB 기호 디-인터리빙 수단; 실수 샘플 및 허수 샘플 입력 단자들, 실수 샘플 및 허수 샘플 출력 단자들, 상기 등화기의 실수 샘플 및 허수 샘플 출력 단자들에 진폭 등화된 응답을 제공하기 위한 상기 등화기의 입력 단자들에서 수신된 디지탈 신호를 처리하기 위한 프로그램 가능한 디지탈 필터와, 상기 제어 신호 및 상기 등화기의 입력 단자들에 수신된 디지탈 신호의 선택된 영역에 따라 상기 디지탈 필터를 프로그래밍하기 위한 연산기를 갖는 진폭-군-지연 등화기; 및 상기 등화기의 실수 샘플 입력 단자에 인가하기 위한 디-인터리브된 QAM 기호 코드의 상기 실수 샘플 스트림을 선택하기 위한 상기 제어 신호의 제1 조건에 응답하고, 상기 등화기의 허수 샘플 입력 단자에 인가하기 위한 디-인터리브된 QAM 기호 코드의 상기 허수 샘플 스트림을 선택하기 위한 상기 제어 신호의 제1 조건에 응답하며, 상기 등화기의 실수 샘플 입력 단자에 인가하기 위한 디-인터리브된 VSB 기호 코드의 상기 실수 샘플 스트림을 선택하기 위한 상기 제어 신호의 제2 조건에 응답하고, 또한, 상기 등화기의 허수 샘플 입력 단자에 산술 제로를 선택하기 위한 상기 제어 신호의 제2 조건에 응답하는 싱크로다인 결과 검출기로 구성됨을 특징으로 하는 무선 수신기.
  15. 제14항에 있어서, 상기 VSB 기호 디-인터리빙 수단이 적어도 선택된 때에 따라, NTSC 제거 필터로 구성됨을 특징으로 하는 무선 수신기.
  16. 제14항에 있어서, 상기 등화기의 실수 샘플 입력 단자에 인가된 상기 샘플들을 2 : 1 데시메이팅하고 상기 등화기의 허수 샘플 입력 단자에 인가된 상기 샘플들을 2 : 1 데시메이팅하기 위한 2 : 1 데시메이션 회로를 포함함을 특징으로 하는 무선수신기.
  17. 제14항에 있어서, 상기 무선 수신기는 : 상기 최종 IF 신호가 QAM 신호일 때 상기 등화기의 진폭 등화된 응답으로부터 디지탈 데이타 스트림을 복구하는 기호 디코딩을 수행하기 위한 2차원 트렐리스 디코더; 2차원 트렐리스 디코더로부터 디지탈 데이타 스트림에 포함된 제1 데이타 동기화 정보를 복구하기 위한 제1 동기 복구 회로; 상기 최종 IF 신호가 VSB 신호일 때 상기 등화기의 진폭 등화된 응답으로부터 디지탈 데이타 스트림을 복구하는 기호 디코딩을 수행하기 위한 1차원 트렐리스 디코더; 1차원 트렐리스 디코더로부터 디지탈 데이타 스트림에 포함된 제2 데이타 동기화 정보를 복구하기 위한 제2 데이타 동기 복구 회로; 그 출력 신호로서 상기 1차원 트렐리스 디코더로 부터 디지탈 데이타 스트림을 선택하기 위한 상기 제어 신호의 제1 조건에 응답하며, 그 출력 신호로서 상기 1차원 트렐리스 디코더로부터 디지탈 데이타 스트림을 선택하기 위한 상기 제어 신호의 제2 조건에 응답하는 데이타 소스 셀렉터; 및 그 출력 신호로서 상기 제1 데이타 동기화 정보를 선택하기 위한 상기 제어 신호의 제1 조건에 응답하며, 그 출력 신호로서 상기 제2 데이타 동기화 정보를 선택하기 위한 상기 제어 신호의 제2 조건에 응답하는 데이타 동기 셀렉터로 구성됨을 특징으로 하는 무선 수신기.
  18. 제17항에 있어서, 그 입력 신호로서 상기 데이타 소스 셀렉터 및 상기 데이타 동기 셀렉터의 출력 신호들을 수신하며, 그 출력 신호로서 디-인터리브된 데이타를 제공하기 위하여, 상기 제어 신호에 의하여 선택되는 두가지 유형중의 하나로 상기 데이타 소스 셀렉터의 출력 신호를 디-인터리빙하는 데이타 디-인터리버로 구성됨을 특징으로 하는 무선 수신기.
  19. 제18항에 있어서, 그 입력 신호로서 상기 데이타 디-인터리버 및 상기 데이타 동기 셀렉터의 출력 신호들을 수신하며, 그 출력 신호로서 에러 정정 데이타를 제공하기 위하여, 상기 제어 신호에 의하여 선택되는 두 리드-솔로몬 디코딩 알고리즘중의 하나에 따라 상기 데이타 디-인터리버의 출력 신호를 디코딩하는 상기 리드-솔로몬 디코더로 구성됨을 특징으로 하는 무선 수신기.
  20. 제19항에 있어서, 그 입력 신호로서 상기 리드-솔로몬 디코더 및 상기 데이타 동기 셀렉터로부터 상기 에러 정정 데이타를 수신하기 위하여 접속되며, 출력 신호로서 디-랜더마이즈된 에러 정정 데이타를 제공하기 위하여 접속된 데이타 디-랜더마이저로 구성됨을 특징으로 하는 무선 수신기.
  21. 제20항에 있어서, 상기 디-랜더마이즈된 에러정정 데이타가 패킷으로 배열되도록 하는 유형의 선택된 디지탈 HDTV 신호를 수신하기 위한 무선 수신기는 : 디지탈 음향 디코더; MPEG 영상 디코더; 및 그 입력 신호로서 상기 디지탈 음향 디코더에 상기 패킷중의 어떤 하나를 인가하고, 입력 신호로서 상기 MPEG 영상 디코에 상기 패킷중의 어떤 하나를 인가하기 위하여, 그 입력 신호로서 상기 데이타 디-랜더마이저의 출력 신호를 수신하며 상기 디-랜더마이즈된 에러 정정 데이타의 상기 패킷을 분류하는 패킷 분류기로 구성됨을 특징으로 하는 무선 수신기.
  22. 제1항에 있어서, 상기 튜너가 제1 및 제2 중간주파수 증폭기를 포함하는 무선 수신기는, 그에 제공된 디지탈 입력 신호를 아날로그 출력 신호로 변환하기 위한 제1 디지탈-아날로그 변환기; 상기 디지탈-아날로그 변환기로부터의 상기 아날로그 출력 신호에 따라 상기 제1 및 제2 중간주파수 증폭기들의 이득을 제어하기 위한 수단; 제2 스퀘어된 샘플 신호에 상응하는 샘플을 발생하기 위한 상기 VSB 싱크로다잉 회로로 부터의 상기 실수 샘플 스트림에 샘플들 각각을 스퀘어링하기 위한 제2 스퀘어링 수단; 상기 제2 스퀘어된 샘플 신호로 제2 저역 필터 응답을 제공하기 위해 접속된 제2 저역 디지탈 필터; 제3 스퀘어된 샘플 신호에 상응하는 샘플을 발생하기 위한 상기 QAM싱크로다잉 회로로부터의 상기 실수 및 허수 샘플 스트림중의 하나에 샘플들 각각을 스퀘어하기 위한 제3 스퀘어링 수단; 상기 제3 스퀘어된 샘플 신호로 제3 저역 필터 응답을 제공하기 위하여 접속된 제3 저역 디지탈 필터; QAM 수신을 위한 기준값으로부터 상기 제3 저역 필터 응답의 퇴거를 결정하여 제1 디지탈 AGC 신호를 발생하기 위한 수단; VSB 수신을 위한 기준값으로부터 상기 제2 저역 필터 응답의 퇴거를 결정하여 제2 디지탈 AGC 신호를 발생하기 위한 수단; 및 상기 디지탈-아날로그 변환기에 제공된 디지탈 입력 신호로서 상기 제1 디지탈 AGC 신호를 검출하기 위한 상기 임계 검출기에 의해서 발생된 상기 제어 신호의 상기 제1 조건에 응답하며, 상기 디지탈-아날로그 변환기에 제공된 디지탈 입력 신호로서 상기 제2 디지탈 AGC 신호를 선택하기 위한 상기 임계 검출기에 의해서 발생된 상기 제어 신호의 상기 제2 조건에 응답하는 디지탈 AGC 신호 셀렉터로 구성됨을 특징으로 하는 무선 수신기.
  23. 제2항에 있어서, 상기 제3 스퀘어링 수단이 제 3 스퀘어된 샘플 신호에 상기 상응하는 샘플을 발생하기 위한 상기 QAM 싱크로다잉 회로로부터의 상기 실수 샘플 스트림에 샘플들 각각을 스퀘어링하기 위하여 접속됨을 특징으로 하는 무선 수신기.
  24. 제22항에 있어서, 상기 제3 스퀘어링 수단이 제3 스퀘어된 샘플 신호에 상응하는 샘플을 발생하기 위한 상기 QAM 싱크로다잉 회로로부터의 상기 허수 샘플 스트림에 샘플들 각각을 스퀘어링하기 위하여 접속됨을 특징으로 하는 무선 수신기.
  25. 제22항에 있어서, 상기 무선 수신기는 : 디-인터리브된 QAM 기호 코드의 실수 및 허수 샘플 스트림을 발생하기 위하여 인터리브된 QAM 기호 코드의 상기 실수 및 허수 샘플 스트림에 응답하는 QAM 기호 디-인터리빙 수단; 디-인터리브된 VSB 기호 코드의 실수 샘플 스트림을 발생하기 위하여 인터리브된 VSB 기호 코드의 상기 실수 샘플 스트림에 응답하는 VSB 기호 디-인터리빙 수단; 실수 샘플 및 허수 샘플 입력 단자들, 실수 샘플 및 허수 샘플 출력 단자들, 상기 등화기의 실수 샘플 및 허수 샘플 출력 단자들에 진폭 등화된 응답을 제공하기 위한 상기 등화기의 입력 단자들에 수신된 디지탈 신호를 처리하기 위한 프로그램 가능한 디지탈 필터와, 상기 제어 신호 및 상기 등화기의 입력 단자들에 수신된 디지탈 신호의 선택된 영역에 따라서 상기 디지탈 필터를 프로그래밍하기 위한 연산기들을 갖는 진폭-군-지연 등화기; 및 상기 등화기의 실수 샘플 입력 단자에 인가하기 위한 디-인터리브된 QAM 기호 코드의 상기 실수 샘플 스트림을 선택하기 위한 상기 제어 신호의 제1 조건에 응답하고, 상기 등화기의 허수 샘플 입력 단자에 인가하기 위한 디-인터리브된 QAM 기호 코드의 상기 허수 샘플 스트림을 선택하기 위한 상기 제어 신호의 제1 조건에 응답하며, 상기 등화기의 실수 샘플 입력 단자에 인가하기 위한 디-인터리브된 VSB 기호 코드의 상기 실수 샘플 스트림을 선택하기 위한 상기 제어 신호의 제2 조건에 응답하고, 또한, 상기 등화기의 허수 샘플 입력 단자에 산술 제로를 선택하기 위한 상기 제어 신호의 제2 조건에 응답하는 싱크로다인 결과 검출기로 구성됨을 특징으로 하는 무선 수신기.
  26. 제25항에 있어서, 상기 VSB 기호 디-인터리빙 수단이 적어도 선택된 때에 따라, NTSC 제거 필터로 구성됨을 특징으로 하는 무선 수신기.
  27. 제25항에 있어서, 상기 등화기의 실수 샘플 입력 단자에 인가된 상기 샘플들을 2 : 1 데시메이팅하며 상기 등화기의 허수 샘플 입력 단자에 인가된 상기 샘플들을 2 : 1 데시메이팅하기 위한 2 : 1 데시메이션 회로를 포함함을 특징으로 하는 무선 수신기.
  28. 제25항에 있어서, 상기 무선 수신기는 : 상기 최종 IF 신호가 QAM 신호일 때 상기 등화기의 진폭 등화된 응답으로부터 디지탈 데이타 스트림을 복구하는 기호 디코딩을 수행하기 위한 2차원 트렐리스 디코더; 2차원 트렐리스 디코더로부터 디지탈 데이타 스트림에 포함된 제1 데이타 동기화 정보를 복구하기 위한 제1 동기 복구 회로; 상기 최종 IF 신호가 VSB 신호일 때 상기 등화기의 진폭 등화된 응답으로부터 디지탈 데이타 스트림을 복구하는 기호 디코딩을 수행하기 위한 1차원 트렐리스 디코더; 1차원 트렐리스 디코더로부터 디지탈 데이타 스트림에 포함된 제2 데이타 동기화 정보를 복구하기 위한 제2 데이타 동기 복구 회로; 그 출력 신호로서 상기 2차원 트렐리스 디코더로부터 디지탈 데이타 스트림을 선택하기 위한 상기 제어 신호의 제1 조건에 응답하며, 그 출력 신호로서 상기 1차원 트렐리스 디코더로부터 디지탈 데이타 스트림을 선택하기 위한 상기 제어 신호의 제2 조건에 응답하는 데이타 소스 셀렉터; 및 그 출력 신호로서 상기 제1 데이타 동기화 정보를 선택하기 위한 상기 제어 신호의 제1 조건에 응답하며, 그 출력 신호로서 상기 제2 데이타 동기화 정보를 선택하기 위한 상기 제어 신호의 제2 조건에 응답하는 데이타 동기 셀렉터로 구성됨을 특징으로 하는 무선 수신기.
  29. 제28항에 있어서, 그 입력 신호로서 상기 데이타 소스 셀렉터 및 상기 데이타 동기 셀렉터의 출력 신호들을 수신하며, 그 출력 신호로서 디-인터리브된 데이타를 제공하기 위하여, 상기 제어 신호에 의해 선택되는 두 유형중의 하나로 상기 데이타 소스 셀렉터의 출력 신호를 디-인터리빙하는 데이타 디-인터리버로 구성됨을 특징으로 하는 무선 수신기.
  30. 제29항에 있어서, 그 입력 신호로서 상기 데이타 디-인터리버 및 상기 데이타 동기 셀렉터의 출력 신호들을 수신하며, 그 출력 신호로서 에러 정정 데이타를 제공하기 위하여, 상기 제어 신호에 의하여 선택되는 두 리드-솔로몬 디코딩 알고리즘중의 하나에 따라 상기 데이타 디-인터리버의 출력 신호를 디코딩하는 리드-솔로몬 디코더로 구성됨을 특징으로 하는 무선 수신기.
  31. 제30항에 있어서, 그 입력 신호로서 상기 리드-솔로몬 디코더 및 상기 데이타 동기 셀렉터로부터 상기 에러 정정 데이타를 수신하기 위하여 접속되며, 그 출력 신호로서 디-랜더마이즈된 에러 정정 데이타를 제공하기 위하여 접속되는 데이타 디-랜더마이저로 구성됨을 특징으로 하는 무선 수신기.
  32. 제31항에 있어서, 상기 디-랜더마이즈된 에러 정정 데이타가 패킷으로 배열되도록 하는 유형의 선택된 디지탈 HDTV 신호를 수신하기 위한 무선 수신기는 : 디지탈 음향 디코더; MPEG 영상 디코더; 및 그 입력 신호로서 상기 디지탈 음향 디코더에 상기 패킷중의 어떤 하나를 인가하고 그 입력 신호로서 상기 MPEG 영상 디코더에 상기 패킷중의 어떤 하나를 인가하기 위하여, 그 입력 신호로서 상기 데이타 디-랜더마이저의 출력 신호를 수신하며 상기 디-랜더마이즈된 에러 정정 데이타의 상기 패킷을 분류하는 패킷 분류기로 구성됨을 특징으로 하는 무선 수신기.
KR1019950015580A 1994-06-28 1995-06-13 직각 진폭 변조/잔류측파대 모드 선택을 위한 허수 샘플 유무 검출기를 갖는 디지탈 고 해상도 텔레비젼 신호 수신기 KR0164829B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/266,751 1994-06-28
US8/266,751 1994-06-28
US08/266,751 US5506636A (en) 1994-06-28 1994-06-28 HDTV signal receiver with imaginary-sample-presence detector for QAM/VSB mode selection

Publications (2)

Publication Number Publication Date
KR960003447A KR960003447A (ko) 1996-01-26
KR0164829B1 true KR0164829B1 (ko) 1999-03-20

Family

ID=23015852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950015580A KR0164829B1 (ko) 1994-06-28 1995-06-13 직각 진폭 변조/잔류측파대 모드 선택을 위한 허수 샘플 유무 검출기를 갖는 디지탈 고 해상도 텔레비젼 신호 수신기

Country Status (4)

Country Link
US (1) US5506636A (ko)
JP (1) JP3369359B2 (ko)
KR (1) KR0164829B1 (ko)
CN (1) CN1065703C (ko)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5602602A (en) * 1994-02-10 1997-02-11 Philips Electronics North America Corporation Method and apparatus for combating co-channel NTSC interference for digital TV transmission having a simplified rejection filter
US6545728B1 (en) * 1994-05-04 2003-04-08 Samsung Electronics Co., Ltd. Digital television receivers that digitize final I-F signals resulting from triple-conversion
US6104442A (en) * 1994-06-28 2000-08-15 Samsung Electronics Co., Ltd. Radio receiver for receiving both VSB and QAM digital HDTV signals
US6512555B1 (en) * 1994-05-04 2003-01-28 Samsung Electronics Co., Ltd. Radio receiver for vestigal-sideband amplitude-modulation digital television signals
US5715012A (en) * 1996-03-13 1998-02-03 Samsung Electronics Co., Ltd. Radio receivers for receiving both VSB and QAM digital HDTV signals
US5959699A (en) * 1994-06-28 1999-09-28 Samsung Electronics Co., Ltd. Reception mode control in radio receivers for receiving both VSB and QAM digital television signals
US5673293A (en) * 1994-09-08 1997-09-30 Hitachi America, Ltd. Method and apparatus for demodulating QAM and VSB signals
US5598222A (en) * 1995-04-18 1997-01-28 Hatachi American, Ltd. Method and apparatus for decoding multiple video bitstreams using a common memory
US5636250A (en) * 1994-12-13 1997-06-03 Hitachi America, Ltd. Automatic VSB/QAM modulation recognition method and apparatus
US5642382A (en) * 1995-03-01 1997-06-24 Hitachi America, Ltd. Fir filters with multiplexed inputs suitable for use in reconfigurable adaptive equalizers
US5648923A (en) * 1995-03-02 1997-07-15 Hitachi America, Ltd. Nyquist filter for use in a joint VSB/QAM demodulator
GB9511551D0 (en) * 1995-06-07 1995-08-02 Discovision Ass Signal processing system
US5635864A (en) * 1995-06-07 1997-06-03 Discovision Associates Comparator circuit
US5691986A (en) * 1995-06-07 1997-11-25 Hitachi America, Ltd. Methods and apparatus for the editing and insertion of data into an encoded bitstream
US5671253A (en) * 1995-07-12 1997-09-23 Thomson Consumer Electronics, Inc. Apparatus for demodulating and decoding video signals encoded in different formats
US5666170A (en) * 1995-07-12 1997-09-09 Thomson Consumer Electronics, Inc. Apparatus for decoding video signals encoded in different formats
US5745528A (en) * 1995-07-13 1998-04-28 Zenith Electronics Corporation VSB mode selection system
US5841814A (en) * 1995-10-17 1998-11-24 Paradyne Corporation Sampling system for radio frequency receiver
JP2814977B2 (ja) * 1996-01-31 1998-10-27 日本電気株式会社 デジタル映像選択再生システムにおける復調装置及び方法
US5799037A (en) * 1996-02-16 1998-08-25 David Sarnoff Research Center Inc. Receiver capable of demodulating multiple digital modulation formats
US5742622A (en) * 1996-03-12 1998-04-21 Discovision Associates Error detection and correction system for a stream of encoded data
US6005640A (en) * 1996-09-27 1999-12-21 Sarnoff Corporation Multiple modulation format television signal receiver system
US5847585A (en) * 1996-10-21 1998-12-08 Zenith Electronics Corporation Method and apparatus for developing a close frequency tolerance output signal from an input signal of lesser frequency tolerance
GB9622540D0 (en) * 1996-10-30 1997-01-08 Discovision Ass Trackback for viterbi decoder
US6278743B1 (en) * 1996-11-12 2001-08-21 Zenith Electronics Corporation Non linear amplitude precorrection for HDTV transmitter
BR9706428A (pt) * 1996-12-19 1999-05-25 Matsushita Electric Ind Co Ltd Aparelho de recepção de transmissão
US6333767B1 (en) * 1996-12-26 2001-12-25 Samsung Electronics Co., Ltd. Radio receivers for receiving both VSB and QAM digital television signals with carriers offset by 2.69 MHz
US5801790A (en) * 1997-03-21 1998-09-01 Samsung Electronics Co., Ltd. Using video signals from auxiliary analog TV receivers for detecting NTSC interference in digital TV receivers
US5801759A (en) * 1997-04-15 1998-09-01 Samsung Electronics Co., Ltd. Digital TV receiver circuitry for detecting and suppressing NTSC co-channel interference
US6240146B1 (en) * 1997-05-02 2001-05-29 Lsi Logic Corporation Demodulating digital video broadcast signals
US5982820A (en) * 1997-07-10 1999-11-09 Samsung Electronics Co., Ltd. Bandpass phase tracker with hilbert transformation before plural-phase analog-to-digital conversion
US6104763A (en) * 1998-02-20 2000-08-15 Samsung Electronics Co., Ltd. Synchrodyning of VSB and QAM final I-F signals supplied by separate converters in a QAM/VSB digital TV receiver
US6188441B1 (en) * 1998-03-06 2001-02-13 Samsung Electronics Co., Ltd. Detection of PN sequences accompanying VSB signal to control operating mode of QAM/VSB DTV signal receiver
US6147713A (en) * 1998-03-09 2000-11-14 General Instrument Corporation Digital signal processor for multistandard television reception
US6108049A (en) * 1998-03-13 2000-08-22 Samsung Electronics Co., Ltd. Circuitry operative on symbol decoding results for synchronizing data fields in a digital television receiver
US6351290B1 (en) * 1998-03-23 2002-02-26 Samsung Electronics Co., Ltd. Television receiver with separate I-F amplifiers for VSB and QAM digital TV signals that are digitally synchrodyned
US6496229B1 (en) * 1998-04-02 2002-12-17 Samsung Electronics Co., Ltd. TV receiver using read-only memory shared during VSB and QAM reception for synchrodyning I-F signal to baseband
US6144413A (en) * 1998-06-25 2000-11-07 Analog Devices, Inc. Synchronization signal detection and phase estimation apparatus and method
AU702182B1 (en) * 1998-07-14 1999-02-18 Samsung Electronics Co., Ltd. NTSC video signal receivers with reduced sensitivity to interference from co-channel digital television signals
KR100314113B1 (ko) * 1999-08-25 2001-11-15 구자홍 정합 필터 및 필터링방법, 이를 이용한 다매체 디지털 방송수신 장치
US7072392B2 (en) * 2000-11-13 2006-07-04 Micronas Semiconductors, Inc. Equalizer for time domain signal processing
US6940557B2 (en) * 2001-02-08 2005-09-06 Micronas Semiconductors, Inc. Adaptive interlace-to-progressive scan conversion algorithm
US6829297B2 (en) * 2001-06-06 2004-12-07 Micronas Semiconductors, Inc. Adaptive equalizer having a variable step size influenced by output from a trellis decoder
US7190744B2 (en) * 2001-06-07 2007-03-13 Micronas Semiconductors, Inc. Error generation for adaptive equalizer
US7418034B2 (en) * 2001-06-19 2008-08-26 Micronas Semiconductors. Inc. Combined trellis decoder and decision feedback equalizer
US20030206053A1 (en) * 2002-04-04 2003-11-06 Jingsong Xia Carrier recovery for DTV receivers
US20030235259A1 (en) * 2002-04-04 2003-12-25 Jingsong Xia System and method for symbol clock recovery
US7321642B2 (en) * 2002-04-05 2008-01-22 Micronas Semiconductors, Inc. Synchronization symbol re-insertion for a decision feedback equalizer combined with a trellis decoder
US7272203B2 (en) * 2002-04-05 2007-09-18 Micronas Semiconductors, Inc. Data-directed frequency-and-phase lock loop for decoding an offset-QAM modulated signal having a pilot
US7376181B2 (en) * 2002-04-05 2008-05-20 Micronas Semiconductors, Inc. Transposed structure for a decision feedback equalizer combined with a trellis decoder
US6980059B2 (en) * 2002-04-05 2005-12-27 Micronas Semiconductors, Inc. Data directed frequency acquisition loop that synchronizes to a received signal by using the redundancy of the data in the frequency domain
US6995617B2 (en) * 2002-04-05 2006-02-07 Micronas Semiconductors, Inc. Data-directed frequency-and-phase lock loop
US7809087B2 (en) * 2002-04-26 2010-10-05 Qualcomm, Incorporated Power detection techniques and discrete gain state selection for wireless networking
KR100499948B1 (ko) * 2002-09-11 2005-07-07 현대모비스 주식회사 카 오디오의 음소거장치 및 그 방법
DE102004054893A1 (de) * 2004-11-12 2006-05-24 Micronas Gmbh Verfahren und Schaltungsanordnung zur Kanalfilterung analog oder digital modulierter TV-Signale
US8306153B2 (en) * 2009-09-21 2012-11-06 Techwell Llc Method and system for tracking phase in a receiver for 8VSB
CN113075597B (zh) * 2021-03-23 2022-05-06 东北大学 一种磁体磁场测量方法及测量系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS627226A (ja) * 1985-07-04 1987-01-14 Nec Corp 共通予備切替方式
US4730345A (en) * 1986-04-04 1988-03-08 American Telephone And Telegraph Company Vestigial sideband signal decoder
US5115454A (en) * 1987-05-12 1992-05-19 Kucar Andy D Method and apparatus for carrier synchronization and data detection
US5087975A (en) * 1990-11-09 1992-02-11 Zenith Electronics Corporation VSB HDTV transmission system with reduced NTSC co-channel interference
US5283653A (en) * 1992-05-22 1994-02-01 Zenith Electronics Corp. Dual HDTV/NTSC receiver using sequentially synthesized HDTV and NTSC co-channel carrier frequencies
US5315617A (en) * 1992-05-29 1994-05-24 General Electric Company QAM encoding for high-definition television system
US5264937A (en) * 1992-07-29 1993-11-23 Thomson Consumer Electronics, Inc. Apparatus for time division multiplexed processing of frequency division multiplexed signals

Also Published As

Publication number Publication date
KR960003447A (ko) 1996-01-26
JPH0846891A (ja) 1996-02-16
JP3369359B2 (ja) 2003-01-20
CN1065703C (zh) 2001-05-09
US5506636A (en) 1996-04-09
CN1123985A (zh) 1996-06-05

Similar Documents

Publication Publication Date Title
KR0164829B1 (ko) 직각 진폭 변조/잔류측파대 모드 선택을 위한 허수 샘플 유무 검출기를 갖는 디지탈 고 해상도 텔레비젼 신호 수신기
KR0143116B1 (ko) 잔류 측파대 및 직각 진폭 변조 디지탈 고품위 텔레비젼 신호들을 수신하기 위한 무선 수신기
US6184942B1 (en) Adaptively receiving digital television signals transmitted in various formats
US5715012A (en) Radio receivers for receiving both VSB and QAM digital HDTV signals
US6211924B1 (en) Decimation of baseband DTV signal prior to channel equalization in digital television signal receivers
US6333767B1 (en) Radio receivers for receiving both VSB and QAM digital television signals with carriers offset by 2.69 MHz
KR0161806B1 (ko) 고품위 텔레비젼용 대역 통과 위상 트랙커를 구비한 디지탈 잔류 측파대 검출기
US5636252A (en) Automatic gain control of radio receiver for receiving digital high-definition television signals
US5999223A (en) System for controlling the operating mode of an adaptive equalizer within a digital TV signal receiver
CA2149584C (en) Digital vsb detector with final i-f carrier at submultiple of symbol rate, as for hdtv receiver
US6545728B1 (en) Digital television receivers that digitize final I-F signals resulting from triple-conversion
US6512555B1 (en) Radio receiver for vestigal-sideband amplitude-modulation digital television signals
US5731848A (en) Digital VSB detector with bandpass phase tracker using Ng filters, as for use in an HDTV receiver
US5659372A (en) Digital TV detector responding to final-IF signal with vestigial sideband below full sideband in frequency
KR0176643B1 (ko) 고품위 텔레비젼 수신기용, 레이더 필터를 이용한 대역통과 위상 트랙커를 갖는 디지탈 잔류 측파대 검출기
JP3148197B2 (ja) ディジタルシンクロダインされるｖｓｂ及びｑａｍ最終中間周波数信号に対する個別的な中間周波数増幅器を備えるテレビジョン受信機
US6526101B1 (en) Receiver for QAM digital television signals
KR100260421B1 (ko) 최종 중간 주파수 신호 포락선의 필드 동기화 코드에 응답하는정합필터를 구비한 디지털 수신기
AU720014B2 (en) Decimation of baseband DTV signals prior to channel equalization in digital television signal receivers
US20040213358A1 (en) Radio receiver for receiving both VSB and QAM digital HDTV signals
KR100251966B1 (ko) 3단 변환에 의한 최종 중간주파수 신호를 디지털화하는 디지털텔레비전 수신기
AU2266500A (en) Digital television signal receiver

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120830

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130829

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140828

Year of fee payment: 17

EXPY Expiration of term