KR0164150B1

KR0164150B1 - Exception processing routine deciding method for cisc type microprocessor

Info

Publication number: KR0164150B1
Application number: KR1019950062117A
Authority: KR
Inventors: 원나라
Original assignee: 김주용; 현대전자주식회사
Priority date: 1995-12-28
Filing date: 1995-12-28
Publication date: 1998-12-15
Also published as: KR970049618A

Abstract

본 발명은 예외 사건 인코딩 레지스터(1), 점프 타겟 롬(2)을 구비하는 씨이크형 마이크로프로세서를 제어하기 위한 제어 방법 중 예외 처리 루틴 결정 방법에 있어서, 발생 가능한 예외 사건과 처리 루틴을 결정하는 정보를 인코딩하여 상기 예외 사건 인코딩 레지스터에 저장하는 제1단계; 상기 각 예외 사건들을 위한 처리루틴의 시작 주소를 상기 점프 타겟 롬에 저장하는 제2단계; 및 예외 사건 발생시에는 예외 사건의 인코딩 값을 결정한 후, 이것을 상기 점프 타겟 롬의 인덱스로 사용하여 처리 루틴을 결정하는 제3단계를 포함하는 것을 특징으로 하는 씨이크형 마이크로프로세서를 위한 예외 처리 루틴 결정 방법에 관한 것으로, 하드웨어적으로 예외 사건 처리 루틴을 결정하도록 할 수 있어, 예외 처리의 수행 속도를 향상시킬 수 있도록 한 것이다.The present invention relates to a method for determining an exception handling routine among a control method for controlling a seek type microprocessor having an exception event encoding register 1 and a jump target ROM 2, the information for determining a possible exception event and a processing routine. A first step of encoding and storing in the exception event encoding register; A second step of storing a start address of a processing routine for each exception event in the jump target ROM; And a third step of determining an encoding value of an exception event when an exception event occurs and using the index as an index of the jump target ROM to determine a processing routine. In this regard, it is possible to determine an exception handling routine in hardware, thereby speeding up the execution of exception handling.

Description

How to Determine Exception Handling Routines for a Secret Microprocessor

제1도는 마이크로 필드의 일 예시 구성도.1 is an exemplary configuration diagram of a microfield.

제2도는 본 발명의 일실시예에 예외 인코딩 레지스터의 구성도.2 is a block diagram of an exception encoding register according to an embodiment of the present invention.

제3도는 본 발명의 일실시예에 따른 예외 처리 루틴 결정 방법을 설명하기 위한 설명도.3 is an explanatory diagram for explaining a method for determining an exception handling routine according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 예외 사건 인코딩 레지스터 2 : 점프 타겟 롬1: exception event encoding register 2: jump target ROM

3 : 마이크로프로그램 롬3: Micro Program ROM

본 발명은 씨이크(CISC ; Complex Instruction Set Computer)형 마이크로프로세서를 위한 예외(Exception) 처리 루틴 결정 방법에 관한 것으로, 특히 마이크로프로그램으로 하드웨어를 제어하는 CISC형 마이크로프로세서를 위한 예외 처리 루틴결정 방법에 관한 것이다.The present invention relates to a method for determining an exception handling routine for a CISC (Complicate Instruction Set Computer) microprocessor, and more particularly to a method for determining an exception handling routine for a CISC type microprocessor controlling hardware with a microprogram. It is about.

일반적으로, CISC형 마이크로프로세서가 제공하는 명령어 집합(Instruction Set)은 매우 다양하고, 각 명령어의 기능도 상당히 강력하고 복잡하다. 그리고 이러한 명령어들을 모두 하드웨어만으로 구현하기는 거의 불가능하다. 따라서 CISC형 마이크로프로세서는 마이크로프로그램을 마이크로 롬(ROM; Read Only Memory)에 내장하여 이 마이크로프로그램이 마이크로프로세서 내부 하드웨어를 제어하여 복잡한 명령어를 수행할 수 있도록 하는 방법을 채택하고 있다.In general, the instruction set provided by CISC type microprocessors is very diverse, and the function of each instruction is quite powerful and complicated. And it is almost impossible to implement all of these instructions in hardware alone. Therefore, the CISC type microprocessor adopts a method in which the microprogram is embedded in a micro ROM (Read Only Memory) to control the microprocessor internal hardware to execute complex instructions.

마이크로프로그램의 표준은 존재하지 않으며 각 마이크로프로세서의 하드웨어 특성에 따라 구현하는 사람들이 임의로 그 구조를 정의하여 프로그램하게 된다.There is no standard for microprogramming, and according to the hardware characteristics of each microprocessor, the implementers arbitrarily define and program the structure.

대부분의 경우 마이크로프로그램의 한 라인은 각 하드웨어 제어점에 제어 신호를 발생시키는 역할을 한다. 따라서 하드웨어와 밀접한 관련이 있으며 하드웨어의 일부라고도 볼 수 있다. CISC형 마이크로프로세서는 대체로 프로그램되어진 마이크로프로그램을 매 클럭 사이클마다 한 라인씩 내부 미이크로 롬에서 읽어 내어 각 제어점에 적절한 제어 신호를 발생함으로서 그 기능이 구현되어진다.In most cases, one line of the microprogram is responsible for generating control signals at each hardware control point. Therefore, it is closely related to hardware and can be regarded as a part of hardware. CISC-type microprocessors are implemented by reading a programmed microprogram from the internal micro ROM, one line every clock cycle, and generating the appropriate control signal at each control point.

마이크로프로그램을 수행하기 위해서는 기본적으로 순차 실행, 분기 실행, 서브 루틴 실행 등의 기능을 제공하는 제어 하드웨어가 필요한데 이를 마이크로 시퀀서(Micro Sequencer)라고 한다. 본 발명은 마이크로 시퀀서의 기능 중 예외 사건처리를 위한 기능을 위한 발명이다.In order to execute a microprogram, a control hardware that basically provides functions such as sequential execution, branch execution, and subroutine execution is required. This is called a micro sequencer. The present invention is an invention for the function for exception handling of the function of the micro sequencer.

예외 사건(Exception Event)이라 함은 하드웨어적으로 비정상적인 상황이 발생되었거나 외부 인터럽트가 걸리는 등 특수한 처리를 필요로 하는 사건이 발생한 것을말한다. 본 발명은 특히 하드웨어 자체만으로는 처리할 수 없고 마이크로프로그램으로 처리하여야 하는 복잡한 예외 사건을 처리 대상으로 삼는다. 한 가지 예외사건에 대하여 처리 방법이 모든 경우에 똑같은 경우도 있지만 여러 가지 조건에 따라 같은 예외 사건이 발생하였더라도 그 처리 방법이 달라지는 경우가 많다.Exception Event refers to the occurrence of an event that requires special handling, such as an abnormal situation in hardware or an external interrupt. In particular, the present invention targets complex exception events that cannot be handled by hardware alone, but must be handled by a microprogram. Although the handling of one exception is the same in all cases, the handling of the same exception is often different depending on various conditions.

본 발명은 특히 같은 예외 사건이라도 여러 가지 조건에 의해 그 처리 방법이 달라져야만 하는 경우를 그 대상으로 삼는다.In particular, the present invention is directed to a case where the processing method must be changed depending on various conditions even for the same exception event.

마이크로프로그램의 한 라인은 여러 개의 마이크로 필드로 구성되어 있다. 각 마이크로 필드는 대체로 하드웨어의 특정 유닛과 연관되어 할당된다. 각 마이크로 필드의 내용은 그필드에 할당된 유닛에 가해야 할 제어 신호를 인코딩한 값이다.One line of a microprogram consists of several microfields. Each microfield is usually assigned in association with a particular unit of hardware. The content of each microfield is the encoded value of the control signal to be applied to the unit assigned to that field.

예를 들어 실행 유닛에 가하는 제어 신호 조합의 수가 30가지라면 실행 유닛을For example, if the number of control signal combinations applied to an execution unit is 30,

위하여 할당된 마이크로 필드는 적어도 5 비트(2/⁵= 32 ≥ 30) 이상이 되어야 한다.A micro field allocated for this is to be at least 5 bits ^{(2/5 = 32 ≥ 30} ).

마이크로 필드 중 꼭 필요한 필드는 마이크로프로그램의 수행 순서를 제어하는 시퀀스 필드(Sequencer Field)이다. 시퀀스 필드는 마이크로프로그램을 순차적으로 수행할 것인지 수행을 끝낼 것인지 서브 루틴으로 점프할 것인지 등을 결정하는 필드이다. 서브루틴으로 점프하기 위해서는 점프 타겟 주소를 저장할 타겟 어드레스 필드(타겟 Address Field)도 필수적이다. 참고적으로, 제1도에 마이크로프로그램의 한 라인을 구성하는 마이크로 필드의 한 예를 보였다.An essential field of the microfields is a sequencer field that controls the execution order of the microprogram. The sequence field is a field for deciding whether to execute the microprograms sequentially, end the execution, or jump to the subroutine. In order to jump to a subroutine, a target address field (a target address field) to store a jump target address is also essential. For reference, FIG. 1 shows an example of a microfield constituting a line of a microprogram.

이어, 종래 기술에 대하여 살펴보기로 한다.Next, the prior art will be described.

종래에는 예외 사건을 위한 처리 루틴들을 미리 마이크로프로그램으로 작성하여 두고 예외 사건이 발생하면 그 예외 사건을 처리하는 처리루틴으로 제어를 넘겨 일단 예외 사건을 처리한 후 정상적인 상태로 돌아오는 방법을 사용하였다.Conventionally, the processing routines for exceptions have been prepared in advance by a microprogram, and when an exception occurs, control is transferred to a processing routine that handles the exception, and once the exception is handled, the method returns to its normal state.

그러나 이 방법은 한가지 예외 사건에 대하여 여러 가지 처리 루틴이 존재하는 경우에는 어떤 처리 루틴을 수행할지를 바로 정할 수 없다는 문제점이 있다.However, this method has a problem in that it is not possible to directly determine which processing routine to execute when there are several processing routines for one exception event.

이 문제점을 해결하기 위하여 기존에는 현재 상태가 어떠한 경우에 해당하는가를 나타내는 정보를 내부적으로 저장하여 두고, 예외 처리 루틴의 시작 부분에 이 정보를 참조하여 적합한 처리 루틴을 선정하는 마이크로프로그램을 작성하는 방법을 택하고 있다. 이 방법은 소프트웨어적으로 예외 처리 루틴을 결정하는 방법이므로, 이 방법을 구현하기 위해서는 부가적인 마이크로 프로그램이 필요하며 이는 수행속도의 저하를 초래한다.In order to solve this problem, conventionally, a method of writing a microprogram that internally stores information indicating what state the current state corresponds to, and refers to this information at the beginning of the exception handling routine, selects a suitable handling routine. Is choosing. Since this method determines the exception handling routines in software, the implementation of this method requires an additional microprogram, which causes a decrease in execution speed.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로, 하드웨어적으로 예외 사건 처리 루틴을 결정하도록 함으로써, 예외 처리의 수행 속도를 향상시키는 씨이크형 마이크로프로세서를 위한 예외 처리 루틴 결정 방법을 제공함에 그목적이 있다.Accordingly, the present invention has been made to solve the above problems, and provides an exception handling routine determination method for a microphone-type microprocessor which improves the execution speed of exception handling by determining an exception event handling routine in hardware. There is a purpose.

상기 목적을 달성하기 위하여 본 발명은, 예외 사건 인코딩 레지스터, 점프 타겟 롬을 구비하는 씨이크형 마이크로프로세서를 제어하기 위한 제어 방법 중 예외 처리 루틴 결정 방법에 있어서, 발생 가능한 예외 사건 인코딩 레지스터에 저장하는 제1단계; 상기 각 예외 사건들을 위한 처리 루틴의 시작 주소를 상기 점프 타겟 롬에 저장하는 제2단계; 및 예외사건 발생시에는 예외 사건의 인코딩 값을 결정한 후, 이것을 상기 점프 타겟 롬의 인덱스로 사용하여 처리 루틴을 결정하는 제 3단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a method for determining an exception handling routine among a control method for controlling a seek type microprocessor having an exception event encoding register and a jump target ROM, and storing the exception event encoding register in a possible exception event encoding register. Stage 1; A second step of storing a start address of a processing routine for each exception event in the jump target ROM; And a third step of determining the processing routine when determining the encoding value of the exception event when the exception event occurs and using this as an index of the jump target ROM.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같 다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명이 사용될 CISC형 마이크로프로세서의 기능 및 구조는 다음과 같다.The function and structure of a CISC type microprocessor to which the present invention will be used are as follows.

설명의 편의를 위하여 마이크로프로세서의 기능 및 구조는 본 발명과 관련된 부분만을 간략화하여 기술하기로 한다.For the convenience of description, the function and structure of the microprocessor will be described in brief only those parts related to the present invention.

마이크로프로세서가 처리할 수 있는 자료형은 32 비트 부동 소수형, 64 비트 부동소수형, 32 비트 정수형, 80 비트 BCD 숫자형이라고 가정한다. 이들 자료형은 데이타가 메모리에 존재할 때 의미가 있는 것이며 연산을 위하여 마이크로프로세서로 로딩되면 연산 가능한 내부 자료형으로 변환된다. 이러한 자료형 변환을 위하여 마이크로프로세서는 각 자료형에 대하여 각기 다른 변환 루틴을 작성하여 내부 자료형으로 데이타를 변환한다.The data types that the microprocessor can handle are assumed to be 32-bit floating point, 64-bit floating point, 32-bit integer, and 80-bit BCD numeric. These data types are meaningful when data exists in memory and are converted into internal data types that can be loaded when loaded into the microprocessor for operation. To convert these data types, the microprocessor writes different conversion routines for each data type and converts the data to an internal data type.

이 마이크로프로세서의 예외 사건은 오버플로우(Overflow)와 언더플로우(Underflow)만이 존재한다고 가정한다. 이 오버플로우와 언더플로우는 자료 변환 과정에서는 발생하지 않으며 연산 도중 하드웨어적으로 감지되는 예외 사건이다.The exception event of this microprocessor assumes that only overflow and underflow exist. These overflows and underflows do not occur during data conversion and are exceptions detected by the hardware during the operation.

오버플로우와 언더플로우가 감지되면 데이타가 로딩될 때의 자료형에 따라 그 처리방법이 서로 다르다. 따라서 오버플로우와 언더플로우 처리를 위한 에외 처리 루틴들이 각 자료형마다 따로 존재한다. 그러므로 예외 처리를 위한 루틴은 32 비트 부동소수 오버플로우, 64비트 부동소수 오버플로우, 32 비트 정수 오버플로우, 80 비트 BCD 오버플로우, 32 비트 부동소수 언더플로우, 64비트 부동소수 언더플로우, 32 비트 정수 언더플로우, 80 비트 BCD 언더플로우의 8가지가 존재하게 된다. 그러난 이들 에외 사건이 감지된 시점에서는 이미 데이타가 내부 자료형으로 변환된 후이므로 어떤 예외 처리 루틴을 수행해야 할 지를 정할 수 없게 된다. 이를 해결하기 위하여 각 자료형 변환 마이크로프로그램 루틴에서 어떤 자료형이라는 정보를 예외 사건 인코딩 레지스터의 형(Type) 필드에 저장한다.When overflow and underflow are detected, the handling is different depending on the data type when the data is loaded. Therefore, there are separate exception handling routines for overflow and underflow handling. The routines for exception handling are therefore 32-bit floating point overflows, 64-bit floating point overflows, 32-bit integer overflows, 80-bit BCD overflows, 32-bit floating point underflows, 64-bit floating point underflows, 32-bit integers. There are eight types of underflows, 80-bit BCD underflows. However, when these exceptions are detected, it is not possible to determine which exception handling routine should be performed since the data has already been converted to internal data types. To solve this, each type conversion microprogram routine stores information about what type of data in the Type field of the exception event encoding register.

예외 사건 인코딩 레지스터의 구조를 제2도에 도시하였다. 제2도는 간략화된 마이크로프로세서에 맞게 간략화된 예외 사건 인코딩 레지스터의 구조를 그린 구성도로서, 도면에서 O는 오버플로우, U는 언더플로우를 각각 나타낸다.The structure of the exception event encoding register is shown in FIG. 2 is a schematic diagram showing the structure of a simplified exception event encoding register for a simplified microprocessor, where O represents overflow and U represents underflow.

가정하고 있는 마이크로프로세서의 자료형이 4가지이므로 형 필드는 2 비트가 할당되었다. 비트 할당 내용은 제2도에 예시하였다. 예외 사건(여기서는 오버플로우, 언더플로우)이 발생하면 하드웨어는 예외 사건의 종류에 따라 예외 사건 인코딩 레지스터의 나머지 필드를 체운 후 이 값을 점프 타겟 롬의 인덱스로 사용한다. 인코딩 레지스터의 형 필드는 자료변환시에 채원진다.Since there are four types of microprocessors assumed, the type field has been allocated 2 bits. Bit allocation contents are illustrated in FIG. When an exception event (in this case overflow, underflow) occurs, the hardware fills in the remaining fields of the exception event encoding register according to the type of exception event and uses this value as the index of the jump target ROM. The type field of the encoding register is filled during data conversion.

점프 타겟 롬은 예외 사건 발생시 수행해야 할 예외 처리 루틴의 시작 주소들의 리스트를 가지고 있다. 전체 마이크로프로그램의 크기에 따라 점프 타겟 롬의 비트 수가 정해지고 예외 처리 루틴의 수에 따라 점프 타겟 롬내의 라인 수가 정해진다. 예를 들어 마이크로프로그램의 총 라인 수가 1124 라인이라면 점프 타겟롬의 비트 수는 11 비트(2/¹¹= 2048 ≥ 1124)가 되고 예외 처리 루틴의 수가 8개라면 점프 타겟 룸의 라인 수는 8개가되어야 한다.The jump target ROM contains a list of start addresses of exception handling routines to be executed when an exception occurs. The number of bits in the jump target ROM is determined by the size of the entire microprogram, and the number of lines in the jump target ROM is determined by the number of exception handling routines. For example, is if the number eight of the exception processing routine the number of lines of the jump target room if the total line number of 1124 lines of the micro-program the number of bits of the jump target ROM is 11 bits ^{(2/11 = 2048 ≥ 1124} ) have to be a dog 8 do.

예외 사건이 발생했을 때 예외 사건 인코딩 레지스터와 점프 타겟 롬을 이용하여수행할 예외 처리 루틴을 정하는 방법을 설명하기 위한 설명도를 제3도에 도시하였다.FIG. 3 is an explanatory diagram for explaining how to define an exception handling routine to be performed by using an exception event encoding register and a jump target ROM when an exception occurs.

예외 사건 이코딩 레지스터(1)의 값은 점프 타겟 롬(2)의 한 라인을 지정하는 인덱스로 사용된다. 점프 타겟 롬(2)의 한 라인은 예외 사건 인코딩 레지스터(1)의 값의 의미에 맞는 예외 처리 루틴의 시작 주소를 저장하고 있다. 따라서 예외 사건이 발생하면 바로 적합한 예외 처리 루틴을 찾아 수행할 수 있게 된다.The value of the exception event encoding register 1 is used as an index specifying one line of the jump target ROM 2. One line of the jump target ROM 2 stores the start address of the exception handling routine that matches the meaning of the value of the exception event encoding register 1. Therefore, when an exception occurs, you can find and execute the appropriate exception handling routine.

본 발명에서 사용되는 레지스터나 롬의 구조는 일반적인 것이므로 이에 대한 설명은 생략한다.Since the structure of the register or ROM used in the present invention is general, description thereof will be omitted.

예외 사건 발생시 처리 루틴을 하드웨어적으로 결정하게 하였다. 따라서 처리 루틴을 결정하기 위한 마이크로프로그램이 필요 없게 되었으며 따라서 예외 사건처리 속도가 향상되었다. 또한 예외 사건 처리 루틴을 결정하는 마이크로프로그램이 차지하던 마이크로프로그램 롬(3)의 공간도 절약할 수 있는 효과가 있다.When an exception occurs, the processing routine is determined hardware. This eliminates the need for a microprogram to determine processing routines and thus speeds up exception handling. In addition, it is possible to save space in the microprogram ROM 3 occupied by the microprogram that determines the exception event handling routine.

실제, 예외 사건 인코딩 레지스터와 점프 타겟 롬 모두 종래의 기술에서도 필요한 것들이었으므로 본 발명을 위해 특별히 마련되어야 할 하드웨어적 장치는 없으며 마이크로프로그램 시퀀서의 제어 로직을 약간 수정하는 수준에서 본 발명을 구현할 수 있다.Indeed, since both the exception event encoding register and the jump target ROM were necessary in the prior art, there is no hardware device to be prepared specifically for the present invention, and the present invention can be implemented at a level slightly modifying the control logic of the microprogram sequencer.

상기와 같이 이루어지는 본 발명은 하드웨어적으로 예외 사건 처리 루틴을 결정하도록 할 수 있어, 예외 처리의 수행 속도를 향상시킬 수 있는 특유의 효과가 있다.The present invention made as described above can be made to determine the exception event handling routine in hardware, there is a peculiar effect that can improve the execution speed of exception processing.

Claims

An exception handling routine determination method in a control method for controlling a seek type microprocessor having an exception event encoding register and a jump target ROM, comprising: encoding information for determining a possible exception event and handling routine and encoding the exception event encoding register into the exception event encoding register. A first step of storing; A second step of storing a start address of a processing routine for each exception event in the jump target ROM; And a third step of determining an encoding value of an exception event when an exception event occurs and using the index as the index of the jump target to determine a processing routine. .

2. The exception handling routine of claim 1, wherein the second step collects the start addresses of the respective exception events and stores them in the jump target in the correct order of the exception event encoding register value. How to decide.

2. The method of claim 1, wherein said first step stores the type of exception event in a field of said exception encoding register.

2. The exception processing method of claim 1, wherein the first step includes storing information of a data type in a type field of the exception encoding register in each data type conversion microprogram routine. How to determine your routine.

The seek type ROM of claim 1, wherein the jump target ROM is determined by the number of bits according to the size of the entire microprogram, and the number of lines is determined by the number of exception handling routines. How to determine the processing routine.