KR0162769B1 - Method of configuration of the equivalent circuit of square spiral inductor - Google Patents
Method of configuration of the equivalent circuit of square spiral inductor Download PDFInfo
- Publication number
- KR0162769B1 KR0162769B1 KR1019950054528A KR19950054528A KR0162769B1 KR 0162769 B1 KR0162769 B1 KR 0162769B1 KR 1019950054528 A KR1019950054528 A KR 1019950054528A KR 19950054528 A KR19950054528 A KR 19950054528A KR 0162769 B1 KR0162769 B1 KR 0162769B1
- Authority
- KR
- South Korea
- Prior art keywords
- inductor
- equation
- square
- equivalent circuit
- obtaining
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/42—Circuits specially adapted for the purpose of modifying, or compensating for, electric characteristics of transformers, reactors, or choke coils
Abstract
본 발명은 사각맴돌이 인덕터의 등가회로 구성방법에 관한 것으로 특히, 인덕터 선로 간에 발생하는 결합 커패시턴스를 고려하여 임의의 유전체 기판과 임의의 조건에서 사용될 수 있는 사각맴돌이 인덕터의 등가회로 구성방법에 관한 것으로, (식1)에 의해 입력측 및 출력측 인덕턴스를 구하는 제1과정; (식2)을 이용하여 사각맴돌이 인덕터가 가지는 내부저항을 입력측과 출력측에 배분하여 구하는 제2과정; (식3)을 이용하여 입력측과 출력측에 배분되는 병렬 커패시턴스 값을 구하는 제3과정; (식4)를 이용하여 등가회로상의 궤환(feedback) 커패시턴스를 구하는 4과정; (식5)을 이용하여 사각맴돌이 인덕터의 선로들간에 발생하는 위상 지연 효과를 고려하는 소자로서 50Ω의 특성임피던스를 가지는 전송선로의 길이를 구하는 제5과정; 및 (식6)을 이용하여 Tline을 등가의 병렬 커패시턴스로 변환하게 하는 제6과정으로 수행되는 것을 특징으로 한다.The present invention relates to a method for constructing an equivalent circuit of a square mound inductor, and more particularly, to a method for constructing an equivalent circuit of a square mound inductor that can be used in any dielectric substrate and any condition in consideration of the coupling capacitance generated between the inductor lines. A first step of obtaining an input side and an output side inductance by Equation (1); A second process of calculating and distributing the internal resistance of the square duct inductor to the input side and the output side using Equation 2; A third step of obtaining a parallel capacitance value distributed to an input side and an output side by using Equation 3; A four step of obtaining a feedback capacitance on an equivalent circuit using Equation (4); A fifth step of obtaining a length of a transmission line having a characteristic impedance of 50 Ω as a device considering a phase delay effect occurring between lines of a square inductor using Equation 5; And a sixth process of converting Tline into equivalent parallel capacitance using Equation (6).
Description
제1도는 종래의 사각맴돌이 인덕터의 구조도.1 is a structural diagram of a conventional square duct inductor.
제2도는 종래의 사각맴돌이 인덕터의 등가 회로도.2 is an equivalent circuit diagram of a conventional square duct inductor.
제3도는 종래의 마이크로 스트립 선로의 기생 커패시턴스 모델의 회로도.3 is a circuit diagram of a parasitic capacitance model of a conventional microstrip line.
제4도는 본 발명에 의한 사각맴돌이 인덕터의 등가 회로도.4 is an equivalent circuit diagram of a square duct inductor according to the present invention.
본 발명은 사각맴돌이 인덕터의 등가회로 구성방범에 관한 것으로 특히, 인덕터 선로 간에 발생하는 결합 커패시턴스를 고려하여 임의의 유전체 기판과 임의의 조건에서 사용될 수 있는 사각맴돌이 인덕터의 등가회로 구성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the construction of an equivalent circuit of a square mound inductor. More particularly, the present invention relates to a method for constructing an equivalent circuit of a square mound inductor that can be used in any dielectric substrate and any condition in consideration of the coupling capacitance generated between the inductor lines.
인덕터는 전기, 전자 회로를 구성하는 하나의 소자이다.An inductor is one device constituting electrical and electronic circuits.
그 중 사각맴돌이 인덕터는 MIC 또는 MMIC 회로에 주로 사용되는 인덕터인데, 기판에 직접 제작할 수 있고, 정밀한 장비를 이용하는 MIC 또는 MMIC 분야에서 비교적 오차가 적게 반복적으로 만들 수 있고, 소형으로 제작 가능하다는 장점을 지니고 있다. 지금까지 사각맴돌이 인덕터의 해석은 집중형 등가회로에 의한 해석과 전송선로 이론에 근거한 결합선로에 의한 해석, 그리고 수치 해석에 의한 전자장 해석기법의 세 가지 형태로 연구 개발되어 왔다.Among them, the square inductor is an inductor mainly used in MIC or MMIC circuits, and it can be manufactured directly on the board, can be repeatedly made with relatively small error in the MIC or MMIC field using precision equipment, and can be manufactured in small size. I have it. Until now, the analysis of the square duct inductor has been researched and developed into three types: the analysis by the lumped equivalent circuit, the analysis by the coupled line based on the transmission line theory, and the electromagnetic analysis by the numerical analysis.
결합 선로에 의한 해석 기법은 결합선로 해석을 위한 라이브러리(Library)가 포함된 회로 해석 소프트웨어를 이용할 경우 매우 효율적이지만 해석을 위한 것이고 여러개의 인덕터를 동시에 해석하기에는 현실적으로 어려움이 많다.The combined line analysis technique is very efficient when using circuit analysis software that includes a library for the coupled line analysis, but it is for analysis and it is difficult to analyze several inductors simultaneously.
또한 수치해석기법은 이론적으로 가장 정확하게 그 특성을 해석할 수 있고 임의의 형태의 인덕터를 해석하는데 있어 가장 신뢰성 있는 방법이라 할 수 있지만 해석하는데 비교적 많은 시간이 소요된다.In addition, the numerical method is theoretically the most accurate and the most reliable method for analyzing any type of inductor, but it takes a relatively long time.
또한 수치해석 기법은 다른 회로들과 동시에 해석하는데 어려움이 따른다.Numerical techniques also make it difficult to interpret them simultaneously with other circuits.
기존의 집중형 등가회로(이하 기존 등가회로라 칭함)에 의한 해석은 많은 사람들에 의해 이론적으로 또는 실험적으로 그 등가소자 값들을 결정할 수 있는 수식들을 제공하고 있다.The analysis by the existing lumped equivalent circuit (hereinafter referred to as the conventional equivalent circuit) provides formulas that can be determined theoretically or experimentally by the many people, the equivalent element values.
사각맴돌이 인덕터의 경우 인덕터가 가지는 인덕턴스 값과 사각맴돌이 인덕터의 구조상 마이크로 스트립 구조를 갖음으로 인한 선로간의 위상지연에 의해 특정 주파수에서 공진이 발생하게 된다. 이 공진 발생한 이후의 주파수 영역에서는 인덕터가 인덕터로서의 역할을 하지 못하고 커패시터의 특성을 가지게 됨으로 인덕터로서 사용할 수 없게 된다.In the case of the square mound inductor, resonance occurs at a specific frequency due to the inductance value of the inductor and the phase delay between the lines due to the micro strip structure due to the structure of the square mound inductor. In the frequency region after the resonance occurs, the inductor does not function as an inductor and has characteristics of a capacitor, and thus cannot be used as an inductor.
이 공진 주파수 중에 제일 낮은 주파수를 제1공진주파수라 칭하며 사각맴돌이 인덕터의 최대사용주파수와 동일한 의미를 가진다. 그런데 기존 등가회로에 의한 해석 방법들은 제1공진주파수 보다 훨씬 낮은 주파수 범위에서는 비교적 실험값과 일치하지만 제1공진주파수 인접 영역에서부터 주파수가 증가함에 따라 오차가 크게 나타난다.The lowest frequency among these resonant frequencies is called the first resonant frequency and has the same meaning as the maximum operating frequency of the square inductor. By the way, the conventional equivalent analysis methods are relatively consistent with the experimental values in the frequency range much lower than the first resonant frequency, but the error is large as the frequency increases from the region adjacent to the first resonant frequency.
즉, 낮은 인덕턴스 값을 갖는 인덕터의 경우 제1공진주파수가 높아져, 기존 등가회로로서도 비교적 넓은 범위의 주파수 영역에 대하여 정확한 값을 얻을 수 있다.That is, in the case of an inductor having a low inductance value, the first resonant frequency is increased, so that even an existing equivalent circuit can obtain an accurate value for a relatively wide frequency range.
그러나 인덕턴스가 높은 인덕터의 경우 제1공진주파수가 낮아지게 되기 때문에 사용할 수 있는 주파수 범위가 좁아지게 된다. 따라서 사각맴돌이 인덕터의 사용 주파수가 제1공진 주파수 인접 영역일 경우 기존 등가회로로서는 정확한 인덕턴스 값에 대해 큰 오차를 가지게 된다.However, inductors with high inductance have a lower first resonant frequency, which results in a narrower usable frequency range. Therefore, if the frequency of use of the square inductor is adjacent to the first resonant frequency, the conventional equivalent circuit has a large error with respect to the accurate inductance value.
이런 현상은 사각맴돌이 인덕터가 마이크로 스트립 선로 형태로 유전체 기판상에 제작될 때 인덕터 선로가 접지면과 가지는 기생 커패시턴스(이하, 기생 커패시턴스)가 발생하게 되고, 인덕터 선로간에 위상 지연 현상에 의해 결합 커패시턴스(이하, 결합 커패시턴스)가 발생하기 때문이다.This phenomenon causes parasitic capacitance (hereinafter, parasitic capacitance) that the inductor line has with the ground plane when the square duct inductor is manufactured on the dielectric substrate in the form of a micro strip line, and the coupling capacitance ( This is because coupling capacitance) is generated below.
그러나 기존 등가회로에서는 기생 커패시턴스만을 고려하고 결함 커패시턴스를 고려하지 않았고, 특정 기판의 특정 조건하에서만 실험적 경험에 의해 얻어진 커패시턴스를 입력측과 출력측에 등분하여 배치하였기 때문에 발생하는 문제점이라고 판단된다.However, in the conventional equivalent circuit, only parasitic capacitance is considered and defect capacitance is not considered, and it is considered to be a problem caused by distributing the capacitance obtained by experimental experience only on the input side and the output side under specific conditions of a specific substrate.
따라서 본 발명에서는 인덕터 선로간에 발생하는 결합 커패시턴스를 고려하여 임의의 유전체 기판과 임의의 조건에서의 사각맴돌이 인덕터의 특성에 근접할 수 있는 사각맴돌이 인덕터의 등가회로 구성방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for constructing an equivalent circuit of a square mound inductor that can approximate characteristics of a square mound inductor under an arbitrary dielectric substrate and under certain conditions in consideration of the coupling capacitance generated between the inductor lines.
상술한 바와 같은 목적을 달성하기 위하여 본 발명은, (식1)에 의해 입력측 및 출력측 인덕턴스를 구하는 제1과정; (식2)을 이용하여 사각맴돌이 인덕터가 가지는 내부저항을 입력측과 출력측에 배분하여 구하는 제2과정; (식3)을 이용하여 입력측과 출력측에 배분되는 병렬 커패시턴스 값을 구하는 제3과정; (식4)를 이용하여 등가회로 상의 궤환(feedback) 커패시턴스를 구하는 제4과정; (식5)을 이용하여 사각맴돌이 인덕터의 선로들간에 발생하는 위상 지연 효과를 고려하는 소자로서 50Ω의 특성임피던스를 가지는 전송선로의 길이를 구하는 제5과정; 및 (식6)을 이용하여 Tline을 등가의 병렬 커패시턴스로 변환하기 하는 제6과정으로 수행되는 것을 특징으로 한다.In order to achieve the object as described above, the present invention, the first process for obtaining the input and output side inductance by (1); A second process of calculating and distributing the internal resistance of the square duct inductor to the input side and the output side using Equation 2; A third step of obtaining a parallel capacitance value distributed to an input side and an output side by using Equation 3; A fourth step of obtaining a feedback capacitance on an equivalent circuit by using Equation 4; A fifth step of obtaining a length of a transmission line having a characteristic impedance of 50 Ω as a device considering a phase delay effect occurring between lines of a square inductor using Equation 5; And a sixth process of converting Tline into an equivalent parallel capacitance by using Equation (6).
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
제1도는 사각맴돌이 인덕터의 구조를 도시한 도면으로서, (a)는 정면도이고 (b)는 측면도이다.1 is a diagram showing the structure of a square duct inductor, where (a) is a front view and (b) is a side view.
제2도는 종래의 사각맴돌이 인덕터의 등가 회로도이다.2 is an equivalent circuit diagram of a conventional square duct inductor.
제2도와 관련하여, 이와 같은 등가회로는 주파수가 높아짐에 따라, 또는 제1공진 주파수에 근접할수록 오차가 커지고 있는 것이 큰 단점으로 작용하여 왔다.With respect to FIG. 2, such an equivalent circuit has been a major disadvantage that the error increases as the frequency increases, or as the frequency approaches the first resonance frequency.
이것은 기존의 등가회로가 사각맴돌이 인덕터의 선로들간에 위상 지연에 의해 발생하는 결합 커패시턴스를 고려하지 못했기 때문으로 판단된다.This is because the conventional equivalent circuit did not consider the coupling capacitance caused by the phase delay between the lines of the square inductor.
제3도는 마이크로 스트립 선로의 커패시턴스 모델의 회로도이다.3 is a circuit diagram of a capacitance model of a micro strip line.
제4도는 본 발명에 따른 사각맴돌이 인덕터의 등가 회로도이다.4 is an equivalent circuit diagram of a square duct inductor according to the present invention.
제4도와 관련하여, 사각맴돌이 인덕터의 인덕턴스와 내부저항 그리고 인덕터의 선들과 접지면 사이에 발생하는 커패시턴스를 입력측과 출력측에 적당히 (식1), (식2) 및 (식3)과 같이 배분하고 그 사이에 마이크로 스트립 전송선로(Tline) 또는 그 등가 병렬 커패시터(Shunt Capacitor, Cs)를 삽입하여 등가회로 모델의 특성을 개선하였다.With respect to FIG. 4, the inductance and internal resistance of the square duct inductor and the capacitance occurring between the inductor wires and the ground plane are appropriately distributed to the input side and the output side as shown in Equation 1, Equation 2 and Equation 3, respectively. A microstrip transmission line (Tline) or an equivalent parallel capacitor (Shunt Capacitor, Cs) was inserted in between to improve the characteristics of the equivalent circuit model.
여기서 Tline은 사각맴돌이 인덕터의 서로 다른 선(Line)들 간에 전기적으로 발생하게 되는 위상지연을 고려하는 소자로서 삽입된 것이며, 병렬 커패시터(Cs)는 이 Tline을 등가적으로 변환한 소자이다.Here, Tline is inserted as a device that takes into account the phase delay generated between the different lines of the square inductor, and the parallel capacitor (Cs) is an equivalent conversion of this Tline.
이하, 제1도의 사각맴돌이 인덕터의 구조에 따라 제3도 및 제4도의 등가회로를 이용해 본 발명에서 개발한 수식을 설명한다.Hereinafter, the equations developed in the present invention using the equivalent circuits of FIGS. 3 and 4 according to the structure of the square duct inductor of FIG. 1 will be described.
제3도는 인덕터의 선로와 접지면 사이에 존재하는 기생 커패시턴스와 인덕터 선로 상호간에 발생하는 결합 커패시턴스에 대하여 마이크로 스트립 선로를 이용하여 설명하고 있다.3 illustrates the parasitic capacitance existing between the inductor line and the ground plane and the coupling capacitance occurring between the inductor lines using the micro strip line.
(식1)에서는 제1도의 등가회로모델에서 입력측 및 출력측 인덕턴스를 구하는 수식을 보여 주고 있으며, (식1)에 딸린 (식1a)는 입력측 인덕턴스와 출력측 인덕턴스의 배분 비율을 나타낸다.Equation (1) shows the formula for calculating the input and output inductance in the equivalent circuit model of FIG. 1, and Equation (1a) attached to (Equation 1) represents the ratio of input inductance and output inductance.
그리고 본 발명에서는 좀 더 정확한 등가회로를 위해 인덕터의 정전 인덕턴스(Ls) 이외에 인덕터 선로 상호간에 발생하는 상호 인덕턴스(Lm), 유전체 기판의 접지면에 의해 발생하는 영상선로에 의한 상호 인덕턴스(Li), 그리고 인덕터의 벤드(bend)부의 불연속적인 구조에 의해 발생하는 인덕턴스(LB) 등을 이론적으로 고려하였다.In the present invention, the inductance (Lm) generated between the inductor lines in addition to the electrostatic inductance (Ls) of the inductor for the more accurate equivalent circuit, the mutual inductance (Li) by the image line generated by the ground plane of the dielectric substrate, The theoretical inductance (LB) generated by the discontinuous structure of the bend of the inductor is considered theoretically.
이 인덕턴스 값들을 구하기 위해 (식1b)에서 (식1e)까지의 수식들을 이용하였으며 이 수식들은 기존의 문헌에서 참고한 것이다.In order to calculate these inductance values, equations (1b) through (1e) were used and these equations are referenced in the existing literature.
아래의 수식들에 t는 사각맴돌이 인덕터 선로의 도체의 두께를 나타내며, n은 직각 밴드의 수를 나타낸다.In the following equations, t represents the thickness of the conductor of the square duct inductor line, and n represents the number of right angle bands.
(식2)에서 사각맴돌이 인덕터가 가지는 내부저항을 입력측과 출력측에 배분하는 수식을 보여 주고 있으며, (식2a)가 사각맴돌이 인덕터의 구조 및 도체 물질의 특성에 따른 순수한 사각맴돌이 인덕터의 내부저항을 나타내고 있다.Equation (2) shows the equation that distributes the internal resistance of the square mound inductor to the input side and the output side, and (Equation 2a) shows the internal resistance of the pure square mound inductor according to the structure of the square mound inductor and the characteristics of the conductor material. It is shown.
(식3)에서는 입력측과 출력측에 배분되는 병렬 커패시턴스 값을 구하기 위한 수식이며, 이 수식을 구하기 위해 (식3a)부터 (식3e)까지의 기존 문헌의 이론들을 이용하였다.Equation (3) is a formula for calculating the parallel capacitance value allocated to the input side and output side, and the theories of the existing literature from (Equation 3a) to (3e) are used to obtain this equation.
Cb는 직각 벤드(bend)부에서 발생하는 커패시턴스를 나타낸다.Cb represents the capacitance occurring at the right angle bend.
(식4)에서는 등가회로상의 궤환(feedback) 커패시턴스를 구하는 식이며, 그 중 Cf는 제1도에서 크로스-오버(cross-over) 부분과 접지면 사이의 커패시턴스를 나타내는 것으로서 (식4a)와 같은 경험수식을 얻을 수 있었으며, Cfd는 제1도에서 크로스-오버부분에서 선로들간에 발생하는 커패시턴스를 나타내는 것으로서, (식4b)와 같은 경험 수식을 얻었다.In Equation 4, the feedback capacitance on the equivalent circuit is obtained, and Cf represents the capacitance between the cross-over part and the ground plane in FIG. 1, and is the same as in Equation 4a. Equation was obtained, and Cfd represents capacitance occurring between lines in the cross-over portion in FIG. 1, and an empirical equation such as (Equation 4b) was obtained.
(식4a)에서 εr,eff는 유전체 기판의 실효 유전상수를 나타내며, εAL,eff는 Alumina 기판의 실효 유전상수로서 6정도의 근사값을 갖는다.In Equation 4a, ε r, eff represents an effective dielectric constant of a dielectric substrate, and ε AL, eff represents an effective dielectric constant of an Alumina substrate and has an approximate value of about 6.
(식4b)에서 εrd는 크로스-오버 부분의 유전체의 유전상수이고, dc는 크로스-오버부분의 유전체의 두께를 나타내며, lc는 크로스-오버부분의 선로의 길이를 나타낸다.In Equation 4b, ε rd is the dielectric constant of the dielectric of the cross-over portion, d c represents the thickness of the dielectric of the cross-over portion, and l c represents the length of the line of the cross-over portion.
(식5)은 사각맴돌이 인덕터의 선로들간에 발생하는 위상 지연 효과를 고려하는 소자로서 50Ω의 특성임피던스를 가지는 전송선로의 길이를 나타낸다.Equation 5 takes into account the phase delay effect occurring between the lines of the square duct inductor and represents the length of a transmission line having a characteristic impedance of 50 Ω.
이 수식은 경험적으로 얻어진 결과이다.This formula is an empirical result.
(식6)은 Tline을 등가의 병렬 커패시턴스로 변환하기 위한 식이다.(Equation 6) is an equation for converting Tline into equivalent parallel capacitance.
(식6)에서 εr,eff는 유전체 기판의 실효 유전상수를 나타내며, εAL,eff는 알루미나 기판의 실효유전상수로서 6정도의 근사값을 갖는다.[Equation 6] [epsilon] r, eff represents an effective dielectric constant of a dielectric substrate, and [epsilon] AL, eff is an effective dielectric constant of an alumina substrate, and has an approximate value of about 6.
상술한 본 발명에 따른 등가회로를 이용할 경우 제1공진주파수 인접 영역에서 뿐만 아니라, 제1공진주파수 이상의 주파수에서도 실제의 사각맴돌이 인덕터의 특성에 근접할 수 있는 효과가 있다. 따라서 본 발명에 따른 등가 회로를 이용할 경우, 시행 오차 없이 임의 유전체 기판과 임의의 조건에서 사각맴돌이 인덕터를 정확하게 설계할 수 있으며, 이 등가회로의 장점을 살려 다른 회로 소자들과 혼합된 회로의 설계 및 해석에 유용하다.In the case of using the equivalent circuit according to the present invention, there is an effect of being close to the characteristics of the actual square duct inductor not only in the region adjacent to the first resonance frequency but also at a frequency above the first resonance frequency. Therefore, when using the equivalent circuit according to the present invention, it is possible to accurately design the square duct inductor in any dielectric substrate and any conditions without implementation error, and to take advantage of the equivalent circuit design of a circuit mixed with other circuit elements and Useful for interpretation.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950054528A KR0162769B1 (en) | 1995-12-22 | 1995-12-22 | Method of configuration of the equivalent circuit of square spiral inductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950054528A KR0162769B1 (en) | 1995-12-22 | 1995-12-22 | Method of configuration of the equivalent circuit of square spiral inductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970051508A KR970051508A (en) | 1997-07-29 |
| KR0162769B1 true KR0162769B1 (en) | 1999-01-15 |
Family
ID=19443120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950054528A KR0162769B1 (en) | 1995-12-22 | 1995-12-22 | Method of configuration of the equivalent circuit of square spiral inductor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0162769B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100773244B1 (en) * | 2006-12-27 | 2007-11-05 | 동부일렉트로닉스 주식회사 | The equivalant curcuit of inductor |
-
1995
- 1995-12-22 KR KR1019950054528A patent/KR0162769B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970051508A (en) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7911288B1 (en) | Non-uniform transmission line for reducing cross-talk from an agressor transmission line | |
| Chang | Analytical IC metal-line capacitance formulas (Short Papers) | |
| US8595924B2 (en) | Method of electromagnetic noise suppression devices using hybrid electromagnetic bandgap structures | |
| Fan et al. | DC power-bus modeling and design with a mixed-potential integral-equation formulation and circuit extraction | |
| Long et al. | Modeling of monolithic inductors and transformers for silicon RFIC design | |
| Deal | Coplanar waveguide basics for MMIC and PCB design | |
| KR0162769B1 (en) | Method of configuration of the equivalent circuit of square spiral inductor | |
| Harms et al. | Equivalent circuits for multiconductor microstrip bend discontinuities | |
| DE112020006584T5 (en) | circuit board and electronic device | |
| Dalmia et al. | Design of embedded high Q-inductors in MCM-L technology | |
| Djordjevic et al. | Computation of Inductance of Simple Vias Between Two Striplines Above a Ground Plane (Short Papers) | |
| Rautio | A space-mapped model of thick, tightly coupled conductors for planar electromagnetic analysis | |
| Younan et al. | An exponentially tapered transmission line antenna | |
| Gevorgian et al. | CAD model of a gap in a coplanar waveguide | |
| Gurskas et al. | Evaluation of the microstrip lines connectors in the meander delay line model | |
| Tang et al. | Simple CAD formula for inductance calculation of square spiral inductors with grounded substrate by duality and synthetic asymptote | |
| Kamgaing et al. | Inductance-enhanced high-impedance surfaces for broadband simultaneous switching noise mitigation in power planes | |
| Teo et al. | Complete location of poles for thick lossy grounded dielectric slab | |
| Dalmia et al. | Modeling RF passive circuits using coupled lines and scalable models | |
| Antonini | PEEC capacitance extraction of 3-D interconnects | |
| Anderson et al. | Electrical characteristics of planar spiral inductors | |
| Hechtman | In-circuit test fixture (PCB testing) | |
| Aguili et al. | Application of a source method for modelling step discontinuities in microstrip circuit | |
| Ye et al. | DC power bus design with FDTD modeling including a dispersive media | |
| Shibata et al. | Characterization of Multi-Layer Ceramic Chip Capacitors up to mm-Wave Frequencies for High-Speed Digital Signal Coupling |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070831 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |