KR0162418B1 - Apparatus for changing picture of digital tv - Google Patents

Apparatus for changing picture of digital tv Download PDF

Info

Publication number
KR0162418B1
KR0162418B1 KR1019950039353A KR19950039353A KR0162418B1 KR 0162418 B1 KR0162418 B1 KR 0162418B1 KR 1019950039353 A KR1019950039353 A KR 1019950039353A KR 19950039353 A KR19950039353 A KR 19950039353A KR 0162418 B1 KR0162418 B1 KR 0162418B1
Authority
KR
South Korea
Prior art keywords
screen
digital
screen switching
frame
signal
Prior art date
Application number
KR1019950039353A
Other languages
Korean (ko)
Other versions
KR970031793A (en
Inventor
고재우
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019950039353A priority Critical patent/KR0162418B1/en
Publication of KR970031793A publication Critical patent/KR970031793A/en
Application granted granted Critical
Publication of KR0162418B1 publication Critical patent/KR0162418B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/222Studio circuitry; Studio devices; Studio equipment
    • H04N5/262Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/268Signal distribution or switching
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/21Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H04N5/213Circuitry for suppressing or minimising impulsive noise
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H2231/00Applications
    • H01H2231/036Radio; TV

Abstract

본 발명은 디지탈 티브이의 화면 전환 장치에 관한 것으로, 종래에는 갑작스런 화면 전환시 오버랩 기능을 수행하므로 영상의 겹침에 의해 번뜩임이 발생하고 또한, 디지탈 영상 신호의 압축에 적용할 수 없는 문제점이 있었다. 이러한 문제점을 개선하기 위하여 본 발명은 페이드 아웃/인 모드에서 갑자스런 화면 전환이 발생하면 그 화면 전환 발생 시점을 기준으로 이전 프레임에 대해 일정 시간동안 페이드 아웃 기능을 수행하고 다음 프레임에 대해 일정 시간동안 페이드 인 기능을 수행하도록 창안한 것으로, 본 발명은 화면 전환을 검출하면 오버랩 기능의 수행이 아닌 페이드 아웃/인 기능을 수행하므로 갑작스런 화면 전환에 의한 영상의 번뜩임을 방지할 수 있고 또한, 인접 프레임 간의 상관 관계를 높임에 의해 디지탈 영상 신호의 압축시 압축률을 향상시킬 수 있다.The present invention relates to an apparatus for screen switching of digital TVs. In the related art, since an overlap function is performed during sudden screen switching, flashing occurs due to overlapping of images, and there is a problem that it cannot be applied to compression of a digital video signal. In order to solve this problem, the present invention performs a fade out function for a predetermined time for the previous frame and a predetermined time for the next frame when a sudden screen change occurs in the fade out / in mode. The present invention is designed to perform a fade-in function. When the screen changeover is detected, the present invention performs a fade out / in function instead of performing an overlap function. Therefore, the image can be prevented from bursting due to a sudden screen change. By increasing the correlation, the compression ratio in the compression of the digital video signal can be improved.

Description

디지탈 티브이의 화면 전환 장치Digital TV Screen Switcher

제1도는 종래의 페이드 아웃 장치의 블럭도.1 is a block diagram of a conventional fade out device.

제2도는 승산 계수의 파형도.2 is a waveform diagram of a multiplication coefficient.

제3도는 오버플러워(102)의 특성 곡선도.3 is a characteristic curve diagram of the overflower 102.

제4도는 제1도의 타이밍도.4 is a timing diagram of FIG.

제5도는 페이드 아웃 화면의 예시도.5 is an exemplary diagram of a fade out screen.

제6도는 본 발명의 화면 전환 장치의 블럭도.6 is a block diagram of a screen switching device of the present invention.

제7도는 제6도에서 화면 전환 판별 회로의 구성도.7 is a configuration diagram of a screen switching determination circuit in FIG.

제8도는 제6도에서 승산 계수 생성 회로의 구성도.8 is a configuration diagram of a multiplication coefficient generation circuit in FIG.

제9도는 페이드 아웃/인 처리를 위한 파형도.9 is a waveform diagram for fade out / in processing.

제10도는 제6도의 타이밍도.10 is a timing diagram of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

201 : 경로 절환부 202 : 지연부201: path switching unit 202: delay unit

203 : 화면 전환 검출부 204 : 승산기203: Screen change detection unit 204: Multiplier

205 : 디지탈/아날로그 변환기 206 : 리모콘205: digital to analog converter 206: remote control

207 ; 마이크로 컴퓨터 211 : 가산기207; Microcomputer 211: Adder

212 : 백터 크기 연산 회로 213 : 화면 전환 판별 회로212: vector size calculation circuit 213: screen switching determination circuit

214 : 승산 계수 생성 회로214: multiplication coefficient generation circuit

본 발명은 디지탈 티브이의 화면 전환에 관한 것으로 특히, 갑작스런 화면 전환시 페이드 아웃/인 기능을 수행하여 화면의 번뜩임을 방지할 수 있는 디지탈 티브이의 화면 전환 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to screen switching of a digital TV, and more particularly, to a screen switching device of a digital TV that can prevent a screen bleeding by performing a fade out / in function during sudden screen switching.

제1도는 종래의 페이드 아웃 회로의 블럭도로서 이에 도시한 바와 같이, 노멀 모드에서는 입력 디지탈 영상신호(Vi)를 그대로 통과시키고, 페이드 아웃 모드에서는 상기 영상신호(Vi)에 페이드 아웃 영상 신호(VF)을 더하여 출력하는 가산기(101)와, 이 가산기(101)의 출력 레벨을 제한하는 오버플러워(102)와, 이 오버플러워(102)의 디지탈 출력 신호를 아날로그 신호로 변환하는 디지탈/아날로그 변환기(103)와, 상기 오버플로워(102)에서 출력되는 1 프레임의 영상신호를 1 프레임 지연시켜 출력하는 프레임 메모리(104)와, 상기 노멀/페이드 아웃신호(N/F)에 따라 상기 프레임 메모리(104)에 리드/라이트 신호(R/)를 출력하는 메모리 제어부(107)와, 시청자의 선택키이 신호를 송출하는 리모콘 송신기(105)와, 이 리모콘 송신기(105)의 출력신호에 상응된 승산 계수(α) 및 노멀/페이드 아웃 신호(/F)를 출력하는 리모콘 숫니기(106)와, 이 리모콘 수신기(106)의 승산 계수(α)와 상기 프레임 메모리(104)에서의 프레임 영상 신호를 곱하여 페이드 아웃 영상 신호(VF)를 상기 가산기(101)에 출력하는 승산기(106)로 구성된다.FIG. 1 is a block diagram of a conventional fade-out circuit, as shown therein. In the normal mode, the input digital video signal Vi is passed as it is, and in the fade-out mode, the fade-out video signal VF passes through the video signal Vi. Adder 101 for adding and outputting, an over-plug 102 for limiting the output level of the adder 101, and a digital-to-analog converter for converting the digital output signal of the over-plug 102 into an analog signal. 103, a frame memory 104 delaying one frame of the video signal output from the overflow 102 by one frame, and the frame memory 104 according to the normal / fade out signal (N / F). ) Leads / light signals (R / ), A memory control unit 107 for outputting a signal, a remote control transmitter 105 for transmitting a selection key signal of a viewer, a multiplication coefficient α corresponding to the output signal of the remote control transmitter 105, and a normal / fade out signal ( / F) to multiply the multiplication coefficient α of the remote control receiver 106 by the frame video signal in the frame memory 104 to multiply the fade-out video signal VF . The multiplier 106 outputs to the adder 101.

이와같은 종래 기술의 동작 과정을 설명하면 다음과 같다.Referring to the operation of the prior art as follows.

가산기(101)에 디지탈 영상신호(Vi)가 제4도 (a)와 같이 프레임 단위의 영상 데이타(F1,F2,F3,...F3)로 입력될 때 시청자가 리모콘 상에서 페이드 아웃 모드를 선택하지 않아 노멀 모드가 설정되는 경우에는 리모콘 수신기(106)는 제4도 (b)와 같이 노멀 신호()를 저전위로 액티브시키므로 메모리 제어부(107)가 제4도 (d)와 같이 리드 신호(R)를 저전위로(Inactive)시키고 제4도 (c)와 같이 라이트 신호()를 저전위로 액티브 시키게 된다.When the digital image signal Vi is input to the adder 101 as the image data F1, F2, F3, ... F3 in units of frames as shown in FIG. 4A, the viewer selects a fade out mode on the remote controller. If the normal mode is not set, the remote control receiver 106 may generate a normal signal as shown in FIG. ) Is activated at a low potential, so that the memory controller 107 causes the read signal R to be inactive at low potential as shown in FIG. 4 (d) and write signal as shown in FIG. Will be activated at low potential.

이때, 프레임 메모리(104)는 제4도 (e)와 같이, 이전 프레임의 영상 신호가 리드(Read)됨이 없이 오버플로워(102)에서 출력되는 현재 프레임의 영상신호가 계속 라이트(Write)된다.In this case, as shown in FIG. 4E, the frame memory 104 continuously writes the video signal of the current frame output from the overflow 102 without reading the video signal of the previous frame. .

이에 따라, 가산기(101)에는 승산기(108)의 페이드 아웃 영상 신호(VF)가 입력되지 않아 제4도 (g)와 같이 영상 프레임 단위의 영상 데이타(F1-F3)가 상기 가산기(101)를 그대로 통과하여 오버플로워(102)에 전송된다.Accordingly, the fade-out video signal VF of the multiplier 108 is not input to the adder 101, so that the image data F1-F3 in the unit of image frame is applied to the adder 101 as shown in FIG. It passes through as it is and is transmitted to the overflow 102.

상기 오버플로워(102)는 제3도와 같이 입력 신호(VA)에 비례하여 신호(VB)의 레벨을 상승시키다가 입력신호(VA)가 소정 레벨(V1)이 되면 출력 레벨을 더이상 상승시킴이 없이 일정 레벨로 출력하게 된다.The overflow 102 increases the level of the signal V B in proportion to the input signal V A as shown in FIG. 3, and then increases the output level when the input signal V A reaches the predetermined level V 1 . The output will be at a certain level without the need.

이는 과대 출력에 의해 회로 루프가 발진되는 것을 방지하기 위함이다.This is to prevent the circuit loop from oscillating by excessive output.

따라서, 오버플로워(102)에서 출력되는 디지탈 영상 신호가 디지탈/아날로그 변환기(103)에서 아날로그 신호로 변환되어 출력되면 음극선관에는 입력영상신호(Vi)에 따른 단일 화면이 표시된다.Therefore, when the digital video signal output from the overflow 102 is converted into an analog signal by the digital / analog converter 103 and output, the cathode ray tube displays a single screen according to the input video signal Vi.

한편, 시청자가 리모콘의 키이매트릭스 상에서 페이드 아웃 모드 키이를 선택하여 리모콘 송신기(105)에서 이에 따른 신호를 송출하면 리모콘 수신기(106)는 상기 리모콘 송신기(105)의 송출 신호가 입력하는 순간(예,F4시점)에 제4도(b)와 같이 노멀 신호()를 고전위로 인액티브시키는 반면, 페이드 아웃 신호(F)를 고전위로 액티브시킨다.On the other hand, when the viewer selects the fade out mode key on the key matrix of the remote control and transmits the signal according to the remote control transmitter 105, the remote control receiver 106 receives the moment when the transmission signal of the remote control transmitter 105 is input (for example, At the point of time F4, as shown in FIG. 4 (b), the normal signal ( Inactive at high potential, while fade-out signal F is active at high potential.

이에 따라, 메모리 제어부(107)가 제4도 (c)와 같이 라이트 신호()를 고전위로 인액티브시켜 출력하는 반면, 리드신호(R)를 제4도 (d)와 같이 고전위로 액티브시켜 출력하게 되므로 프레임 메모리(104)는 노멀 모드의 맨 마지막 프레임의 영상 신호(F3)를 라이트한 후 제4도 (e)와 같이 현재 저장된 이전 프레임 영상신호(F3)를 노멀 모드로 복귀될 때까지 계속 출력하게 된다.Accordingly, the memory control unit 107 causes the write signal (as shown in FIG. ) Is inactive at a high potential and outputs, whereas the read signal R is active at a high potential as shown in FIG. 4 (d), and outputs the frame signal 104 to the image signal F3 of the last frame of the normal mode. After writing, the previous frame image signal F3 currently stored as shown in FIG.

이때, 승산기(108)가 프레임 메모리(104)에서 입력되는 이전 프레임의 영상신호(F3)에 리모콘 수신기(106)로부터 입력되는 제2도 (a)와 같은 승산 계수 신호(α0-α4)를 곱하여 제4도 (f)와 같이 페이드 아웃 영상 신호(VF)로 출력하게 된다.At this time, the multiplier 108 multiplies the video signal F3 of the previous frame input from the frame memory 104 by the multiplication coefficient signal α0-α4 as shown in FIG. As shown in FIG. 4 (f), the output signal is output as a fade-out video signal V F.

이에 따라, 가산기(101)가 현재 입력되는 프레임 영상 신호(F4, F5, F6,...)에 승산기(108)에서의 페이드 아웃 영상 신호(VF = α0ㆍF3, α1ㆍF3,α2ㆍF3,...)를 더하여 제4도 (g)와 같이 프레임 영상 신호를 출력하면 오버플로워(102) 및 디지탈/아날로그 변환기(103)를 순차 통해 음극선관으로 전송되어진다.As a result, the adder 101 fades out the video signals VF = α0 · F3, α1 · F3, α2 · F3 from the multiplier 108 to the frame image signals F4, F5, F6, ... currently input. When the frame image signal is output as shown in FIG. 4 (g), the overflow 102 and the digital / analog converter 103 are sequentially transmitted to the cathode ray tube.

따라서, 첫번째 화면에서는 현재의 프레임 영상 신호(F4)와 오버랩되는 이전의 프레임 영상 신호(α0ㆍF3)가 동일하게 표시되나, 제2도와 같이 승산계수(α)값이 한 프레임(1/30sec)씩 α0 → α1 → α2 → ---로 점차 떨어짐에 의해 제5도와 같이 오버랩된 이전 프레임의 화면이 점차 엷어지다가 상기 승산계수(α)가 “0”이 되는 순간 화면에서 사라지게 된다.Therefore, in the first screen, the previous frame video signals α0 and F3 overlapping with the current frame video signal F4 are displayed the same, but as shown in FIG. 2, the multiplication coefficient α is one frame (1 / 30sec). By gradually falling from α0 → α1 → α2 → ---, the screen of the previous frame overlapped as shown in FIG. 5 becomes thinner gradually and disappears from the screen as soon as the multiplication coefficient α becomes “0”.

상기의 동작은 사용자가 리모콘 상에서 페이드 아웃 모드 키를 한번 누른 경우로서, 그 키이를 연속적으로 누르면 페이드 아웃 화면이 연속적으로 표시되며, 승산 계수(α0, α1, α2, - --)의 유지 시간을 조절함으로써 페이드 아웃 속도를 변경할 수 있다.The above operation is a case where the user presses the fade out mode key once on the remote controller. When the key is pressed continuously, the fade out screen is displayed continuously, and the holding time of the multiplication coefficients α0, α1, α2, and-is maintained. By adjusting, you can change the fade out rate.

그러나, 종래에는 갑작스런 화면 전환시 영상의 겹치는 오버랩 기능을 수행하므로 오버랩에 의한 영상의 번뜩임이 발생하는 문제점이 있었다.However, in the related art, since the overlapping function of the image is performed when the screen is changed suddenly, there is a problem that the image is blurred due to the overlap.

그리고, 종래 기술은 디지탈 영상 신호의 압축에는 적용할 수 없으며 다만 티브이의 기능 추가에 불과하다.In addition, the prior art is not applicable to the compression of a digital video signal, but merely adds a TV function.

본 발명은 종래의 문제점을 개선하기 위하여 갑작스런 화면 전환의 경우 화면 전환이 발생한 프레임을 기준으로 이전 프레임에 대해 일정 시간동안 페이드 아웃 기능을 수행하고 다음 프레임에 대해 일정 시간동안 페이드 인 기능을 수행하므로써 갑작스런 화면 전환시에 발생하는 영상의 번뜩임을 방지할 수 있고 또한, 인접 프레임 간의 상관 관계를 높이므로써 디지탈 영상 신호의 압축시 압축률을 향상시킬 수 있도록 창안한 디지탈 티브이의 화면 전환 장치를 제공함에 목적이 있다.In order to solve the conventional problem, the present invention suddenly performs a fade-out function for a predetermined time for a previous frame and a fade-in function for a predetermined time for a next frame in the case of a sudden screen change. It is an object of the present invention to provide a digital TV screen switching device that can prevent the blurring of an image generated during screen switching and improve the compression ratio when compressing a digital video signal by increasing the correlation between adjacent frames. .

본 발명은 상기 목적의 달성을 위하여 페이드 아웃/인 처리 여부에 따라 디지탈 입력 영상 신호(Vi)의 출력 경로를 절환하는 경로 절환 수단과, 페이드 아웃/인 처리의 설정인 경우 상기 경로 절환 수단에서 출력되는 디지탈 영상 신호를 소정 시간 지연시키는 지연 수단과, 이 지연 수단의 i번째 프레임과 (i-1)번째 프레임의 움직임을 추정하여 화면 전환 여부의 판별에 따라 승산 계수(α)를 결정하는 화면 전환 검출 수단과, 이 화면 절환 검출 수단의 승산계수(α)를 상기 지연 수단의 출력에 곱하는 영상 신호(VFI)를 출력하는 승산 수단과, 이 승산 수단의 출력 신호(VFI) 또는 상기 경로 절환 수단으로 입력되는 영상 신호(Vi)를 아날로그 변환하는 디지탈/아날로그 변환 수단과, 페이드 아웃/인 처리등과 같은 기능을 선택하는 리모콘 수단과, 이 리모콘 수단의 송출 신호가 페이드 아웃/인 처리 모드의 설정에 따른 신호이면 상기 경로 절환 수단을 지연 수단에 연결시키도록 제어 신호(Sctl)를 출력하는 제어수단으로 구성한다.The present invention is a path switching means for switching the output path of the digital input video signal (Vi) according to the fade out / in processing to achieve the above object, and outputting in the path switching means in the case of setting the fade out / in processing Delay means for delaying a predetermined digital video signal for a predetermined time; and screen switching for determining a multiplication coefficient α according to whether the screen is switched or not by estimating the motion of the i-th frame and the (i-1) -th frame of the delay means detecting means, the display switching detection multiplication means for means for outputting a video signal (V FI), which is multiplied by the multiplication factor (α) to the output of the delay means and the output signal (V FI) or the path switching of the multiplication means Digital / analog conversion means for analog-converting the video signal Vi input through the means, remote control means for selecting functions such as fade out / in processing, and the number of the remote controllers. If the transmission signal is the signal corresponding to the setting of the fade-out / in processing mode, and a control means for outputting a control signal (Sctl) to couple to said path switching means to the delay means.

상기 화면 전환 검출 수단은 지연 수단에서 i번째 프레임(Fi)과 (i-1)번째 프레임(Fi-1)을 검출하여 그 차(Fi-Fi-1)을 구하는 가산기와, 이 가산기에서 산출한 차값(Fi-Fi-1)에 의해 움직임 벡터의 크기를 산출하는 벡터 크기 연산 회로와, 이 벡터 크기 연산 회로의 움직임 벡터 크기가 기준값보다 크면 화면 전환으로 판단하여 하이 신호를 출력하고 작으면 화면 전환이 아니라고 판단하여 로우 신호를 출력하는 화면 전환 판별 회로와, 이 화면 전환 판별 회로의 출력이 하이이면 페이드 아웃/인 파형의 데이타를 승산 계수(α)로 출력하고 로우이면 “l”인 신호를 승산 계수(α)로 출력하는 승산 계수 생성 회로로 구성한다.The screen change detection means comprises: an adder for detecting the i-th frame Fi and the (i-1) th frame Fi-1 by the delay means and obtaining the difference F i -F i-1 ; A vector magnitude calculating circuit that calculates the magnitude of the motion vector based on the calculated difference value (Fi-Fi-1), and if the magnitude of the motion vector of the vector magnitude calculating circuit is larger than the reference value, it is determined that the screen is switched and a high signal is outputted. A screen switching determination circuit that outputs a low signal when it is determined that it is not a screen switching, and a signal whose fading out / in waveform is output as a multiplication coefficient α when the output of the screen switching determination circuit is high and “l” when it is low. Is constituted by a multiplication coefficient generating circuit that outputs a multiplication coefficient α.

이하, 본 발명을 도면에 의거 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the drawings.

제6도는 본 발명의 블럭도로서 이에 도시한 바와 같이, 페이드 아웃/인 처리 설정 여부에 따라 디지탈 입력 영상 신호(Vi)의 출력 경로를 절환하는 경로 절환부(201)와, 페이드 아웃/인 처리 모드의 설정으로 상기 경로 절환부(201)로부터 출력되는 디지탈 영상 신호(Vi)를 소정 시간 지연시키는 지연부(202)와, 이 지연부(202)의 i번째 프레임과 (i-1)번째 프레임의 움직임을 추정하여 화면 전환 여부를 판별함에 따라 승산 계수(α)를 결정하는 화면 전환 검출부(203)와, 이 화면 전환 검출부(203)의 승산 계수(α)를 상기 지연부(202)의 출력(VF)에 곱하는 승산기(204)와, 이 승산기(204)의 출력 신호(VFI) 또는 상기 경로 절환부(201)에서 출력되는 영상 신호(Vi)를 아날로그 변환하는 디지탈/아날로그 변환부(205)와, 원하는 기능 설정을 위해 키를 선택하는 리모콘(206)과, 이 리모콘(206)의 송출 신호가 페이드 아웃/인 처리 모드 선택에 따른 신호이면 상기 경로 절환부(201)가 지연부(202)에 접속되도록 제어 신호(Sctl)를 출력하는 마이크로 컴퓨터(207)로 구성한다.6 is a block diagram of the present invention, as shown therein, a path switching unit 201 for switching the output path of the digital input video signal Vi according to whether the fade out / in processing is set, and the fade out / in processing. A delay unit 202 for delaying the digital video signal Vi output from the path switching unit 201 for a predetermined time by setting the mode, the i-th frame and the (i-1) -th frame of the delay unit 202; Outputting the multiplication coefficient α of the screen switching detection unit 203 and the multiplication coefficient α of the screen switching detection unit 203 to estimate the multiplication coefficient α by estimating whether the screen is switched by estimating the motion of the screen. A digital / analog converter for analog-converting the multiplier 204 multiplied by (V F ) and the output signal V FI of the multiplier 204 or the video signal Vi output from the path switching unit 201 ( 205, remote controller 206 for selecting keys for setting desired functions, and If the transmission signal of the mocon 206 is a signal according to the fade out / in processing mode selection, the path switching unit 201 is composed of a microcomputer 207 which outputs a control signal Sctl so as to be connected to the delay unit 202. do.

상기 화면 절환 검출부(203)는 지연부(202)에서 i번째 프레임(Fi)과 (i-1)번째 프레임(Fi-1)의 차값(Fi-Fi-1)을 구하는 가산기(211)와, 이 가산기(211)의 차값(Fi-Fi-1)을 움직임 벡터의 크기로 산출하는 벡터 크기 연산 회로(212)와, 이 벡터 크기 연산 회로(212)의 움직임 벡터 크기가 기준값 보다 큰지 비교하여 크면 화면 전환으로 판단하여 하이 신호를 출력하고, 작으면 화면 전환이 아니라고 판단하여 로우 신호를 출력하는 화면 절환 판별 회로(213)와, 이 화면 전환 판별 회로(213)의 출력이 하이이면 페이드 아웃/인 파형의 데이타를 출력하고 로우이면 “l”인 신호를 출력하는 승산 계수 생성 회로(214)로 구성한다.The screen change detector 203 adds the difference value F i -F i-1 obtained by the delay unit 202 to the i-th frame Fi and the (i-1) th frame Fi-1. And the vector magnitude calculating circuit 212 for calculating the difference value Fi-Fi-1 of the adder 211 as the magnitude of the motion vector, and whether the magnitude of the motion vector of the vector magnitude calculating circuit 212 is larger than the reference value. If the output of the screen switching determination circuit 213 is high and the output of the screen switching determination circuit 213 is judged to be the screen switching, and the output is a high signal. The multiplication coefficient generating circuit 214 outputs data of the waveform of / and outputs a signal of "l" if it is low.

이와같이 구성한 본 발명의 동작 및 작용 효과를 설명하면 다음과 같다.Referring to the operation and effect of the present invention configured as described above are as follows.

경로 절환부(201)는 디지탈 영상 신호(Vi)를 페이드 아웃/인 처리를 수행함이 없이 출력할 것인지 또는 페이드 아웃/인 처리를 수행할지를 마이크로 컴퓨터(207)의 제어 신호(Sctl)에 따라 선택할 수 있다.The path switching unit 201 may select whether to output the digital video signal Vi without performing a fade out / in process or perform a fade out / in process according to the control signal Scl of the microcomputer 207. have.

즉, 프레임 단위의 디지탈 영상 데이타(Vi)가 경로 절환부(201)에 입력될 때 사용자가 리모콘(206)으로 페이드 아웃/인 처리 모드를 설정하지 않으면 마이크로 컴퓨터(207)는 디지탈/아날로그 변환부(205)에 상기 디지탈 영상 데이타(Vi)가 입력되도록 상기 경로 절환부(201)의 동작을 제어하게 된다.That is, when the digital image data Vi in the frame unit is input to the path switching unit 201, the microcomputer 207 does not set the fade out / in processing mode with the remote controller 206. The operation of the path switching unit 201 is controlled to input the digital image data Vi to 205.

이때, 지연부(202)에 디지탈 영상 신호(Vi)의 입력이 없으므로 승산기(204)에서의 영상 신호 출력도 없게 된다.At this time, since there is no input of the digital video signal Vi to the delay unit 202, there is no video signal output from the multiplier 204.

따라서, 디지탈/아날로그 변환부(205)가 경로 절환부(201)을 통과한 디지탈 영상 신호(Vi)를 아날로그 신호로 변환하여 음극선관에 출력함에 의해 화면에 상기 디지탈 영상 신호(Vi)에 따른 단일 영상이 표시되어진다.Accordingly, the digital / analog converter 205 converts the digital video signal Vi, which has passed through the path switch 201, into an analog signal and outputs the analog signal to the cathode ray tube to display a single signal according to the digital video signal Vi on the screen. The image is displayed.

한편, 프레임 단위의 디지탈 영상 데이타(Vi)가 경로 절환부(201)에 입력될 때 사용자가 리모콘(206)으로 페이드 아웃/인 처리 모드를 설정하면 상기 리모콘(206)의 송출 신호를 수신한 마이크로 컴퓨터(207)는 지연부(202)에 상기 디지탈 영상 데이타(Vi)가 입력되도록 상기 경로 절환부(201)의 동작을 제어하게 된다.On the other hand, when the user sets the fade out / in processing mode with the remote controller 206 when the digital image data Vi in the frame unit is input to the path switching unit 201, the micro signal that has received the transmission signal of the remote controller 206 is used. The computer 207 controls the operation of the path switching unit 201 such that the digital image data Vi is input to the delay unit 202.

이에 따라, 지연부(202)는 경로 절환부(201)를 통과한 디지탈 영상 신호(Vi)를 (2n+1)개의 프레임 지연기를 순차적으로 통해 지연시킨 후 승산기(204)에 출력하게 된다.Accordingly, the delay unit 202 sequentially delays the digital video signal Vi passing through the path switching unit 201 through (2n + 1) frame delays and outputs the result to the multiplier 204.

이때, 화면 전환 검출부(203)는 화면 전환 여부를 판별하기 위해 지연부(202)의 i번째 프레임(Fi)과 (i-1)번째 프레임(Fi-1)을 검출하여 움직임을 추정하는데, 가산기(211)가 상기 i번째와 (i+1)번째 프레임(Fi)(Fi+1)의 차(Fi-Fi+1)를 검출하면 벡터 크기 연산 회로(212)가 상기 차값(Fi-Fi+1)을 디지탈 영상 신호(Vi)에 대한 움직임 벡터의 크기로 산출하고 제7도와 같은 화면 전환 판별 회로(213)가 상기 움직임 벡터의 크기가 기준값보다 큰지를 비교하게 된다.At this time, the screen change detection unit 203 detects the i-th frame Fi and the (i-1) -th frame Fi-1 of the delay unit 202 to determine whether to change the screen, and adds the motion. When 211 detects the difference F i -F i + 1 between the i th and (i + 1) th frame F i (F i + 1 ), the vector magnitude calculating circuit 212 causes the difference value ( F i -F i + 1 ) is calculated as the magnitude of the motion vector for the digital image signal Vi, and the screen switching determining circuit 213 as shown in FIG. 7 compares whether the magnitude of the motion vector is larger than the reference value.

이에 따라, 움직임 벡터의 크기가 기준값보다 작은 경우 화면 전환 판별 회로(213)는 화면 전환이 아니라고 판단하여 로우 신호를 제8도와 같은 승산 계수 생성 회로(214)에 출력하게 된다.Accordingly, when the magnitude of the motion vector is smaller than the reference value, the screen change determining circuit 213 determines that the screen is not changed and outputs a low signal to the multiplication coefficient generating circuit 214 as shown in FIG.

따라서, 승산 계수 생성 회로(214)가 “l”인 승산 계수(α)를 출력하므로 승산기(204)가 지연부(202)의 지연 신호(VF)를 디지탈/아날로그 변환부(205)에 출력하여 모니터에는 소정 시간 지연된 단일 영상이 표시되어 진다.Therefore, since the multiplication coefficient generating circuit 214 outputs a multiplication coefficient α having "l", the multiplier 204 outputs the delay signal V F of the delay unit 202 to the digital / analog converter 205. Therefore, the monitor displays a single image with a predetermined time delay.

반대로, 움직임 벡터의 크기가 기준값보다 큰 경우 화면 전환 판별 회로(213)는 화면 전환으로 판단하여 하이 신호를 승산 계수 생성 회로(214)에 출력하게 된다.On the contrary, when the magnitude of the motion vector is larger than the reference value, the screen switching determination circuit 213 determines that the screen is switched and outputs a high signal to the multiplication coefficient generation circuit 214.

이때, 승산 계수 생성 회로(214)가 제9도의 파형과 같은 페이드 아웃/인 데이타를 승산 계수(α)로 하여 승산기(204)에 출력하게 된다.At this time, the multiplication coefficient generating circuit 214 outputs fade out / in data such as the waveform of FIG. 9 to the multiplier 204 with the multiplication coefficient α.

따라서, 승산기(204)가 지연부(202)의 지연 신호(VF)에 승산 계수(α)를 곱하여 디지탈/아날로그 변환부(205)에 출력하므로 모니터의 화면에는 이전 프레임의 영상이 서서히 어두어져서 사라진 후 현재 프레임의 영상이 서서히 밝아지면서 표시되어진다.Therefore, since the multiplier 204 multiplies the delay signal V F of the delay unit 202 by the multiplication coefficient α and outputs it to the digital / analog converter 205, the image of the previous frame is gradually darkened on the screen of the monitor. After losing, the video of the current frame is gradually lightened and displayed.

상기의 동작을 프레임 지연이 “9”개인 경우를 예를 들어 제9도와 제10도에서 설명하면 다음과 같다.The above operation will be described with reference to FIGS. 9 and 10, for example, when the frame delay is "9".

제10도의 타이밍도는 지연부(202)에서 지연되는 디지탈 영상 신호(Vi)중 ‘5’번째 프레임(F5)에 화면 전환이 갑작스럽게 발생한 경우를 도시한 것으로, 화면 전환 판별 회로(213)가 화면 전환 판별에 의해 하이 신호를 출력하면 승산 계수 생성 회로(214)는 제10도 (b)에 도시한 바와 같이, ‘5’번째 프레임(F5)을 기준으로 이전 4개의 프레임에 대해 페이드 아웃 처리를 행하고 다음 4개의 프레임에 대하여 각각 페이드 아웃 인 처리를 행하도록 제9도와 같은 파형의 승산 계수(α)를 출력하게 된다.The timing diagram of FIG. 10 illustrates a case in which a screen change occurs abruptly in the fifth frame F5 of the digital image signal Vi delayed by the delay unit 202. When a high signal is output by screen switching determination, the multiplication coefficient generation circuit 214 fades out the previous four frames based on the '5' th frame F5, as shown in FIG. 10 (b). And multiplication coefficient? Of the waveform as shown in FIG. 9 is outputted so as to fade out each of the next four frames.

이때, 프레임(F5)를 기준으로 페이드 아웃과 페이드 인 처리를 행하기 위해 화면 전환 여부는 ‘0’번째 프레임(F0)의 주기동안 계산하고 ‘1’번째 프레임(F1)의 주기동안은 ‘6’번째 프레임(F6)에서 화면 전환 여부를 계산하는 동작을 순차적으로 수행하므로, 화면 전환 검출 시간은 5개의 이전 프레임 주기가 된다.At this time, in order to perform fade out and fade in processing based on the frame F5, whether the screen is switched is calculated during the period of the '0' th frame F0 and '6' during the period of the '1' th frame F1. Since the operation of calculating whether to change the screen is sequentially performed at the 'th frame F6, the screen change detection time is five previous frame periods.

일반적으로 프레임 지연기가 (2n+1)개인 경우에는 (n+1)개의 이전 프레임에서 화면 전환 여부가 계산되어진다.In general, when the frame delay is (2n + 1), whether or not the screen is switched in (n + 1) previous frames is calculated.

여기서, 화면 전환에 의해 페이드 아웃/인 처리를 위한 승산 계수(α)는 “1 → 3/4 → 2/4 → 1/4 → 0 → 1/4 → 2/4 → 3/4 → 1”순으로 계산되어 승산기(204)에 출력되어진다.Here, the multiplication coefficient α for fade out / in processing by screen switching is “1 → 3/4 → 2/4 → 1/4 → 0 → 1/4 → 2/4 → 3/4 → 1”. It is calculated in order and output to the multiplier 204.

따라서, 승산기(204)의 출력(VFI)이 디지탈/아날로그 변환부(205)에서 아날로그 신호로 변환되어 모니터에 출력되면 화면 전환이 발생한 프레임(F5)을 기준으로 4개의 이전 프레임(F1∼F4)은 서서히 어두어지면서 기준 프레임(F5)에서 사라지고 4개의 다음 프레임(F6∼F9)은 서서히 밝아지면서 영상을 표시하게 된다.Accordingly, when the output V FI of the multiplier 204 is converted into an analog signal by the digital / analog converter 205 and output to the monitor, the four previous frames F1 to F4 based on the frame F5 in which the screen change occurs. ) Is gradually darkened and disappears from the reference frame F5, and the next four frames F6 to F9 gradually lighten to display an image.

상기에서 상세히 설명한 바와 같이 본 발명은 화면 전환이 발생하는 경우 오버랩 기능이 아닌 페이드 아웃/인 기능을 수행하므로 갑작스런 화면 전환에 의한 영상의 번뜩임을 방지할 수 있고 또한, 인접 프레임 간의 상관 관계를 높임에 의해 디지탈 영상 신호의 압축시 압축률을 향상시킬 수 있는 효과가 있다.As described in detail above, when the screen change occurs, the present invention performs a fade out / in function instead of an overlap function, thereby preventing bleeding of the image due to sudden screen change and increasing correlation between adjacent frames. As a result, the compression rate may be improved when the digital video signal is compressed.

Claims (5)

페이드 아웃/인 모드의 설정 여부에 따른 제어 신호(Sctl)에 의해 디지탈 입력 영상 신호(Vi)의 출력 경로를 절환하는 경로 절환 수단과, 페이드 아웃/인 모드의 설정에 의해 상기 경로 절환 수단으로부터 출력되는 디지탈 영상 신호(Vi)를 소정 시간 지연시키는 지연 수단과, 이 지연 수단의 i번째 프레임과 (i-1)번째 프레임을 검출하여 움직임을 추정함에 의해 화면 전환을 판별함에 따라 승산 계수(α)를 결정하는 화면 전환 검출 수단과, 이 화면 전환 검출 수단의 승산 계수(α)를 상기 지연 수단의 출력에 곱하는 승산 수단과, 이 승산 수단의 출력 신호(VFI) 또는 상기 경로 절환 수단으로 입력되는 영상 신호(Vi)를 아날로그 변환하는 디지탈/아날로그 변환 수단과, 리모콘 신호에 따라 상기 경로 절환 수단을 제어하는 제어 수단으로 구성한 것을 특징으로 하는 디지탈 티브이의 화면 전환 장치.Path switching means for switching the output path of the digital input video signal Vi by the control signal Sctl depending on whether the fade out / in mode is set, and outputting from the path switching means by setting the fade out / in mode. A delay means for delaying the digital video signal Vi for a predetermined time, and a multiplication coefficient α as the screen transition is determined by detecting motions of the i-th frame and the (i-1) -th frame of the delay means. A screen switching detection means for determining a multiplier, a multiplication means for multiplying the multiplication coefficient? Of the screen switching detection means by the output of the delay means, and an image inputted to the output signal VFI of the multiplication means or the path switching means. Digital / analog conversion means for analog-converting the signal Vi, and control means for controlling the path switching means in accordance with a remote control signal. Digital TV screen switching device. 제1항에 있어서, 경로 절환 수단은 페이드 아웃/인 모드의 설정이 아닌 경우 디지탈 입력 영상 신호(Vi)를 디지탈/아날로그 변환 수단에 출력하고, 페이드 아웃/인 모드의 설정인 경우 지연 수단에 출력하는 스위치로 구성한 것을 특징으로 하는 디지탈 티브이의 화면 전환 장치.The method of claim 1, wherein the path switching means outputs the digital input video signal Vi to the digital / analog converting means when the fade out / in mode is not set, and to the delay means when the fade out / in mode is set. Digital TV screen switching device, characterized in that configured as a switch. 제1항에 있어서, 지연 수단은 (2n+1)개의 프레임 지연기를 직렬 접속하여 구성한 것을 특징으로 하는 디지탈 티브이의 화면 전환 장치.The digital TV screen switching device according to claim 1, wherein the delay means is configured by connecting (2n + 1) frame delay units in series. 제1항에 있어서, 화면 전환 검출 수단은 지연 수단으로부터 1번째 프레임(Fi)과 (i-1)번째 프레임(Fi-1)을 검출하여 그 차(Fi-Fi-1)을 구하는 가산기와, 이 가산기의 차값 (Fi-Fi-1)을 움직임 벡터의 크기로 산출하는 벡터 크기 연산 회로와, 이 벡터 크기 연산 회로의 움직임 벡터 크기와 기준값을 비교함에 의해 화면 전환 여부를 판단하는 화면 전환 판별 회로와, 이 화면 전환 판별 회로에서 화면 전환의 발생을 판단하면 승산 계수(α)를 출력하고 화면 전환의 발생이 아니라고 판단하면 “l”인 데이타를 출력하는 승산 계수 생성 회로로 구성한 것을 특징으로 하는 디지탈 티브이의 화면 전환 장치.The adder according to claim 1, wherein the screen change detection means detects the first frame Fi and the (i-1) th frame Fi-1 from the delay means and obtains the difference F i -F i-1 . And a vector magnitude calculating circuit for calculating the difference value (Fi-Fi-1) of the adder as the magnitude of the motion vector, and a screen switching for judging whether or not to switch the screen by comparing the motion vector magnitude and the reference value of the vector magnitude calculating circuit. A discrimination circuit and a multiplication coefficient generating circuit for outputting a multiplication coefficient α when judging occurrence of screen switching and outputting data of "l" when judging that no screen switching occurs. Digital TV's screen switching device. 제4항에 있어서, 화면 전환 판별 회로는 벡터 크기 연산 회로의 벡터 크기가 소정 기준값보다 크면 화면 전환의 발생으로 판단하고, 작으면 화면 전환의 발생이 없다고 판단하는 것을 특징으로 하는 디지탈 티브이의 화면 전환 장치.The digital screen switching circuit of claim 4, wherein the screen switching determination circuit determines that screen switching occurs when the vector size of the vector size calculating circuit is larger than a predetermined reference value, and that no screen switching occurs when the screen switching determination circuit is smaller. Device.
KR1019950039353A 1995-11-02 1995-11-02 Apparatus for changing picture of digital tv KR0162418B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950039353A KR0162418B1 (en) 1995-11-02 1995-11-02 Apparatus for changing picture of digital tv

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950039353A KR0162418B1 (en) 1995-11-02 1995-11-02 Apparatus for changing picture of digital tv

Publications (2)

Publication Number Publication Date
KR970031793A KR970031793A (en) 1997-06-26
KR0162418B1 true KR0162418B1 (en) 1998-12-15

Family

ID=19432728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039353A KR0162418B1 (en) 1995-11-02 1995-11-02 Apparatus for changing picture of digital tv

Country Status (1)

Country Link
KR (1) KR0162418B1 (en)

Also Published As

Publication number Publication date
KR970031793A (en) 1997-06-26

Similar Documents

Publication Publication Date Title
US6806911B2 (en) Display system with single/dual image modes
US5734420A (en) Film mode video sequence detector
US5956094A (en) Device for divisionally displaying monitored areas on a screen and method therefor
US7860321B2 (en) Image pickup apparatus with function of rate conversion processing and control method therefor
JP3435880B2 (en) Image display device
KR20000069754A (en) Device for receiving, displaying and simultaneously recording television images via a buffer
US7187417B2 (en) Video signal processing apparatus that performs frame rate conversion of a video signal
KR0162418B1 (en) Apparatus for changing picture of digital tv
KR100662413B1 (en) The display device for offering movie modes and method for controlling the same
KR950023015A (en) Video signal compressor
JP2007074439A (en) Video processor
JPH09307810A (en) Image display system and image display device
JP3680649B2 (en) Peak clip circuit
JPH0654255A (en) Digital video effect device
US5872726A (en) Memory control apparatus for compression and expansion of data
KR0178733B1 (en) Adaptive gamma correcting circuit with the function of back light correction
US6229763B1 (en) Technique for setting time of apparatus which receives signals from analog and digital channels
KR100238283B1 (en) Internet information apparatus
KR0176606B1 (en) Device of controlling sub-screen data and on-screen display data
KR930009192B1 (en) Fade-out circuit of digital tv
US5398059A (en) Overlap apparatus for digital TV
JP2833909B2 (en) Video encoding device
KR930007371B1 (en) Method for adjusting image picture of tv
JP2940264B2 (en) Television receiver
KR910009510B1 (en) Noise decrease method of hdtv

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080723

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee