KR0161745B1 - 에이티엠 셀 셀렉터 - Google Patents

에이티엠 셀 셀렉터 Download PDF

Info

Publication number
KR0161745B1
KR0161745B1 KR1019950023951A KR19950023951A KR0161745B1 KR 0161745 B1 KR0161745 B1 KR 0161745B1 KR 1019950023951 A KR1019950023951 A KR 1019950023951A KR 19950023951 A KR19950023951 A KR 19950023951A KR 0161745 B1 KR0161745 B1 KR 0161745B1
Authority
KR
South Korea
Prior art keywords
cell
atm
port
header
selector
Prior art date
Application number
KR1019950023951A
Other languages
English (en)
Other versions
KR970013966A (ko
Inventor
권재철
정학진
Original Assignee
이준
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이준, 한국전기통신공사 filed Critical 이준
Priority to KR1019950023951A priority Critical patent/KR0161745B1/ko
Publication of KR970013966A publication Critical patent/KR970013966A/ko
Application granted granted Critical
Publication of KR0161745B1 publication Critical patent/KR0161745B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/15—Interconnection of switching modules
    • H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/32—Flow control; Congestion control by discarding or delaying data units, e.g. packets or frames
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5665—Interaction of ATM with other protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 B-ISDN 단말이 망과 접합하기 위해 필요한 단말 내부의 기능 블록인 ATM 정합부에서 수신측의 ATM 계층 및 물리계층 기능의 일부를 처리하기 위해 Bt8222칩을 사용하고 ATM 적응 계층으로서 AAL-3/4 또는 AAL-5를 채택하되 ATM 적응 계층 기능과 ATM 계층 기능의 일부를 ATM 정합부 내에 존재하는 국부 프로세서가 처리하는 경우, 수신되는 ATM 셀의 처리능력을 향상시키고 다수(4개 이상)의 ATM 연결을 동시에 설정 가능하게 해주는 ATM 셀 셀렉터에 관한 것으로, 이 ATM 셀 셀렉터를 사용하게 되면 Bt8222와 국부 프로세서를 사용하여 ATM 프로토콜을 처리하는 ATM 정합 장치에서 다수의 ATM 연결을 동시에 지원하면서도 국부 프로세서의 ATM 셀 처리 부담을 상당히 경감시킬 수 있는 효과가 있다.

Description

에이티엠(ATM) 셀 셀렉터.
본 발명은 B-ISDN 단말이 망과 정합하기 위해 필요한 단말내부의 기능 블록이 ATM 정합부에서 수신측이 ATM 계층 및 물리계층 기능의 일부를 처리하기 위해 Bt8222칩을 사용하고 ATM 적용 계층으로서 AAL-3/4 또는 AAL-5를 채택하되 ATM 적용 계층 기능과 ATM 계층 기능의 일부를 ATM 정합부내에 존재하는 국부 프로세서가 처리하는 경우, 수신되는 ATM 셀의 처리 능력을 향상시키고 다수(4개 이상)의 ATM 연결을 동시에 설정 가능하게 해주는 ATM 셀 셀렉터에 관한 것이다.
Bt8222 칩과 국부 프로세서의 조합을 통해서는 4개만의 ATM 연결을 동시에 설정할 수 있으며, 만일 4개 이상의 연결을 설정하고자 하는 경우에는 국부 프로세서에 과도한 부하를 주게 된다. 특히 영상/음성과 같은 실시간 데이터와 비실시간 데이터를 혼합하여 수신하는 경우에는 실시간 데이터의 처리로 인해 국부 프로세서는 과도한 부하를 갖게 되고 이는 결과적으로 전체 시스템의 성능 저하를 초래하게 되는 문제점이 있었다.
따라서 본 발명은 상기에 기술한 바와 같은 종래 문제점을 해결하기 위해, Bt8222 칩과 국부 프로세서 사이에 ATM 셀 셀렉터를 부가 구성하여 다수개의 ATM 연결을 지원하면서도 실시간 데이터는 국부 프로세서가 처리하지 않도록 하여 국부 프로세서에 적은 부하만을 주어 시스템의 성능을 향상시키는 ATM 셀 셀렉터를 제공하는 것을 목적으로 한다.
제1도는 본 발명을 설명하기 위해 도시된 블록도.
제2도는 본 발명의 ATM 셀 셀렉터의 기본 구성을 도시한 블록도.
제3도는 제2도에 도시된 ATM 셀 셀렉터 제어기의 세부구조를 도시한 블록도.
* 도면의 주요부분에 대한 부호의 설명
10 : Bt8222 칩 11 : 포트헤더레지스터
12 : 수락/거부 표시자 13 : 헤더마스크레지스터
14 : ATM 셀 셀렉터 15 : 파이포
16 : 광대역 실시간 신호처리기 17 : 국부 프로세서
20 : 셀렉터 제어기 21 : 1셀 버퍼
31 : 포트헤더레지스터 32 : 수신헤더레지스터
33 : 헤더 비교기 34 : 버퍼제어 신호발생기
35 : 버퍼입출력 제어기
상기와 같은 목적을 달성하기 위해, 4개의 수신 포트를 가지고 있는 Bt8222 칩과, 다수의 선입선출 버퍼와, 국부 프로세서를 사용하여 ATM 프로토콜을 처리하는 ATM 정합 장치에 있어서, 상기 Bt8222 칩의 4개의 포트 중 임의의 하나의 포트와 파이포 사이에 연결되고, 이 포트를 통해 출력되는 셀의 수락 및 거절 기능을 제어하여, Bt8222 칩에서 4개 이상의 ATM 셀 전송을 동시에 수행할 수 있도록 제어하며;
ATM 셀 셀렉터에서의 셀 수락 및 거절 기능에 필요로 되는 셀 헤더값 등을 저장하여, 셀 전송을 제어하는 신호를 발생하는 셀렉터 제어기와; 상기 ATM 셀 셀렉터와 연결된 Bt8222 칩의 특정 포트로부터 출력되는 셀을 각각 임시 저장해 두기 위한 2개의 셀 버퍼를 포함하여 구성하는 것을 특징으로 한다.
상술한 목적 및 특징들, 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
먼저, 본 발명에 적용되는 Bt8222 칩의 기능 중 본 발명과 직접적으로 관련되는 부분을 간략하게 기술한다.
제1도는 본 발명과 관련된 부분을 설명하기 위한 개략적인 블록도로, ATM 정합부내에서 수신측의 ATM 프로토콜의 물리계층 및 ATM 계층의 일부 기능을 처리하며, 여러 개의 ATM 연결로 다중화 되어 입력되는 셀들의 헤더값을 보고 4개의 수신포트로 분리시켜 주는 기능을 하는 Bt8222 칩(10)과; 상기 Bt8222 칩(10)의 특정 포트(본 발명에서는 3번 포트로 지정함)로부터 출력되는 셀의 수락 및 거절기능을 제어하여 Bt8222 칩(10)에서 4개 이상의 셀 연결을 동시에 제공 가능하게 하는 ATM 셀 셀렉터(14)와; 상기 Bt8222 칩(10) 또는 ATM 셀 셀렉터(14)의 제어를 통해 출력된 셀을 저장하는 선입선출 버퍼(이하 파이포(파이포)라 칭한다)(15)와; 상기 Bt8222 칩(10)에서 출력되는 셀 중 실시간 처리를 요하는 셀들을 처리하는 광대역 실시간 신호처리기(16); 및 상기 ATM 셀 셀렉터(14)내의 포트헤더레지스터(11)에 셀 헤더값을 세팅하고, ATM 셀 셀렉터(14)로부터 상기 파이포(15)를 통해 출력된 ATM 셀을 순차적으로 처리하는 국부 프로세서(17)를 포함하여 구성한다.
상기 Bt8222 칩(10)은 4개의 수신 포트를 가지고 있다. 상기 Bt8222(10)는 망으로부터 수신한 하나의 ATM 셀에 대해 물리계층 처리를 한 다음 내장된 수신 포트 어드레싱 알고리즘을 통해 특정한 포트로, 이 셀을 출력하게 된다. 이 수신 포트 어드레싱을 위해 각 포트는 4바이트로 구성되는 하나씩의 수신 셀 헤더레지스터(11)와 수신 셀 헤더레지스터(11)의 일부 내용을 마스크할 수 있는 4바이트의 헤더마스크레지스터(13)를 가지고 있다. 이 두 레지스터를 사용하여 Bt8222(10)는 유효헤더값을 산출한다.
또한 Bt8222(10)는 특정한 헤더값을 갖는 ATM 셀만을 특정 포트로 출력하는 수락(ACCEPT) 기능(12)과 특정한 헤더값을 갖는 ATM 셀 이외의 셀들만을 특정 포트로 출력하는 거절(REKECT) 기능(12)을 가지고 있다. 따라서 Bt8222가 4개의 ATM 연결만을 지원하는 경우에는 4개의 포트 모두가 수락기능을 갖게 하면 되고, 4개이상의 ATM 연결을 지원할 수 있게 하려면 4개 중 하나의 포트가 거절 기능을 갖게 해야 한다.
그러나 이 경우 거절 기능을 갖는 포트로 많은 ATM 셀이 몰리게 되기 때문에 이 포트의 수신 셀 헤더레지스터(11)를 나머지 세 개의 포트 중 가장 많은 트래픽이 걸리는 포트의 수신 셀 헤더레지스터 값으로 정해주면 이 포트로는 트래픽이 가장 많은 포트로 출력되는 셀의 헤더값을 제외한 나머지 헤더값을 갖는 모든 셀이 출력되게 된다. 예를 들면, 0번 포트에 가장 많은 트래픽이 걸리고 그 포트의 수신 셀 헤더레지스터 값이 16진수로 0010040016(HEC는 제외)이며 수락 기능을 갖는다고 가정하자.
또 1번 포트는 0010050016을 수신 셀 헤더레지스터 값으로 가지고 있고 수락 기능사용, 2번 포트는 0010060016에 수락기능을 갖는다고 하자. 일단 헤더 마스크 레지스터 값은 고려하지 않기로 한다. 그럼 3번 포트의 헤더값을 0010040016으로 하고 거절 기능을 갖게 하면, 헤더 값이 0010040016인 셀은 0번 포트로만 출력되고, 0010050016및 0010060016인 셀은 각각 1번 포트와 2번 포트로 출력됨과 동시에 3번 포트로도 출력되게 된다. 3번 포트로는 0번 포트를 제외한 모든 셀이 출력되게 된다. 만일 0번 포트와 1번 포트를 모두 광대역 실시간 데이터 수신 포트로 사용한다면 3번 포트에는 1번 포트로 나가야할 데이터가지 출력되어 국부 프로세서에 과도한 부하를 주게 된다. 따라서 1번 및 2번 포트로 출력되는 셀을 국부 프로세서(17)에 넘겨주기 전에 제거해 버리면 프로세서의 부담은 상당히 경감되게 된다. 이러한 기능을 수행하는 것이 본 발명에서 제안한 ATM 셀 셀렉터이다.
제2도는 본 발명을 구성하는 장치의 기본구성을 도시한 블록도로서, 본 발명은 ATM 셀 셀렉터의 주된 기능을 제어하는 셀렉터 제어기(20)와 3번 포트로부터 출력되는 셀을 각각 임시 저장해두는 두 개의 1셀 버퍼(21)로 구성된다.
제3도는 제2도에 도시된 셀렉터 제어기(20)의 내부 상세 구성을 설명하는 블록도로서, 국부 프로세서(17)로부터 두 개의 포트헤더레지스터 값 중 VPI/VCI 값만을 저장해두는 포트헤더레지스터부(PortHeaderReg)(31)와; 상기 Bt8222의 3번 포트로부터 출력되는 셀의 헤더 4바이트 중 VPI/VCI 값만을 저장해두는 수신헤더레지스터부(RxHeaderReg)(32)와; 상기 수신헤더레지스터 값을 두 개의 포트헤더레지스터 값과 동시에 비교하여 비교 결과를 출력하는 헤더비교기(HeaderComparatOr)(33)와; 상기 비교 결과에 따라 1셀 버퍼의 내용을 폐기하거나 다음 단의 파이포로 보내주는 신호를 생성하는 버퍼제어 신호 발생기(BefCtrlSigGen)(34)와; 상기 1셀 버퍼의 데이터 입출력 및 다음단의 파이포 입력을 제어하는 버퍼 입출력제어기(BuflOController)(35)로 구성된다.
상술한 구성에 의거하여 본 발명의 동작을 설명하면 다음과 같다.
처음에 RESET 신호가 가해지면 ATM 셀 셀렉터내의 구성 블록이 초기화되면서, 내부의 모든 레지스터 버퍼는 '0'값으로 초기화된다,
상기 포터헤드레지스터부(PortHeaderReg)(31)MS 국부 프로세서로부터 받은 어드레스를 디코드하고 제어신호 BAS,BCS를 이용하여 16비트의 데이터를 차례로 포트헤더레지스터(31)에 기록한다. 단, 포트헤더레지스터(31)에는 VPI/VCI 값만이 기록되도록 제어한다. 그 결과로 각각 24비트의 reg_out0, reg_out1 레지스터에 두 개 포트의 VPI/VCI 값이 기록된다.
상기 수신헤더레지스터부(RxHeaderReg)(32)는 Bt8222로부터 받은 클럭신호를 사용하여 1셀 전송완료신호(sync_marker)가 올 때까지 1셀 버퍼에 이클럭당 1바이트의 데이트를 기록함과 동시에 24비트의 VPI/VCI 값을 추출하여 이를 수신헤더레지스터(RxHeaderReg)에 기록한다. 현재 입력되는 셀의 헤더값 중 VPI/VCI 값을 저장하게 되면 저장완료신호(hr_flg)가 0 - 1로 세트된다. 이 저장완료신호(hr_flag)는 다음 셀이 오면 처음 4클럭 동안 리셋 상태를 유지하고 있다가 그 셀의 VPI/VCI 값을 저장하게 되면 다시 1로 세트된다.
상기 헤더비교기(HeaderComparator)(33)는 상기 수신헤더레지스터부(32)의 저장완료신호(hr_flag)가 0→1로 세트되면, 상기 수신헤더레지스터(32)의 내용과 2개의 상기 포트헤더레지스터(31)의 내용을 각각 비교하여 수신헤더레지스터(32)에 저장된 헤더값이 포트헤더레지스터(31)에 저장되어 있는 두 개의 헤더값중 하나 이상의 것과 같으면 비교결과신호를(comp_result)를 '1'로 세트시키고, 어느 값과도 같지 않으면 0'상태를 유지시키도록 한다. 이때 상기 포트헤터레지스터(31)와 수신헤더레지스터(32)에는 셀 헤더 중 1바이트의 VPI과 2바이트의 VCI 값만이 기록되어 있다.
상기 버퍼제어신호발생기(BufCtrlSigGen)(34)는 상기 헤더비교기(33)의 축력인 비교결과신호(comp_result)와 외부 전송클럭(clk_20mlz), 셀출력완료신호(sync_marker)를 사용하여 1셀 버퍼에 대한 각종 제어 신호를 발생시킨다.
상기 비교결과신호(comp_result)가 '1'이면 1셀버퍼리셋신호(reset_파이포)를 발생시켜 1셀 버퍼내의 셀을 폐기시키고, '0'이면 다음 단의 파이포로 1셀 버퍼의 내용을 출력하라는 신호를 만들고 이 신호를 외부 전송클럭(clk_20mhz)에 동기시킨 출력시작신호(dout_start)를 발생시키고, 이 신호를 사용하여 1셀 버퍼에 저장되어 있는 바이트 수만큼 외부 전송클럭(clk_20mlz)를 활성화시키는 셀클럭기간신호(clk_enable)를 발생시킨다.
상기 버퍼입출력제어기(BulfOComtroller)(35)는 Bt8222의 포트로부터 출력되는 셀이 고속클럭에 동기되어 나오기 때문에 ATM 셀 셀렉터에서 헤버 비교를 한 결과 비교결과신호(comp_result)가 '0'로 세트되어 1셀 버퍼의 내용을 다음 단의 파이포로 전송해야 할 경우 Bt8222포트에서 출력하는 속도보다도 더 고속의 클럭을 공급해주어야 하고 또 출력되는 셀의 셀출력완료신호(sync_marker) 이후에도 계속 다음 셀이 출력되기 때문에 1셀 버퍼를 효율적으로 관리하기 위해 2개의 1셀 버퍼를 두어, 교대로 셀을 저장할 수 있도록 하고, 하나의 셀 버퍼에 셀을 저장하는 동안 다른 셀 버퍼에서는 셀의 전송이 동시에 일어날 수 있도록 제안한다.
이를 위해 상기 버퍼제어신호발생기(34)로부터 받은 셀클럭기간신호(cle_enable)에 외부 전송클럭(clk_20mlz)을 실어 1셀 버퍼와 다음 단의 파이포에 셀을 쓰는 신호(파이포a_so, 파이포B_so, 파이포clk)를 발생시키고, 버퍼를 리셋시키거나 (파이포a_mrb, 파이포B_mrb), 1셀 버퍼의 입력으 제어하는 신호(파이포a_enable, 파이포b_enable)를 발생시킨다.
이상에서 설명한 바와 같이, 본 발명의 ATM 셀 셀렉터를 사용하게 되면 Bt8222와 국부 프로세서를 사용하여 ATM 프로토콜을 처리하는 ATM 정합 장치에서 다수의 ATM 연결을 동시에 지원하면서도 국부 프로세서의 ATM 셀 처리 부담을 상당히 경감시킬 수 있는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이므로 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (5)

  1. 4개의 수신포트를 가지고 있는 Bt8222 칩과, 다수의 선입선출 버퍼와, 국부프로세서를 사용하여 ATM 프로토콜을 처리하는 ATM 정합장치에 있어서, 상기 Bt8222 칩의 4개의 포트 중 임의의 하나의 포트와 파이포 사이에 연결되고, 이 포트를 통해 출력되는 셀의 수락 및 거절 기능을 제어하여, Bt8222 칩에서 4개 이상의 ATM 셀 전송을 동시에 수행할 수 있도록 제어하며; ATM 셀 셀렉터에서의 셀 수락 및 거절 기능에 필요로 되는 셀 헤더값 등을 저장하여, 셀 전송을 제어하는 신호를 발생하는 셀렉터 제어기와; 상기 ATM 셀 셀렉터와 연결된 Bt8222 칩의 특정 포트로부터 출력되는 셀을 각각 임시 저장해 두기 위한 2개의 셀 버퍼를 포함하여 구성하는 것을 특징으로 하는 ATM 셀 셀렉터.
  2. 제1항에 있어서, 상기 셀렉터 제어기는 상기 국부 프로세서로부터 두 개의 포트헤더레지스터 값 중 VPI/VCI 값만을 저장해두는 포트헤더레지스터단과, 상기 ATM 셀 셀렉터와 연결된 Bt8222 칩의 특정 포트로부터 출력되는 셀의 헤더 4바이트 중 VPI/VCI 값만을 저장해두는 수신헤더레지스터단과, 상기 수신헤더레지스터단의 값을 두 개의 포트헤더레지스터단 값과 동시에 비교하여 비교 결과를 출력하는 헤더 비교기와, 상기 비교 결과에 따라 1셀 버퍼의 내용을 폐기하거나 다음 단의 파이포로 보내주는 신호를 생성하는 버퍼제어신호발생기와, 상기 1셀 버퍼의 데이터 입출력 및 다음 단의 파이포 입력을 제어하는 버퍼입출력제어기로 구성된 것을 특징으로 하는 ATM 셀 셀렉터.
  3. 제1항에 있어서, 상기 두 개의 1셀 버퍼부를 사용하여 ATM 셀의 입/출력을 동시에 처리하는 것을 특징으로 하는 ATM 셀 셀렉터.
  4. 제1항에 있어서, 상기 ATM 셀 셀렉터의 임의의 하나의 포트에 세팅되는 수신 셀 헤더값은 나머지 포트 중 출력되는 트래픽이 가장 많은 포토의 수신 셀 헤더값과 동일하게 세팅한 후; 이 셀에 대해서 거절 기능을 수행하여, 이 셀을 제외한 나머지 모든 셀을 수락하도록 하는 것을 특징으로 하는 ATM 셀 셀렉터.
  5. 제4항에 있어서, 상기 거절된 셀 이외의 나머지 모든 셀들을 수락할 경우, 나머지 포트 중 광대역 실시간 데이터 수신 포트로 사용되는 포트로 출력되어야 하는 실시간 데이터 가 입력되면, 이 실시간 데이터들은 폐기시키므로써, 다음 단의 선입선출 버퍼로 출력되지 못하게 하는 것을 특징으로 하는 ATM 셀 셀렉터.
KR1019950023951A 1995-08-03 1995-08-03 에이티엠 셀 셀렉터 KR0161745B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950023951A KR0161745B1 (ko) 1995-08-03 1995-08-03 에이티엠 셀 셀렉터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950023951A KR0161745B1 (ko) 1995-08-03 1995-08-03 에이티엠 셀 셀렉터

Publications (2)

Publication Number Publication Date
KR970013966A KR970013966A (ko) 1997-03-29
KR0161745B1 true KR0161745B1 (ko) 1998-12-01

Family

ID=19422757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950023951A KR0161745B1 (ko) 1995-08-03 1995-08-03 에이티엠 셀 셀렉터

Country Status (1)

Country Link
KR (1) KR0161745B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020121021A1 (en) 2018-12-11 2020-06-18 Smart-k Company Società a Responsabilità Limitata Semplificata Pod containing a beverage and dispensing system integrated in a casing for any portable electronic device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020121021A1 (en) 2018-12-11 2020-06-18 Smart-k Company Società a Responsabilità Limitata Semplificata Pod containing a beverage and dispensing system integrated in a casing for any portable electronic device

Also Published As

Publication number Publication date
KR970013966A (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
EP0363053B1 (en) Asynchronous time division switching arrangement and a method of operating same
US5991295A (en) Digital switch
CA2297650C (en) Networking systems
KR100664778B1 (ko) 원격 통신 스위칭 네트워크 구조 소자
US5870479A (en) Device for processing data packets
US5619499A (en) Protocol processor in communication network transferring data in asynchronous transfer mode
US6535513B1 (en) Multimedia and multirate switching method and apparatus
US6768717B1 (en) Apparatus and method for traffic shaping in a network switch
US5237569A (en) Method and system for transmitting HDLC data via ATM network
US6356557B1 (en) Hot insertable UTOPIA interface with automatic protection switching for backplane applications
US6357032B1 (en) Method and apparatus for implementing cyclic redundancy check calculation for data communications
US6061358A (en) Data communication system utilizing a scalable, non-blocking, high bandwidth central memory controller and method
US6633961B2 (en) Buffer apparatus with data insertion control function, insertion data controlling method, and data insertion apparatus with data insertion control function
JP3113620B2 (ja) Ａｔｍ交換機とそのｉｐｃセル伝送方法
KR0161745B1 (ko) 에이티엠 셀 셀렉터
US6411622B1 (en) Method and apparatus for detecting timeout of ATM reception packet
US6430197B1 (en) Asynchronous transfer mode (ATM) cell multiplexing/demultiplexing apparatus
JPH07336354A (ja) Ｓｔｍデータ／ａｔｍセル変換方法及び装置
US20020021668A1 (en) Asynchronous transfer mode switch
US7492790B2 (en) Real-time reassembly of ATM data
KR100204488B1 (ko) 유토피아 인터페이스에 있어서 분할 및 조립 계층의 아이들셀 제거장치 및 그 제거방법
KR0159671B1 (ko) 공유메모리 구조를 갖는 출력 버퍼형 스위치
KR950005642B1 (ko) 고정길이 패킷 수신기능 처리용 통신 프로토콜 처리장치
KR0131850B1 (ko) 출력 버퍼형 비동기전달모드(atm) 스위칭 장치
KR970002748B1 (ko) 에이티엠(atm) 교환기의 내부셀 생성장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090810

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee