KR0159076B1 - Half wave rectifier - Google Patents
Half wave rectifier Download PDFInfo
- Publication number
- KR0159076B1 KR0159076B1 KR1019960002045A KR19960002045A KR0159076B1 KR 0159076 B1 KR0159076 B1 KR 0159076B1 KR 1019960002045 A KR1019960002045 A KR 1019960002045A KR 19960002045 A KR19960002045 A KR 19960002045A KR 0159076 B1 KR0159076 B1 KR 0159076B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- ground
- wave
- input
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/145—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/155—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
Abstract
본 발명은 CMOS 공정에서 집적화가 용이한 소자로 구현하여 종래의 다이오드사용에 따른 래치업현상을 방지하고, 입력신호의 네가티브구간에서 접지레벨의 신호를 출력하여 정확한 반파정류 특성을 얻을 수 있는 반파 정류기에 관한 것이다.The present invention is implemented as a device that is easy to integrate in the CMOS process to prevent the latch-up phenomenon according to the conventional diode use, and a half-wave rectifier that can obtain the accurate half-wave rectification characteristics by outputting a signal of the ground level in the negative section of the input signal It is about.
본 발명의 반파 정류기는 입력신호와 접지전압을 비교하는 비교수단과, 상기 비교수단의 출력을 반전시켜주기 위한 반전수단과, 상기 비교수단의 출력과 반전수단의 출력을 콘트롤신호로 하여 입력신호를 전달하기 위한 스우칭수단와, 상기 비교수단의 출력신호에 의해 접지레벨의 신호를 발생하는 접지신호 발생수단과, 상기 스위칭수단을 통해 인가되는 입력신호와 접지신호 발생수단의 출력신호를 입력하여 반파정류된 신호를 출력하기 위한 반파정류수단으로 이루어졌다.The half-wave rectifier of the present invention uses the comparison signal for comparing the input signal and the ground voltage, the inverting means for inverting the output of the comparing means, and the output of the comparing means and the output of the inverting means as input signals. Half wave rectification by inputting a switching means for transmitting, a ground signal generating means for generating a ground level signal by the output signal of the comparing means, and an input signal applied through the switching means and an output signal of the ground signal generating means. Half-wave rectification means for outputting the signal.
Description
제1도는 종래의 반파정류기의 회로도.1 is a circuit diagram of a conventional half-wave rectifier.
제2도는 (a)와 (b)는 제1도의 동작파형도.2A and 2B are operating waveform diagrams of FIG.
제3도는 제1도의 반파정류기의 CMOS 집적화시 단면 구조도.3 is a cross-sectional structure diagram of the half-wave rectifier of FIG.
제4도는 본 발명의 실시예에 따른 반파정류기의 회로도.4 is a circuit diagram of a half-wave rectifier according to an embodiment of the present invention.
제5도 (a)와 (b)는 제2도의 동작파형도.5 (a) and 5 (b) are operating waveform diagrams of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
21 : 비교수단 22 : 반전수단21: comparison means 22: inversion means
23 : 스위칭수단 24 : 접지신호 발생수단23: switching means 24: ground signal generating means
25 : 반파정류수단 OP21 : 비교기25: half-wave rectifying means OP21: comparator
OP22 : 볼테이지 팔로워 IN21 : 인버터OP22: Voltage follower IN21: Inverter
SW21 : 스위치 MP21 : P형 모드 트랜지스터SW21: Switch MP21: P-type transistor
본 발명은 반파 정류기에 관한 것으로서, 특히 CMOS 공정에서 집적화가 용이한 소자로 구현하여 종래의 다이오드사용에 따른 래치업현상을 방지하고, 입력신호의 네가티브구간에서 접지레벨의 신호를 출력하여 정확한 반파정류 특성을 얻을 수 있는 반파 정류기에 관한 것이다.The present invention relates to a half-wave rectifier, in particular implemented as a device that is easy to integrate in the CMOS process to prevent the latch-up phenomenon due to the use of the conventional diode, and output a signal of the ground level in the negative section of the input signal, accurate half-wave rectification It relates to a half-wave rectifier capable of obtaining characteristics.
통신, 계측장비, 콘트롤 시스템장비의 설계시 정류기가 자주 사용되어지고 있다.Rectifiers are frequently used in the design of communications, instrumentation, and control system equipment.
제1도는 종래의 반파 정류기의 회로도를 도시한 것이다.1 shows a circuit diagram of a conventional half-wave rectifier.
종래의 반파 정류기는 이득(A)을 갖는 연산증폭기(11)와, 상기 연산증폭기(OP11)의 반전입력단(-)에 연결된 저항(R11) 및 상기 연산증폭기(OP11)의 출력과 반전입력단(-)사이에 연결된 피이드백용 다이오드(D11)로 구성되었다.The conventional half-wave rectifier includes an operational amplifier 11 having a gain A, a resistor R11 connected to an inverting input terminal (−) of the operational amplifier OP11, and an output and an inverting input terminal (−) of the operational amplifier OP11. It consists of a feedback diode (D11) connected between.
상기한 바와같은 구성을 갖는 반파 정류기는 입력단(Vin)에 제2도(a)와 같은 정현파 입력신호가 인가되면, 제2(b)에서와 같이 출력단(Vout)을 통해 입력신호의 포지티브 구간에서는 입력신호와 동일한 신호가 출력되고, 입력신호의 네가티브 구간에서는 0.6V(A+1)의 크기를 갖는 DC 신호가 출력된다.The half-wave rectifier having the configuration as described above is applied to the input terminal Vin when a sine wave input signal as shown in FIG. 2 (a) is applied, and in the positive section of the input signal through the output terminal Vout as in the second (b). The same signal as the input signal is output, and a DC signal having a magnitude of 0.6 V (A + 1) is output in the negative section of the input signal.
이때, 0.6V는 다이오드(D11)의 턴온전압을 나타내고, A는 연산증폭기의 이득을 나타낸다.At this time, 0.6V represents the turn-on voltage of the diode D11, and A represents the gain of the operational amplifier.
이상적인 반파 정류기에서는 입력신호(Vin)의 네가티브 구간에서 접지전위를 갖는 DC 신호가 출력되어야 한다. 하지만, 종래의 반파정류기는 피이드백용 다이오드(D11)의 턴온 전압에 의해 0.6V/(A+1)의 크기를 갖는 DC 신호가 출력되는 문제점이 있었다.In an ideal half-wave rectifier, a DC signal with a ground potential should be output in the negative section of the input signal Vin. However, the conventional half-wave rectifier has a problem in that a DC signal having a magnitude of 0.6 V / (A + 1) is output by the turn-on voltage of the feedback diode D11.
또한, 종래의 반파 정류기를 CMOS 공정을 통해 집적화시킬 때, 다이오드는 제3도에 도시된 바와같은 단면 구조를 갖는다.In addition, when integrating a conventional half-wave rectifier through a CMOS process, the diode has a cross-sectional structure as shown in FIG.
제3도에서 P+형 불순물 영역(33)은 다이오드(D11)의 애노드영역이고, N형 웰(32)은 다이오드(D11)의 캐소드 영역이다. 참조번호 34는 N+형 불순물 영역이고, 31은 P형 기판이다.In FIG. 3, the P + type impurity region 33 is an anode region of the diode D11, and the N type well 32 is a cathode region of the diode D11. Reference numeral 34 is an N + -type impurity region, and 31 is a P-type substrate.
일반적으로, CMOS 공정을 이용하여 다이오드(D11)를 구성하는 경우, 항상 P영역은 저전압이 인가되고 N영역은 고전압이 인가되는 역방향으로 구성하여 사용하며, 전원전압에 연결시켜 사용한다. 다이오드의 P형 영역으로신호가 입력되면, N형 영역은 전원전압(VDD)을 인가한다. 이와는 달리 N형 영역에 신호가 인가되면, P형 영역은 접지전압(Vss)이 인가된다.In general, in the case of configuring the diode D11 using a CMOS process, the P region is always used in a reverse direction in which a low voltage is applied and the N region is applied in a reverse direction, and is connected to a power supply voltage. When a signal is input to the P-type region of the diode, the N-type region applies a power supply voltage VDD. In contrast, when a signal is applied to the N-type region, the ground voltage Vss is applied to the P-type region.
따라서, 종래에 반파 정류기에 있어서는 출력(Vout)이 제3도의 N형 웰(32)에 그대로 인가된다. 이때, 출력신호가 포지티브값의 전압값을 갖게 될 경우, N형 웰(32)과 P형 기판(31)의 NP 다이오드 접합부분에서 N형 웰(32)로부터 P형 기판(31)으로 역방향 전류가 증가하게 된다.Therefore, in the conventional half-wave rectifier, the output Vout is applied as it is to the N type well 32 of FIG. At this time, when the output signal has a positive voltage value, a reverse current flows from the N-type well 32 to the P-type substrate 31 at the NP diode junction of the N-type well 32 and the P-type substrate 31. Will increase.
역방향 전류는 집적화된 반파 정류기의 래치업을 유발시키는 요인으로 작용하여 반파 정류기의 특성을 저하시키는 문제점이 있었다.The reverse current acts as a factor causing the latch-up of the integrated half-wave rectifier, thereby degrading the characteristics of the half-wave rectifier.
본 발명은 상기한 바와같은 종래기술의 문제점을 해결하기 위한 것으로서, CMOS 공정에서 집적화가 용이한 소자로 구현하여 종래의 다이오드 사용에 따른 래치업현상을 방지하고, 입력신호의 네가티브구간에서 접지레벨의 신호를 출력하여 정확한 반파정류 특성을 얻을 수 있는 반파 정류기를 제공하는 데 그 목적이 있다.The present invention is to solve the problems of the prior art as described above, by implementing a device that is easy to integrate in the CMOS process to prevent the latch-up phenomenon due to the use of the conventional diode, and the ground level in the negative section of the input signal The object of the present invention is to provide a half-wave rectifier capable of outputting a signal to obtain accurate half-wave rectification characteristics.
상기 목적을 달성하기 위한 본 발명의 반파 정류기는 입력신호와 접지전압을 비교하여 비교수단과, 상기 비교수단의 출력을 반전시켜주기 위한 반전수단과, 상기 비교수단의 출력과 반전수단의 출력을 콘트롤신호로 하여 입력신호를 전달하기 위한 스위칭수단와, 상기 비교수단의 출력신호에 의해 접지레벨의 신호를 발생하는 접지신호 발생수단과, 상기 스위칭수단을 통해 인가되는 입력신호와 접지신호 발생수단의 출력신호을 입력하여 반파정류된 신호를 출력하기 위한 반파정류수단으로 이루어지는 것을 특징으로 한다.The half-wave rectifier of the present invention for achieving the above object is to compare the input signal and the ground voltage to control the comparison means, inverting means for inverting the output of the comparison means, the output of the comparison means and the output of the inverting means A switching means for transmitting an input signal as a signal, a ground signal generating means for generating a ground level signal by the output signal of the comparing means, and an input signal applied through the switching means and an output signal of the ground signal generating means. Characterized in that it comprises a half-wave rectifying means for inputting and outputting a half-wave rectified signal.
본 발명의 반파 정류기에 있어서, 비교수단은 비반전 입력단자에 정현파 입력신호가 인가되고, 반전단자에 접지전압이 인가되며, 두 입력신호를 비교하여 신호를 스위칭 수단 및 접지신호 발생수단으로 출력하기 위한 비교기를 구성되는 것을 특징으로 한다.In the half-wave rectifier of the present invention, the comparison means is a sine wave input signal is applied to the non-inverting input terminal, a ground voltage is applied to the inverting terminal, and comparing the two input signals to output the signal to the switching means and the ground signal generating means. It is characterized in that the comparator is configured for.
반전수단은 상기 비교수단의 비교기의 출력을 반전시키고, 반전된 신호를 접지신호 발생수단으로 출력하기 위한 인버터로 구성되는 것을 특징으로 한다.The inverting means may be configured as an inverter for inverting the output of the comparator of the comparing means and outputting the inverted signal to the ground signal generating means.
스위칭수단은 상기 비교수단의 출력신호 및 반전수단의 출력신호를 콘트롤신호로 스위칭되어 입력 정현파신호를 반파정류수단으로 출력하기 위한 스위치로 구성되는 것을 특징으로 한다.The switching means comprises a switch for outputting the input sinusoidal wave signal to the half-wave rectifying means by switching the output signal of the comparing means and the output signal of the inverting means into a control signal.
접지신호 발생수단은 비교수단의 출력신호에 의해 구동되어 접지레벨의 신호를 반파정류수단에 인가하기 위한 P형 모드 트랜지스터로 구성되는 것을 특징으로 한다.The ground signal generating means is constituted by a P-type transistor for driving the output signal of the comparing means to apply a ground level signal to the half-wave rectifying means.
반파 정류수단은 스위칭수단을 통과한 입력 정현파신호 또는 접지신호 발생수단으로부터 인가되는 접지레벨의 신호를 비반전단자의 입력으로 하고, 출력이 반전단자로 피이드백되어 입력 정현파신호가 반파 정류된 신호를 출력하는 볼테이지 팔로워로 구성되는 것을 특징으로 한다.The half-wave rectifying means inputs the non-inverting terminal to the input sinusoidal signal passing through the switching means or the ground signal generating means, and the output is fed back to the inverting terminal so that the input sinusoidal signal is half-wave rectified. It is characterized by consisting of a voltage follower to output.
이하 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
제4도는 본 발명의 실시예에 따른 반파 정류기의 회로도를 도시한 것이다.4 shows a circuit diagram of a half-wave rectifier according to an embodiment of the present invention.
제4도를 참조하면, 본 발명의 실시예에 따른 반파 정류기는 입력신호(Vin)와 접지전압(0V)을 비교하는 비교수단(21)과, 상기 비교수단(21)의 출력을 반전시켜주기 위한 반전수단(22)과, 상기 비교수단(21)의 출력과 반전수단(22)의 출력을 콘드롤신호로 하여 입력신호(Vin)를 전달하기 위한 스위칭수단(23)와, 상기 비교수단(21)의 출력신호에 의해 접지전위(0V)의 신호를 발생하는 접지신호 발생수단(24)과, 상기 스위칭수단(23)을 통해 인가되는 입력신호(Vin)와 접지신호 발생수단(24)의 출력신호를 입력하여 반파정류된 신호를 출력하기 위한 반파정류수단(25)으로 이루어졌다.Referring to FIG. 4, the half-wave rectifier according to the embodiment of the present invention inverts the output of the comparing means 21 and the comparing means 21 for comparing the input signal Vin with the ground voltage 0V. The inverting means 22 for transmitting the input signal Vin using the inverting means 22, the output of the comparing means 21 and the output of the inverting means 22 as control signals, and the comparing means ( Ground signal generating means 24 for generating a signal of ground potential (0V) by the output signal of 21, and input signal Vin and ground signal generating means 24 applied through the switching means 23; It consists of a half-wave rectifying means 25 for inputting an output signal and outputting a half-wave rectified signal.
비교수단(21)은 비반전 입력단자(+)에 정현파 입력신호(Vin)가 인가되고, 반전단자(-)에 접지전압(0V)이 인가되며, 두 입력신호를 비교하여 신호(VS1)를 스위칭 수단(23) 및 접지신호 발생수단(24)으로 출력하기 위한 비교기(OP21)로 구성된다.In the comparison means 21, a sine wave input signal Vin is applied to the non-inverting input terminal (+), a ground voltage (0 V) is applied to the inverting terminal (-), and the signals VS1 are compared by comparing the two input signals. Comparator OP21 for outputting to the switching means 23 and the ground signal generating means 24.
반전수단(22)은 상기 비교수단(21)의 비교기(OP21)의 출력을 반전시키고, 반전된 신호(VS2)를 접지신호 발생수단(24)으로 출력하기 위한 인버터(IN21)로 구성된다.The inverting means 22 is composed of an inverter IN21 for inverting the output of the comparator OP21 of the comparing means 21 and outputting the inverted signal VS2 to the ground signal generating means 24.
스위칭수단(23)은 상기 비교수단(21)의 출력신호(VS1) 및 반전수단(22)의 출력신호(VS2)를 콘트롤신호로 스위칭되어 입력 정현파신호(Vin)를 반파정류수단(25)으로 출력하기 위한 스위치(SW21)로 구성된다.The switching means 23 switches the output signal VS1 of the comparing means 21 and the output signal VS2 of the inverting means 22 into a control signal to convert the input sine wave signal Vin into the half-wave rectifying means 25. It consists of a switch SW21 for outputting.
접지신호 발생수단(24)은 비교수단(21)의 출력신호(VS1)에 의해 구동되어 접지레벨(0V)의 신호를 반파정류수단(25)에 인가하기 위한 P형 모스 트랜지스터(MP21)로 구성된다.The ground signal generating means 24 is constituted by a P-type MOS transistor MP21 which is driven by the output signal VS1 of the comparing means 21 and applies a signal of the ground level 0V to the half-wave rectifying means 25. do.
반파 정류수단(25)은 스위칭수단(23)을 통과한 입력 정현파신호(Vin) 또는 접지신호 발생수단(24)으로부터 인가되는 접지레벨의 신호를 비반전단자(+)의 입력으로 하고, 출력이 반전단자(-)로 피이드백되어 입력 정현파 신호가 반파 정류된 신호(Vout)를 출력하는 볼테이지 팔오워(OP22)로 구성된다.The half wave rectifying means 25 uses the input sinusoidal wave signal Vin passing through the switching means 23 or the signal of the ground level applied from the ground signal generating means 24 as the input of the non-inverting terminal (+). It consists of a voltage arm OOP22 fed back to the inverting terminal (-) and outputting a signal Vout in which the input sinusoidal signal is half-wave rectified.
상기한 바와같은 본 발명의 반파 정류기의 동작을 제5도의 동작 파형도를 참조하여 설명하면 다음과 같다.The operation of the half-wave rectifier of the present invention as described above will be described with reference to the operation waveform diagram of FIG.
제5도(a)와 같은 입력정현파신호(Vin)가 제4도의 반파 정류기에 입력되면, 정현파신호가 접지전압(0V)보다 높은 경우 즉, 정현파신호의 포지티브 구간에서는 비교수단(21)의 비교기(OP21)는 VDD(+5V) 레벨의 신호(VS1)를 출력한다.When the input sinusoidal signal Vin such as FIG. 5 (a) is input to the half wave rectifier of FIG. 4, the comparator of the comparator 21 in the case where the sinusoidal signal is higher than the ground voltage (0V), that is, in the positive section of the sinusoidal signal OP21 outputs a signal VS1 having a VDD (+ 5V) level.
따라서, 비교기(OP21)의 출력을 입력하여 반전시켜 주기 위한 반전수단(22)의 인버터(IN21)는 VSS(-5V) 레벨의 신호(VS2)를 출력한다.Therefore, the inverter IN21 of the inverting means 22 for inputting and inverting the output of the comparator OP21 outputs the signal VS2 of the VSS (-5V) level.
이에 따라서, 비교수단(21)의 출력신호(VS1)와 반전수단(22)의 출력신호(VS2)를 콘트롤신호로 하는 스위칭수단(23)의 스위치(SW21)가 턴온된다.Accordingly, the switch SW21 of the switching means 23 whose control signal is the output signal VS1 of the comparing means 21 and the output signal VS2 of the inverting means 22 is turned on.
이때, 접지신호 발생수단(24)의 P형 모스 트랜지스터(MP21)의 게이트에는 VDD 레벨의 비교수단(21)의 출력신호(VS1)가 인가되어 턴오프된다.At this time, the output signal VS1 of the comparison means 21 having the VDD level is applied to the gate of the P-type MOS transistor MP21 of the ground signal generating means 24 and turned off.
스위치(SW21)가 턴온됨에 따라 입력정현파신호(Vin)는 볼테이지 팔로워(OP22)의 비반전단자(+)에 인가되고, 볼테이지 팔로워(OP22)는 비반전단자(+)에 인가되는 신호와 동일한 크기 및 위상을 갖는 신호를 출력단(Vout)을 통해 출력하게 된다.As the switch SW21 is turned on, the input sine wave signal Vin is applied to the non-inverting terminal (+) of the voltage follower OP22, and the voltage follower OP22 is applied to the signal applied to the non-inverting terminal (+). A signal having the same magnitude and phase is output through the output terminal Vout.
즉, 제5도(a)와 같은 입력 정현파신호(Vin)의 포지티브 구간에서는 제5도(b)와 같이 입력 정현파 신호(Vin)와 동일한 크기 및 위상을 갖는 신호(Vout)가 출력되어진다.That is, in the positive section of the input sinusoidal wave signal Vin as shown in FIG. 5 (a), the signal Vout having the same magnitude and phase as the input sinusoidal wave signal Vin as shown in FIG. 5 (b) is output.
이와는 반대로, 정현파신호가 접지전압(0V)보다 낮은 경우 즉, 정현파 신호의 네가티브 구간에서는 비교수단(21)의 비교기(OP21)는 VSS(-5V) 레벨의 신호(VS1)를 출력한다.On the contrary, when the sine wave signal is lower than the ground voltage (0 V), that is, in the negative section of the sine wave signal, the comparator OP21 of the comparator 21 outputs a signal VS1 having a VSS (-5 V) level.
따라서, 비교기(OP21)의 출력을 입력하여 반전시켜 주기 위한 반전수단(22)의 인버터(IN21)는 VDD(+5V) 레벨의 신호(VS2)를 출력한다.Therefore, the inverter IN21 of the inverting means 22 for inputting and inverting the output of the comparator OP21 outputs a signal VS2 having a VDD (+ 5V) level.
이에 따라서, 비교수단(21)의 출력신호(VS1)와 반전수단(22)의 출력신호(VS2)를 콘트롤신호로 하는 스위칭수단(23)의 스위치(SW21)가 턴오프된다.Accordingly, the switch SW21 of the switching means 23 which turns the output signal VS1 of the comparing means 21 and the output signal VS2 of the inverting means 22 as a control signal is turned off.
한편, 접지신호 발생수단(24)의 P형 모스 트랜지스터(MP21)의 게이트에는 VSS 레벨의 비교수단(21)의 출력신호(VS1)가 인가되어 턴온된다.On the other hand, the output signal VS1 of the comparison means 21 of the VSS level is applied to the gate of the P-type MOS transistor MP21 of the ground signal generating means 24, and is turned on.
스위치(SW21)는 턴오프됨에 따라 볼테이지 팔로워(OP22)의 비반전단자(+)에 입력 정현파신호(Vin)는 더 이상 인가되지 않고, 접지신호 발생수단(24)의 P형 모스 트랜지스터(MP21)가 턴온됨에 따라 볼테이지 팔로워(OP22)의 비반전단자(+)에는 접지전압(0V)가 인가된다.As the switch SW21 is turned off, the input sine wave signal Vin is no longer applied to the non-inverting terminal + of the voltage follower OP22, and the P-type MOS transistor MP21 of the ground signal generating means 24 is no longer applied. As is turned on, the ground voltage (0V) is applied to the non-inverting terminal (+) of the voltage follower OP22.
따라서, 볼테이지 팔로워(OP22)는 출력단(Vout)을 통해 접지레벨의 신호를 출력하게 된다.Therefore, the voltage follower OP22 outputs a ground level signal through the output terminal Vout.
즉, 제5도(a)와 같은 입력 정현파신호(Vin)의 네가티브 구간에서는 제5도(b)와 같이 접지레벨(0V)의 신호(Vout)가 출력되어진다.That is, in the negative section of the input sine wave signal Vin as shown in FIG. 5 (a), the signal Vout of the ground level (0V) is output as shown in FIG. 5 (b).
상기한 바와같은 본 발명에 따르면, CMOS 공정에서 집적화가 용이한 소자 즉, 인버터 및 연산증폭기등으로 반파정류기를 구현함으로써, 종래에서와 같이 다이오드 사용에 따른 래치업현상을 방지할 수 있으며, 이에 따라 소자의 특성을 향상시킬 수 있다.According to the present invention as described above, by implementing a half-wave rectifier with a device that is easy to integrate in the CMOS process, that is, an inverter and an operational amplifier, it is possible to prevent the latch-up phenomenon due to the use of the diode as in the prior art, accordingly The characteristics of the device can be improved.
또한, 입력신호의 네가티브구간에서 정확하게 접지레벨을 갖는 신호를 출력하여 정확한 반파정류 특성을 얻을 수 있는 이점이 있다.In addition, there is an advantage that the accurate half-wave rectification characteristics can be obtained by outputting a signal having the ground level accurately in the negative section of the input signal.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960002045A KR0159076B1 (en) | 1996-01-30 | 1996-01-30 | Half wave rectifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960002045A KR0159076B1 (en) | 1996-01-30 | 1996-01-30 | Half wave rectifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970060655A KR970060655A (en) | 1997-08-12 |
| KR0159076B1 true KR0159076B1 (en) | 1998-12-15 |
Family
ID=19450336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960002045A KR0159076B1 (en) | 1996-01-30 | 1996-01-30 | Half wave rectifier |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0159076B1 (en) |
-
1996
- 1996-01-30 KR KR1019960002045A patent/KR0159076B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970060655A (en) | 1997-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6349047B1 (en) | Full wave rectifier circuit using normally off JFETs | |
| JPH09502598A (en) | Bridge rectifier circuit with active switch and active control circuit | |
| US7826722B2 (en) | Driving apparatus for fan motor | |
| JP3863571B2 (en) | Voltage rectifier using integrated components | |
| KR970018993A (en) | Amplifier circuit and semiconductor integrated circuit device for mobile phone (AMPLIFIER AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE FOR PORTABLE TELEPHONE) | |
| US10784859B2 (en) | Transformer based gate drive circuit | |
| KR20060132963A (en) | Inductive load current control circuit and power supply | |
| US20100045255A1 (en) | Voltage Generator Arrangement and Method for Voltage Conversion | |
| US11108325B2 (en) | Electronic circuit and method of controlling three-level switching converters | |
| EP0028454B1 (en) | Full wave rectifier | |
| US9800173B1 (en) | Rectification circuit for using in all types of linear and nonlinear input and loading | |
| KR0159076B1 (en) | Half wave rectifier | |
| CN210053391U (en) | Constant grid source voltage analog switch circuit | |
| JPH02168307A (en) | Constant current circuit | |
| US11686748B2 (en) | Current detecting circuit, current detecting system, and power source circuit | |
| KR100442166B1 (en) | Semiconductor integrated circuit, operating status detector, and electronic equipment | |
| US4072890A (en) | Voltage regulator | |
| EP0175853A2 (en) | Rectifier circuit | |
| US6441596B1 (en) | Switching regulator with reduced high-frequency noise | |
| JPH04304011A (en) | Interface circuit for isolator | |
| CN112398451A (en) | Differential comparison circuit | |
| CN116169999B (en) | Load switch circuit, control circuit thereof and bootstrap voltage generation method | |
| US4888505A (en) | Voltage multiplier compatible with a self-isolated C/DMOS process | |
| US11303206B2 (en) | Semiconductor device and load control system | |
| US11940823B2 (en) | Reference voltage generation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060728 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |