KR0158088B1

KR0158088B1 - Driving apparatus for a commutatorless dc motor

Info

Publication number: KR0158088B1
Application number: KR1019950006081A
Authority: KR
Inventors: 쓰네오 아다찌
Original assignee: 오오따 유다까; 가부시기 가이샤 젝셀
Priority date: 1994-03-30
Filing date: 1995-03-22
Publication date: 1998-12-15
Also published as: KR950028279A

Abstract

위상차가 클 경우의 응답성 및 안정운전의 향상을 도모하고, 또 진각량을 자유로이 변경하는 것을 가능하게 하는 것을 목적으로 하고 있으며, 현재의 정류주기 (T_n-1) 의 개시로 부터 제로 크로스 펄스 (Z_T) 가 부여되어야 할 목표 제로 크로스 시간 (t_ref) 을 현재의 정류주기 (T_n-1) 에 기초하여 설정한다. 목표 제로 크로스 시간 (T_ref) 과 현재의 정류주기 (T_n-1) 의 개시로 부터 제로 크로스 펄스 (Z_T) 가 실제에 부여된 실제 제로 크로스 시간 (t_act) 과의 차 (t_n-1) 에 따라서, 제로 크로스 펄스 (Z_T) 가 목표 제로 크로스 시간 (t_ref) 에 부여되도록 비례 및 적분연산함에 따라 다음회의 정류주기 (T_n) 를 결정한다.It aims to improve the response and stable operation when the phase difference is large, and to make it possible to freely change the advance amount, and zero cross pulse from the start of the current rectification period (T _n-1 ). A target zero cross time t _ref to which (Z _T ) should be given is set based on the current rectification period T _n-1 . The difference between the target zero cross time T _ref and the actual zero cross time t _act to which the zero cross pulse Z _T is actually given from the start of the current commutation period T _n-1 ( t _n-1 ), the next commutation period T _n is determined according to the proportional and integral operation such that the zero cross pulse Z _T is given to the target zero cross time t _ref .

Description

Drive of DC motor without commutator

제1도는 본 발명의 한 실시예를 나타낸 구성도.1 is a block diagram showing an embodiment of the present invention.

제2도는 본 발명의 한 실시예의 구성도이며, 제1도의 회로로 부터의 역기전압신호 (Z_A, Z_B, Z_C) 및 제로 크로스 펄스 (Z_T) 를 입력한다.2 is a configuration diagram of one embodiment of the present invention, and inputs a counter electromotive voltage signal Z _A , Z _B , Z _C and a zero cross pulse Z _T from the circuit of FIG. 1.

제3도는 제1도 및 제2도의 회로의 각 부분의 신호를 나타내는 파형도.3 is a waveform diagram showing signals of respective parts of the circuits of FIGS. 1 and 2;

제4도는 정류주기의 결정을 설명하기 위한 설명도.4 is an explanatory diagram for explaining the determination of the commutation cycle.

제5도는 제2도의 연산처리장치의 개입중단 처리를 나타낸 순서도.5 is a flowchart showing the interruption interruption processing of the arithmetic processing unit of FIG.

제6도는 진각량 제어의 한 예를 설명하기 위한 설명도.6 is an explanatory diagram for explaining an example of the advance amount control.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 ∼ 3 : 구동코일 4 ∼ 9 : 스위칭 트랜지스터1 to 3 drive coils 4 to 9 switching transistors

14 ∼ 16 : 비교기 17 ∼ 18 : 저항14-16: Comparator 17-18: Resistance

20 ∼ 22 : AND 회로 23 : OR 회로20 to 22: AND circuit 23: OR circuit

24 : 지연회로 25 : Ex - OR 회로24: delay circuit 25: Ex-OR circuit

26 : 연산처리장치 27 : 제1입력 레지스터26: arithmetic processing unit 27: first input register

28 : 제1출력 레지스터 29 : 제2입력 레지스터28: first output register 29: second input register

30 : 제2출력 레지스터 31 : 래치회로30: second output register 31: latch circuit

33 : 제1카운터 35 : 제2카운터33: first counter 35: second counter

본 발명은 정류자없는 직류전동기의 구동장치에 관한 것이다.The present invention relates to a drive device of a DC motor without a commutator.

본 발명에 관련한 종래기술의 하나로서, 일본국 특공소 61-3193 호 공보에 기재된 정류자없는 직류전동기이다. 이것은 위상검파기와 주파수 통과필터와 전압제어형 발진기와, 1/2 분 주기를 구비한 PLL 회로에 정류자없는 직류전동기의 정류자용 코일에 발생하는 역기전압을 펄스정형 및 논리처리한 펄스신호를 부여하여, PLL 회로의 출력을 1/3 분주함과 함께 위상반전하여 1/3 분주함에 따라서 정류자용 코일의 정류를 제어하기 위한 구동펄스를 부여하도록 되어 있다.As one of the prior arts related to the present invention, there is a commutator DC motor described in Japanese Patent Application Laid-Open No. 61-3193. It provides a phase signal, a frequency pass filter, a voltage controlled oscillator, and a pulse signal obtained by pulse shaping and logic processing the counter voltage generated in the commutator coil of a DC motor without a commutator to a PLL circuit having a 1 / 2-minute period. The output of the PLL circuit is divided by 1/3, and the phase is reversed by 1/3 to divide the output of the PLL circuit, thereby providing a driving pulse for controlling the commutation of the commutator coil.

상기 종래기술에 의하면 PLL 회로의 출력과 역기전압에 기초한 펄스신호의 위상차를 검출하고, 저주파 통과필터를 통하여 전압제어형 발진기에 복귀하도록 되어 있어, 위상차의 적분결과만에 의하여 정류위상의 조정을 하므로 과부하시나 동기운전으로 부터의 이행시등 위상차가 클 경우에 추종 응답시간이 길어지고, 또 경우에 따라서는 전압제어형 발진기가 위상검파기의 출력에 추종하지 못하고, 동기이탈 (stop out) 할 염려가 있어 안정하게 운전할 수 없다고 하는 문제가 있었다. 또한 종래기술에서는 역기전압에 기초한 펄스신호와 PLL 회로의 출력이 일정한 위상차로 되도록 제어하고 있으므로 진각량을 변경할 수 없고, 그 때문에 회전수-토오크 평면에서의 운전영역이 좁으며, 또 과부하 내력 (耐力) 이 작은 것등의 문제점이 있다.According to the prior art, the phase difference of the pulse signal based on the output of the PLL circuit and the counter electromotive voltage is detected, and it is returned to the voltage controlled oscillator through the low pass filter, and the rectification phase is adjusted only by the result of the integration of the phase difference. When the phase difference is large, such as during transition from synchronous operation or synchronous operation, the follow-up response time becomes long, and in some cases, the voltage-controlled oscillator cannot follow the output of the phase detector, and there is a concern that it may stop out. There was a problem that I could not drive. In addition, in the prior art, since the pulse signal based on the counter electromotive voltage and the output of the PLL circuit are controlled to have a constant phase difference, the amount of advance cannot be changed, so that the operating range in the rotational speed-torque plane is narrow, and the overload strength ) There are problems such as this small one.

본 발명은 상기한 관점에 기초하여 이루어진 것으로 그 목적은 응답성 및 안정운전의 향상을 도모할 수 있고, 또 진각량을 자유로이 변경할 수 있는 정류자 없는 진류전동기의 구동장치를 제공함에 있다.The present invention has been made on the basis of the above-described aspect, and its object is to provide a drive device for a commutator-free commutator motor capable of improving response and stable operation and freely changing the advance angle.

본 발명에 있어서는 정류자없는 직류전동기의 각 구동코일에 발생하는 역기전압신호를 입력하여, 그것들 역기전압신호의 제로 크로스 포인트를 나타내는 제로 크로스 펄스를 발생하는 제로 크로스 펄스 발생수단과, 구동코일에 대한 구동전류의 정류개시로 부터 제로 크로스 펄스를 부여하여야할 목표 제로 크로스 시간을 현재의 정류주기에 기초하여 설정하는 목표 제로 크로스 시간 설정수단과, 구동코일에 대한 구동전류의 정류개시로 부터 제로 크로스 펄스가 부여되기 까지의 실제 제로 크로스 시간을 검출하는 실제 제로 크로스 시간 검출수단과, 목표 제로 크로스 시간과 실제 크로스 시간과의 차를 구하여, 제로 크로스 펄스가 목표 제로 크로스 시간에 발생하도록 전술한 차에 기초하여 비례. 적분 연산함에 따라 다음회의 정류주기를 결정하는 정류주기 결정수단등을 구비한 다음, 결정된 정류주기에 따라서 구동코일에 대한 구동전류의 정류를 제어하도록 한 정류자없는 직류전동기의 구동장치에 의하여 상기 목적을 달성한다. 상기 구성에 있어서, 목표 제로 크로스 시간 설정수단이 목표 제로 크로스 시간을 현재의 정류주기를 k 등분한 j 번째 까지의 시간폭으로 구성하도록 구성할 수 있다. 또, 정류주기 결정수단이 연산식In the present invention, zero cross pulse generating means for inputting a counter electromotive voltage signal generated in each of the drive coils of a DC motor without a commutator, and generating a zero cross pulse representing a zero cross point of the counter electromotive voltage signals, and driving for the driving coil. A target zero cross time setting means for setting a target zero cross time to give a zero cross pulse from the start of current rectification based on the current rectification period, and a zero cross pulse from the start of rectifying the drive current for the drive coil. The actual zero cross time detection means for detecting the actual zero cross time until it is given, and the difference between the target zero cross time and the actual cross time, and the zero cross pulse is generated based on the above-described difference so that the zero cross pulse occurs at the target zero cross time. proportion. In accordance with the integral operation, the rectifier cycle determination means for determining the next rectification cycle is provided, and then the above-mentioned object is provided by a drive device of a DC motor without a commutator configured to control the rectification of the drive current for the drive coil according to the determined rectification cycle. To achieve. In the above configuration, the target zero cross time setting means may be configured such that the target zero cross time is configured to a time width up to the j th time by dividing the current rectification period by k equals. In addition, the commutation period determination means

여기에서, T_in는 다음회의 정류주기의 적분치,t_n-1은 전술한 목표 제로 크로스 시간과 실제 제로 크로스 시간과의 차, K_i는 적분정수, T_in-1은 현재의 정류주기의 적분치, T_n는 다음회의 정류주기, K_p는 비례정수임에 따라서 다음회의 정류주기를 결정하도록 구성할 수 있다.Where T _in is the integral of the next commutation cycle, t _n-1 is the difference between the target zero cross time and the actual zero cross time described above, K _i is the integral constant, T _in-1 is the integral of the current commutation period, T _n is the next commutation period, and K _p is The proportional constant can be configured to determine the next commutation cycle.

또, 본 발명에 있어서는 정류자없는 직류전동기의 각 구동코일에 발생하는 역기전압신호를 입력하여 그것들 역기전압신호의 제로 크로스 포인트를 나타내는 제로 크로스 펄스를 발생하는 제로 크로스 펄스 발생수단과, 부여된 정류주기를 타임카운트하여, 그 종료에서 새로운 정류주기를 끌어들여서, 그 타임카운트를 개시하는 정류주기 카운트수단과, 상기 정류주기 카운트수단의 카운트 종료에 응답하여 타임카운트를 개시하고, 제로 크로스 펄스의 발생에 응답하여 구동코일에 대한 구동전류의 정류개시로 부터 제로 크로스 펄스가 부여되기 까지의 실제 제로 크로스 시간을 부여하는 실제 제로 크로스 시간 카운트수단과, 제로 크로스 펄스에 응답하여 구동코일에 대한 구동전류의 정류에서 제로 크로스 펄스가 부여되어야 할 목표 제로 크로스 시간을 현재의 정류주기에 기초하여 설정하는 목표 제로 크로스 시간 설정수단과, 실제 제로 크로스 시간 카운트수단 및 목표 제로 크로스 시간 설정수단에 응답하여 목표 제로 크로스 시간과 실제 제로 크로스 시간과의 차 (t_n-1)를 구하여, 연산식In the present invention, zero cross pulse generating means for inputting a counter electromotive voltage signal generated in each drive coil of a rectifier-free DC motor and generating a zero cross pulse representing a zero cross point of those counter electromotive voltage signals, and a given rectification period Time count, draw a new rectification cycle at the end, start the time count in response to the count end of the rectification cycle counting means for starting the time count, and the rectification cycle counting means, and generate a zero cross pulse. An actual zero cross time counting means for giving an actual zero cross time from the start of rectifying the drive current to the drive coil in response to a zero cross pulse, and rectifying the drive current for the drive coil in response to the zero cross pulse. At target zero cross to which zero cross pulse should be given A difference between the target zero cross time and the actual zero cross time in response to the target zero cross time setting means for setting the interval based on the current commutation period, the actual zero cross time counting means and the target zero cross time setting means ( t _n-1 )

여기에서, T_in은 다음회의 정류주기의 적분치, K_i는 정분정수, T_in-1은 현재의 정류주기의 적분치, T_n은 다음회의 정류주기, K_p는 비례정수임에 따라서 다음회의 정류주기를 결정하고, 결정한 정류주기를 정류주기 카운트수단에 부여하는 정류주기 결정수단등을 구비하여 결정된 정류주기에 따라서 구동코일에 대한 구동전류의 정류를 제어하도록 한 정류자없는 직류전동기의 구동장치에 의하여 상기 목적을 달성한다. 상기 구성에 있어서, 목표 제로 크로스 시간 설정수단이 목표 제로 크로스 시간을 현재의 정류주기를 k 등분한 j 번째 까지의 시간폭으로 설정하도록 구성할 수 있다. 또, 상기 구성에서 정류주기 결정수단에 응답하여 역기전압신호의 상태에 따라서 정류제어신호를 분배하는 정류제어신호 분배수단과, 정류주기 카운트수단의 카운트 종료에 응답하여 정류제어신호 분배수단에 의하여 분배된 정류제어신호를 부여하는 정류제어신호 출력수단과, 정류제어신호 출력수단에 응답하여 부여된 정류제어신호에 따라서 구동코일에 대한 구동전류의 정류를 하는 정류자수단등을 부가하도록 하여도 좋다.Where T _in is the integral of the next rectification cycle, K _i is the integral constant, T _in-1 is the integral of the current rectification cycle, T _n is the next rectification cycle, and K _p is the proportional constant A rectifier cycle determining means for determining the rectification cycle and giving the determined rectification cycle to the rectification cycle counting means, and controlling the rectification of the drive current for the drive coil in accordance with the determined rectification cycle. Thereby achieving the above object. In the above configuration, the target zero cross time setting means may be configured to set the target zero cross time to a time width up to the j th time by dividing the current rectification period by k equals. Further, in the above configuration, the rectification control signal distribution means distributes the rectification control signal in accordance with the state of the counter electromotive force signal in response to the rectification cycle determination means, and the distribution control signal distribution means distributes the rectification control signal in response to the end of count of the rectification cycle counting means. Rectification control signal output means for giving the rectified control signal and a commutator means for rectifying the drive current to the drive coil in accordance with the rectification control signal given in response to the rectification control signal output means may be added.

본 발명에 의하면 제로 크로스 펄스가 부여되어야 할 목표 제로 크로스 시간과 제로 크로스 펄스가 실제에 부여된 실제 제로 크로스 시간과의 차에 따른 비례 및 적분연산에 따라 목표 제로 크로스 시간에 제로 크로스 펄스가 발생하도록 정류주기가 조절된다. 즉, 실제 제로 크로스 시간과 목표 제로 크로스 시간과의 차의 적분 결과뿐 아니라 실제 제로 크로스 시간과 목표 제로 크로스 시간과의 차 그것 자체에 비례하여 정류주기가 조절되므로 실제 제로 크로스 시간과 목표 제로 크로스 시간과의 차가 클 경우, 즉 위상차가 클 경우에도 응답성이 좋고 더욱이 안정한 운전을 도모할 수 있다. 또, 현재의 정류주기를 k 등분한 j 번째 까지의 시간폭으로 목표 제로 크로스 시간을 설정할 수 있으므로 k 와 j 를 부여하므로 진각량을 용이하게 변경할 수 있다.According to the present invention, the zero cross pulse is generated at the target zero cross time according to the proportional and integral operation according to the difference between the target zero cross time to which the zero cross pulse should be given and the actual zero cross time to which the zero cross pulse is actually given. The commutation cycle is adjusted. That is, the commutation period is adjusted in proportion to the difference between the actual zero cross time and the target zero cross time itself as well as the integration result of the difference between the actual zero cross time and the target zero cross time, so the actual zero cross time and the target zero cross time are adjusted. When the difference is large, that is, when the phase difference is large, the response is good and stable operation can be achieved. In addition, since the target zero cross time can be set in the time width up to the j th time by dividing the current rectification period by k, the advance amount can be easily changed because k and j are assigned.

제1도 및 제2도는 본 발명의 한 실시예를 나타낸 구성도이고, 제2도의 회로는 제1도 회로로 부터의 역기전압신호 (Z_A, Z_B, Z_C) 및 제로 크로스 펄스 (Z_T) 를 입력한다. 제3도는 제1도 및 제2도 회로의 각부 신호를 나타내는 파형도이다.1 and 2 are schematic diagrams showing one embodiment of the present invention, and the circuit of FIG. 2 is a counter voltage signal Z _A , Z _B , Z _C and zero cross pulse Z from the circuit of FIG. 1. Enter _T ). 3 is a waveform diagram showing signals of respective parts of the first and second circuits.

제1도에 있어서, 1, 2, 3 은 정류자없는 직류전동기의 구동코일 (4, 5, 6, 7, 8, 9) 은 구동코일 (1 ∼ 3) 의 정류를 제어하기 위한 정류자를 구성하는 스위칭 트랜지스터이다. 스위칭 트랜지스터 (4 ∼ 9) 는 콜렉터, 이미터회로에 전원 (10) 이 인가되도록 되어 있으며, 그것들의 베이스에 제2도의 회로에서 정류제어신호 (A_U, A_L, C_U, C_L, B_U, B_L)가 부여되도록 되어 있다. 스위칭 트랜지스터 (4 ∼ 9) 는 정류제어신호 (A_U∼ B_L) 에 따라서 ON/OFF 하여, 이에 따라 구동코일 (1 ∼ 3) 에 대한 구동전류의 정류를 하게 되어 도면에 없는 영구자석 회전자가 회전구동된다.In FIG. 1, 1, 2, and 3 are the drive coils 4, 5, 6, 7, 8, and 9 of the DC motor without commutator, which constitute a commutator for controlling the commutation of the drive coils 1 to 3. FIG. Switching transistor. The switching transistors 4 to 9 are configured such that the power supply 10 is applied to the collector and emitter circuits, and the rectification control signals A _U , A _L , C _U , C _L , B in the circuit of FIG. _U , B _L ) are provided. The switching transistors 4 to 9 are turned on and off in accordance with the rectification control signals A _U to B _L to thereby rectify the drive current to the drive coils 1 to 3 so that the permanent magnet rotor is not shown. It is rotating.

회전하고 있는 상태에서는 구동코일 (1 ∼ 3) 에서 저역통과필터 (11, 12, 13) 를 통하여 역기전압 (A, B, C) 이 부여된다. 본 예에서는 정류제어신호(A_U∼ B_L) 를 PWM 에서 초핑(chopping) 하여 부여하고 있으므로, 저역통과필터 (11 ∼ 13) 에 의하여 PWM 성분을 감쇠시키도록 되어 있다. (14, 15, 16) 는 비교기 이고, 역기전압 (A ∼ C) 과, 구동코일 (1 ∼ 3) 의 가상 중성점을 구성하는 저항 (17, 18, 19) 에 의한 중성점 진위등을 입력하여 펄스정형된 역기전압신호 (Z_A, Z_B, Z_C) 를 부여한다. 역기전압신호 (Z_A∼ Z_C) 는 제2도의 회로에 부여됨과 동시에 AND 회로 (20, 21, 22), OR 회로 (23), 지연회로 (24) 및 Ex - OR 회로 (25) 로 된 논리회로에 부여된다. 논리회로는 역기전압신호(Z_A∼ Z_C) 의 제로 크로스 포인트를 나타내는 제로 크로스 펄스 (Z_T) 를 제2도의 회로에 부여하도록 되어 있다.In the rotating state, the counter-electromotive voltages A, B, and C are applied to the drive coils 1 through 3 through the low pass filters 11, 12, and 13. In this example, the rectifying control signals A _U to B _{L are} provided by chopping in PWM, so that the low pass filters 11 to 13 attenuate the PWM components. (14, 15, 16) are comparators, pulsed by inputting counter-electromotive voltages (A-C) and neutral trueness by resistances (17, 18, 19) constituting a virtual neutral point of drive coils (1-3). To give the shaped counter voltage signal (Z _A , Z _B , Z _C ). The counter electromotive voltage signals Z _A to Z _C are applied to the circuit of FIG. 2 and consist of AND circuits 20, 21, 22, OR circuit 23, delay circuit 24 and Ex-OR circuit 25. Is given to the logic circuit. The logic circuit is configured to give the circuit of FIG. 2 a zero cross pulse Z _T representing a zero cross point of the counter electromotive voltage signals Z _A to Z _C.

제2도에 있어서, (26) 은 연산처리장치이고, 제1입력 레지스터 (27), 제1출력 레지스터 (28), 제2입력 레지스터 (29) 및 제2출력 레지스터 (30) 에 접속되어 있다. 제1입력 레지스터 (27) 는 역기전압신호(Z_A∼ Z_C) 를 입력하여 이것을 요구에 따라서 연산처리장치 (26) 에 부여한다. 제1출력 레지스터 (28) 는 연산처리장치 (26) 로 부터의 정류제어신호 (A_U∼ B_L) 를 격납한다. 제1출력 레지스터 (28) 에는 래치회로 (31) 가 접속되어 있고, 래치회로 (31) 에 캐리아우트신호 (Co) 가 부여됨으로서 래치회로 (31) 가 제1출력 레지스터 (28) 에 격납되어 있는 정류제어신호 (A_U∼ B_L) 를 PWM 에서 초핑하는 초퍼회로 (32) 를 개재하여 제1도 회로의 스위칭 트랜지스터 (4 ∼ 9) 에 부여하도록 되어 있다.In FIG. 2, reference numeral 26 denotes an arithmetic processing unit and is connected to a first input register 27, a first output register 28, a second input register 29, and a second output register 30. In FIG. . The first input register 27 inputs the counter electromotive voltage signals Z _A to Z _C and applies them to the arithmetic processing unit 26 as required. The first output register 28 stores rectification control signals A _U to B _L from the arithmetic processing unit 26. The latch circuit 31 is connected to the first output register 28, and the latch circuit 31 is stored in the first output register 28 by applying the carryout signal Co to the latch circuit 31. The rectifying control signals A _U to B _{L are} provided to the switching transistors 4 to 9 of the circuit of FIG. 1 via a chopper circuit 32 for chopping at PWM.

제2입력 레지스터(29) 는 제로 크로스펄스 (Z_T) 의 입력으로 제1카운터 (33) 의 카운트값을 거두어 넣고, 이것을 실제 제로 크로스 시간 (t_act) 으로서 요구에 적응하여 연산처리장치 (26) 에 부여한다. 제1카운터 (33) 는 발진기 (34) 의 클록을 카운트하여 캐리아우트신호 (Co) 의 입력으로 종전의 카운트를 털고 새로이 카운트를 개시한다. 캐리아우트신호 (Co) 는 나중에 설명하는 바와 같이 종전의 정류주기의 카운트를 종료하고 새로운 정류주기의 카운트를 개시하는 경우에 부여되므로 실제 제로 크로스 시간 (t_act) 은 정류의 개시로 부터 제로 크로스 펄스 (Z_T) 가 부여되기 까지의 실제의 시간을 나타내게 된다. 제2출력 레지스터 (30) 는 연산처리장치 (26) 로 부터의 정류주기를 격납한다.The second input register 29 receives the count value of the first counter 33 with the input of the zero cross pulse Z _T , and adapts it to the request as the actual zero cross time t _act so as to adapt the operation processor 26. ) The first counter 33 counts the clock of the oscillator 34, shakes off the previous count with the input of the carryout signal Co, and starts a new count. The carryout signal Co is given when the count of the previous rectifying cycle is started and the count of the new rectifying cycle is started, as described later. Therefore, the actual zero cross time t _act is zero cross pulse from the start of the rectification. It represents the actual time until (Z _T ) is given. The second output register 30 stores the rectifying period from the arithmetic processing unit 26.

제2출력 레지스터 (30) 에는 제2카운터 (35) 가 접속되어 있으며, 제2카운터 (35) 는 제2출력 레지스터 (30) 의 정류주기를 거두어 넣고, 발진기 (34) 의 클록에 따라서 정류주기를 카운트하여 그 카운트 종료에서 래치회로 (31) 및 제1카운터 (33) 에 캐리아우트신호 (Co) 를 부여함과 동시에 자신의 부하단자에 캐리아우트신호 (Co) 를 부여한다. 제2카운터 (35) 는 캐리아우트신호 (Co) 의 부하단자에의 입력으로 캐리아우트신호 (Co) 를 사용 불가능상태로 함과 동시에 제2출력 레지스터 (30) 에 격납되어 있는 새로운 정류주기를 거두어 넣어서 그 카운트를 개시한다. 연산처리장치 (26) 는 정류의 개시후 제로 크로스 펄스 (Z_T) 가 부여되어야 할 목표시간을 나타내는 목표 제로 크로스 시간 (t_ref) 을,The second counter 35 is connected to the second output register 30, and the second counter 35 receives the rectifying period of the second output register 30, and the rectifying period according to the clock of the oscillator 34. Is counted, the carryout signal Co is applied to the latch circuit 31 and the first counter 33 at the end of the count, and the carryout signal Co is applied to its load terminal. The second counter 35 disables the carryout signal Co as an input to the load terminal of the carryout signal Co, and at the same time receives a new rectification period stored in the second output register 30. Put it to start the count. The arithmetic processing unit 26 calculates a target zero cross time t _ref representing a target time to which a zero cross pulse Z _T should be given after commencement of rectification.

여기에서, (j/k)·T_n-1은 현재의 정류주기 (T_n-1) 를 k 등분한 j 번째 까지의 시간폭을 뜻함에 따라서 설정하는 기능과, 목표 제로 크로스 시간 (t_ref) 과 실제 제로 크로스 시간 (t_act) 의 차t_n-1= t_ref- t_act에 따라서 다음회의 정류주기의 적분치 (T_in) 를,Here, (j / k) · T _n-1 is a function of setting the current rectification period (T _n-1 ) to the j-th time width equal to k, and the target zero cross time (t _ref ) And the difference between the actual zero cross time, t _act t _n-1 = t _ref -t _act to integrate the integral of the next commutation period (T _in ),

여기에서, K_i은 적분정수, T_in-1은 현재의 정류주기의 적분치임에 따라서 다음회의 정류주기 (T_n) 를,Where K _i is the integral constant and T _in-1 is the integral of the current rectification cycle, so the next rectification cycle (T _n )

여기에서, K_p는 비례정수임에 따라서 비례연산으로 결정하는 기능과, 역기전압신호 (Z_A∼ Z_C) 의 상태에 따라서 정류제어신호 (A_U∼ B_L) 를 분배하는 기능등을 구비하고 있다. 이와 같은 연산처리장치(26) 는 제로 크로스 펄스 (Z_T) 를 개입중단신호로서 입력하여 목표 제로 크로스 시간 (t_ref) 과 실제 제로 크로스 시간 (t_act) 과의 차 (t_n-1) 에 기초하여 제로 크로스 펄스 (Z_T) 가 목표 제로 크로스 시간 (t_ref) 에 발생하도록 다음회의 정류주기 (T_n) 를 결정함과 동시에 역기전압신호 (Z_A∼ Z_C) 의 상태에 따라서 정류제어신호 (A_U∼ B_L) 를 분배한다.Here, K _p has a function of determining proportional operation according to the proportional constant, and a function of distributing rectification control signals A _U to B _L according to the state of the counter electromotive voltage signals Z _A to Z _C. have. Such arithmetic processing unit 26 inputs a zero cross pulse Z _T as an interruption stop signal and the difference between the target zero cross time t _ref and the actual zero cross time t _act ( Based on t _n-1 ), the next rectification period T _n is determined so that the zero cross pulse Z _T occurs at the target zero cross time t _ref , and at the same time, the counter electromotive voltage signal Z _A to Z _C is determined. The rectifier control signals A _U to B _L are distributed according to the state of.

제4도는 정류주기의 결정을 설명하기 위한 설명도이다. 현재의 정류주기 (T_n-1) 의 개시시로 부터 제로 크로스 펄스 (Z_T) 가 부여되어야 할 목표 시간폭인 목표 제로 크로스 시간 (t_ref) 이 현재의 정류주기 (T_n-1) 에 기초하여 설정되었고, 현재의 정류주기 (T_n-1) 에 개시시로 부터 제로 크로스 펄스 (Z_T) 가 실제로 부여된 시간폭인 실제 제로 크로스 시간 (t_act) 과의 차 (t_n-1) 가 연산되어 제로 크로스 펄스 (Z_T) 가 목표 제로 크로스 시간 (t_ref) 에 부여되도록 차 (t_n-1) 에 따라서 위식으로 부터 다음회의 정류주기 (T_n) 가 결정된다.4 is an explanatory diagram for explaining the determination of the commutation period. From the start of the current rectification period T _n-1 , the target zero cross time t _ref , which is the target time width to which the zero cross pulse Z _T should be given, is applied to the current rectification period T _n-1 . The difference between the actual zero cross time t _act , which is set on the basis of the current width, and the time width that the zero cross pulse Z _T is actually given from the start in the current rectification period T _n-1 ( t _n-1 ) is computed so that the zero cross pulse (Z _T ) is given to the target zero cross time (t _ref ) t _n-1 ) determines the next commutation period (T _n ) from the above equation.

결정된 정류주기는 연산처리장치 (26) 에서 제2출력 레지스터 (30) 에 부여된다.The determined rectification period is given to the second output register 30 in the processing unit 26.

연산처리장치 (26) 는 역기전압신호 (Z_A∼ Z_C) 의 상태에 따라서 정류제어신호 (A_U∼ B_L) 를 분배한다. 역기전압신호 (Z_A∼ Z_C) 가 각각 분배되어 있다. 역기전압신호 (Z_A∼ Z_C) 의 상태 (1), 즉 Z_A∼ Z_C= (0, 1, 0) 에서는 정류제어신호 (A_U∼ B_L) 에 (0, 0, 1, 1, 0, 0)가 분배되었고, Z_A∼ Z_C= (0, 1, 0) 의 상태 (2) 에서는 정류제어신호 (A_U∼ B_L) 에 (0, 0, 0, 0, 1, 1) 가 분배되어 Z_A∼ Z_C= (0, 1, 1) 의 상태 (3) 에서는 정류제어신호 (A_U∼ B_L) 에 (0, 0, 0, 1, 1, 0) 이 분배되었고, Z_A∼ Z_C= (1, 0, 0) 의 상태 (4) 에서는 정류제어신호 (A_U∼ B_L) 에 (1, 1, 0, 0, 0, 0) 가 분배되었고, Z_A∼ Z_C= (1, 0, 1) 의 상태 (5) 에서는 정류제어신호 (A_U∼ B_L) 에 (0, 1, 1, 0, 0, 0) 에 분배되었고, Z_A∼ Z_C= (1, 1, 0) 의 상태 (6) 에서는 정류제어신호(A_U∼ B_L) 에 (1, 0, 0, 0, 0, 1) 이 분배되어 있다. 분배된 정류제어신호 (A_U∼ B_L) 는 연산처리장치 (26) 에서 제1출력 레지스터 (28) 에 부여된다.The arithmetic processing unit 26 distributes the rectification control signals A _U to B _L in accordance with the state of the counter electromotive voltage signals Z _A to Z _C. The counter electromotive voltage signals Z _A to Z _C are respectively distributed. In the state (1) of the counter electromotive voltage signals Z _A to Z _C , that is, Z _A to Z _C = (0, 1, 0), the rectification control signals A _U to B _L are applied to (0, 0, 1, 1). , 0, 0) are distributed, and in the state (2) of Z _A to Z _C = (0, 1, 0), the rectification control signals A _U to B _L are (0, 0, 0, 0, 1, 1) is distributed so that (0, 0, 0, 1, 1, 0) is distributed to the rectifier control signals A _U to B _{L in} the state (3) with Z _A to Z _C = (0, 1, 1). In the state (4) of Z _A to Z _C = (1, 0, 0), (1, 1, 0, 0, 0, 0) is distributed to the rectification control signals A _U to B _L , and Z is _In the state (5) of _A to Z _C = (1, 0, 1), the rectification control signals A _U to B _L are distributed to (0, 1, 1, 0, 0, 0), and Z _A to Z _In the state (6) where _C = (1, 1, 0), (1, 0, 0, 0, 0, 1) is distributed to the rectification control signals A _U to B _L. The distributed rectification control signals A _U to B _L are applied to the first output register 28 in the arithmetic processing unit 26.

제5도는 제2도의 연산처리장치 (26) 의 개입중단처리를 나타낸 순서도이고, 이 순서도 및 제3도의 파형도를 병용하여 상기 구성의 동작을 설명한다.FIG. 5 is a flowchart showing the interruption interruption processing of the arithmetic processing unit 26 in FIG. 2, and the operation of the above configuration will be described using this flowchart and the waveform diagram of FIG.

정류자없는 직류전동기는 동기운전에 의하여 기동되고, 역기전압 (A ∼ C) 이 안정출력되는 상태까지 가속된 다음, 상기 구성에 의한 운전으로 전환된다.The DC motor without commutator is started by synchronous operation, accelerated to a state where the counter electromotive voltages A to C are stably output, and then switched to the operation according to the above configuration.

전환당초에 있어서는 일정한 정류주기가 연산처리장치 (26) 에서 제2출력 레지스터 (30) 에 부여된다.In the beginning of the switching, a constant rectifying period is given to the second output register 30 by the arithmetic processing unit 26.

여기에서, 제2출력 레지스터 (30) 가 정류주기 (T_n-1) 를 격납하고 있고, 제2카운터 (35)가 정류주기 (T_n-1) 의 카운트를 종료하였다고 한다. 제2카운터 (35) 는 앞에서의 정류주기 (T_n-1) 의 카운트 종료에서 캐리아우트신호 (Co) 를 래치회로 (31), 제1카운터 (33) 및 자신의 부하단자에 부여한다. 래치회로 (31) 는 캐리아우트신호 (Co) 의 입력으로 종전의 정류제어신호 (A_U∼ B_L) 로 바뀌어서 제1출력 레지스터 (28) 에 격납되어 있는 새로운 정류제어신호 (A_U∼ B_L) 를 스위칭 트랜지스터 (4 ∼ 9) 에 부여한다. 이에 따라, 구동코일 (1 ∼ 3) 에 대한 구동전류의 정류가 이루어지게 된다. 제1카운터 (33) 는 캐리아우트신호 (Co) 의 입력으로 종전의 카운트값을 털고 새로운 타임카운트를 개시한다. 제2카운터 (35) 는 자신의 부하단자에의 캐리아우트신호 (Co) 의 입력으로 캐리아우트신호 (Co) 를 사용 불가능상태로 함과 동시에, 제2출력 레지스터 (30) 에 격납되어 있는 새로운 정류주기 (T_n-1) 를 거두어 넣어서 그 카운트를 개시한다.Here, it is assumed that the second output register 30 stores the rectifying period T _n-1 , and the second counter 35 has finished counting the rectifying period T _n-1 . The second counter 35 supplies the carryout signal Co to the latch circuit 31, the first counter 33, and its load terminal at the end of the count of the rectification period T _n-1 described above. The latch circuit 31 is converted into the conventional rectification control signals A _U to B _L by the input of the carryout signal Co, and the new rectification control signals A _U to B _L stored in the first output register 28. ) Is applied to the switching transistors 4 to 9. As a result, rectification of the drive current to the drive coils 1 to 3 is achieved. The first counter 33 shakes off the previous count value with the input of the carryout signal Co and starts a new time count. The second counter 35 disables the carryout signal Co by the input of the carryout signal Co to its load terminal, and at the same time, a new rectification stored in the second output register 30. The period T _n-1 is taken in and the count is started.

제로 크로스 펄스 (Z_T) 가 발생하면, 제2입력 레지스터 (29) 가 그때의 제1카운터의 카운터값을 실제 제로 크로스 시간 (t_act) 로서 거두어 넣음과 동시에 연산처리장치 (26) 에 개입중단처리가 발생한다. 연산처리장치 (26) 는 먼저, 스텝 (40) 에서 제2입력 레지스터 (29) 에서 실제 제로 크로스 시간 (t_act) 을 거두어 넣고, 다음의 스텝 (41) 에서 목표 제로 크로스 시간 (t_ref) 을 설정한다. 본 예에서는 k = 2, j = 1 이라 하고, 진각량을 0°로 하였다.When the zero cross pulse Z _T occurs, the second input register 29 takes the counter value of the first counter at that time as the actual zero cross time t _act and stops intervening in the arithmetic processing unit 26. Processing occurs. The arithmetic processing unit 26 first _{retrievs the} actual zero cross time t _act from the second input register 29 in step 40 and then sets the target zero cross time t _ref in the next step 41. Set it. In this example, k = 2 and j = 1, and the advance amount was 0 degrees.

다음의 스텝(42) 에서 목표 제로 크로스 시간 (t_ref) 과 실제 제로 크로스 시간 (t_act) 과의 차 (t_n-1) 에 기초하여 적분연산함에 따라 다음회의 정류주기의 적분치 (T_in) 를 구한 다음, 차 (t_n-1) 및 다음회의 정류주기의 적분치 (T_in) 에 기초하여 비례 연산함에 따라 다음회의 정류주기 (T_n) 를 구한다. 스텝 (43) 에서 다음회의 정류주기의 적분치 (T_in) 및 다음회의 정류주기 (T_n) 를 보존하고, 스텝 (44) 에서 다음회의 정류주기 (T_n) 를 제2출력 레지스터 (30) 에 부여한다. 다음의 스텝 (45) 에서 제1입력 레지스터 (27) 에서 역기전압신호 (Z_A∼ Z_C) 의 상태를 거두어 넣고, 스텝 (46 ∼ 52) 에서 정류제어신호 (A_U∼ B_L) 를 분배하여 제1출력 레지스터 (28) 에 부여한 다음, 개입중단처리를 종료한다.In the next step 42, the difference between the target zero cross time t _ref and the actual zero cross time t _act ( t _n-1 ), and calculate the integral value T _in of the next commutation period according to the integral operation. t _n-1 ) and the next commutation period T _n is calculated based on the proportional calculation based on the integral value T _in of the next commutation period. Step value of the next session commutation period from 43 integral (T _in) and keep the next meeting commutation period (T _n) and the next meeting commutation period in step (44), (T _n), a second output register 30 To give. In the next step 45, the state of the counter electromotive force signal Z _A to Z _C is received in the first input register 27, and the rectification control signals A _U to B _L are distributed in the steps 46 to 52. To the first output register 28, and then terminates the interruption interruption processing.

제2카운터 (35) 가 현재의 정류주기 (T_n-1) 의 카운트를 종료하면, 전술한 바와 같이 캐리아우트신호 (Co) 가 래치회로 (31), 제1카운터 (33) 및 자신의 부하단자에 부여되어 새로운 정류, 새로운 실제 제로 크로스 시간 (t_act) 의 카운트 및 새로운 정류주기 (T_n) 의 카운트가 개시된다.When the second counter 35 finishes counting the current rectification period T _n-1 , the carryout signal Co causes the latch circuit 31, the first counter 33 and its load as described above. The terminal is given a new commutation, a count of a new actual zero cross time t _act and a count of a new commutation period T _n .

제6도는 진각량 제어의 한 예를 설명하기 위한 설명도이다. 제6도에 있어서, 가로축은 정류자없는 직류전동기의 회전수, 세로축은 목표 제로 크로스 시간 (t_ref) 이다. 회전수에 따라서, 목표 제로 크로스 시간 (t_ref) 은 예컨대 t_ref1∼ t_ref4 까지 k 와 j 의 변경에 의하여 바뀌어 진다. 이것을 맵으로서 메모리에 격납하고, 회전수에 따라서 적절한 목표 제로 크로스 시간 (t_ref) 을 판독하도록 하면, 회전수에 따라서 자동적인 진각량의 조절이 가능하게 된다.6 is an explanatory diagram for explaining an example of the advance amount control. In Fig. 6, the horizontal axis represents the number of revolutions of the DC motor without commutator, and the vertical axis represents the target zero cross time t _ref . Depending on the rotation speed, the target zero cross time t _ref is changed by changing k and j, for example, from t _ref 1 to t _ref 4. If this is stored in the memory as a map and the appropriate target zero cross time t _ref is read out in accordance with the rotation speed, automatic advance amount adjustment can be made in accordance with the rotation speed.

이상 설명한 바와 같이 본 발명에 의하면 제로 크로스 펄스가 부여되어야 할 목표 제로 크로스 시간과 제로 크로스 펄스가 실제로 부여된 실제 제로 크로스 시간과의 차에 따른 비례 및 적분 연산함에 따라 목표 제로 크로스 시간에 제로 크로스 펄스가 발생하도록 정류주기를 조절하도록 하였으므로 실제 제로 크로스 시간과 목표 제로 크로스 시간과의 차의 적분결과뿐 아니라 실제 제로 크로스 시간과 목표 제로 크로스 시간과의 차 그것에 비례하여 정류주기가 조절되어 실제 제로 크로스 시간과 목표 제로 크로스 시간과의 차가 클 경우, 즉 위상차가 클 경우에도 응답성이 좋고, 더욱이 안정한 운전을 도모할 수 있다. 또, 현재의 정류주기를 k 등분한 j 번째 까지의 시간폭으로 목표 제로 크로스 시간을 설정할 수 있으므로 k 와 j 를 부여하므로서 진각량을 용이하게 변경할 수 있다.As described above, according to the present invention, a zero cross pulse at the target zero cross time is calculated by performing a proportional and integral calculation according to a difference between the target zero cross time to which the zero cross pulse is to be given and the actual zero cross time to which the zero cross pulse is actually given. Since the commutation period is adjusted to occur, the commutation period is adjusted in proportion to the difference between the actual zero cross time and the target zero cross time as well as the integral result of the difference between the actual zero cross time and the target zero cross time. Even when the difference between the target zero cross time and the target zero cross time is large, that is, the phase difference is large, the response is good, and stable operation can be achieved. In addition, since the target zero cross time can be set in the time width up to the j th time by dividing the current rectification period by k, the advance amount can be easily changed by giving k and j.

Claims

Zero cross pulse generating means for inputting counter electromotive force signals generated in each of the drive coils of a DC motor without a commutator and generating a zero cross pulse representing a zero cross point of the counter electromotive force signals, and commutation start of the drive current for the drive coil. Target zero cross time setting means for setting a target zero cross time to which a zero cross pulse should be given, based on the current rectification period, and the actual time from the commutation of the drive current to the drive coil until the zero cross pulse is given. The actual zero cross time detection means for detecting the zero cross time, the difference between the target zero cross time and the actual zero cross time, and according to the proportional and integral operation based on the above-described difference so that a zero cross pulse occurs at the target zero cross time. Means of determining rectification cycle to determine next commutation cycle And comprising a driving apparatus of a DC motor without a commutator characterized in that to control the commutation of the drive current to the drive coils according to a predetermined commutation cycle.

The drive device for a rectifier-free DC motor according to claim 1, wherein the target zero cross time setting means sets the aforementioned target zero cross time in a time width up to the jth time by dividing the current commutation period by k.

The method of claim 1, wherein the rectifying period determining means comprises a formula,

Where T _in is the integral of the next commutation period, t _n-1 is the difference between the target zero cross time and the actual zero cross time, K ₁ is the integral constant, T _in-1 is the integral of the current rectification cycle, T _n is the next rectification cycle, and K _p is the proportional constant. Therefore, the drive device of the rectifier-free DC motor, characterized in that for determining the next commutation cycle.

Zero cross pulse generating means for inputting a counter electromotive voltage signal generated in each drive coil of a rectifier-free DC motor to generate a zero cross pulse indicating a zero cross point of the counter electromotive voltage signals, and time counting the given rectification period, and ending the operation. In the new rectification cycle, the rectifying cycle counting means for starting the time count and the counting time are started in response to the end of counting of the rectifying cycle counting means, and the drive current for the drive coil in response to the generation of the zero cross pulse. A real zero cross time counting means for giving a real zero cross time from the start of rectification to a zero cross pulse, and a zero cross pulse from the rectification of the drive current for the drive coil in response to the zero cross pulse. To do zero cross time in the current rectification cycle The second target zero-cross time setting means for setting and zero-crossing time count means and the target means in response to the zero-cross time on, and the difference between the cross-time target and the actual zero cross time ( t _n-1 )

Where T _in is the integral of the next rectification cycle, K _i is the integral constant, T _in-1 is the integral of the current rectification cycle, T _n is the next rectification cycle, and K _p is the proportional constant. A rectifier cycle determining means for determining a cycle and giving the determined rectification cycle to the rectification cycle counting means controls the rectification of the drive current for the drive coil in accordance with the determined rectification cycle. Drive system.

5. The drive device for a commutator-free DC motor according to claim 4, wherein the target zero cross time setting means sets the target zero cross time in a time width up to the j th time by dividing the current commutation period by k.

5. The rectifying control signal distributing means according to claim 4, further comprising: a rectifying control signal distributing means for distributing the rectifying control signal in accordance with the state of the counter electromotive force signal in response to the rectifying period determining means, and in response to the end of counting of the rectifying cycle counting means; And a rectifier control signal output means for providing a rectified control signal distributed by the controller and a rectifier means for rectifying the drive current for the drive coil in accordance with the rectified control signal given in response to the rectified control signal output means. Driving device of DC motor without commutator.