KR0157951B1 - Method for transmitting cell unit interleaving of asynchronous transfer mode - Google Patents

Method for transmitting cell unit interleaving of asynchronous transfer mode Download PDF

Info

Publication number
KR0157951B1
KR0157951B1 KR1019950036336A KR19950036336A KR0157951B1 KR 0157951 B1 KR0157951 B1 KR 0157951B1 KR 1019950036336 A KR1019950036336 A KR 1019950036336A KR 19950036336 A KR19950036336 A KR 19950036336A KR 0157951 B1 KR0157951 B1 KR 0157951B1
Authority
KR
South Korea
Prior art keywords
cell
interleaving
transmission method
header
atm
Prior art date
Application number
KR1019950036336A
Other languages
Korean (ko)
Other versions
KR970024739A (en
Inventor
임성호
김대영
안동명
Original Assignee
배문한
국방과학연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배문한, 국방과학연구소 filed Critical 배문한
Priority to KR1019950036336A priority Critical patent/KR0157951B1/en
Publication of KR970024739A publication Critical patent/KR970024739A/en
Application granted granted Critical
Publication of KR0157951B1 publication Critical patent/KR0157951B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0071Use of interleaving
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5678Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management

Abstract

본 발명은 무선 전송 채널에서 주로 발생하는 버스트 에러에 대한 셀 손실률을 개선하기 위하여 셀 헤더 비트를 데이타 구간에 분산시켜 전송할 수 있게 한 비동기 전송방식(ATM)의 셀단위 인터리빙 전송방법에 관한 것으로, 종래의 블럭단위 인터리빙 전송방법에 있어서는 예상치 못한 긴 버스트 에러가 발생하면 여러개의 셀을 동시에 잃어버릴 수 있고, 그 처리소요시간이 길게 되는 단점이 있었다. 이러한 점을 감안하여, 비동기 전송방식(ATM) 셀 자체에 인터리빙을 적용하여 그 셀의 헤더 비트를 셀 전체 영역에 일정간격으로 배열하고, 이 인터리빙한 신호를 수신단에서 입력받아 원래대로 재배열하게 함으로써 셀 손실률을 크게 개선할 수 있고, 유사 동기식 디지탈 계층 구조(PDH) 기반, 동기식 디지탈 계층 구조(SDH) 기반 및 셀기반 물리계층에 모두 적용할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a cell-based interleaving transmission method of an asynchronous transmission method (ATM) in which cell header bits can be distributed and transmitted in a data interval in order to improve a cell loss rate for a burst error mainly occurring in a wireless transmission channel. In the block-based interleaving transmission method, when an unexpected long burst error occurs, several cells may be lost at the same time, and the processing time may be long. In view of this, by applying interleaving to an asynchronous cell (ATM) cell itself, the header bits of the cell are arranged at regular intervals in the entire cell area, and the interleaved signal is received at the receiving end and rearranged as it is. The cell loss rate can be greatly improved, and can be applied to both synchronous digital hierarchy (PDH) based, synchronous digital hierarchy (SDH) based, and cell based physical layer.

Description

비동기 전송방식의 셀단위 인터리빙 전송방법Cell-based interleaving transmission method of asynchronous transmission method

제1도는 본 발명에 따른 비동기 전송방식(ATM) 셀의 인터리빙 방법을 보인 설명도.1 is an explanatory diagram showing an interleaving method of an asynchronous transmission (ATM) cell according to the present invention.

제2도는 버스트 에러가 발생하는 채널에 본 발명의 셀단위 인터리빙을 적용하였을 경우와 적용하지 않았을 경우의 셀 손실률을 보인 비교 그래프도.2 is a comparison graph showing the cell loss rate when the cell interleaving of the present invention is applied to the channel where the burst error occurs and when it is not applied.

제3도는 본 발명의 셀단위 인터리빙 전송방법을 광대역 종합 정보통신망(BISDN)의 각 물리계층 프로토콜에 적용하는 방법을 보인 예시 설명도.3 is an exemplary explanatory diagram showing a method of applying the cell-based interleaving transmission method of the present invention to each physical layer protocol of a BISDN.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 비동기 전송방식(ATM) 셀 2 : 인터리빙셀1: Asynchronous Cell (ATM) Cell 2: Interleaving Cell

3 : 송신셀 4, 7 : 셀버퍼3: transmitting cell 4, 7: cell buffer

5 : 새로운 셀 8 : 수신셀5: new cell 8: receiving cell

9 : 인터리버 10 : 디인터리버9: interleaver 10: deinterleaver

본 발명은 광대역 정보 통신망(BISDN)의 전송기법인 비동기 전송방식(ATM)을 무선망에 도입하고자 할 때 문제가 되는 셀(cell) 손실률을 개선할 수 있게 한 셀단위 인터리빙(Interleavig) 전송방법에 관한 것으로, 특히 무선 전송 채널에서 주로 발생하는 버스트 에러에 대한 셀 손실률을 개선하기 위하여 셀 헤드 비트를 데이타 구간에 분산시켜 전송할 수 있게 한 비동기 전송방식의 셀단위 인터리빙 전송방법에 관한 것이다.The present invention relates to a cell-based interleaving transmission method that can improve a cell loss rate, which is a problem when introducing an asynchronous transmission method (ATM), a transmission technique of a broadband information communication network (BISDN), into a wireless network. In particular, the present invention relates to a cell-based interleaving transmission method of an asynchronous transmission method in which cell head bits are distributed and transmitted in a data interval in order to improve a cell loss rate for a burst error mainly occurring in a wireless transmission channel.

일반적으로 비동기 전송방식(ATM) 셀은 5바이트의 헤더 구간과 48바이트의 데이타 구간으로 구성되는데, 상기 헤더는 단말(end-to-end)간에 셀이 전달될 때 링크 사이에 경로(Path)를 구별하기 위한 가상 경로 식별자(VPI) 및 가상 채널 식별자(VCI) 비트, 셀에 실리는 데이타의 형태를 나타내 주는 유효 부하 타입(PT) 비트, 통신망에 체증이 생겼을 때 셀 포기 여부를 표시해 주기 위한 셀 손실 우선권(CLP) 비트, 헤더 에러 수정(HEC) 비트, 예비로 남겨둔 예약(RES) 비트, 사용자 망간 인터페이스(UNI)인 경우 사용자와 망간에 흐름을 제어해 주는 일반 흐름 제어(GFC) 비트들로 구성되어 있다. 이러한 비동기 전송방식 셀을 전송할 때 채널에서 발생하는 잡음은 셀 내의 비트들에 에러를 유발시킬 수 있다. 여기서 유효 부하(Pay load)에 실리는 데이타 비트의 에러는 그 비트의 정보손실에 그치며, 셀의 손실 및 잘못된 방향으로의 셀 유입에는 영향을 미치지 않게 된다. 그러나 헤더 비트에 에러가 발생했을 경우에는 헤더의 정보를 잘못 파악하여 잘못된 방향으로 셀이 유입되거나 셀 전체를 잃어버릴 수도 있다. 상기 헤더 에러 수정(HEC)은 헤더에서 발생할 수 있는 1비트 에러를 수정할 수 있으며, 2비트 에러가 발생할 경우 셀을 잃어버릴 수 있게 된다. 따라서 셀 헤더에 단지 1비트 이하의 에러가 발생하였을때만 그 셀을 목적지까지 정확히 전송할 수 있게 된다.In general, an asynchronous cell (ATM) cell consists of a header section of 5 bytes and a data section of 48 bytes, the header is a path between links when the cell is transmitted between the end (end-to-end) Virtual Path Identifier (VPI) and Virtual Channel Identifier (VCI) bits to distinguish, Effective Load Type (PT) bits to indicate the type of data on the cell, and Cell to indicate cell abandonment when congested in the network Loss priority (CLP) bits, header error correction (HEC) bits, reserved reserved (RES) bits, and general flow control (GFC) bits that control the flow between user and manganese in case of user manganese interface (UNI). Consists of. When transmitting such an asynchronous transmission cell, noise generated in the channel may cause errors in bits in the cell. In this case, an error of a data bit carried in a pay load is merely an information loss of the bit, and does not affect cell loss and cell inflow in the wrong direction. However, if an error occurs in the header bit, the information in the header may be misunderstood and the cell may flow in the wrong direction or the entire cell may be lost. The header error correction (HEC) may correct a 1-bit error that may occur in the header, and the cell may be lost when a 2-bit error occurs. Therefore, when an error of 1 bit or less occurs in the cell header, the cell can be transmitted exactly to the destination.

이와 같은 비동기 전송방식(ATM) 프로토콜은 비트 에러율(BER)이 10E-9 이하의 전송 품질을 유지할 수 있는 광전송로인 경우에 적합하며, 또한 광대역 정보 통신망(BISDN)은 전송로를 광섬유로 하는 경우가 대부분이다. 그러나 비동기 전송방식(ATM) 기술은 통계적 다중화 방법으로 전송 채널을 효율적으로 사용할 수 있으며, 속도 및 특성이 다른 여러 서비스를 한 전송매체로 전달할 수 있다는 장점으로 인하여 널리 사용되는 추세에 있다. 특히 개인 이동 통신 서비스가 부각되면서 위성 및 무선 전송 환경에서도 비동기 전송방식(ATM) 셀의 전송이 요구되고 있다. 그러나 광 전송로와는 달리 무선 위성 통신(Line-of-sight) 환경에서는 상대적으로 비트 에러률(BER)이 열악하며 버스트 에러 가능성이 높아지고, 버스트 에러가 헤더에 발생했을 때는 단지 1비트만을 수정할 수 있는 헤더 에러 수정(HEC)으로는 에러를 복원할 수 없게 되어, 셀 손실 및 잘못된 방향으로의 셀 유입이 발생된다. 따라서 버스트 에러가 자중 발생하는 환경에서는 헤더의 1비트 에러만을 복원하는 기능만으론 셀 손실이 심각한 문제로 대두된다.This asynchronous transmission protocol (ATM) protocol is suitable for the case of the optical transmission path that can maintain the transmission error of 10E-9 or less, and the broadband information communication network (BISDN) uses the optical fiber for the transmission path Is most of them. However, asynchronous transmission (ATM) technology has been widely used due to the advantages of being able to efficiently use a transmission channel by a statistical multiplexing method and delivering various services having different speeds and characteristics to one transmission medium. In particular, with the rise of personal mobile communication services, asynchronous transmission (ATM) cell transmission is required in satellite and wireless transmission environments. However, unlike the optical transmission line, in the line-of-sight environment, the bit error rate (BER) is relatively poor and the probability of burst error is increased, and when a burst error occurs in the header, only one bit can be corrected. Error correction (HEC) cannot recover the error, resulting in cell loss and cell inflow in the wrong direction. Therefore, cell bursting is a serious problem in the environment where burst error occurs in itself, and only the 1-bit error of the header is recovered.

이와 같은 문제점을 감안하여 비동기 전송방식(ATM) 셀 손실을 개선 하려는 노력이 여러 방면에서 진행되고 있는데, 대표적인 방법으로 전진 에러 수정(FEC) 방법에 의해 여분의 셀을 보내 손실된 셀을 복구하는 방법과, 헤더 에러 수정(HEC) 비트를 보강하여 에러 수정 기능을 2비트로 향상시키는 방법이 있으며, 또한 인터리빙에 의해 버스트 에러를 분산시켜 셀 손실을 미연에 방지하는 방법이 있다.In view of these problems, efforts have been made in various ways to improve asynchronous cell loss (ATM), and a typical method is to recover a lost cell by sending an extra cell by a forward error correction (FEC) method. There is a method of improving the error correction function to 2 bits by reinforcing the header error correction (HEC) bit, and a method of preventing cell loss by distributing the burst error by interleaving.

그러나, 상기 전진 에러 수정(FEC) 방법에 의한 셀 손실률 개선방법은 여분의 셀이 많아져 부하의 증가를 유발할 수 있으므로 부하가 클 경우에 적용하기 어렵게 되고, 또한 헤더 에러 수정(HEC) 비트를 보강하여 셀 손실을 개선하는 방법은 기존의 프로토콜에 맞지 않아서 광대역 정보 통신망(BISDN)에 적용하려면 인터페이스가 큰 문제로 대두되었다.However, the cell loss rate improvement method according to the forward error correction (FEC) method is difficult to apply when the load is large because extra cells may increase and cause an increase in load, and also reinforces the header error correction (HEC) bit. Therefore, the method of improving cell loss does not conform to the existing protocol, so the interface is a big problem to apply to the broadband information network (BISDN).

또한, 인터리빙 방법은 추가로 소요되는 오버 헤드가 적어서 과부하 효과를 무시할 수 있으며, 버스트 에러 발생시 셀 손실률 및 셀 삽입률을 개선하게 된다. 비동기 전송방식 링크 개선(ATM Link Enhancement) 기술로 상기에서 설명한 방법은 비동기 전송방식(ATM) 셀을 DS3위성 전송 채널을 통해 전송할 때 셀 헤더들 간에 인터리빙을 블럭 단위(DS3에서 12셀 단위로 블럭형성)로 적용하여 셀 손실률 개선효과를 입증하였다. 그러나 이 방법에 있어서는 예상치 못한 긴 버스트 에러(에러 버스트 길이가 14비트 이상)가 발생하면 여러 개의 셀을 동시에 잃어버릴 수 있는 단점이 있었다.In addition, the interleaving method requires little additional overhead so that the overload effect can be ignored, and cell loss rate and cell insertion rate can be improved when a burst error occurs. Asynchronous Link Enhancement (ATM) Link Enhancement technology, which is described above, provides interleaving between cell headers in block units (DS 3 to 12 cell units) when an ATM cell is transmitted through a DS 3 satellite transmission channel. Block formation) to improve cell loss rate. This method, however, has the disadvantage of losing multiple cells simultaneously if an unexpected long burst error occurs (more than 14 bits in error burst length).

따라서, 본 발명의 목적은 버스트 에러에 의한 셀 손실이 문제가 되는 환경에서 상기에서 설명한 종래 방법들의 단점을 해결할 수 있는 셀단위 인터리빙 전송방법을 제공하고, 또한 셀단위 인터리빙 전송방법을 유사 동기식 디지탈 계층 구조(PDH) 기반, 동기식 디지탈 계층 구조(SDH) 기반 및 셀기반 물리계층에 적용할 수 있는 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a cell-by-cell interleaving transmission method that can solve the disadvantages of the conventional methods described above in an environment where cell loss due to a burst error is a problem, and also provides a cell-by-cell interleaving transmission method similar to a synchronous digital layer. The present invention provides a method that can be applied to a structure (PDH) based, a synchronous digital layer structure (SDH) based, and a cell-based physical layer.

이와 같은 목적을 갖는 본 발명은 전진 에러 수정(FEC) 방법에 비하여 오버 헤드를 적게 필요로 하며, 기존 프로토콜에 쉽게 적용할 수 있고, 블럭단위 인터리빙의 단점인 예상치 못한 긴 버스트 에러에 대해서 여러 셀을 동시에 잃어버리는 부작용이 없으며, 또한 블럭단위 인터리빙에 비하여 셀을 블럭화 하는데 소요되는 처리 지연시간이 짧게 되는 것으로, 이하 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The present invention having the above object requires less overhead than the forward error correction (FEC) method, can be easily applied to the existing protocol, and has the advantage of reducing the number of cells to the unexpected long burst error which is a disadvantage of block-by-block interleaving. At the same time, there are no side effects that are lost, and the processing delay time required for blocking a cell is shorter than that of block interleaving. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 발명에 따른 비동기 전송방식(ATM) 셀의 헤더 비트를 셀 전체 영역에 10비트 간격으로 배열하는 인터리빙 방법을 보인 설명도로서, 이에 도시한 바와 같이 비동기 전송방식(ATM) 셀(1) 자체에 인터리빙을 적용하여, 그 비동기 전송방식(ATM) 셀(1)의 헤더 비트를 셀 전체 영역에 10비트 간격으로 배열한 인터리빙 셀(2)을 보인 것이다.1 is an explanatory diagram illustrating an interleaving method of arranging header bits of an asynchronous transmission (ATM) cell in an entire cell area at 10-bit intervals. As shown in FIG. 1, an asynchronous transmission (ATM) cell 1 is illustrated. Interleaving is applied to itself to show an interleaving cell 2 in which the header bits of the asynchronous transfer cell (ATM) cell 1 are arranged at intervals of 10 bits in the entire cell area.

상기 비동기 전송방식(ATM) 셀(1)은 48바이트의 데이타 구간과 5바이트의 헤더 구간으로 이루어져 총 53바이트로 된다. 상기에서 설명한 바와 같이 헤더에는 셀이 전달되는 경로에 관한 정보를 포함하기 때문에 그 헤더에 에러가 발생하면 셀 전체의 정보를 잃어버릴 수 있다. 또한 광대역 정보 통신망(BISDN)의 물리계층 프로토콜에서는 헤더 에러 수정(HEC) 비트를 이용하여 헤더에 발생하는 1비트의 에러는 수정할 수 있으나, 헤더 구간에 2비트 이상의 에러가 발생하면 셀 손실이 발생하게 된다. 따라서, 버스트 에러는 주로 무선 전송 링크에서 많이 나타나며 페이딩, 멀티 패스, 재밍 펄스등이 원인이 된다. 또한, 무선 전송 링크의 품질을 향상시키기 위해 전진 에러 수정(FEC) 코딩을 사용하게 되는데, 전진 에러 수정(FEC) 코딩은 버스트 에러를 유발하게 된다. 또한, 데이타 전송을 위한 위성 채널 및 디지탈 마이크로 웨이브 무선장비에서 에러 수정능력을 향상시키기 위하여 콘볼류셔널 코딩(Convolutional Coding)과 비터비 디코딩(Viterbi Decoding)을 주로 사용하는데, 특히 이 비터비 디코딩은 잘못된 패스를 선택할 경우 바람아 발생하면, 코더(Coder)의 구속장(Constrain Length)에 따라서 에러의 버스트 길이가 증가하는 경향이 있다.The asynchronous cell (ATM) cell 1 has a total of 53 bytes consisting of a 48-byte data section and a 5-byte header section. As described above, since the header includes information on a path through which the cell is delivered, when an error occurs in the header, information of the entire cell may be lost. In the BISDN physical layer protocol, a header error correction (HEC) bit can be used to correct an error of one bit in the header. However, if an error of two or more bits occurs in the header section, cell loss occurs. do. Thus, burst errors are most common in wireless transmission links and are caused by fading, multipath, jamming pulses, and so on. In addition, forward error correction (FEC) coding is used to improve the quality of the wireless transmission link, which causes a burst error. In addition, Convolutional Coding and Viterbi Decoding are mainly used to improve error correction in satellite channels and digital microwave radios for data transmission. If a wind occurs when the path is selected, the burst length of the error tends to increase according to the constraint length of the coder Coder.

이러한 버스트 에러 상황에서 전송 전에 셀의 헤더를 분산시키고, 수신단에서 원래대로 복원하면 헤더에 마치 랜덤 에러가 발생하는 것과 같은 특성이 나타나게 되며, 이에 따라 셀 손실률은 랜덤 에러가 발생되는 상태와 같은 수준으로 향상될 수 있다.In this burst error situation, if the header of the cell is distributed before transmission and restored at the receiving end, the characteristics of the random error appear in the header. Accordingly, the cell loss rate is the same as that of the random error. Can be improved.

따라서, 본 발명에서는 헤더에서 발생하는 버스트 에러를 분산시켜 랜덤 에러 형태로 바꿔, 기존의 헤더 에러 수정(HEC)을 가지고도 버스트 에러에 대하여 랜덤 에러와 같은 수준으로 셀 손실률을 개선하는 방법을 제공하는 것으로, 이 헤더 비트를 분산하는 방법은 상기에서 설명한 제1도와 같이 이루어진다. 즉, 5바이트의 헤더는 40비트에 해당하며, 48바이트의 데이타는 384비트에 해당되어 비동기 전송방식(ATM) 셀(1)은 총 424비트로 구성되어 있는데, 인터리빙 셀(2)은 헤더 40비트를 424비트의 셀 전체 구간에 10비트 간격으로 분산 배열하고, 383비트의 데이타는 나머지 빈 공간에 차례대로 채워넣는 방법으로 만들어진다.Accordingly, the present invention distributes a burst error occurring in a header to a random error form, and provides a method of improving a cell loss rate at the same level as a random error even with a conventional header error correction (HEC). The method for distributing the header bits is performed as shown in FIG. 1 described above. In other words, the 5-byte header corresponds to 40 bits, and the 48-byte data corresponds to 384 bits, so that the asynchronous cell (ATM) cell 1 is composed of a total of 424 bits. Is distributed in 10-bit intervals over the entire 424-bit cell, and 383-bit data is sequentially filled in the remaining empty space.

수신단에서는 상기와 같이 분산된 헤더 비트를 모아 셀의 처음 40비트 구간에 배열하고, 384개의 데이타 비트는 41번째 비트부터 424번째 비트에 원래 형태대로 재배열한다. 여기서 헤더 에러 수정(HEC)은 재배열된 헤더에서 발생한 에러를 수정하는데, 이때 수정되는 에러의 수는 1개에 지나지 않으나 버스트 에러를 분산시킨 후이므로 헤더에 2개 이상의 에러가 발생할 확률은 적어지게 되는 결과가 된다. 따라서 버스트 에러가 발생하는 환경에서 셀 손실률을 상당히 개선할 수 있게 된다.The receiver collects the distributed header bits and arranges them in the first 40-bit period of the cell. The 384 data bits are rearranged in the original form from the 41st bit to the 424th bit. In this case, the header error correction (HEC) corrects an error occurring in the rearranged header. In this case, only one error is corrected, but since the burst error is distributed, the probability of occurrence of two or more errors in the header is reduced. Results. As a result, the cell loss rate can be significantly improved in a burst error environment.

제2도는 수식 및 시뮬레이션을 통해 버스트(버스트 크기가 2인 경우) 에러가 발생할 때 셀 손실률 개선효과를 입증한 그래프로서, 제2도의 (가)는 셀 단위 인터리빙을 적용하지 않았을 경우의 셀 손실률을 나타낸 것이고, 제2도의 (나)는 셀단위 인터리빙을 적용하였을 경우의 셀 손실률을 나타낸 것이다. 이 제2도에 도시된 바와 같이 비트 에러률(BER)이 낮을 수록 셀 손실률이 점점 더 큰 폭으로 개선됨을 알 수 있는 것으로, 버스트 에러가 발생해도 랜덤 에러가 발생했을 때와 마찬가지의 셀 손실률로 개선된다. 한편 2, 3, 4, 5 크기의 버스트 에러에 대해서 본 발명을 적용하였을 때와 적용하지 않았을 때를 각각 시뮬레이션하여 비교한 결과, 버스트 길이는 셀 손실률 개선효과에 거의 영향을 주지 않았다. 결과적으로 버스트 크기가 크지 않는 경우(버스트 길이가 10 이하에서)에는 셀 단위 인터리빙을 하면 버스트 길이에 관계없이 셀 손실률이 랜덤 에러 수준으로 개선된다.2 is a graph demonstrating the effect of improving cell loss rate when a burst (when burst size is 2) error occurs through equations and simulations. FIG. 2A shows the cell loss rate when cell interleaving is not applied. FIG. 2B shows the cell loss rate when the cell interleaving is applied. As shown in FIG. 2, the lower the bit error rate (BER), the more the cell loss rate is improved. The burst loss occurs in the same cell loss rate as when a random error occurs. Is improved. On the other hand, as a result of simulating and comparing the burst error of 2, 3, 4, and 5 with and without the present invention, the burst length had little effect on the cell loss rate improvement effect. As a result, when the burst size is not large (at a burst length of 10 or less), intercell interleaving improves the cell loss rate to a random error level regardless of the burst length.

그러나, 에러의 버스트 길이가 10이내에서는 셀 손실률이 상당히 개선되나 11 이상의 버스트 에러에 대해서는 셀 손실률 개선효과가 점점 작아지며, 20 이상의 버스트 에러가 발생하면 셀 손실률이 오히려 약간 증가한다. 그러나 페이딩이 없는 채널에서 비터비 디코딩에 의한 버스트의 길이는 10 이하이고, 페이딩이 있는 채널에서도 신호대 잡음비가 5이상으로 유지되면 버스트 길이는 거의 10 이상을 넘지 않는다. 또한 10 이상의 에러가 발생한 셀은 온전히 목적지에 도달하더라도 상위층에서 그 에러를 복원할 수 없으므로 실제적으로 버스트 길이가 아주 긴 에러에 대한 셀 전달은 별로 의미가 없게 된다.However, when the burst length of the error is less than 10, the cell loss rate is significantly improved, but the cell loss rate improvement effect becomes smaller for the burst error of 11 or more, and the cell loss rate is slightly increased when a burst error of 20 or more occurs. However, in non-fading channels, the burst length by Viterbi decoding is less than 10, and even in faded channels, if the signal-to-noise ratio remains above 5, the burst length is almost no more than 10. In addition, even if a cell having 10 or more errors completely reaches its destination, the error cannot be recovered from a higher layer. Therefore, cell propagation for an error with a very long burst length is not meaningful.

따라서, 본 발명은 셀 손실률을 개선할 수 있으며 또한, 한 셀 내에서 처리되기 때문에 처리지연시간이 작게 소요되며, 예상 밖의 긴 버스트 에러가 발생하였을 때에도 여러 셀을 동시에 잃어버리는 버스트 셀 손실이 발생하지 않는다는 효과가 있다.Therefore, the present invention can improve the cell loss rate, and because processing is performed in one cell, processing delay time is small, and burst cell loss that simultaneously loses multiple cells does not occur even when an unexpected long burst error occurs. Does not work.

또한, 블럭단위 인터리빙의 경우에는 12셀 단위로 헤더끼리 인터리빙하는 연유로, 만약 14비트 이상의 버스트 에러가 발생하면 한번에 여러 셀을 잃어버릴 수 있으나, 상기 본 발명의 셀 단위 인터리빙은 긴 버스트 에러가 발생할 때 해당 셀만 손실되는 것으로 그친다. 따라서 예상치 못한 긴 버스트 에러가 발생할 수 있는 환경에서는 셀단위 인터리빙 방법이 우수하게 된다.In addition, in the case of block interleaving, since headers are interleaved in units of 12 cells, if a burst error of 14 bits or more occurs, several cells may be lost at a time. However, in the cell interleaving of the present invention, a long burst error may occur. Only that cell is lost. Therefore, in an environment where unexpected long burst errors may occur, the cell interleaving method is excellent.

이러한 인터리빙 방법을 비동기 전송방식(ATM) 셀에 적용하였을 때 광대역 정보 통신망(BISDN)의 프로토콜과 연동이 되어야 하므로, 유사 동기식 디지탈 계층 구조(PDH) 기반, 동기식 디지탈 계층 구조(SDH) 기반 및 셀기반 물리계층 각각에 대해서 적용할 수 있어야 하는데, 본 발명의 셀단위 인터리빙 전송방법을 광대역 정보 통신망(BISDN)의 각 물리계층 프로토코에 적용하는 방법을 보인 예시 설명도인 제3도를 참조하여 그 적용방법을 설명한다.When this interleaving method is applied to an asynchronous transmission (ATM) cell, it must be interworked with a protocol of a broadband information communication network (BISDN). It should be applicable to each physical layer, with reference to FIG. 3, which is an exemplary explanatory diagram showing how to apply the cell-based interleaving transmission method of the present invention to each physical layer protoco of a broadband information communication network (BISDN). Explain how.

상기 유사 동기식 디지탈 계층 구조(PDH) 기반 물리계층에는 DS1(1.544Mbps), DS2, DS3, DS4, DS1E, DS2E등이 있다. 그중 DS1, DS1E를 이용하여 비동기 전송방식(ATM) 셀을 전송하는 방법은 ITU-T 물리계층 권고안에 표준으로 지정되어 있다. 이 권고안에 따르면 셀경계 식별은 헤더 에러 수정(HEC)을 이용하여야 한다. 그러나, DS3의 경우에는 비동기 전송방식(ATM) 셀을 전송하기 위해 별도의 프레임(Frame)이 필요하며, 이 프레임이 고유하게 갖고 있는 프레임 구별기능으로 셀경계를 식별할 수 있다.The pseudo-synchronous digital layer structure (PDH) based physical layer includes DS 1 (1.544 Mbps), DS 2 , DS 3 , DS 4 , DS 1E , DS 2E, and the like. Among them, the method of transmitting asynchronous transmission (ATM) cells using DS 1 and DS 1E is specified as a standard in the ITU-T physical layer recommendation. This recommendation requires cell boundary identification to use header error correction (HEC). However, in case of DS 3 , a separate frame is required to transmit an Asynchronous Cell, and the cell boundary can be identified by the frame discrimination function unique to the frame.

또한, 상기 동기식 디지탈 계층 구조(SDH) 기반 물리계층의 경우에는 셀경계를 식별하는 방법으로 두 가지가 사용되고 있는데, 한 가지 방법은 비동기 전송방식(ATM) 셀의 헤더 에러 수정(HEC)을 이용하는 방법이며, 또 한 가지 방법은 동기식 디지탈 계층 구조(SDH)의 오버헤드인 H4를 이용하는 방법이다. 또한 셀 기반 물리계층의 경우에는 헤더 에러 수정(HEC)을 이용하여 셀경계 식별을 한다.In addition, two methods of identifying a cell boundary are used in the synchronous digital layer structure (SDH) based physical layer. One method uses a header error correction (HEC) of an asynchronous cell (ATM) cell. Another method is to use H 4 , which is an overhead of the synchronous digital hierarchy (SDH). In the case of the cell-based physical layer, cell boundary identification is performed using header error correction (HEC).

상기 유사 동기식 디지탈 계층 구조(PDH)의 DS3나 동기식 디지탈 계층 구조(SDH)에서 셀경계 식별시 H4를 이용할 경우에 별도의 오버헤드가 필요하지 않아서, 셀에 인터리빙을 적용하고 전송한 후 수신단에서 디인터리빙을 하면 부수적인 인터페이스 과정이 필요없이 자연스럽게 원래대로 복원된다. 따라서 DS3링크로 비동기 전송방식(ATM) 셀을 전송할 때는 송신셀(3)을 제3도에서 인터리버(Interleaver)(9)만을 통과시켜 셀단위 인터리빙을 수행하고 DS3포맷에 맞추어 전송하면 된다. 또한 셀경계 식별시 H4를 이용하는 동기식 디지탈 계층 구조(SDH)의 경우에는 비동기 전송방식(ATM) 셀을 제3도의 인터리버(9)만을 통과시켜 셀단위 인터리빙을 수행하고 셀의 하단 48바이트를 혼화(Scrambling)하여 동기식 디지탈 계층 구조(SDH)의 유효 부하 구간에 실어서 전송하면 된다. 이 두 경우에는 제3도의 나머지 기능은 해당되지 않는다.Did not require a separate overhead when using the similar H 4 upon identification of a cell boundary in the DS 3 or synchronous digital hierarchy (SDH) synchronous digital hierarchy (PDH), the receiving end after applying interleaving in the cell and transmitting De-interleaving at will naturally restore the original interface without the need for an extra interface. Therefore, when transmitting an asynchronous cell (ATM) cell over the DS 3 link, the transmitting cell 3 passes through the interleaver 9 only in FIG. 3 to perform inter-cell interleaving and transmits according to the DS 3 format. In addition, in case of synchronous digital layer structure (SDH) using H 4 for cell boundary identification, asynchronous transmission (ATM) cells are passed through the interleaver 9 of FIG. 3 to perform inter-cell interleaving, and the lower 48 bytes of the cells are mixed. (Scrambling) is carried on the effective load interval of the synchronous digital hierarchy (SDH) to transmit. In both cases, the remaining functions in Figure 3 do not apply.

또한, DS3링크를 이용하여 셀을 전송할 때의 혼화과정을 셀별로 적용되지 않고 DS3고유의 형식에 의하여 수행되기 때문에 인터리빙 적용시 고려할 필요가 없다.In addition, since the hybridization process when transmitting a cell using a DS 3 link is performed by a DS 3 unique format instead of cell-by-cell, it does not need to be considered when applying interleaving.

상기 인터리버(9)는 상기에서 설명한 제1도와 같은 동작을 수행하는 기능블럭을 말하며, 제3도의 디인터리버(De-interleaver)(10)는 상기에서 설명한 제1도의 역과정을 거치는 기능블럭을 말한다. 즉, 인터리버(9)는 헤더 비트를 셀전체 영역에 10비트 간격으로 분산 배치하고 데이타는 나머지 구간에 차례대로 배열하는 동작을 수행하며, 디인터리버(10)는 셀전체 영역에 흩어졌던 헤더 비트들을 모아 셀의 상단 5바이트 구간에 모으고, 나머지 데이타 비트들은 셀 하단 48바이트 구간에 배치하는 기능을 갖는다.The interleaver 9 refers to a functional block that performs the same operation as that of FIG. 1 described above, and the de-interleaver 10 of FIG. 3 refers to a functional block that undergoes the reverse process of FIG. 1 described above. . That is, the interleaver 9 distributes the header bits in 10-bit intervals in the entire cell area and sequentially arranges data in the remaining sections. The deinterleaver 10 stores the header bits scattered in the entire cell area. It collects the data in the upper 5 byte section of the cell and places the remaining data bits in the lower 48 byte section of the cell.

그리고, 셀 경계 식별시 헤더 에러 수정(HEC)을 이용하는 경우에는 제3도와 같은 인터페이스 과정이 모두 필요하다. 제3도는 셀단위 인터리빙을 물리계층 프로토콜에 인터페이스하기 위한 과정을 도시한 것으로, 그 원리에 대하여 설명한다.In addition, when using header error correction (HEC) for cell boundary identification, all of the interface processes as shown in FIG. 3 are required. 3 illustrates a process for interfacing cell-based interleaving to a physical layer protocol, and the principle thereof will be described.

비동기 전송방식(ATM)층에서 전달된 4바이트의 헤더 및 48바이트의 데이타에 헤더 에러 수정(HEC)을 추가하여 53바이트 송신셀(3)을 만들고, 그 53바이트 송신셀(3)에 대하여 인터리버(9)에 의해 40비트 인터리빙하고 셀버퍼(4)에 저장한다. 그 셀버퍼(4)에 저장된 첫 52바이트에 가상 헤더 에러 수정(V-HEC)을 추가하여 새로운 셀(5)을 만든다.A 53-byte transmit cell 3 is created by adding a header error correction (HEC) to the 4-byte header and 48-byte data transmitted from the Asynchronous Transfer Layer (ATM) layer, and the interleaver for the 53-byte transmit cell 3 (9) interleaves 40 bits and stores in the cell buffer (4). A new header 5 is created by adding a virtual header error correction (V-HEC) to the first 52 bytes stored in the cell buffer 4.

한편 전송하기 전 혼화과정을 거치게 되는데 그 과정은 각 물리계층 프로토콜에 따라 다르다. 셀 기반의 경우에는 셀 전체를 혼화하며, 혼화 후 가상 헤더 에러(V-HEC)은 가상 셀의 첫 4바이트를 가지고 구한다. 또한 동기식 디지탈 계층 구조(SDH) 기반인 경우에는 헤더는 혼화하지 않고 데이타만 혼화과정을 거친다. 따라서 가상 헤더 에러 수정(V-HEC)은 혼화하기 전에 만드는데 셀 기반에서와 같이 52바이트의 가상셀의 첫 4바이트를 가지고 구한다.On the other hand, there is a mixing process before transmission. The process is different for each physical layer protocol. In the cell-based case, the entire cell is mixed, and the virtual header error (V-HEC) after the mixing is obtained with the first 4 bytes of the virtual cell. Also, in case of synchronous digital hierarchy (SDH), headers are not mixed but only data are mixed. Therefore, virtual header error correction (V-HEC) is made before mixing, and is obtained with the first 4 bytes of a 52-byte virtual cell as in cell-based.

수신단에서는 가상 헤더 에러 수정(V-HEC)을 이용하여 셀 경계 식별을 하고, 필요한 경우 헤더의 에러 체크도 할 수 있으며, 셀 경계를 찾으면 역혼화 과정(6)을 거친다. 그 역혼화 과정은 송신시와 마찬가지로 각 물리계층에 따라 다르게 된다. 즉 셀기반의 경우에는 셀전체를 역혼화하고 동기식 디지탈 계층 구조(SDH) 기반인 경우에는 헤더는 혼화하지 않고 데이타만 역혼화과정을 거친다. 이와 같이 역혼화과정을 거친 뒤 전달된 셀의 53바이트를 셀버퍼(7)에 저장하고, 이후 52바이트가 도착하면 셀버퍼(7)의 상부에서부터 53바이트를 취하고 디인터리버(10)를 통해 디인터리빙하여 원래의 셀로 복원한다. 이 복원된 셀의 헤더에 대해서 헤더 에러 수정(HEC)을 이용하여 에러를 체크하고 헤더 에러를 수정한 수신셀(8)을 만든다.The receiver may identify the cell boundary by using the virtual header error correction (V-HEC), perform an error check of the header if necessary, and, if the cell boundary is found, de-mixing process (6). The demixing process is different for each physical layer as in transmission. That is, in the case of cell-based, the entire cell is demixed, and in the case of synchronous digital hierarchy (SDH), the header is not mixed but only the data is demixed. In this manner, 53 bytes of the transferred cell are stored in the cell buffer 7 after the reverse mixing process, and when 52 bytes arrive, the 53 bytes are taken from the upper part of the cell buffer 7 and decoded through the deinterleaver 10. Interleave to restore the original cell. The header of this restored cell is checked for errors using header error correction (HEC), and a receiving cell 8 having corrected the header error is created.

이와 같은 과정은 국제 통신 표준화 기구(ITU-T) 권고안 I.432 물리계층 프로토콜을 그대로 준수하면서 인터리빙을 적용한 방법으로 유사 동기식 디지탈 계층 구조(PDH) 기반, 동기식 디지탈 계층 구조(SDH) 기반 및 셀기반 물리계층에 적용 가능한 것이다.This process is based on similar synchronous digital hierarchy (PDH), synchronous digital hierarchy (SDH), and cell-based methods using interleaving while complying with ITU-T Recommendation I.432 physical layer protocol. Applicable to the physical layer.

한편, 셀경계 식별시 헤더 에러 수정(HEC)을 필요로 하는 물리계층에 본 발명을 적용하는 과정에서 52셀당 1개의 추가 셀이 생기나, 약 2%(1/52)의 증가에 그치지 않게 된다.On the other hand, in the process of applying the present invention to the physical layer requiring header error correction (HEC) in cell boundary identification, one additional cell per 52 cells is generated, but not only an increase of about 2% (1/52).

이상에서 상세히 설명한 바와 같이 본 발명은 셀단위로 인터리빙하는 방법을 제시한 것으로, 헤더 비트를 셀의 모든 영역에 분산 배치하여 버스트 에러가 발생하더라도 헤더에는 오직 1개의 에러만이 나타나도록 하고, 이에 따라 2비트 이상의 버스트 에러에 취약한 헤더 에러 수정(HEC)을 보완하고 추가 셀이 적게 소요되며, 에러가 버스트하게 발생할 경우에 셀 손실률 개선효과가 크게 된다.As described in detail above, the present invention provides a method of interleaving on a cell basis. Even if a burst error occurs by distributing header bits in all areas of a cell, only one error appears in the header. Complements header error correction (HEC), which is vulnerable to burst errors of more than two bits, requires fewer additional cells, and greatly improves cell loss rate when errors occur bursts.

또한, 12개의 셀을 블럭화하여 인터리빙하는 블럭단위 인터리빙에 비하여 예상치 못한 긴 버스트에 강한 측면이 있고 지연문제가 적으며, 또한 물리계층과 인터페이스하는 과정에서 국제 통신 표준화 기구(ITU-T) 권고안 I.432 물리계층 프로토콜을 충실히 준수하기 때문에 유사 동기식 디지탈 계층 구조(PDH) 기반, 동기식 디지탈 계층 구조(SDH) 기반 및 셀기반 물리계층에 모두 적용할 수 있는 효과가 있다.In addition, compared to block interleaving, which blocks 12 cells and interleaves, it has a strong side against unexpected long bursts, has a low latency problem, and is in the process of interfacing with the physical layer. Since the 432 physical layer protocol is faithfully adhered, it can be applied to both synchronous digital layer structure (PDH) based, synchronous digital layer structure (SDH) based, and cell based physical layer.

또한, 물리계층의 셀경계 식별방법에 따라 인터페이스하는 과정이 달라지게 되는데, 셀경계 식별이 프레임 고유기능으로 찾아지는 DS3나 동기식 디지탈 계층구조(SDH)에서 H4를 이용하여 셀경계를 식별하는 경우는 별도의 인터페이스 과정이 필요없이 수월하게 적용가능하며, 셀경계 식별시 헤더 에러 수정(HEC)을 이용하는 경우에도 제3도와 같은 인터페이스 과정이 필요하고, 이와 같은 과정에서 약 2%의 오버헤드가 증가되나 셀 손실률을 개선하기 위한 다른 방법에 비하여 적은 오버헤드를 필요로 하는 효과가 있다.In addition, the process of interfacing depends on the cell boundary identification method of the physical layer, and cell boundary identification using H 4 in DS 3 or synchronous digital hierarchical structure (SDH) where cell boundary identification is found as a frame-specific function. In this case, the interface process can be easily applied without the need for a separate interface process. Also, when using the header error correction (HEC) for cell boundary identification, the interface process as shown in FIG. 3 is required. This increases, but requires less overhead than other methods for improving cell loss rates.

상기와 같은 본 발명에서의 버스트 에러에 대한 셀 손실률은 인터리빙 전의 셀 손실률을 기준으로 하여 비트 에러률(BER)이 10E-3일 때 14dB, 비트 에러률(BER)이 10E-4일 때 23.9dB, 비트 에러률(BER)이 10E-5일 때 33.9dB 개선된다.The cell loss rate for the burst error in the present invention as described above is 14dB when the bit error rate (BER) is 10E-3 and 23.9dB when the bit error rate (BER) is 10E-4 based on the cell loss rate before interleaving. When the bit error rate (BER) is 10E-5, it improves by 33.9dB.

Claims (12)

비동기 전송방식(ATM) 셀 자체에 인터리빙을 적용하여 한 셀 단위로 인터리빙한 후 전송하는 과정과, 상기 전송된 신호를 수신단에서 입력받아 재배열하는 과정으로 이루어진 것을 특징으로 하는 비동기 전송방식의 셀단위 인터리빙 전송방법.Asynchronous transmission method (ATM) cell unit of the asynchronous transmission method characterized in that the interleaving is applied to the cell itself by interleaving and then transmitting, and receiving and rearranging the received signal at the receiving end of the cell unit Interleaving Transmission Method. 제1항에 있어서, 인터리빙은 비동기 전송방식(ATM) 셀의 헤더 비트를 셀 전체 영역에 일정간격으로 배열하여 이루어진 것을 특징으로 하는 비동기 전송방식의 셀단위 인터리빙 전송방법.The method of claim 1, wherein the interleaving is performed by arranging header bits of an asynchronous transmission (ATM) cell in an entire cell area at predetermined intervals. 제2항에 있어서, 인터리빙은 비동기 전송방식(ATM) 셀의 헤더 40비트를 셀 전체 구간 424비트에 10비트 간격으로 1비트씩 분산 배열하고, 384비트의 데이타는 나머지 빈 공간에 차례대로 배열하여 이루어진 것을 특징으로 하는 비동기 전송방식의 셀단위 인터리빙 전송방법.The method of claim 2, wherein the interleaving is performed by distributing 40 bits of the header of the asynchronous cell (ATM) cell by 1 bit at 10-bit intervals in 424 bits of the entire cell interval, and 384 bits of data are sequentially arranged in the remaining empty space. Cell-based interleaving transmission method of the asynchronous transmission method characterized in that made. 제1항에 있어서, 유사 동기식 디지탈 계층 구조(PDH)의 DS3물리계층 프로토콜에 적용하여, 셀단위 인터리빙 수행 후 그 DS3포맷에 맞추어 전송하는 것을 특징으로 하는 비동기 전송방식의 셀단위 인터리빙 전송방법.The method of claim 1, wherein the cell-based interleaving transmission method is applied to a DS 3 physical layer protocol of a pseudo-synchronous digital layer structure (PDH), and then transmitted according to the DS 3 format after cell-based interleaving. . 제1항에 있어서, 동기식 디지탈 계층 구조(SDH)의 셀경계 식별시 H4를 이용하는 물리계층 프로토콜에 적용하여, 셀단위 인터리빙 수행 후 셀의 하단 48바이트를 혼화하여 동기식 디지탈 계층 구조(SDH)의 유효 부하 구간에 실어서 전송하는 것을 특징으로 하는 비동기 전송방식의 셀단위 인터리빙 전송방법.The synchronous digital layer structure (SDH) according to claim 1, wherein the lower 48 bytes of the cell are mixed by performing inter-cell interleaving after applying to a physical layer protocol using H 4 to identify the cell boundary of the synchronous digital layer structure (SDH). A cell-based interleaving transmission method of the asynchronous transmission method characterized in that the transmission in the effective load interval. 제1항에 있어서, 셀경계 식별시 헤더 에러 수정(HEC)을 사용하는 물리계층 프로토콜에 적용하여, 비동기 전송방식(ATM)층에서 전달된 4바이트의 헤더 및 48바이트의 데이타에 헤더 에러 수정(HEC)을 추가하여 53바이트 셀을 만들고, 그 셀에 대하여 인터리빙을 수행하여 새로운 셀을 만든후 혼화과정을 거쳐 전송하는 것을 특징으로 하는 비동기 전송방식의 셀단위 인터리빙 전송방법.The method of claim 1, wherein the header error correction is applied to a 4-byte header and a 48-byte data transmitted by an asynchronous transmission method (ATM) layer by applying to a physical layer protocol using header error correction (HEC). And a 53-byte cell by adding HEC), interleaving the cell, creating a new cell, and transmitting the cell through a hybridization process. 제6항에 있어서, 인터리빙한 각 비트를 105바이트의 셀버퍼에 저장하여 처리하는 것을 특징으로 하는 비동기 전송방식의 셀단위 인터리빙 전송방법.7. The cell-based interleaving transmission method according to claim 6, wherein each interleaved bit is stored in a 105-byte cell buffer and processed. 제6항에 있어서, 새로운 셀은 인터리빙한 53바이트의 셀을 52바이트 단위로 잘라서 만드는 것을 특징으로 하는 비동기 전송방식의 셀단위 인터리빙 전송방법.The method of claim 6, wherein the new cell is made by cutting an interleaved 53-byte cell into 52-byte units. 제6항 또는 제8항에 있어서, 새로운 셀의 경계 식별을 위해 그 새로운 셀에 가상 헤더 에러 수정(V-HEC)을 추가하는 것을 특징으로 하는 비동기 전송방식의 셀단위 인터리빙 전송방법.The method of claim 6 or 8, wherein a virtual header error correction (V-HEC) is added to the new cell to identify the boundary of the new cell. 제9항에 있어서, 가상 헤더 에러 수정(V-HEC)은 52바이트의 가상셀 첫 4바이트로 구하여 추가하는 것을 특징으로 하는 비동기 전송방식의 셀단위 인터리빙 전송방법.10. The method of claim 9, wherein the virtual header error correction (V-HEC) is obtained by adding the first 4 bytes of the virtual cell of 52 bytes. 제6항에 있어서, 혼화과정은 셀기반인 경우에 셀 전체를 혼화하는 것을 특징으로 하는 비동기 전송방식의 셀단위 인터리빙 전송방법.7. The inter-cell interleaving transmission method according to claim 6, wherein the mixing process mixes the entire cell when it is cell-based. 제6항에 있어서, 혼화과정은 동기식 디지탈 계층 구조(SDH) 기반인 경우에 헤더는 혼화하지 않고 데이타만 혼화하는 것을 특징으로 하는 비동기 전송방식의 셀단위 인터리빙 전송방법.7. The method of claim 6, wherein the mixing process mixes only the data without the headers when the synchronous digital hierarchy (SDH) is based.
KR1019950036336A 1995-10-20 1995-10-20 Method for transmitting cell unit interleaving of asynchronous transfer mode KR0157951B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950036336A KR0157951B1 (en) 1995-10-20 1995-10-20 Method for transmitting cell unit interleaving of asynchronous transfer mode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950036336A KR0157951B1 (en) 1995-10-20 1995-10-20 Method for transmitting cell unit interleaving of asynchronous transfer mode

Publications (2)

Publication Number Publication Date
KR970024739A KR970024739A (en) 1997-05-30
KR0157951B1 true KR0157951B1 (en) 1999-02-18

Family

ID=19430772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950036336A KR0157951B1 (en) 1995-10-20 1995-10-20 Method for transmitting cell unit interleaving of asynchronous transfer mode

Country Status (1)

Country Link
KR (1) KR0157951B1 (en)

Also Published As

Publication number Publication date
KR970024739A (en) 1997-05-30

Similar Documents

Publication Publication Date Title
EP1002272B1 (en) Method and apparatus for adaptive control of forward error correction codes
US6477669B1 (en) Method and apparatus for adaptive control of forward error correction codes
Cain et al. A recommended error control architecture for ATM networks with wireless links
US6219339B1 (en) Method and apparatus for selectively discarding packets
US8340013B2 (en) Frame format and frame assembling/disassembling method for the frame format
US8249075B2 (en) ATM communications system and method
Ramseier et al. ATM over satellite: analysis of ATM QoS parameters
KR0157951B1 (en) Method for transmitting cell unit interleaving of asynchronous transfer mode
Rasheed et al. AAL1 with FEC for the Transport of CBR MPEG2 Video over ATM networks
Kaltenschnee et al. Impact of burst errors on ATM over satellite-Analysis and Experimental results
Lim et al. Cell loss reduction by cell unit interleaving in wireless ATM Networks
US6738360B1 (en) System and method for reliable video transmission in wireless Asynchronous Transfer Mode networks with fading
US20060050884A1 (en) Hardened automatic synchronisation scheme for ATM cells
Lim et al. Efficient interleaving method in wireless ATM networks
Piper et al. ATM-providing broadband services to the warrior
Murphy et al. Systems design of a satellite link protocol
Lim et al. Impact of cell unit interleaving on header error control performance in wireless ATM
Murphy et al. ATM service-based selective retransmission over DSN satellite links
Wang et al. A practical scheme of improving the link performance for ATM satellite communication networks
Qiu et al. Error control for integrated wireless and wireline networks
Marshall et al. Approaches and requirements for tactical SATCOM ATM integration
Fairhurst et al. Performance issues of interconnecting ATM islands
Hagen et al. ATM for disadvantaged tactical links
Tesfai Error control techniques for asynchronous transfer mode (ATM) networks and performance analyses
KR20010028095A (en) Method for Interleaving ATM cells

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050628

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee