KR0157947B1

KR0157947B1 - Credit card device reset circuit

Info

Publication number: KR0157947B1
Application number: KR1019950056435A
Authority: KR
Inventors: 전형선
Original assignee: 이종수; 엘지산전주식회사
Priority date: 1995-12-26
Filing date: 1995-12-26
Publication date: 1998-12-15
Also published as: KR970049801A

Abstract

본 발명은 신용카드조회기의 리세트회로를 이용한 메모리 백업장치에 관한 것으로, 일반적인 신용카드조회기의 리세트회로에 있어서는 전원이 순간적으로 차단되면 씨피유는 이를 감지하지 못하여 그 씨피유가 오동작되거나 메모리부에 백업전원의 공급이 지연되어 그 메모리에 저장되어 있는 데이타가 파손되는 문제점이 있었다.The present invention relates to a memory backup device using a reset circuit of a credit card checker. In the reset circuit of a general credit card checker, when the power is cut off momentarily, the CPI does not detect this and the CFI is malfunctioning or the memory unit. There was a problem that the data stored in the memory is damaged because the backup power supply is delayed.

따라서, 본 발명은 순간적으로 정전이 되었을때 백업전원이 신속하게 메모리에 공급되어 그 메모리에 저장되어 있는 데이타를 보존하고, 전원이 다시 인가되면 리세트회로는 씨피유에 리세트신호를 공급하여 그 씨피유를 초기화 할 수 있으므로 오동작을 방지하는 효과가 있다.Therefore, in the present invention, when a power failure occurs momentarily, the backup power is quickly supplied to the memory to preserve the data stored in the memory, and when the power is applied again, the reset circuit supplies the reset signal to the CPI to provide the CSI. Since it can be initialized, there is an effect of preventing malfunction.

Description

Reset circuit of credit card checker

제1도는 일반적인 신용카드조회기의 리세트회로도.1 is a reset circuit diagram of a general credit card inquiry machine.

제2도는 제1도에 대한 전원인가시 신용카드조회기의 리세트회로 타이밍도.FIG. 2 is a timing chart of a reset circuit of a credit card checker upon power-up to FIG.

제3도는 제1도에 대한 전원순간차단시 신용카드조회기의 리세트회로 타이밍도.FIG. 3 is a timing chart of a reset circuit of a credit card checker at the time of power interruption.

제4도는 본 발명 신용카드조회기의 리세트회로도.4 is a reset circuit diagram of the credit card inquiry machine of the present invention.

제5도는 제4도에 대한 전원인가시 신용카드조회기의 리세트회로 타이밍도.FIG. 5 is a timing chart of a reset circuit of a credit card checker upon power-up to FIG. 4; FIG.

제6도는 제4도에 대한 전원순간차단시 신용카드조회기의 리세트회로 타이밍도.FIG. 6 is a timing chart of a reset circuit of a credit card checker at the time of power interruption.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

21 : 정전감지부 22 : 메모리전원부21: power failure detection unit 22: memory power supply

23,24 : 리세트신호발생부 Q1 : 트랜지스터23,24: reset signal generator Q1: transistor

Q2,Q3 : 엔형 전계효과 트랜지스터 Q4 : 피형 전계효과 트랜지스터Q2, Q3: N-type field effect transistor Q4: Type-type field effect transistor

BAT1 : 밧데리BAT1: Battery

본 발명은 신용카드조회기의 리세트회로에 관한 것으로, 특히 씨피유(CPU)에 순시정전이 발생되었을때 밧데리전원이 메모리백업장치에 인가되어 데이타가 파손되지 않도록 하고, 아울러 씨피유를 리세트시켜 오동작이 발생되지 않도록 하는 신용카드조회기의 리세트회로에 관한 것이다.The present invention relates to a reset circuit of a credit card checker, and in particular, when instantaneous power failure occurs in the CPU, the battery power is applied to the memory backup device so that data is not damaged, and the CPU is reset to malfunction. It relates to a reset circuit of a credit card inquiry machine to prevent this from occurring.

제1도는 일반적인 신용카드조회기의 리세트회로도로서, 이에 도시된 바와 같이 전원(VCC)인가 초기시 저항(R1) 및 콘덴서(C1)의 시정수에 의해 리세트신호를 발생하는 리세트회로부(11)와, 상기 리세트회로부(11)의 리세트신호에 의해 리세트 제어를 받고 씨스템을 총괄 제어하는 씨피유(12)와, 상기 전원(VCC)인가시 그 전원(VCC)을 다이오드(D1)를 통해 메모리부(14)에 공급함과 아울러 그 전원(VCC)을 콘덴서(C1)를 통해 백업 밧데리(BAT)에 충전시키고 상기 전원(VCC)차단시 상기 밧데리(BAT)의 충전전원을 상기 메모리부(15)에 공급하는 메모리전원부(13)로 구성된 것으로, 이의 작용을 제2도 및 제3도의 파형도를 참조하여 설명하면 다음과 같다.FIG. 1 is a reset circuit diagram of a general credit card checker. As shown therein, a reset circuit section for generating a reset signal by the time constants of the resistor R1 and the capacitor C1 at the time of application of the power supply VCC ( 11), the CPI 12 which receives reset control by the reset signal of the reset circuit unit 11 and controls the system as a whole, and the power supply VCC when the power supply VCC is applied to the diode D1. The power supply VCC is charged to the backup battery BAT through the condenser C1, and the charging power of the battery BAT is charged when the power supply VCC is cut off. It is composed of a memory power supply unit 13 to supply to (15), the operation thereof will be described with reference to the waveform diagrams of FIG. 2 and FIG.

전원(VCC)이 제2도의 (a)와 같이 인가되면, 그 전원(VCC)은 리세트 회로부(11)의 저항(R1)을 통해 콘덴서(C1)에 충전되므로, 그 저항(R1) 및 콘덴서(C1)의 시정수값에 의해 시간지연(t1)이 제2도의 (b)와 같이 발생되어 그 시간지연(t1)동안 씨피유(12)의 리세트단자(RST)에 저전위 신호가 인가되고, 이에 따라 그 씨피유(12)는 리세트되어 초기화된다.When the power supply VCC is applied as shown in FIG. 2A, the power supply VCC is charged to the capacitor C1 through the resistor R1 of the reset circuit section 11, and thus the resistance R1 and the capacitor. The time delay t1 is generated as shown in (b) of FIG. 2 by the time constant value of (C1), and a low potential signal is applied to the reset terminal RST of the CPI 12 during the time delay t1. Accordingly, the CPI 12 is reset and initialized.

또한, 이때 전원(VCC)이 다이오드(D2)를 통해 제2도의 (c)와 같이 메모리부(15)에 공급되고, 그 전원(VCC)은 콘덴서(C2)를 통해 백업 밧데리(BAT)에 충전된다.In this case, the power supply VCC is supplied to the memory unit 15 through the diode D2 as shown in FIG. 2C, and the power supply VCC is charged to the backup battery BAT through the capacitor C2. do.

한편, 전원(VCC)의 공급이 차단되면 밧데리(BAT)의 전원이 다이오드(D2)를 통해 메모리부(15)에 공급되고, 이때 다이오드(D1)는 차단상태로 되어 그 밧데리(BAT)의 전원이 전원(VCC) 입력측으로 공급되는 것을 차단한다.On the other hand, when the supply of the power supply VCC is cut off, the power of the battery BAT is supplied to the memory unit 15 through the diode D2, and at this time, the diode D1 is turned off and the power of the battery BAT is supplied. The supply to the power supply VCC input side is cut off.

그러나, 제3도의 (a)와 같이 전원(VCC)공급이 순간적으로 소정시간(t2) 차단되면 리세트회로부(11)의 콘덴서(C1)의 충전전압이 방전되면서 제3도의 (b)와같이 조금 낮아지다가 다시 전원(VCC) 전압으로 상승하게 되므로, 씨피유(12)의 리세트단자(RST)에 저전위 신호가 인가되지 못하여 리세트되지 않고, 메모리전원부(13)의 다이오드(D1),(D2) 스위칭 속도에 의해 메모리부(14)에 제3도의 (c)와 같이 정상적으로 공급되지 못하게 된다.However, when the power supply VCC is temporarily interrupted for a predetermined time t2 as shown in FIG. 3A, the charging voltage of the capacitor C1 of the reset circuit unit 11 is discharged, as shown in FIG. Since the voltage is slightly lowered and rises again to the power supply VCC voltage, the low potential signal is not applied to the reset terminal RST of the CPI 12 and thus is not reset, and the diode D1 of the memory power supply 13 is not reset. D2) The switching speed prevents the memory 14 from being normally supplied to the memory unit 14 as shown in FIG.

이와같이 일반적인 신용카드조회기의 리세트회로에 있어서는 전원이 순간적으로 차단되면 씨피유는 이를 감지하지 못하여 그 씨피유가 오동작되거나 메모리부에 백업전원의 공급이 지연되어 그 메모리에 저장되어 있는 데이타가 파손되는 문제점이 있었다.As described above, in the reset circuit of a credit card checker, if the power is cut off momentarily, the CPI does not detect this, and the CPI malfunctions or the backup power is delayed in the memory, causing the data stored in the memory to be damaged. There was this.

따라서, 본 발명의 목적은 전원의 정전여부를 감지하고, 그 정전여부 감지신호에 따라 스위칭속도를 증가시켜 입력전원 또는 밧데리의 백업전원을 메모리에 정상적으로 공급하고, 상기 정전감지 신호에 따라 씨피유에 리세트 신호를 확실히 인가하여 그 씨피유를 초기화 하도록 하는 신용카드조회기의 리세트회로를 제공함에 있는 것으로, 이와같은 목적을 갖는 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Accordingly, an object of the present invention is to detect whether the power supply is out of power, increase the switching speed according to the power failure detection signal, and supply the backup power of the input power or the battery to the memory normally, and according to the power failure detection signal. The present invention provides a reset circuit for a credit card lookup device that reliably applies a set signal to initialize the CPI. The present invention having such a purpose will be described in detail with reference to the accompanying drawings.

제4도는 본 발명 신용카드조회기의 리세트회로도로서, 이에 도시한 바와 같이 전원(VCC)이 저항(R2)을 통해 접지의 저항(R3), 콘덴서(C3) 및 트랜지스터(Q1)의 베이스에 인가되게 접속하여, 상기 전원(VCC)의 정전여부를 감지하는 정전감지부(21)와, 상기 전원(VCC)을 소스에 인가받는 피형 전계효과 트랜지스터(Q4)의 게이트를 상기 정전감지부(21)의 출력측인 트랜지스터(Q1)의 콜렉터에 접속하고, 상기 전원(VCC)이 콘덴서(C4)를 통해 밧데리(BAT1)에 충전되게 접속하여, 그 접속점을 다이오드(D3)를 통한 후 상기 피형 전계효과 트랜지스터(Q4)의 드레인과 함께 메모리 전원단자(VBB)에 접속함과 아울러 그 접속점을 저항(R4)을 통해 상기 트랜지스터(Q1)의 콜렉터에 접속한 메모리전원부(22)와, 상기 정전감지부(21)의 출력측인 트랜지스터(Q1)의 콜렉터를 소스가 접지된 엔형 전계효과 트랜지스터(Q2)의 게이트에 접속하고, 상기 전원(VCC)이 저항(R5)을 통해 상기 엔형 전계효과 트랜지스터(Q2)의 드레인 및 씨피유 리세트단자(RST)에 인가되게 접속하여 리세트 신호를 발생하게 한 리세트신호발생부(23)와, 상기 리세트신호발생부(23)의 출력측을 소스가 접지된 엔형 전계효과 트랜지스터(Q3)의 게이트에 접속하고, 상기 전원(VCC)이 저항(R6)을 통해 상기 엔형 전계효과 트랜지스터(Q3)의 드레인 및 리세트단자(RST)에 접속하여 리세트신호를 발생하게 한 리세트신호 발생부(24)로 구성한 것으로, 이와같이 구성된 본 발명의 작용 및 효과를 제5도 및 제6도의 파형도를 참조하여 상세히 설명하면 다음과 같다.4 is a reset circuit diagram of a credit card query device according to the present invention. As shown therein, a power supply VCC is connected to a base of a resistor R3, a capacitor C3, and a transistor Q1 through a resistor R2. The electrostatic detection unit 21 is connected to the power supply detection unit 21 to detect whether the power supply VCC is out of power, and the gate of the field effect transistor Q4 to which the power supply VCC is applied to a source. Is connected to the collector of transistor Q1, which is the output side of < RTI ID = 0.0 >), < / RTI > the power supply VCC is connected to the battery BAT1 via the capacitor C4, and the connection point is connected through the diode D3. The memory power supply 22 connected to the memory power supply terminal VBB together with the drain of the transistor Q4 and connected to the collector of the transistor Q1 through a resistor R4, and the electrostatic sensing unit ( The collector of transistor Q1 on the output side of 21) The reset signal is connected to the gate of the field effect transistor Q2, and the power supply VCC is connected to the drain and the CPI reset terminal RST of the N-type field effect transistor Q2 through a resistor R5. The reset signal generator 23 and the output side of the reset signal generator 23 are connected to the gate of the N-type field effect transistor Q3 of which the source is grounded, and the power supply VCC is a resistor. And a reset signal generator 24 connected to the drain and reset terminal RST of the N-type field effect transistor Q3 through R6 to generate a reset signal. And the effect will be described in detail with reference to the waveform diagram of FIGS. 5 and 6 as follows.

제5도의 (a)와 같이 전원(VCC)이 공급되면, 그 전원(VCC)은 씨피유에 공급됨과 아울러 정전감지부(21)의 저항(R2)을 통해 콘덴서(C3)에 충전되면서 트랜지스터(Q1)의 베이스에 인가된다.As shown in FIG. 5A, when the power supply VCC is supplied, the power supply VCC is supplied to the CPI and is charged to the capacitor C3 through the resistor R2 of the electrostatic sensing unit 21 while the transistor Q1 is supplied. Is applied to the base.

따라서, 상기 전원(VCC)이 공급되는 초기에는 그 콘덴서(C3)의 충전 전압이 낮아 그 트랜지스터(Q1)가 오프되므로 그의 콜렉터에 고전위 신호가 출력되고, 이 고전위 신호에 의해 리세트신호발생부(23)의 엔형 전계효과 트랜지스터(Q2)가 도통되므로, 그의 드레인에 제5도의 (b)와 같이 소정시간(t3)동안 저전위 신호가 출력되고, 이 저전위 신호는 씨피유 리세트단자(RST)에 인가되어 그 씨피유를 리세트시키게 되며, 또한 상기 저전위 신호에 의해 또다른 리세트신호발생부(24)의 엔형 전계효과 트랜지스터(Q3)가 오프되어, 그의 드레인에 고전위 신호가 출력되고, 이 고전위 신호는 또다른 기기의 리세트단자(RST)에 인가되어 그를 리세트 시키게 된다.Therefore, at the initial time when the power supply VCC is supplied, the charging voltage of the capacitor C3 is low, so that the transistor Q1 is turned off, so that a high potential signal is output to the collector thereof, and a reset signal is generated by this high potential signal. Since the N-type field effect transistor Q2 of the negative portion 23 is turned on, a low potential signal is output to its drain for a predetermined time t3 as shown in FIG. 5B, and the low potential signal is supplied to the CPI reset terminal ( RST) is applied to reset the CPI, and the low potential signal causes the N-type field effect transistor Q3 of another reset signal generator 24 to be turned off, and a high potential signal is output to the drain thereof. This high potential signal is applied to the reset terminal (RST) of another device to reset it.

한편, 전원(VCC)공급후 소정시간이 지나면 상기 콘덴서(C3)의 충전전압에 의해 트랜지스터(Q1)가 도통되어 그의 콜렉터에 저전위 신호가 출력되고, 이에 따라 피형 전계효과 트랜지스터(Q4)가 도통되므로 상기 전원(VCC)이 그를 통해 메모리 전원단자(VBB)에 공급되고, 이때 다이오드(D3)는 오프상태로 되고, 상기 전원(VCC)이 콘덴서(C4)를 통해 밧데리(BAT1)에 충전되어 소정전압을 유지하게 된다.On the other hand, when a predetermined time elapses after the supply of the power supply VCC, the transistor Q1 is turned on by the charging voltage of the capacitor C3, and a low potential signal is output to the collector thereof, whereby the field effect transistor Q4 is turned on. Therefore, the power supply VCC is supplied to the memory power supply terminal VBB through it, and at this time, the diode D3 is turned off, and the power supply VCC is charged to the battery BAT1 through the condenser C4, and thus predetermined. Maintain the voltage.

또한, 상기 트랜지스터(Q1)의 콜렉터에 출력되는 저전위 신호에 의해 엔형 전계효과 트랜지스터(Q2)가 오프되므로 씨피유 리세트단자(RST)에 고전위 신호가 인가되어, 그 씨피유는 리세트상태로 부터 해제되고, 또한 그 고전위 신호에 의해 엔형 트랜지스터(Q3)가 도통되므로 리세트단자(RST)에 의해 저전위 신호가 인가되어 그 기기로 리세트상태로 부터 해제된다.In addition, since the Y-type field effect transistor Q2 is turned off by the low potential signal output to the collector of the transistor Q1, a high potential signal is applied to the CPI reset terminal RST, and the CPI is from the reset state. Since the N type transistor Q3 is conducted by the high potential signal, the low potential signal is applied by the reset terminal RST to be released from the reset state by the device.

한편, 제6도의 (a)와 같이 순간정전이 발생되어 그 정전시간(t4)동안 전원(VCC)이 공급되지 않으면, 정전감지부(21)의 콘덴서(C3)의 충전전압이 저항(R3)을 통해 방전된다.On the other hand, when the instantaneous power failure occurs as shown in FIG. 6A and the power supply VCC is not supplied during the blackout time t4, the charging voltage of the capacitor C3 of the blackout detection unit 21 becomes the resistor R3. Discharged through.

여기서, 저항(R3)의 값을 낮게 설정시켜 놓게되면, 상기 순간정전시에 콘덴서(C3)의 충전전압이 저항(R3)을 통해 순간적으로 방전되므로, 트랜지스터(Q1)가 곧바로 오프되어 그의 콜렉터에 고전위 신호가 출력된다. 이 고전위 신호에 의해 엔형 전계효과 트랜지스터(Q2)가 도통되므로, 씨피유 리세트단자(RST)에 제6도의 (b)와 같이 저전위 신호가 확실히 인가되어 리세트시키게 된다.Here, if the value of the resistor R3 is set low, since the charging voltage of the capacitor C3 is instantaneously discharged through the resistor R3 during the momentary power failure, the transistor Q1 is immediately turned off to the collector thereof. A high potential signal is output. Since the high-energy signal causes the N-type field effect transistor Q2 to conduct, the low potential signal is reliably applied to the CPI reset terminal RST as shown in FIG.

또한, 상기 트랜지스터(Q1)의 콜렉터(Q1)에서 출력되는 고전위 신호에 의해 피형 전계효과 트랜지스터(Q4)가 오프되므로, 밧데리(BAT1)의 전원이 다이오드(D3)를 곧바로 통해 제6도의 (c)와 같이 메모리 전원단자(VBB)에 공급된다.In addition, since the field effect transistor Q4 is turned off by the high potential signal output from the collector Q1 of the transistor Q1, the power supply of the battery BAT1 is directly connected to the diode D3 in FIG. ) Is supplied to the memory power supply terminal VBB.

이상에서 상세히 설명한 바와 같이 본 발명은 순간적으로 정전이 되었을때 백업전원이 신속하게 메모리에 공급되어 그 메모리에 저장되어 있는 데이타를 보존하고, 씨피유에 리세트신호를 확실히 공급하여 그 씨피유를 초기화 할 수 있으므로 오동작을 방지하는 효과가 있다.As described in detail above, in the present invention, when a power failure occurs momentarily, a backup power supply is quickly supplied to a memory to preserve data stored in the memory, and a reset signal is surely supplied to the CPI to initialize the CFI. Therefore, there is an effect of preventing malfunction.

Claims

A power failure detection unit for detecting power supply, a memory power supply for supplying power of the supplied power or battery according to the power failure detection output signal of the power failure detection unit, and a power supply for outputting the power failure detection unit for the power failure detection unit; And a reset signal generator for generating a reset signal of the CPI.

The power failure detecting unit of claim 1, wherein the power supply to be supplied is connected to the base of the resistor R3, the capacitor C3, and the transistor Q1 of the ground through the resistor R2, and detects whether the power failure is detected at the collector thereof. And a reset circuit of the credit card inquiry system.

The battery BAT1 according to claim 1, wherein the memory power supply unit is connected such that the supplied power is applied to the source of the field effect transistor Q4, and connects its gate to the output side of the electrostatic sensing unit, and charges the supplied power. After the output side of the diode D3 is connected to the memory power supply terminal together with the drain of the field effect transistor Q4, the connection point is connected to the output side of the electrostatic sensing unit and the gate connection point of the field effect transistor. And a reset circuit of the credit card inquiry system.

4. A credit according to any one of claims 1 to 3, comprising another reset signal generator for generating a reset signal of another device by the reset signal generated by the reset signal generator. Reset circuit of card lookup machine.