KR0157496B1

KR0157496B1 - Frequency controlling apparatus

Info

Publication number: KR0157496B1
Application number: KR1019940026888A
Authority: KR
Inventors: 조재문
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1994-10-20
Filing date: 1994-10-20
Publication date: 1998-11-16
Also published as: KR960016541A

Abstract

본 발명은 시분할 다중화 방식의 방송수신장치에서의 주파수조절장치에 관한 것이다. 본 발명의 주파수조절장치는 27㎒의 조정주파수를 발진하는 고정주파수발진기와, 고정주파수발진기에서 발진한 주파수를 카운트하며 송신기의 주파수와 동기를 일치시키기 위해 전송되는 클럭기준(PCR)신호가 인가될 때마다 카운트 값을 갱신하는 42비트-카운터, 및 42비트-카운터의 상위 33비트와 하위 9비트가 나타내는 주파수를 적절히 조합하여 수평수직동기신호로 발생하는 동기신호발생기로 구성된다. 따라서, 본 발명은 가격이 싼 고정주파수발진기를 이용하므로써 수신기의 제조원가를 절감할 수 있는 효과를 제공한다.The present invention relates to a frequency control device in a broadcast receiving device of a time division multiplexing method. The frequency control device of the present invention includes a fixed frequency oscillator for oscillating a fixed frequency of 27 MHz, and a clock reference (PCR) signal that is counted for oscillating in the fixed frequency oscillator and transmitted to match the frequency of the transmitter. And a 42-bit counter for updating the count value each time, and a synchronization signal generator that generates a horizontal vertical synchronization signal by appropriately combining the frequencies indicated by the upper 33 bits and the lower 9 bits of the 42-bit counter. Therefore, the present invention provides an effect of reducing the manufacturing cost of the receiver by using a fixed frequency oscillator which is inexpensive.

Description

Frequency control device

제1도는 일반적인 방송수신장치에서의 주파수조절장치를 나타낸 블록도.1 is a block diagram showing a frequency control apparatus in a general broadcast receiving apparatus.

제2도는 본 발명의 바람직한 실시예에 따른 방송수신장치에서의 주파수조절장치를 나타내는 블록도.2 is a block diagram showing a frequency adjusting device in a broadcast receiving device according to a preferred embodiment of the present invention.

제3도는 제2도의 주파수조절장치에서 42비트-카운터의 특성을 나타내는 그래프.3 is a graph showing the characteristics of a 42-bit counter in the frequency control device of FIG.

제4도는 제2도의 주파수조절장치에서 동기신호발생기를 나타내는 상세도.4 is a detailed view showing a synchronization signal generator in the frequency adjusting device of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

20 : 시스템디코더부 21 : 비트스트림분석기20: system decoder 21: bit stream analyzer

23 : 42비트-카운터 25 : 고정주파수발진기23: 42-bit counter 25: fixed frequency oscillator

27 : 동기신호발생기27: sync signal generator

본 발명은 시분할 다중화 방식의 방송수신장치에서의 주파수조절장치에 관한 것으로서, 특히 고정주파수발진기를 이용한 하드웨어를 구성함으로서 수신기의 제조원가를 절감할 수 있도록 한 주파수조절장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frequency control device in a broadcasting receiver of time division multiplexing, and more particularly, to a frequency control device capable of reducing manufacturing costs of a receiver by configuring hardware using a fixed frequency oscillator.

일반적으로 동영상 압축기법의 표준안인 MPEG(moving picture experts group)-Ⅱ에 근거하여 압축되는 영상음성신호는 시분할 다중화(Time Division Multiplexing; TDM)방식으로 혼합되어 전송된다. 또한, 여러 방송국에서 전송되는 각 방송프로그램의 영상음성신호도 시분할 다중화(TDM)방식으로 혼합되어 전송된다. 시분할 다중화(TDM)방식은 여러 사용자가 하나의 채널을 시간적으로 분할하여 공용하는 것이다. 주로 디지탈 통신에서 채널의 사용 방식을 말하는데, 각 채널은 시간축 상에서 고정된 위치를 점하고 있다. 즉, 어느 시간 동안에는 채널1의 신호를 보내고, 그 다음 시간 동안에는 채널2의 신호를 보내고 그 이후로도 같은 과정이 계속되다가 다시 채널1의 신호를 보내는 식으로 채널을 시간적으로 분할하는 것을 말한다. 이와 같이 시분할 다중화(TDM)되어 전송되는 영상·음성신호는 수신기측에서 수신되어 신호복조처리된다. 수신기는 송신기에서 사용한 클럭 주파수와 동일한 클럭 주파수를 유지시켜야 원래신호의 완전한 검파가 가능하다. 그러므로, 송신기의 클럭과 수신기의 클럭이 동기되어야 한다. 신호복조처리하기 전에 송신기와 수신기의 클럭을 동기시키기 위한 종래의 기술을 제1도를 참조하여 설명한다.In general, a video audio signal compressed based on a moving picture experts group (MPEG) -II, which is a standard of the video compression method, is mixed and transmitted by a time division multiplexing (TDM) method. In addition, video and audio signals of respective broadcast programs transmitted from various broadcasting stations are also mixed and transmitted in a time division multiplexing (TDM) method. In time division multiplexing (TDM), multiple users share a channel in time. Mainly refers to the use of channels in digital communication. Each channel occupies a fixed position on the time axis. That is, the channel is divided in time by sending a signal of channel 1 for a certain time, and then sending a signal of channel 2 for a next time, and then sending the signal of channel 1 again. The video / audio signal transmitted through time division multiplexing (TDM) is received at the receiver and subjected to signal demodulation. The receiver must maintain the same clock frequency as the clock frequency used by the transmitter to ensure full detection of the original signal. Therefore, the clock of the transmitter and the clock of the receiver must be synchronized. A conventional technique for synchronizing the clocks of a transmitter and a receiver before signal demodulation will be described with reference to FIG.

제1도는 일반적인 방송수신장치에서의 주파수조절장치를 나타낸 블록도로서, 각 방송국에서 방송프로그램의 해당 영상·음성신호를 MPEG-Ⅱ에 따라 압축하여 시분할 다중화(TDM)시켜 전송한다. 이때 전송되는 데이터는 비트스트림형태이다. 방송수신장치는 전송되는 비트스트림데이타를 수신 받는다. 시스템디코더부(10)의 비트스트림분석기(bitstream parser)(11)는 수신된 신호중 사용자에 의해 선택된 방송국 프로그램에 해당하는 영상·음성데이타를 각각 분리하여 출력한다. 비트스트림분석기(11)는 수신된 신호중 클럭기준(Program Clock Referance; PCR)신호를 분리하여 비교기(COMP)(12)의 한 입력단으로 출력한다. 여기서, 클럭기준신호(이하, 전송 PCR신호라 함)는 송신기에서 27㎒로 동작하는 42비트-카운터를 일정한 간격(예를 들어, 1초에 10회이상)으로 읽어서 비트스트림데이타에 실어서 전송한 값이다. 비교기(12)는 다른 입력단으로 42비트-카운터(13)의 카운트 값을 입력받는다. 여기서, 42는 일반적으로 MPEG규격에 따라 정해진 비트수이다. 42비트-카운터(13)는 시스템디코더부(10)의 외부에 부착되며, 중심주파수가 27㎒인 전압조정크리스탈발진기(Voltage Controlled Crystal Oscillator; VCXO)(14)에서 발진하는 주파수를 카운트한다. 비교기(12)는 비트스트림분석기(1)로부터 전송PCR신호가 인가될 때 마다 42비트-카운터(13)의 카운트 값을 읽어들여 전송 PCR신호와 비교한다. 비교기(12)는 비교결과 발생하는 차이 값을 D/A변환기(15)로 출력한다. D/A변환기(15)는 입력받은 차이값을 아날로그신호로 변환하여 전압조정크리스탈발진기(VCXO)(14)의 발진주파수를 가변시킨다. 전압조정크리스탈발진기(VCXO)(14)는 D/A변환기(15)로부터 인가되는 전압에 따라 주파수를 증가 또는 감소시켜 송신기의 주파수와 최대한 동기시킨다. 한편, 전압조정크리스탈발진기(VCXO)(14)에서 발진하는 주파수는 제1분주기(16)로도 공급되어 일정주파수 N₁으로 분주되어 영상신호의 디스플레이시에 수평동기신호(f_H)로 사용된다. 제1분주기(16)에서 N₁으로 분주된 주파수는 제2분주기(17)에서 다시 N₂로 분주되어 영상신호의 디스플레이시에 수직동기신호(f_V)로 사용된다. 그래서, 송신기와 동기를 유지시킨다.FIG. 1 is a block diagram showing a frequency control apparatus in a general broadcast receiving apparatus. Each broadcasting station compresses corresponding video and audio signals of a broadcast program according to MPEG-II, and transmits them by time division multiplexing (TDM). At this time, the transmitted data is in the form of a bitstream. The broadcast receiving device receives the bitstream data transmitted. The bitstream parser 11 of the system decoder 10 separates and outputs the video and audio data corresponding to the broadcast station program selected by the user among the received signals. The bitstream analyzer 11 separates a Program Clock Referance (PCR) signal among the received signals and outputs the same to one input terminal of the comparator 12. Here, the clock reference signal (hereinafter referred to as a transmission PCR signal) reads a 42-bit counter operating at 27 MHz from the transmitter at regular intervals (for example, 10 times or more per second), and loads it on bitstream data. Value. The comparator 12 receives the count value of the 42-bit counter 13 into another input terminal. In general, 42 is a number of bits determined according to the MPEG standard. The 42-bit counter 13 is attached to the outside of the system decoder unit 10 and counts the frequency oscillated by the voltage controlled crystal oscillator (VCXO) 14 having a center frequency of 27 MHz. The comparator 12 reads the count value of the 42-bit counter 13 and compares it with the transmission PCR signal each time the transmission PCR signal is applied from the bitstream analyzer 1. The comparator 12 outputs the difference value generated as a result of the comparison to the D / A converter 15. The D / A converter 15 converts the input difference value into an analog signal to vary the oscillation frequency of the voltage controlled crystal oscillator (VCXO) 14. The voltage adjusting crystal oscillator (VCXO) 14 increases or decreases the frequency according to the voltage applied from the D / A converter 15 to maximize synchronization with the frequency of the transmitter. On the other hand, the frequency oscillated by the voltage adjusting crystal oscillator (VCXO) 14 is also supplied to the first divider 16 and divided at a constant frequency N ₁ to be used as the horizontal synchronous signal f _H when displaying an image signal. . The frequency divided by N ₁ in the _first divider 16 is divided into N ₂ in the _second divider 17 and used as the vertical synchronization signal f _V when the image signal is displayed. So, keep in sync with the transmitter.

위에서는 정밀도(accuracy)가 매우 높고 안정적인 전압조정크리스탈발진기(VCXO)의 발진주파수를 조절하여 송신기와 수신기의 클럭을 동기시켰다. 하지만, 전압조정크리스탈발진기(VCXO)는 가격이 높아서 수신기의 제조원가를 상승시키는 요인을 갖고 있었다.Above, the clocks of the transmitter and receiver are synchronized by adjusting the oscillation frequency of the highly accurate and stable voltage controlled crystal oscillator (VCXO). However, the voltage-adjusted crystal oscillator (VCXO) was expensive and had a factor of increasing the manufacturing cost of the receiver.

따라서, 본 발명의 목적은 가격이 비싼 전압조정크리스탈발진기(VCXO)대신에 고정주파수발진기를 사용한 주파수조절장치를 제공함에 있다.Accordingly, an object of the present invention is to provide a frequency control device using a fixed frequency oscillator instead of a costly voltage controlled crystal oscillator (VCXO).

이와 같은 목적을 달성하기 위한 본 발명의 주파수조절장치는 전송된 신호를 수신하여 발진주파수를 조절하는 장치에 있어서, 고정된 주파수를 발생시키는 고정주파수발진기와, 수신된 신호중 사용자선택에 해당하는 영상·음성비트스트림을 분리하여 출력하고, 전송PCR신호를 분리하여 카운터로 출력하는 비트스트림분석기와, 상기 고정주파수발진기의 발진주파수를 카운트하며, 상기 비트스트림분석기의 전송PCR신호가 인가되면 카운트 값을 전송PCR신호의 값에 일치되도록 갱신시켜 출력하는 카운터, 및 상기 비트스트림분석기의 전송PCR신호와 상기 카운터의 카운트 값을 인가받아 수평수직동기신호로 발생시키는 동기신호발생기를 포함한다.A frequency adjusting device of the present invention for achieving the above object is a device for adjusting the oscillation frequency by receiving the transmitted signal, a fixed frequency oscillator for generating a fixed frequency, the image corresponding to the user selection of the received signal A bitstream analyzer for separating and outputting a voice bitstream, and outputting a transmission PCR signal to a counter, counting an oscillation frequency of the fixed frequency oscillator, and transmitting a count value when a transmission PCR signal of the bitstream analyzer is applied And a counter for updating and matching the value of the PCR signal, and a synchronization signal generator for generating a horizontal vertical synchronization signal by receiving the transfer PCR signal of the bitstream analyzer and the count value of the counter.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 발명에 따른 방송수신장치에서의 주파수조절장치를 나타내는 블록도이다. 도시한 바와 같이, 본 발명의 주파수조절장치는 시스템디코더부(20)내에 사용자의 선택에 따라 비트스트림데이타로부터 해당 프로그램의 영상·음성의 비트스트림을 분리하여 출력하는 비트스트림분석기(21)를 구비하고 있다. 비트스트림분석기(21)에서 분리 출력되는 전송PCR신호는 42비트-카운터(23)로 출력된다. 42비트-카운터(23)는 27㎒의 고정주파수를 발진하는 고정주파수발진기(25)에 연결된다. 전송PCR신호와 42비트-카운터(23)의 카운트값은 동기신호발생기(27)로 출력된다. 동기신호발생기(27)는 수평수직동기신호를 발생하도록 구성된다.2 is a block diagram showing a frequency control apparatus in the broadcast receiving apparatus according to the present invention. As shown, the frequency adjusting device of the present invention includes a bitstream analyzer 21 for separating and outputting a video and audio bitstream of a corresponding program from bitstream data according to a user's selection in the system decoder 20. Doing. The transmission PCR signal separated and output from the bitstream analyzer 21 is output to the 42-bit counter 23. The 42-bit counter 23 is connected to a fixed frequency oscillator 25 which oscillates at a fixed frequency of 27 MHz. The transfer PCR signal and the count value of the 42-bit counter 23 are output to the synchronization signal generator 27. The synchronization signal generator 27 is configured to generate a horizontal vertical synchronization signal.

이와 같이 구성된 본 발명의 주파수조절장치에 대한 동작을 제3도 및 제4도를 참조하여 좀더 구체적으로 설명한다.The operation of the frequency adjusting device of the present invention configured as described above will be described in more detail with reference to FIGS. 3 and 4.

먼저, 방송수신장치는 여러 프로그램의 영상·음성신호가 압축되어 있는 비트스트림데이타를 수신받는다. 수신된 비트스트림데이타는 시스템디코더부(20)내의 비트스트림분석기(21)에서 사용자에 의해 선택된 프로그램에 해당하는 영상·음성신호의 비트스트림데이타로 분리되어 각각 다음단의 영상·음성디코더로 전달되어 신호복조처리된다. 여기서, 비트스트림분석기(21)는 MPEG의 비트스트림구조(syntax)에 근거하여, 입력되는 비트스트림데이타를 분석하여 영상과 음성비트스트림을 분리해낸다. MPEG시스템에서는, 일반적으로 트랜스포트스트림(transport stream; TS)으로 복수의 프로그램을 하나의 비트스트림으로 만드는데, 그 비트스트림내에 영상과 음성을 패킷(packet),방식으로 다중화하여 전송하며, 수신된 비트스트림을 역다중화하여 영상과 음성의 개별 비트스트림으로 분리해낸다. 비트스트림분석기(21)는 또한, 수신된 비트스트림데이타에 포함되어 있는 전송PCR신호를 분리하여 42비트-카운터(23)로 공급한다. 여기서, 전송PCR신호는 전술한 바와 같이 송신기에서 사용한 클럭 주파수를 나타내며, 수신기의 클럭 주파수를 송신기와 동기시키기 위한 클럭기준신호이다. 42비트- 카운터(23)는 시스템디코더부(20)의 외부에 부착된 27㎒의 고정된 주파수를 발진하는 고정주파수발진기(25)의 발진주파수에 의해 카운트-업(count-up)되며, 0∼2⁴²-1을 순환한다. 42비트-카운터(23)는 제3도에 나타낸 그래프와 같은 특성을 갖는다.First, the broadcast receiving apparatus receives bitstream data in which video and audio signals of various programs are compressed. The received bitstream data is divided into bitstream data of the video and audio signals corresponding to the program selected by the user in the bitstream analyzer 21 in the system decoder unit 20 and transmitted to the next video / audio decoder. Signal demodulation is performed. Here, the bitstream analyzer 21 separates the video and audio bitstreams by analyzing the input bitstream data based on the MPEG bitstream syntax. In the MPEG system, generally, a plurality of programs are formed into one bitstream by using a transport stream (TS). In the bitstream, video and audio are multiplexed by a packet and a method, and the received bits are transmitted. Demultiplex the stream into separate bitstreams of video and audio. The bitstream analyzer 21 also separates and transmits the transmission PCR signal included in the received bitstream data to the 42-bit counter 23. Here, the transmission PCR signal indicates the clock frequency used by the transmitter as described above, and is a clock reference signal for synchronizing the clock frequency of the receiver with the transmitter. The 42-bit counter 23 is counted up by the oscillation frequency of the fixed frequency oscillator 25 oscillating at a fixed frequency of 27 MHz attached to the outside of the system decoder unit 20. It circulates -2 ⁴² -1. The 42-bit counter 23 has the same characteristics as the graph shown in FIG.

제3도에서 시간측(time)상에 t1, t2, t3등은 전송PCR신호가 전송되어 온 순간의 시간이고, (가)는 송신기측의 42비트-카운터의 카운트 값이며 (나)는 수신기측의 42비트-카운터(23)의 카운트 값이다. 일반적으로 전송PCR신호의 전송주기는 MPEG에서 0.1초 이내에 반드시 한번을 보내도록 한정하고 있다. (가)와 (나)를 비교해 보면 카운트값의 차이가 점점 커지다가 t1, t2, t3시간마다 (나)의 카운트값을 (가)와 일치되도록 갱신(update)시켜 다시 카운트한다. 따라서, 약간의 오차는 존재하지만 영원히 동기되지 않는 일은 발생하지 않는다.In FIG. 3, t1, t2, t3, etc. on the time side is the time when the transmission PCR signal is transmitted, (a) is the count value of the 42-bit counter on the transmitter side, and (b) is the receiver. It is the count value of the 42-bit counter 23 on the side. In general, the transmission cycle of the transmission PCR signal is limited to one transmission within 0.1 seconds in MPEG. Comparing (a) and (b), the difference in count value increases gradually, and every t1, t2, and t3 hours update the count value of (b) to match (a) and count again. Thus, there are some errors but nothing happens that is not synchronized forever.

동기신호발생기(27)는 비트스트림분석기(21)에서 출력되는 전송PCR신호와 42비트-카운터(23)의 카운트 값을 인가받아 영상신호를 디스플레이할 경우 사용할 수평수직동기신호(f_H, f_V)로 출력한다. 동기신호발생기(27)는 제4도에 나타낸 바와 같은 구성을 갖는다.The synchronization signal generator 27 receives the transfer PCR signal output from the bitstream analyzer 21 and the count value of the 42-bit counter 23 to display the horizontal vertical synchronization signals f _H and f _{V to be used.} ) The synchronization signal generator 27 has a configuration as shown in FIG.

제4도에서, 42비트-카운터(23)는 42비트중 하위 9비트로 27㎒의 카운트 값을 표현하고, 상위 33비트로 90㎑의 카운트 값을 표현한다. 이는 시스템클럭을 27㎒로 하고, 복호재생의 단위마다 언제 복호재생해야 하는 지를 나타내는 타임스탬프정보중 하나인 재생출력의 시각관리정보(presentation time stamp; PTS)를 90㎑의 클럭으로 계측한 값을 33비트 길이로 나타내는 MPEG규격에 근거한 것이다. 90㎑를 사용함은, 음성의 한 샘플주기보다 높은 정밀도를 얻기 위함으로, 90㎑는 엔티에스씨(NTSC)와 팔(PAL)양측 영상 프레임 주파수의 공배수이다. 그리고, 27㎒ 사용은 MPEG-Ⅱ 트랜스포트스트림(TS)에서의 디코더에 의무화되어 있는 위상동기루프(PLL)기능을 고려하여 정해진 것이다. 42비트중 하위 9비트는 0에서 511까지 카운트하는 것이 일반적이지만 MPEG에서는 0에서 299까지만 카운트하고 300이 되는 순간 하위 9비트는 리셋되며 상위 33비트의 최소하위비트(LSB)자리로 1이 자리올림되도록 규정하고 있다. 제4도 도면에 표시한 바와 같이, 동기신호발생기(27)의 비교기(COMP)(29)는 42비트-카운터(23)의 카운트 값을 입력받고, 다른 입력단에는 기설정한 기준값이 입력된다. 여기서, 기준값(fr)은 42비트-카운터(23)의 상위 33비트가 최대로 표현하는 90㎑를 분주시켜 원하는 주파수(fo)에 해당하는 펄스를 발생하도록 다음의 관계식(1)으로 구해진다.In FIG. 4, the 42-bit counter 23 represents the count value of 27 MHz in the lower 9 bits of the 42 bits and the count value of 90 Hz in the upper 33 bits. This means that the system clock is set to 27 MHz, and the time stamp information (PTS) of the reproduction output, which is one of the time stamp information indicating when to decode and reproduce each unit of decoding reproduction, is measured by a clock of 90 Hz. It is based on the MPEG standard, which is represented by 33 bits in length. Using 90Hz is a common multiple of NTSC and PAL video frame frequencies to achieve higher accuracy than one sample period of speech. The 27 MHz usage is determined in consideration of the phase locked loop (PLL) function mandated by the decoder in the MPEG-II transport stream (TS). The lower 9 bits of the 42 bits are generally counted from 0 to 511. However, in MPEG, only the numbers from 0 to 299 are counted. When the value reaches 300, the lower 9 bits are reset and 1 is placed as the least significant bit (LSB) of the upper 33 bits. It is prescribed. As shown in FIG. 4, the comparator 29 of the synchronization signal generator 27 receives the count value of the 42-bit counter 23, and the preset reference value is input to the other input terminal. Here, the reference value fr is obtained by the following relational expression (1) so as to divide the 90 kHz represented by the upper 33 bits of the 42-bit counter 23 to the maximum to generate a pulse corresponding to the desired frequency fo.

예를 들어, 30㎐의 수직동기신호(fv)를 발생하고자 하는 경우 비교기(29)의 기준 값은 3000₁₀이 된다. 비교기(29)는 기준 값과 42비트-카운터(23)의 값을 비교하여 일치할 때까지 제1레벨상태의 펄스를 내보낸다. 비교기(29)는 42비트-카운터(23)의 상위 33비트가 (=3000₁₀)이 되는 순간 기설정한 3000₁₀와 42비트-카운터(23)에서 발생하는 상위 33비트 데이타가 일치하므로 제1레벨로부터 제2레벨로 상태를 반전하여 펄스를 내보낸다. 그래서, 제1레벨과 제2레벨 사이에는 30㎐의 주파수에 해당하는 펄스가 형성되어 수직동기신호로 발생한다. 수평동기신호도 위와 동일한 과정을 통해 42비트-카운터(23)의 상위 33비트와 하위 9비트가 나타내는 주파수를 적절히 조합하여 구현한다.For example, when the vertical synchronization signal fv of 30 Hz is to be generated, the reference value of the comparator 29 is 3000 ₁₀ . The comparator 29 compares the reference value with the value of the 42-bit counter 23 and emits a pulse of the first level state until it matches. The comparator 29 has the upper 33 bits of the 42-bit counter 23. As soon as (= 3000 ₁₀ ), the preset 3000 ₁₀ and the upper 33 bit data generated by the 42-bit counter 23 coincide with each other, and the state is inverted from the first level to the second level to emit a pulse. Thus, a pulse corresponding to a frequency of 30 Hz is formed between the first level and the second level to generate a vertical synchronization signal. Through the same process as above, the horizontal synchronization signal is implemented by appropriately combining the frequencies indicated by the upper 33 bits and the lower 9 bits of the 42-bit counter 23.

이외에도 동기신호발생기(27)는 제3도에 도시한 바와 같이 전송PCR신호와 42비트-카운터(3)의 카운트 값을 일치시키기 위해 카운트값을 갱신시킨 시점에서 기준 값과 동일한 값이 카운트될 수 있는 점을 고려하여 전송PCR신호를 이용하여 보정하도록 구현할 수 도 있다. 이와 같은 주파수조절장치는 미국의 대연합(Grand Alliance; GA)방식의 디지탈 고화질텔레비젼(High Definition Television; HDTV), 미국의 디렉(Direc)TV와 한국의 무궁화위성방송수신기 및 유럽의 디지탈위성방송수신기 등의 디지탈 TV에 적용될 수 있다. 즉, 디지탈방식으로 압축하여 전송되는 신호를 수신하여 복호화할 때 MPEG에 근거하는 모든 수신기에 적용된다.In addition, as shown in FIG. 3, the synchronization signal generator 27 may count the same value as the reference value when the count value is updated to match the count value of the 42 bit-counter 3 with the transmission PCR signal. In consideration of this, it can be implemented to compensate using the transmission PCR signal. Such a frequency control device is a digital high definition television (HDTV) system of the US (Grand Alliance, GA), a direcTV (US), a Korean satellite broadcasting receiver, and a digital satellite broadcasting receiver of Europe. Can be applied to digital TV. That is, the digital signal is applied to all receivers based on MPEG when receiving and decoding a signal transmitted through compression in a digital manner.

상술한 바와 같이, 본 발명은 주파수조절장치에 관한 것으로 송신기측에서 사용한 주파수와 수신기 측의 주파수의 동기를 일치시키기 위해 전압제어크리스탈발진기(VCXO)를 사용하던 종래에 비해서 고정주파수발진기를 사용하므로써 수신기의 제조원가를 절감할 수 있는 효과를 갖는다.As described above, the present invention relates to a frequency control device, and uses a fixed frequency oscillator as compared to the conventional method of using a voltage controlled crystal oscillator (VCXO) to synchronize the frequency used at the transmitter side with the frequency at the receiver side. It has the effect of reducing the manufacturing cost of.

Claims

An apparatus for adjusting an oscillation frequency by receiving a transmitted signal, the apparatus comprising: a fixed frequency oscillator for generating a fixed frequency; A bitstream analyzer for separating and outputting a video and audio bitstream corresponding to a user selection among the received signals, and separating and transmitting a transmission PCR signal to a counter; A counter for counting the oscillation frequency of the fixed frequency oscillator and updating and outputting the count value to match the value of the transmission PCR signal when the transmission PCR signal of the bitstream analyzer is applied; And a synchronization signal generator receiving the transmission PCR signal of the bitstream analyzer and the count value of the counter to generate a horizontal vertical synchronization signal.

2. The apparatus of claim 1, wherein the fixed frequency oscillator generates a system timing clock of 27 MHz.

The apparatus of claim 1, wherein the bitstream analyzer separates the video and audio bitstreams by analyzing the received signal based on the data structure of the transmitted bitstream.

4. The frequency adjusting device of claim 3, wherein the transmission PCR signal is a clock frequency used at the transmission side and is included at predetermined time intervals in the transmission data such that the frequency of the transmission side and the frequency of the reception side are synchronized.

The counter of claim 2, wherein the counter is a 42-bit counter that cycles from 0 to 2 ⁴² -1, wherein the lower 9 bits count 27 MHz and the upper 33 bits count 90 Hz of the 42 bits. Frequency control device.

6. The frequency control apparatus as claimed in claim 5, wherein the lower 9 bits of the counter are reset as soon as the count value reaches 300 and cause a shift to the next bit position.

7. The apparatus of claim 6, wherein the synchronization signal generator generates a horizontal vertical synchronization signal having a desired frequency by combining the frequencies represented by the upper 33 bits and the lower 9 bits of the 42 bits of the counter.

The synchronization signal generator of claim 7, wherein the synchronization signal generator comprises a comparator for comparing a count value applied from the counter with a preset reference value and generating a pulse representing a synchronization signal of a corresponding frequency according to the comparison result. Frequency control device.

9. The method of claim 8, wherein the reference value fr is obtained by the following relationship so as to generate a pulse corresponding to a desired frequency fo by dividing 90 Hz represented by the upper 33 bits of the counter to the maximum. Frequency control device.