KR0157479B1 - Circuit for extracting header from the bit stream of mpeg-2 - Google Patents
Circuit for extracting header from the bit stream of mpeg-2Info
- Publication number
- KR0157479B1 KR0157479B1 KR1019940040817A KR19940040817A KR0157479B1 KR 0157479 B1 KR0157479 B1 KR 0157479B1 KR 1019940040817 A KR1019940040817 A KR 1019940040817A KR 19940040817 A KR19940040817 A KR 19940040817A KR 0157479 B1 KR0157479 B1 KR 0157479B1
- Authority
- KR
- South Korea
- Prior art keywords
- sequence
- extension
- bit
- shift
- bit stream
- Prior art date
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION
동영상처리시스템에 관한 기술이다.A technology related to a video processing system.
2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention
임의의 영상 압축 알고리즘에 의해서 압축된 비트 스트림으로부터 각종 헤더 데이터를 용이하게 추출하기 위함.To easily extract various header data from the compressed bit stream by any image compression algorithm.
3. 발명의 해결방법의 요지3. Summary of Solution to Invention
임의의 영상 압축 알고리즘을 수행하여 압축된 비트 스트림을 발생하는 동영상 처리 시스템에 있어서, 쉬프트 클럭에 동기를 맞추어 엠펙 비트 스트림 데이타를 1비트씩 쉬프트 라이트하여 시퀀스-익스텐션, 시퀀스-디스플레이-익스텐션, 시퀀스-스칼러블-익스텐션, 지오피-헤더의 비트 신택스를 추출하기 위한 32비트 쉬프터와, 상기 시퀀스-익스텐션, 시퀀스-디스플레이-익스텐션, 시퀀스-스칼러블-익스텐션, 지오피-헤더 각각의 시작코드를 검출하기 위한 시작코드 검출부와, 상기 검출된 시작코드를 기준으로 해당 신택스를 추출하기 위한 쉬프트 인에이블신호를 발생하는 쉬프트 인에이블신호 발생부와, 상기 시작코드 검출신호에 의해 리세트되며, 신택스 형태에 맞춰 해당 비트만큼의 쉬프트 인에이블신호가 생성될 수 있도록 엠펙 비트 스트림을 카운트하기 위한 카운터와, 다수의 쉬프트 레지스터 파일로 이루어지며, 상기 쉬프트 인에이블신호 발생부에서 생성된 인에이블 펄스를 이용하여 비트 스트림으로부터 필요한 비트만큼 각 쉬프트 레지스터 파일에 쉬프트하기 위한 쉬프트 레지스터군으로 구성된다.In a moving picture processing system that generates a compressed bit stream by performing an arbitrary image compression algorithm, the bit stream data is shifted and written by one bit in synchronization with the shift clock to generate sequence-extension, sequence-display-extension, and sequence- 32-bit shifter to extract bit syntax of scalable-extension and geo-header, and start to detect start code of each of the sequence-extension, sequence-display-extension, sequence-scalable-extension, and geo-header A code enabler, a shift enable signal generator that generates a shift enable signal for extracting a corresponding syntax based on the detected start code, and a bit that is reset by the start code detection signal and corresponding to a syntax type The MPEG bit stream to generate as many shift enable signals as possible. It consists of a counter for counting and a plurality of shift register files, and a shift register group for shifting each shift register file by the required bits from a bit stream using enable pulses generated by the shift enable signal generator. do.
4. 발명의 중요한 용도4. Important uses of the invention
임의의 영상압축 알고리즘에 의해서 압축된 비트 스트림으로부터 각종 헤더데이터를 추출하는 데 이용함.Used to extract various header data from the compressed bit stream by any image compression algorithm.
Description
제1도는 본 발명의 실시예에 따른 헤더 데이터 추출회로의 구성도.1 is a block diagram of a header data extraction circuit according to an embodiment of the present invention.
제2도는 제1도중 시작코드 검출부의 일 실시예의 구성도.2 is a block diagram of an embodiment of a start code detector of FIG.
제3a-제3e도는 본 발명에 따른 동작 파형도3a-e are operational waveform diagrams in accordance with the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 32비트 쉬프터 20 : 쉬프트 레지스터군10: 32-bit shifter 20: Shift register group
30 : 시작코드 검출부 40 : 쉬프트 인에이블신호 발생부30: start code detector 40: shift enable signal generator
50 : 카운터 60 : 비교기50: counter 60: comparator
본 발명은 동영상(moving picture) 처리 시스템에 있어서 임의의 영상압축 알고리즘에 의해서 압축된 비트 스트림으로부터 각종 헤더(header) 데이터를 추출하는 회로에 관한 것이다.The present invention relates to a circuit for extracting various header data from a bit stream compressed by an arbitrary video compression algorithm in a moving picture processing system.
HD-TV 혹은 DBS(Direct Broadcasting Satellite)를 위한 영상 압축방법에는 여러 가지가 있다. 그 중 하나인 MPEG(Moving Picture Expert Group)은 멀티미디어 환경에 가장 핵심이 되는 기법인 디지털 동영상의 압축 부호화를 위한 국제적인 표준안이다. MPEG는 MPEG1과 MPEG2로 크게 분류해 볼 수 있다. MPEG1은 컴팩트 디스크 정도의 데이터 저장장치에서 70분 정도의 동영상을 볼 수 있는 것을 목표로 만들어졌는데, 일반적으로 화면의 크기를 352×240 이하로 제한(SIF: Source Input Format)하고 비트율도 1.5Mbps정도로 규정하였지만 실제 화질은 동영상 전체를 디지털 처리함으로써 일반 아날로그용 VTR을 능가한다. MPEG2는 디지털 방송(지상, 위성) 혹은 고화질의 화상전화, 화상회의 등의 용도로 사용되기 위해 제정된 규격안으로서 MPEG1에 비해서 화면 크기도 좀 더 크고(비트율을 높이고) 압축 알고리즘도 더 정교한 것을 사용한다. 결국 MPEG1은 VHS 비디오 수준의 화질을 낼 수 있는 동영상 압축 알고리즘이지만 MPEG2는 VHS 비디오 수준은 물론이고 HD-TV 수준의 화질을 낼 수 있는 동영상 압축 알고리즘인 데 그 차이가 있다.There are many video compression methods for HD-TV or DBS (Direct Broadcasting Satellite). One of them, the Moving Picture Expert Group (MPEG), is an international standard for compressing and encoding digital video, which is a key technique in the multimedia environment. MPEG can be broadly classified into MPEG1 and MPEG2. MPEG1 was created with the goal of viewing 70 minutes of video on a compact disk-sized data storage device. Generally, the screen size is limited to 352 × 240 or less (SIF: Source Input Format) and the bit rate is about 1.5Mbps. Although defined, the actual image quality surpasses the general analog VTR by digitally processing the entire video. MPEG2 is a standard that is intended for use in digital broadcasting (terrestrial, satellite), high-definition video telephony, and video conferencing. . After all, MPEG1 is a video compression algorithm capable of VHS video quality, but MPEG2 is a video compression algorithm capable of VHS video quality as well as HD-TV quality.
MPEG 비트 스트림(bit stream)은 영상신호를 비트의 형태로 부호화한 것이다. 즉 카메라로부터 출력된 영상신호를 MPEG에서 제정한 압축 알고리즘을 이용하여 부호화 한 것이다.An MPEG bit stream is an image signal encoded in the form of bits. That is, the video signal output from the camera is encoded using a compression algorithm established by MPEG.
상기 MPEG2 비트 스트림은 시퀀스-헤더(sequence-header), 시퀀스-익스텐션(sequence-extension), 시퀀스-디스플레이(display)-익스텐션, 시퀀스-스칼러블(scalable)-익스텐션, 지오피(GOP:Group of Picture)-헤더, 픽쳐(picture)-헤더로 구성된다.The MPEG2 bit stream includes a sequence-header, a sequence-extension, a sequence-display-extension, a sequence-scalable-extension, and a group of picture (GOP). It consists of a header and a picture-header.
시퀀스-헤더는 헥사(hexa) 00000B3인 32비트의 시퀀스-헤더 코드, 12비트의 수평 크기(horizontal size), 12비트의 수직 크기(vertical size), 4비트의 정보 종횡비(aspect-ratio-information), 4비트의 프레임-레이트-코드(frame rate code)등으로 구성된다. 물론 나머지 시퀀스-익스텐션, 시퀀스-디스플레이-익스텐션, 시퀀스-스칼러블-익스텐션, 지오피-헤더 등도 이와 비슷한 신택스(syntax)로 구성된다.The sequence-header is a 32-bit sequence-header code with hexa 00000B3, 12 bits of horizontal size, 12 bits of vertical size, and 4 bits of information-ratio-information. It consists of a 4-bit frame rate code. Of course, the remaining sequence-extensions, sequence-display-extensions, sequence-scalable-extensions, geopi-headers, etc. are composed of similar syntax.
본 발명의 목적은 임의의 영상 압축 알고리즘에 의해서 압축된 비트 스트림으로부터 각종 헤더 데이터를 추출하는 회로를 제공함에 있다.It is an object of the present invention to provide a circuit for extracting various header data from a bit stream compressed by an arbitrary image compression algorithm.
상기한 목적을 달성하기 위한 본 발명은 임의의 영상 압축 알고리즘을 수행하여 압축된 비트 스트림을 발생하는 동영상 처리시스템에 있어서, 쉬프트 클럭에 동기를 맞추어 MPEG2 비트 스트림 데이터를 1비트씩 쉬프트 라이트하여 시퀀스-익스텐션, 시퀀스-디스플레이-익스텐션, 시퀀스-스칼러블-익스텐션, 지오피-헤더의 비트 신택스를 추출하기 위한 32비트 쉬프터와, 상기 시퀀스-익스텐션, 시퀀스-디스플레이-익스텐션, 시퀀스-스칼러블-익스텐션, 지오피-헤더 각각의 시작코드를 검출하기 위한 시작코드 검출부와, 상기 검출된 시작코드를 기준으로 해당 신택스를 추출하기 위한 쉬프트 인에이블신호를 발생하는 쉬프트인에이블신호 발생부와, 상기 시작코드 검출신호에 의해 리세트되며, 신택스 형태에 맞춰 해당 비트만큼의 쉬프트 인에이블신호가 생성될 수 있도록 상기 MPEG2 비트 스트림을 카운트하기 위한 카운터와, 다수의 레지스터 파일(register file)로 이루어지며 상기 쉬프트 인에이블신호 발생부에서 생성된 인에이블 펄스로 이용하여 상기 MPEG2 비트 스트림으로부터 필요한 비트만큼 각 레지스터 파일(register file)에 쉬프트하는 쉬프트 레지스터군(group of register files)으로 구성됨을 특징으로 한다.In order to achieve the above object, the present invention provides a video processing system that generates a compressed bit stream by performing an arbitrary video compression algorithm, and shifts the MPEG2 bit stream data by one bit in synchronization with a shift clock to sequence- 32-bit shifter for extracting bit syntax of extension, sequence-display-extension, sequence-scalable-extension, geopi-header, and sequence-extension, sequence-display-extension, sequence-scalable-extension, geofi- A start code detector for detecting a start code of each header, a shift enable signal generator for generating a shift enable signal for extracting a corresponding syntax based on the detected start code, and the start code detection signal The shift enable signal corresponding to the corresponding bit according to the syntax type is reset. A counter for counting the MPEG2 bit stream to be generated, and a plurality of register files and using as an enable pulse generated by the shift enable signal generator, as many bits as necessary from the MPEG2 bit stream And a group of register files for shifting each register file.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 하기 설명에서는 구체적인 회로의 구성 소자, 특정 코드의 비트 수 등과 같은 많은 특정(特定) 사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정사항들 없이도 본 발명이 실시될 수 있음은 이 기술분야에서 통상의 지식을 가진 자에게는 자명하다할 것이다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.First, in adding reference numerals to the components of each drawing, it should be noted that the same reference numerals have the same reference numerals as much as possible even if displayed on different drawings. In addition, in the following description, many specific details such as components of specific circuits, number of bits of a specific code, etc. are shown, which are provided to help a more general understanding of the present invention, and the present invention may be practiced without these specific details. It will be apparent to those skilled in the art. In the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.
제1도는 본 발명의 실시예에 따른 헤더 데이터 추출회로의 구성을 나타낸 도면이다.1 is a diagram showing the configuration of a header data extraction circuit according to an embodiment of the present invention.
32비트 쉬프터(10)는 제3a도에 나타낸 바와 같은 쉬프트 클럭(Sclk)에 동기를 맞추어 MPEG2 비트 스트림 데이터(Sdata)를 1비트씩 쉬프트 라이트(right)함으로써 시퀀스-익스텐션, 시퀀스-디스플레이-익스텐션, 시퀀스-스칼러블-익스텐션, 지오피-헤더의 비트 신택스를 추출할 수 있도록 한다.The 32-bit shifter 10 shifts the MPEG2 bit stream data Sdata by one bit in synchronization with the shift clock Sclk as shown in FIG. 3A, so that the sequence-extension, sequence-display-extension, Allows you to extract the bit syntax of sequence-scalable-extensions and geopi-headers.
단, 해당 신택스가 검출되기에 앞서 각각의 시작코드가 먼저 검출된다. 다시 말해서, 제3b도에 나타낸 바와 같은 시작코드(SCo)를 먼저 추출하여 어느 부분의 신택스인지 판단해보아야 한다. 예를 들어 시퀀스-익스텐션의 시작코드는 헥사 00000B3이고, 시퀀스-디스플레이-익스텐션의 시작코드는 헥사 00001B5이다. 이러한 시작코드는 시작코드 검출부(30)에 의해 검출된다.However, each start code is detected before the corresponding syntax is detected. In other words, it is necessary to first extract the start code SCo as shown in FIG. 3B to determine which part of the syntax. For example, the start code of the sequence extension is hexa 00000B3, and the start code of the sequence display extension is hexa 00001B5. This start code is detected by the start code detection unit 30.
제2도는 상기 시작코드 검출부(30)의 실시예를 나타낸 도면이다.2 is a diagram illustrating an embodiment of the start code detector 30.
도시된 바에 따르면 상기 시작코드 검출부(30)는 비교기(60)로 구현할 수 있는데, 상기 비교기(60)는 다음 제1∼제5시작코드 SC1∼SC5와 32비트 쉬프터 10에서 출력되는 32비트의 데이터를 비교하여 시작코드 검출신호(SCo)를 출력한다. 상기 제1∼제5시작코드 SC1∼SC5는 MPEG2 비트 스트림으로부터 다음 다섯 가지 신택스들 중 하나를 추출할 때 참조하는 것으로, 각 신택스별로 미리 할당된 신택스 시작코드이다. 상기 다섯 가지 신택스들은, 시퀀스-헤더, 시퀀스-익스텐션, 시퀀스-디스플레이-익스텐션, 시퀀스-스칼러블-익스텐션, 지오피-헤더이다.As shown, the start code detector 30 may be implemented as a comparator 60. The comparator 60 may include 32-bit data output from the following first to fifth start codes SC1 to SC5 and a 32-bit shifter 10. Compares with and outputs the start code detection signal SCo. The first to fifth start codes SC1 to SC5 are referred to when extracting one of the following five syntaxes from the MPEG2 bit stream, and are syntax start codes pre-assigned for each syntax. The five syntaxes are sequence-header, sequence-extension, sequence-display-extension, sequence-scalable-extension, and geo-header.
다시 제1도를 참조하면, 시작코드 검출신호(SCo)를 FSM(Finite State Machine) 형태의 쉬프트 인에이블신호 발생부(40)에 기준으로 입력하여 해당 신택스의 추출을 시작하게 한다. 상기 쉬프트 인에이블신호 발생부(40)에서는 시작코드검출신호(SCo)로부터 몇 비트가 어떤 형식으로 입력되는지에 따라서 그 동작 상태를 결정한다. 예를 들어 시퀀스-헤더의 경우 32비트 시작코드 이후 전술한 바와 같은 비트들이 스트림으로 입력된다. 그러므로 해당 레지스터 파일에 몇 비트를 뽑아내야 할 지 결정할 수있다.Referring to FIG. 1 again, the start code detection signal SCo is input to the shift enable signal generator 40 having a finite state machine (FSM) type as a reference to start extraction of the syntax. The shift enable signal generator 40 determines an operation state according to how many bits are input from the start code detection signal SCo. For example, in the case of a sequence header, the bits as described above are input to the stream after the 32-bit start code. Therefore, you can decide how many bits to extract from that register file.
카운터(50)는 제3c도에 나타낸 바와 같이 시작코드 검출신호(SCo)에 의해 리세트되고, 그 이후에 해당 비트만큼의 쉬프트 인에이블신호를 생성하기 위해 신택스 형태에 맞춰 인에이블 펄스를 생성한다.The counter 50 is reset by the start code detection signal SCo as shown in FIG. 3C, and then generates an enable pulse in accordance with the syntax form to generate the shift enable signal by the corresponding bit. .
쉬프트 레지스터군(20)에서는 쉬프트 인에이블신호 발생부(40)에서 생성된 인에이블 펄스를 이용하여 비트 스트림으로부터 필요한 비트만큼 각 쉬프트 레지스터 파일에 쉬프트하면 된다.In the shift register group 20, the enable register generated by the shift enable signal generator 40 may be used to shift the shift register file by the required bits from the bit stream.
제3d도는 시퀀스-헤더의 수평 크기의 쉬프트 레지스터 파일의 쉬프트 인에이블신호 파형이고, 제3e도는 시퀀스-헤더의 수직 크기의 쉬프트 레지스터 파일의 쉬프트 인에이블신호 파형이다.FIG. 3D is a shift enable signal waveform of a shift register file having a horizontal size of a sequence-header, and FIG. 3E is a shift enable signal waveform of a shift register file having a vertical size of a sequence-header.
상술한 바와 같은 본 발명은 전송되는 비트 스트림으로부터 헤더 데이터를 효율적으로 추출할 수 있는 장점이 있다.As described above, the present invention has an advantage of efficiently extracting header data from a transmitted bit stream.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940040817A KR0157479B1 (en) | 1994-12-31 | 1994-12-31 | Circuit for extracting header from the bit stream of mpeg-2 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940040817A KR0157479B1 (en) | 1994-12-31 | 1994-12-31 | Circuit for extracting header from the bit stream of mpeg-2 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR0157479B1 true KR0157479B1 (en) | 1998-11-16 |
Family
ID=19406317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940040817A KR0157479B1 (en) | 1994-12-31 | 1994-12-31 | Circuit for extracting header from the bit stream of mpeg-2 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0157479B1 (en) |
-
1994
- 1994-12-31 KR KR1019940040817A patent/KR0157479B1/en not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2115258C1 (en) | Video signal packing device (variants), device for reception of packed video signal and video signal processing device | |
CN100369488C (en) | Data block noise detector and data block noise eliminator | |
US7502546B2 (en) | Method and apparatus for digitally recording and synchronously retrieving a plurality of video signals | |
KR0128233B1 (en) | Transmissionerror recvery for digital communication systems using variable length data packets wgere data is store | |
US6400767B1 (en) | Communication of HBI data in digital television data streams | |
US5146325A (en) | Video signal decompression apparatus for independently compressed even and odd field data | |
US7171106B2 (en) | Method and apparatus for processing, digitally recording and retrieving a plurality of video signals | |
US5504823A (en) | Image data partitioning circuit for parallel image decoding system | |
JP2005516260A (en) | Method and system for removing contouring | |
KR19980070568A (en) | Waveform Generator for Inserting Data into Digital Television Signals | |
EP0948863A1 (en) | Device for receiving, displaying and simultaneously recording television images via a buffer | |
CN101409844B (en) | Method and system for processing video signal | |
JP4297113B2 (en) | Block distortion detection apparatus, block distortion detection method, and video signal processing apparatus | |
US5657092A (en) | HDTV system having picture-in-picture function | |
US5450506A (en) | Image data processing apparatus and method | |
KR0157479B1 (en) | Circuit for extracting header from the bit stream of mpeg-2 | |
KR100649891B1 (en) | Digital image signal processor, digital image signal processing method and digital video recorder using the method | |
US6163565A (en) | Additional information signal superimposing and detecting system additional information signal superimposing and detecting method and additional information signal detecting method and apparatus therefor | |
CN101151656B (en) | Signal processing device, and image output device | |
KR100714660B1 (en) | Video reproducing apparatus and reproducing method | |
EP0899949A1 (en) | Method and apparatus for superimposing additional information signal to video signal | |
JPH11261961A (en) | Moving image processor | |
JP3133674B2 (en) | Frame rate detection converter | |
US5325197A (en) | Television signal processing unit which provides monitoring during periods of the television signal to detect erroneous circuit operation | |
KR100203701B1 (en) | Apparatus for discriminating field data in decoded image signals for hdtv |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050629 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |