KR0154775B1 - Output protection circuit having hysterisis - Google Patents

Output protection circuit having hysterisis Download PDF

Info

Publication number
KR0154775B1
KR0154775B1 KR1019950052847A KR19950052847A KR0154775B1 KR 0154775 B1 KR0154775 B1 KR 0154775B1 KR 1019950052847 A KR1019950052847 A KR 1019950052847A KR 19950052847 A KR19950052847 A KR 19950052847A KR 0154775 B1 KR0154775 B1 KR 0154775B1
Authority
KR
South Korea
Prior art keywords
bipolar transistor
terminal
node
voltage
output
Prior art date
Application number
KR1019950052847A
Other languages
Korean (ko)
Other versions
KR970055376A (en
Inventor
이호진
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950052847A priority Critical patent/KR0154775B1/en
Publication of KR970055376A publication Critical patent/KR970055376A/en
Application granted granted Critical
Publication of KR0154775B1 publication Critical patent/KR0154775B1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/013—Modifications of generator to prevent operation by noise or interference

Abstract

본 발명은 블록킹발진을 방지하는 히스테리시스를 갖는 출력보호회로에 관한 것이다.The present invention relates to an output protection circuit having hysteresis to prevent blocking oscillation.

바이어스회로(1)가 오프일 때 오프되고, 바이어스회로(1)가 온될 때 온되는 제1바이폴라트랜지스터(Q1)와 제2바이폴라트랜지스터(Q2)로 구성된 출력단(3), 출력단(3)의 출력(OUT)이 다른 출력단의 출력과 단락되거나 접지단자 (Vss)와 단락될 때 제2바이폴라트랜지스터(Q2)에 흐르는 과도한 전류를 검출하는 프로텍션검출부(4), 한 단자가 공급전압(Vcc)에 연결되고, 다른 단자가 제1노드(A)에 연결된 제1저항(R1), 한 단자가 제1노드(A)에 연결되고, 다른 단자가 상기의 출력단(3)의 출력(OUT)에 연결된 제2저항(R2), 한 단자가 공급전압(Vcc)에 연결된 제너다이오드(ZD), 베이스가 상기의 제1노드(A)에 연결되고, 에미터가 상기의 제너다이오드(ZD)의 다른 단자에 연결되고, 콜렉터가 제2노드(B)에 연결된 제3바이폴라트랜지스터(Q3), 한 단자가 상기의 제2노드(B)에 연결되고, 다른 단자가 접지전압(Vss)에 연결된 제3저항(R3), 한 단자가 공급전압(Vcc)에 연결되어 일정전류를 공급해 주는 제1전류원(CS1), 베이스가 상기의 제2노드(B)에 연결되고, 콜렉터가 접지전압(Vss)에 연결되고, 에미터는 상기의 제1전류원(CS1)의 다른 단자에 연결된 제4바이폴라트랜지스터(Q4)로 구성되며, 상기의 제1노드(A)의 전압은 상기의 제2바이폴라트랜지스터(Q2)가 정상적일 때 상기의 제3바이폴라트랜지스터(Q3)를 오프시키는 제1전압을 가지며, 상기의 제2바이폴라트랜지스터(Q2)에 과도한 전류가 흐를 때 상기의 제3바이폴라트랜지스터(Q3)를 온시키는 제2전압을 갖는 스위칭제어부(2). 상기의 제1노드(A)가 제1전압일 때 오프되어 상기의 바이어스회로(1)를 온시키며, 상기의 제1노드(A)가 제2전압일 때 온되어 상기의 바이어스회로(1) 오프시키는 스위칭수단(Q5) 및 상기의 출력단(3)의 출력(OUT)의 단락을 검출한 후 정상상태가 될 때까지 상기의 제2노드(B)의 전압을 상기의 제4바이폴라트랜지스터(Q4)가 오프되는 높은 전압을 유지하여 상기의 스위칭수단(Q5)을 온시키는 히스테리시스발생수단(5)으로 구성된다.The output of the output stage 3 and the output stage 3 composed of the first bipolar transistor Q1 and the second bipolar transistor Q2 turned off when the bias circuit 1 is turned off and turned on when the bias circuit 1 is turned on. A protection detector (4) for detecting excessive current flowing in the second bipolar transistor (Q2) when (OUT) is shorted to the output of the other output terminal or the ground terminal (Vss), and one terminal is connected to the supply voltage (Vcc). A first resistor R1 connected to the first node A, one terminal connected to the first node A, and another terminal connected to the output OUT of the output terminal 3. 2 resistor (R2), zener diode (ZD) with one terminal connected to supply voltage (Vcc), base connected to the first node (A) above, emitter connected to the other terminal of zener diode (ZD) A third bipolar transistor Q3 connected to the second node B, a terminal connected to the second node B, and A third resistor R3 having a terminal connected to the ground voltage Vss, a first current source CS1 for supplying a constant current by connecting one terminal to the supply voltage Vcc, and a base connected to the second node B. Connected, the collector is connected to the ground voltage Vss, and the emitter is composed of a fourth bipolar transistor Q4 connected to the other terminal of the first current source CS1, and the voltage of the first node A is Has a first voltage to turn off the third bipolar transistor Q3 when the second bipolar transistor Q2 is normal, and the second bipolar transistor Q2 when the excessive current flows in the second bipolar transistor Q2. A switching control section (2) having a second voltage for turning on the 3 bipolar transistor (Q3). It is turned off when the first node A is the first voltage to turn on the bias circuit 1, and turned on when the first node A is the second voltage to turn the bias circuit 1. The voltage of the second node B is changed to the fourth bipolar transistor Q4 until a normal state is detected after detecting a short circuit between the switching means Q5 for turning off the output OUT of the output terminal 3. ) Is composed of hysteresis generating means (5) which turns on the switching means (Q5) by maintaining a high voltage at which is turned off.

Description

히스테리시스를 갖는 출력보호회로Output Protection Circuit with Hysteresis

제1도는 종래의 출력보호회로,1 is a conventional output protection circuit,

제2도는 본 발명의 출력보호회로이다.2 is an output protection circuit of the present invention.

본 발명은 출력보호회로에 관한 것으로, 특히 블록킹발진을 방지하는 히스테리시스를 갖는 출력보호회로에 관한 것이다.The present invention relates to an output protection circuit, and more particularly, to an output protection circuit having hysteresis for preventing blocking oscillation.

제1도는 종래의 출력보호회로의 블록다이아그램으로, 종래의 출력보호회로(10)는 바이어스회로(1), 스위칭제어부(2), 스위칭수단(Q5), 출력단(3) 및 프로텍션 검출부(4)로 구성된다. 출력단(3)은 제1바이폴라트랜지스터(Q1), 제2바이폴라트랜지스터(Q2), 제5저항(R5) 및 제6저항(R6)로 구성되며, 제1바이폴라트랜지스터(Q1)의 베이스는 입력신호인 제1신호(I1)에 연결되고, 콜렉터는 공급전압(Vcc)에 연결되고, 에미터는 제5저항(R5)의 한 단자에 연결되고, 제2바이폴라트랜지스터(Q2)의 베이스는 제5저항(R5)의 다른 단자에 연결되고, 콜렉터는 공급전압(Vcc)에 연결되고, 에미터는 제6저항(R6)의 한 단자에 연결되고, 제6저항(R6)의 다른 단자는 출력단(3)의 출력신호(OUT)에 연결된다. 프로텍션 검출부(4)는 제6바이폴라트랜지스터(Q6), 제7저항(R7) 및 제8저항(R8)로 구성되며, 제6바이폴라트랜지스터(Q6)의 베이스는 제7저항(R7)의 한 단자에 연결되고, 에미터는 제8저항(R8)의 한 단자에 연결되고, 제7저항(R7)의 다른 단자는 제1바이폴라트랜지스터(Q1)의 에미터에 연결되고, 제8저항(R8)의 다른 단자는 출력단(3)의 출력신호(OUT)에 연결된다. 스위칭제어부(2)는 제너다이오드(ZD), 제1, 제2, 제3, 제4저항들(R1, R2, R3, R4), 제3, 제4바이폴라트랜지스터(Q3, Q4) 및 제1전류원(CS1)으로 구성되며, 제1저항(R1)의 한 단자, 제너다이오드(ZD)의 한 단자 및 제1전류원(CS1)의 한 단자는 각각 공급전압(Vcc)에 연결되고, 제1저항(R1)의 다른 단자, 제2저항(R2)의 한 단자, 제3바이폴라트랜지스터(Q3)의 베이스 및 프로텍션 검출부(4)의 제6바이폴라트랜지스터(Q6)의 콜렉터는 공통으로 제1노드(A)에 연결되고, 제3바이폴라트랜지스터(Q3)의 에미터는 제너다이오드(ZD)의 다른 단자 및 제4저항(R4)의 한 단자에 공통으로 연결되고, 제2, 제4저항들(R2, R4)의 다른 단자는 출력단(3)의 출력신호(OUT)에 연결되고, 제3바이폴라트랜지스터(Q3)의 콜렉터는 제4바이폴라트랜지스터(Q4)의 베이스 및 제3저항(R3)의 한 단자는 공통으로 제2노드(B)에 연결되고, 제4바이폴라트랜지스터(Q4)의 에미터는 제1전류원(CS1)의 다른 단자에 연결되고, 제4바이폴라트랜지스터(Q4)의 콜렉터 및 제3저항(R3)의 다른 단자는 접지전압(Vss)에 연결된다. 스위칭수단(Q6)은 제5바이폴라트랜지스터(Q5)로 구성되며, 제5바이폴라트랜지스터(Q5)의 콜렉터는 바이어스회로(1)에 연결되고, 베이스는 스위칭제어부(2)의 출력에 연결되고, 에미터는 접지전압(Vss)에 연결된다.1 is a block diagram of a conventional output protection circuit. The conventional output protection circuit 10 includes a bias circuit 1, a switching control unit 2, a switching unit Q5, an output terminal 3, and a protection detection unit 4. It is composed of The output terminal 3 includes a first bipolar transistor Q1, a second bipolar transistor Q2, a fifth resistor R5, and a sixth resistor R6, and the base of the first bipolar transistor Q1 is an input signal. Is connected to the first signal I1, the collector is connected to the supply voltage Vcc, the emitter is connected to one terminal of the fifth resistor R5, and the base of the second bipolar transistor Q2 is the fifth resistor. Is connected to the other terminal of R5, the collector is connected to the supply voltage Vcc, the emitter is connected to one terminal of the sixth resistor R6, and the other terminal of the sixth resistor R6 is connected to the output terminal 3 Is connected to the output signal of OUT. The protection detector 4 includes a sixth bipolar transistor Q6, a seventh resistor R7, and an eighth resistor R8, and the base of the sixth bipolar transistor Q6 is one terminal of the seventh resistor R7. The emitter is connected to one terminal of the eighth resistor R8, the other terminal of the seventh resistor R7 is connected to the emitter of the first bipolar transistor Q1, and the The other terminal is connected to the output signal OUT of the output terminal 3. The switching controller 2 includes a zener diode ZD, first, second, third, and fourth resistors R1, R2, R3, R4, third, fourth bipolar transistors Q3, Q4, and first Comprising a current source (CS1), one terminal of the first resistor (R1), one terminal of the zener diode (ZD) and one terminal of the first current source (CS1) are respectively connected to the supply voltage (Vcc), the first resistor The other terminal of (R1), one terminal of the second resistor (R2), the base of the third bipolar transistor (Q3) and the collector of the sixth bipolar transistor (Q6) of the protection detector (4) in common, the first node (A). ), The emitter of the third bipolar transistor Q3 is commonly connected to the other terminal of the zener diode ZD and one terminal of the fourth resistor R4, and the second and fourth resistors R2 and R4 are connected to each other. Is connected to the output signal OUT of the output terminal 3, and the collector of the third bipolar transistor Q3 has a common base of the fourth bipolar transistor Q4 and one terminal of the third resistor R3. To the second node (B) The emitter of the fourth bipolar transistor Q4 is connected to the other terminal of the first current source CS1, and the collector of the fourth bipolar transistor Q4 and the other terminal of the third resistor R3 are connected to the ground voltage Vss. ) Switching means (Q6) is composed of a fifth bipolar transistor (Q5), the collector of the fifth bipolar transistor (Q5) is connected to the bias circuit (1), the base is connected to the output of the switching control unit (2), Is connected to ground voltage (Vss).

종래의 출력보호회로의 동작은 다음과 같다.The operation of the conventional output protection circuit is as follows.

출력보호회로(10)가 정상적으로 동작하는 경우 바이어스회로(1)가 정상적으로 동작하도록 제1노드(A)의 전압(Va)이 Vcc-Vzd-Vbeq3 보다 크도록 제1저항(R1)과 제 2저항(R2)의 저항값을 설정한다. 즉, 제3바이폴라트랜지스터(Q3)가 오프되도록 제1노드(A)의 전압(Va)을 크게하여 제2노드(B)의 전압(Vd)은 접지전압이 되어 제4바이폴라트랜지스터(Q4)는 온되고, 스위칭수단인 제5바이폴라트랜지스터(Q5)는 오프되어 바이어스회로(1)는 정상적으로 동작한다.When the output protection circuit 10 operates normally, the first resistor R1 and the second resistor so that the voltage Va of the first node A is greater than Vcc-Vzd-Vbeq3 so that the bias circuit 1 operates normally. Set the resistance value of (R2). That is, the voltage Va of the first node A is increased so that the third bipolar transistor Q3 is turned off, so that the voltage Vd of the second node B becomes the ground voltage, so that the fourth bipolar transistor Q4 On, the fifth bipolar transistor Q5, which is a switching means, is turned off, and the bias circuit 1 operates normally.

출력단(3)의 출력(OUT)이 다른 출력단과 단락되거나 접지단자(Vss)와 단락되는 경우 출력단(3)의 제2바이폴라트랜지스터(Q2)에 과도한 전류가 흐르게 되면, 프로텍션 검출부(4)인 제6바이폴라트랜지스터(Q6)는 상기의 과도한 전류를 감지하여 제1노드(A)의 전압(Va)은 출력보호회로(10)가 정상적으로 동작할 때의 전압보다 낮아져 제3바이폴라트랜지스터(Q3)는 온되고, 제2노드(B)는 전압(Vb)은 제4바이폴라트랜지스터(Q4)를 오프되도록 높아지므로 제1전류원(CS1)의 전류는 제5바이폴라트랜지스터(Q5)의 베이스로 흐르게 되어 스위칭수단인 제5바이폴라트랜지스터(Q5)는 온되고, 바이어스회로(1)는 오프되어 정상적으로 동작을 하지 못한다. 상기의 바이어스회로(1)가 오프되므로 제1신호(I1)는 차단되어 출력단(3)의 제1바이폴라트랜지스터(Q1)는 오프되고, 프로텍션 검출부(4)인 제6바이폴라트랜지스터(Q6)도 오프되어 제1노드(A)의 전압(Va)은 출력보호회로(10)가 정상적일 때와 마찬가지로 높아져 제3바이폴라트랜지스터(Q3)는 오프되고, 제2노드(B)의 전압(Vb)는 접지전압(Vss)이 되어 제4바이폴라트랜지스터(Q4)는 온되고, 스위칭수단인 제5바이폴라트랜지스터(Q5)는 오프되고, 제1바이어스회로(1)는 다시 정상적으로 동작한다. 이때 출력단(3)의 출력(OUT)이 다른 출력단 또는 접지단자(Vss)와 계속해서 단락되어 정상상태가 아닌 경우 다시 출력보호회로(10)는 이를 검출한다.When the output OUT of the output terminal 3 is shorted to another output terminal or shorted to the ground terminal Vss, when excessive current flows through the second bipolar transistor Q2 of the output terminal 3, the protection detection unit 4 is formed. The 6-bipolar transistor Q6 senses the excessive current so that the voltage Va of the first node A is lower than the voltage at which the output protection circuit 10 operates normally, so that the third bipolar transistor Q3 is turned on. In addition, since the second node B has a voltage Vb higher to turn off the fourth bipolar transistor Q4, the current of the first current source CS1 flows to the base of the fifth bipolar transistor Q5, which is a switching means. The fifth bipolar transistor Q5 is turned on and the bias circuit 1 is turned off so that it does not operate normally. Since the bias circuit 1 is turned off, the first signal I1 is cut off so that the first bipolar transistor Q1 of the output terminal 3 is turned off, and the sixth bipolar transistor Q6 which is the protection detector 4 is also turned off. As a result, the voltage Va of the first node A is increased in the same manner as when the output protection circuit 10 is normal, so that the third bipolar transistor Q3 is turned off, and the voltage Vb of the second node B is grounded. The fourth bipolar transistor Q4 is turned on at the voltage Vss, the fifth bipolar transistor Q5, which is a switching means, is turned off, and the first bias circuit 1 operates normally again. At this time, if the output OUT of the output terminal 3 is continuously shorted with another output terminal or the ground terminal Vss and is not in the normal state, the output protection circuit 10 detects this again.

출력단(3)의 출력(OUT)이 다른 출력단 또는 접지단자(Vss)와 단락된후 정상상태로 될 때까지 종래의 출력보호회로(10)는 단락상태를 검출하여 스위칭수단인 제5바이폴라트랜지스터(Q5)는 온되고, 바이어스회로(1)는 오프되고, 제1신호(I1)를 차단하여 스위칭수단인 제5바이폴라트랜지스터(Q5)는 오프되고, 다시 바이어스회로(1)는 온되며, 출력단(3)의 출력(OUT)이 다른 출력단 또는 접지단자(Vss)와 개방되어 정상상태가 될 때까지 상기의 바이어스회로(1)의 오프 또는 온되는 동작을 계속된다.The conventional output protection circuit 10 detects a short state until the output OUT of the output terminal 3 is shorted with another output terminal or the ground terminal Vss and returns to a normal state. Q5) is turned on, the bias circuit 1 is turned off, the first bipolar transistor Q5 as a switching means is cut off by blocking the first signal I1, and the bias circuit 1 is turned on again, and the output stage ( The operation of turning off or on the bias circuit 1 is continued until the output OUT of 3) is opened with another output terminal or the ground terminal Vss to become a steady state.

따라서 종래의 출력보호회로(10)는 출력단(3)의 출력(OUT)이 다른 출력단 또는 접지단자(Vss)와 단락된후 정상상태가 될 때까지 바이어스회로(1)가 온 또는 오프되는 블록킹(Blocking)발진이 발생하여 불안정한 동작을 하게되는 문제점을 가지고 있다.Therefore, in the conventional output protection circuit 10, the blocking circuit in which the bias circuit 1 is turned on or off until the output OUT of the output terminal 3 is shorted to another output terminal or the ground terminal Vss and becomes a steady state ( Blocking) There is a problem that oscillation occurs and makes unstable operation.

본 발명의 목적은 바이어스회로가 온 또는 오프되는 블록킹 발진을 제거하여 안정된 동작을 할 수 있는 히스테리시스를 갖는 출력보호회로를 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide an output protection circuit having hysteresis capable of stable operation by eliminating blocking oscillation in which the bias circuit is turned on or off.

상기의 목적들을 달성하기 위하여 본 발명의 히스테리시스를 갖는 출력보호회로는 바이어스회로가 오프일 때 오프되고, 바이어스회로가 온될 때 온되는 제1바이폴라트랜지스터와 제2바이폴라트랜지스터로 구성된 출력단; 출력단의 출력이 다른 출력단의 출력과 단락되거나 접지단자와 단락될 때 제2바이폴라트랜지스터에 흐르는 과도한 전류를 검출하는 프로텍션검출부; 한 단자가 공급전압에 연결되고, 다른 단자가 제1노드에 연결된 제1저항, 한 단자가 제1노드에 연결되고 다른 단자가 상기의 출력단의 출력에 연결된 제2저항, 한 단자가 공급전압에 연결된 제너다이오드, 베이스가 상기의 제1노드에 연결되고 에미터가 상기의 제너다이오드의 다른 단자에 연결되고, 콜렉터가 제2노드에 연결된 제3바이폴라트랜지스터, 한 단자가 상기의 제2노드에 연결되고, 다른 단자가 접지전압에 연결된 제3저항, 한 단자가 공급전압에 연결되어 일정전류를 공급해 주는 제1전류원, 베이스가 상기의 제2노드에 연결되고, 콜렉터가 접지전압에 연결되고, 에미터는 상기의 제1전류원의 다른 단자에 연결된 제4바이폴라트랜지스터로 구성되며, 상기의 제1노드의 전압은 상기의 제2바이폴라트랜지스터가 정상적일 때 상기의 제3바이폴라트랜지스터를 오프시키는 제1전압을 가지며 상기의 제2바이폴라트랜지스터에 과도한 전류가 흐를 때 상기의 제3바이폴라트랜지스터를 온시키는 제2전압을 갖는 스위칭제어부; 상기의 제1노드가 제1전압일 때 오프되어 상기의 바이어스회로를 온시키며, 상기의 제1노드가 제2전압일 때 온되어 상기의 바이어스회로를 오프시키는 스위칭수단; 및 상기의 출력단의 출력의 단락을 검출한 후 정상상태가 될 때까지 상기의 제2노드의 전압을 상기의 제4바이폴라트랜지스터가 오프되는 높은 전압을 유지하여 상기의 스위칭수단을 온시키는 히스테리시스 발생수단을 구비한 것을 특징으로 한다.In order to achieve the above objects, an output protection circuit having a hysteresis of the present invention includes an output stage including a first bipolar transistor and a second bipolar transistor turned off when the bias circuit is turned off and turned on when the bias circuit is turned on; A protection detector detecting an excessive current flowing in the second bipolar transistor when the output of the output terminal is shorted to the output of another output terminal or shorted to the ground terminal; A first resistor, one terminal of which is connected to the supply voltage, the other terminal of which is connected to the first node, the second terminal of which one terminal is connected to the first node, and the other terminal, which is connected to the output of the output terminal; Zener diode connected, a third bipolar transistor whose base is connected to the first node and the emitter is connected to the other terminal of the zener diode, and the collector is connected to the second node, and one terminal is connected to the second node. A third resistor connected with the other terminal to the ground voltage, one terminal connected to the supply voltage to supply a constant current, a base connected to the second node, a collector connected to the ground voltage, The second bipolar transistor is connected to the other terminal of the first current source, and the voltage of the first node is the third bipolar transistor when the second bipolar transistor is normal. When having a first voltage for turning off the register excessive current flow to the second bipolar transistor, the switch control unit having a second voltage for turning on the third bipolar transistor; Switching means for turning off the bias circuit when the first node is at a first voltage and turning on the bias circuit, and turning off the bias circuit when the first node is at a second voltage; And hysteresis generating means for maintaining the high voltage at which the fourth bipolar transistor is turned off until the voltage of the second node is turned off until a steady state is detected after detecting a short circuit of the output of the output terminal. Characterized in that provided.

이하, 첨부된 도면을 참조하여 본 발명의 히스테리시스를 갖는 출력보호회로를 상세히 설명하고자 한다.Hereinafter, an output protection circuit having hysteresis of the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 발명의 히스테리시스 갖는 출력보호회로에 관한 것이다. 제2도의 히스테리시스를 갖는 출력보호회로(100)는 바이어스회로(1)가 오프일 때 오프되고, 바이어스회로(1)가 온될 때 온되는 제1바이폴라트랜지스터(Q1)와 제2바이폴라트랜지스터(Q2)로 구성된 출력단(3), 출력단(3)의 출력OUT)이 다른 출력단의 출력과 단락되거나 접지단자(Vss)와 단락될 때 제2바이폴라트랜지스터(Q2)에 흐르는 과도한 전류를 검출하는 프로텍션검출부(4), 한 단자가 공급전압(Vcc)에 연결되고, 다른 단자가 제1노드(A)에 연결된 제1저항(R1), 한 단자가 제1노드(A)에 연결되고, 다른 단자가 상기의 출력단(3)의 출력(OUT)에 연결된 제2저항(R2), 한 단자가 공급전압(Vcc)에 연결된 제너다이오드(ZD), 베이스가 상기의 제1노드(A)에 연결되고, 에미터가 상기의 제너다이오드(ZD)의 다른 단자에 연결되고, 콜렉터가 제2노드(B)에 연결된 제3바이폴라트랜지스터(Q3) 한 단자가 상기의 제2노드(B)에 연결되고, 다른 단자가 접지전압(Vss)에 연결된 제3저항(R3), 한 단자가 공급전압(Vcc)에 연결되어 일정전류를 공급해주는 제1전류원(CS1), 베이스가 상기의 제2노드(B)에 연결되고, 콜렉터가 접지전압(Vss)에 연결되고, 에미터는 상기의 제1전류원(CS1)의 다른 단자에 연결된 제4바이폴라트랜지스터(Q4)로 구성되며, 상기의 제1노드(A)의 전압은 상기의 제2바이폴라트랜지스터(Q2)가 정상적일 때 상기의 제3바이폴라트랜지스터(Q3)를 오프시키는 제1전압을 가지며, 상기의 제2바이폴라트랜지스터(Q2)에 과도한 전류가 흐를 때 상기의 제3바이폴라트랜지스터(Q3)를 온시키는 제2전압을 갖는 수위칭제어부(2).2 relates to an output protection circuit with hysteresis of the present invention. The output protection circuit 100 having the hysteresis of FIG. 2 is turned off when the bias circuit 1 is turned off and turned on when the bias circuit 1 is turned on. The first bipolar transistor Q1 and the second bipolar transistor Q2 are turned on. The output detection unit 4 which detects excessive current flowing in the second bipolar transistor Q2 when the output terminal 3 composed of the output terminal 3 and the output OUT of the output terminal 3 is shorted to the output of the other output terminal or shorted to the ground terminal Vss. ), One terminal is connected to the supply voltage Vcc, the other terminal is connected to the first node A, the first resistor R1, one terminal is connected to the first node A, and the other terminal is The second resistor R2 connected to the output OUT of the output terminal 3, the zener diode ZD connected to one of the supply voltages Vcc, the base connected to the first node A, and the emitter Is connected to the other terminal of the zener diode (ZD), the third bipolar transistor (connector is connected to the second node (B) ( Q3) One terminal is connected to the second node (B), the other terminal is connected to the ground voltage (Vss) the third resistor (R3), one terminal is connected to the supply voltage (Vcc) to supply a constant current A fourth bipolar connected to a first current source CS1, a base connected to the second node B, a collector connected to a ground voltage Vss, and an emitter connected to another terminal of the first current source CS1 The first node A has a first voltage for turning off the third bipolar transistor Q3 when the second bipolar transistor Q2 is normal. A leveling controller (2) having a second voltage for turning on the third bipolar transistor (Q3) when excessive current flows in the second bipolar transistor (Q2).

상기의 제1노드(A)가 제1전압일 때 오프되어 상기의 바이어스회로(1)를 온시키며, 상기의 제1노드(A)가 제2전압일 때 온되어 상기의 바이어스회로(1)를 오프시키는 스위칭수단(Q5) 및 상기의 출력단(3)의 출력(OUT)의 단락을 검출한 후 정상상태가 될 때까지 상기의 제2노드(B)의 전압을 상기의 제4바이폴라트랜지스터(Q4)가 오프되는 높은 전압을 유지하여 상기의 스위칭수단(Q5)은 온시키는 히스테리시스 발생수단(5)으로 구성된다.It is turned off when the first node A is the first voltage to turn on the bias circuit 1, and turned on when the first node A is the second voltage to turn the bias circuit 1. After detecting a short circuit between the switching means Q5 and the output OUT of the output terminal 3 to turn off the voltage, the voltage of the second node B is changed to the fourth bipolar transistor. The switching means Q5 is composed of hysteresis generating means 5 which keeps the high voltage at which Q4) is turned off.

스위칭수단(Q5)은 에미터는 접지전압(Vss)에 연결되고, 베이스는 상기의 제2노드(B)에 연결되고, 콜렉터는 상기의 바이어스회로(1)에 연결된 제5바이폴라트랜지스터(Q5)로 구성된다.The switching means Q5 has an emitter connected to a ground voltage Vss, a base connected to the second node B, and a collector connected to a fifth bipolar transistor Q5 connected to the bias circuit 1. It is composed.

히스테리시스 발생수단(5)은 제6, 제7, 제8, 제9바이폴라트랜지스터들(Q6~Q9) 및 제2전류원(CS2)으로 구성되며, 상기의 제6, 제7바이폴라트랜지스터들(Q6, Q7)의 에미터들은 공급전압(Vcc)에 공통으로 연결되고 제6, 제7바이폴라트랜지스터들(Q6, Q7)의 베이스들은 공통으로 연결되어 제6바이폴라트랜지스터(Q6)의 콜렉터 및 제8바이폴라트랜지스터(Q8)의 콜렉터와 연결되고, 제8바이폴라트랜지스터(Q8)의 베이스는 상기의 제1노드(A)에 연결되고 제9바이폴라트랜지스터(Q9)의 베이스는 기준전압(Vref)에 연결되고, 제9바이폴라트랜지스터(Q9)의 콜렉터는 제7바이폴라트랜지스터(Q7)의 콜렉터에 연결되고, 제8 및 제9바이폴라트랜지스터(Q8, Q9)의 에미터들은 공통으로 연결되어 상기의 제2전류원(CS2)의 한 단자에 연결되고, 상기의 제2전류원(CS2)의 다른 단자는 접지전압(Vss)에 연결된 비교기(6), 콜렉터가 상기의 제6바이폴라트랜지스터(Q6)의 콜렉터에 연결되고, 베이스는 바이어스전압(Vbias)에 연결되고, 에미터는 제3노드(C)에 연결된 제10바이폴라트랜지스터(Q10), 에미터가 공급전압(Vcc)에 연결되고, 베이스가 상기의 제7바이폴라트랜지스터(Q7)의 콜렉터에 연결되고, 콜렉터는 상기의 제2노드(B)에 연결된 제11바이폴라트랜지스터(Q11), 한 단자가 상기의 제2노드(B)에 연결되고, 다른 단자가 제3노드(C)에 연결된 제4저항(R4) 및 한 단자가 상기의 제3노드(C)에 연결되고, 다른 단자가 접지전압(Vss)에 연결된 제5저항(R5)으로 구성되며, 상기의 제10바이폴라트랜지스터(Q10)에 흐르는 전류의 양을 제어하기 위하여 한 단자가 상기의 제10바이폴라트랜지스터(Q10)의 에미터에 연결되고, 다른 단자가 상기의 제3노드(C)에 연결된 제6저항(Q6)을 더 구비할 수 있다.The hysteresis generating means 5 is composed of the sixth, seventh, eighth and ninth bipolar transistors Q6 to Q9 and the second current source CS2, and the sixth and seventh bipolar transistors Q6, The emitters of Q7) are commonly connected to the supply voltage Vcc, and the bases of the sixth and seventh bipolar transistors Q6 and Q7 are connected in common so that the collector and the eighth bipolar transistors of the sixth bipolar transistor Q6 are connected. A base of the eighth bipolar transistor Q8 is connected to the first node A, and a base of the ninth bipolar transistor Q9 is connected to a reference voltage Vref. The collector of the ninth bipolar transistor Q9 is connected to the collector of the seventh bipolar transistor Q7, and the emitters of the eighth and ninth bipolar transistors Q8 and Q9 are connected in common to the second current source CS2. The other terminal of the second current source CS2 to the ground voltage Vss. The connected comparator 6 and the collector are connected to the collector of the sixth bipolar transistor Q6, the base is connected to the bias voltage Vbias, and the emitter is connected to the third node C. The tenth bipolar transistor Q10 is connected. ), The emitter is connected to the supply voltage (Vcc), the base is connected to the collector of the seventh bipolar transistor (Q7), the collector is connected to the second node (B) of the eleventh bipolar transistor (Q11) One terminal is connected to the second node B, a fourth resistor R4 connected to the third node C, and one terminal is connected to the third node C, and the other terminal is connected to the third node C. The terminal consists of a fifth resistor R5 connected to the ground voltage Vss, and one terminal of the tenth bipolar transistor Q10 is used to control the amount of current flowing through the tenth bipolar transistor Q10. A sixth resistor Q6 connected to the emitter and the other terminal of which is connected to the third node C. It can be provided.

상기의 구성에 따른 본 발명의 히스테리시스를 갖는 출력보호회로의 동작을 상세히 설명하고자 한다.The operation of the output protection circuit having the hysteresis of the present invention according to the above configuration will be described in detail.

출력보호회로(100)가 정상적으로 동작하는 경우 바이어스회로(1)가 정상적으로 동작하도록 제1노드(A)의 전압(Va)이 Vcc-Vzd-Vbeq3 보다 크도록 제1저항(R1)과 제2저항(R2)의 저항값을 설정하며, 또한 히스테리시스발생수단(5)의 제11바이폴라트랜지스터(Q11)가 오프되도록 제1노드(A)의 전압(Va)을 비교기의 입력전압인 기준전압(Vref)보다 크도록 설정한다. 즉 제3바이폴라트랜지스터(Q3)가 오프되도록 제1노드(A)의 전압(Va)을 크게하여 제2노드(B)의 전압(Vb)은 접지전압이 되어 제4바이폴라트랜지스터(Q4)는 온되고, 스위칭수단인 제5바이폴라트랜지스터(Q5)는 오프되어 바이어스회로(1)는 정상적으로 동작하고, 히스테리시스발생수단(5)의 제11바이폴라트랜지스터(Q11)는 오프되므로 제3노드(C)의 전압은 접지전압(Vss)이 되어 제10바이폴라트랜지스터(Q10)는 온된다. 제8바이폴라트랜지스터(Q8)의 포화전류(Isq8)와 제9바이폴라트랜지스터(Q8)의 포화전류(Isq9)는 같고, 제6바이폴라트랜지스터(Q6)에 흐르는 전류(Icq6)와 제7바이폴라트랜지스터(Q7)에 흐르는 전류(Icq7)는 같으며, 제6바이폴라트랜지스터(Q6)에 흐르는 전류의 2배의 전류(2Icq6)는 제10바이폴라트랜지스터(Q10)에 흐르는 전류(Icq10)와 제2전류원(CS2)에 흐르는 전류(Ics2)의 합과 같으므로 비교기(6)의 두 입력의 차는 다음과 같다.When the output protection circuit 100 operates normally, the first resistor R1 and the second resistor such that the voltage Va of the first node A is greater than Vcc-Vzd-Vbeq3 so that the bias circuit 1 operates normally. The voltage Va of the first node A is set so that the resistance value of R2 is set and the eleventh bipolar transistor Q11 of the hysteresis generating means 5 is turned off. Set to greater than That is, the voltage Bi of the first node A is increased so that the third bipolar transistor Q3 is turned off, the voltage Vb of the second node B becomes the ground voltage, and the fourth bipolar transistor Q4 is turned on. The fifth bipolar transistor Q5, which is a switching means, is turned off so that the bias circuit 1 operates normally, and the eleventh bipolar transistor Q11 of the hysteresis generating means 5 is turned off, so that the voltage of the third node C is turned off. Becomes the ground voltage Vss and the tenth bipolar transistor Q10 is turned on. The saturation current Isq8 of the eighth bipolar transistor Q8 and the saturation current Isq9 of the ninth bipolar transistor Q8 are the same, and the current Iqq6 flowing through the sixth bipolar transistor Q6 and the seventh bipolar transistor Q7 are the same. The current Iqq7 flowing in the same direction is the same, and the current 2Icq6 twice the current flowing in the sixth bipolar transistor Q6 is the current Iqq10 and the second current source CS2 flowing in the tenth bipolar transistor Q10. Since it is equal to the sum of the currents Ics2 flowing in, the difference between the two inputs of the comparator 6 is as follows.

출력단(3)의 출력(OUT)이 다른 출력단과 단락되거나 접지단자(Vss)와 단락되어 출력단(3)의 제2바이폴라트랜지스터(Q2)에 과도한 전류가 흐르게 되면, 프로텍션 검출부(4)인 제12바이폴라트랜지스터(Q12)는 상기의 과도한 전류를 감지하여 제1노드(A)의 전압(Va)은 출력보호회로(10)가 정상적으로 동작할 때의 전압보다 낮아져 제3바이폴라트랜지스터(Q3)는 온되고, 동시에 제1노드(A)의 전압(Va)은 비교기(6)의 입력인 기준전압(Vref)보다 낮아지므로 제11바이폴라트랜지스터(Q11)는 온되어 제3노드(C)의 전압은 증가되어 제10바이폴라트랜지스터(Q10)에 흐르는 전류는 감소된다. 따라서 제10바이폴라트랜지스터(Q10)의 감소된 전류를 △Icq10이라 하고, 제6, 제7바이폴라트랜지스터(Q6, Q7)에 흐르는 전류를 각각 Icq6', Icq7' 라 하면 비교기(6)의 두 입력의 차는 다음과 같다.When the output OUT of the output terminal 3 is shorted to another output terminal or the ground terminal Vss and excessive current flows through the second bipolar transistor Q2 of the output terminal 3, the protection detection unit 4 is the twelfth. The bipolar transistor Q12 senses the excessive current so that the voltage Va of the first node A is lower than the voltage at which the output protection circuit 10 operates normally, so that the third bipolar transistor Q3 is turned on. At the same time, since the voltage Va of the first node A is lower than the reference voltage Vref, which is an input of the comparator 6, the eleventh bipolar transistor Q11 is turned on so that the voltage of the third node C is increased. The current flowing through the tenth bipolar transistor Q10 is reduced. Therefore, when the reduced current of the tenth bipolar transistor Q10 is ΔIcq10 and the currents flowing through the sixth and seventh bipolar transistors Q6 and Q7 are Icq6 'and Icq7', respectively, the two inputs of the comparator 6 The car looks like this:

또한 제2노드(B)의 전압(Vb)은 제4바이폴라트랜지스터(Q4)를 오프되도록 높아지므로 제1전류원(CS1)의 전류는 제5바이폴라트랜지스터(Q5)의 베이스로 흐르게 되어 스위칭수단인 제5바이폴라트랜지스터(Q5)는 온되고, 바이어스회로(1)는 오프되어 정상적으로 동작을 하지 못한다. 상기의 바이어스회로(1)가 오프되므로 제1신호(I1)는 차단되어 출력단(3)의 제1바이폴라트랜지스터(Q1)는 오프되고, 프로텍션 검출부(4)인 제12바이폴라트랜지스터(Q12)도 오프되어 제1노드(A)의 전압(Va)은 출력보호회로(10)가 정상적일때와 마찬가지로 높아져 제3바이폴라트랜지스터(Q3)는 오프되나 상기의 제10바이폴라트랜지스터(Q10)의 감소된 전류에 의하여 제11바이폴라트랜지스터(Q11)는 온되어 제2노드(B)의 전압(Vb)은 종래의 경우 접지전압(Vss)이 되었으나, 제4바이폴라트랜지스터(Q4)를 오프시키는 높은 전압을 가지게 되어 스위칭수단인 제5바이폴라트랜지스터(Q5)는 온되어 제1바이어스회로(1)는 오프된다.In addition, since the voltage Vb of the second node B is increased to turn off the fourth bipolar transistor Q4, the current of the first current source CS1 flows to the base of the fifth bipolar transistor Q5, and thus is the switching means. The 5 bipolar transistor Q5 is turned on, and the bias circuit 1 is turned off and cannot operate normally. Since the bias circuit 1 is turned off, the first signal I1 is interrupted so that the first bipolar transistor Q1 of the output terminal 3 is turned off, and the twelfth bipolar transistor Q12 which is the protection detector 4 is also turned off. As a result, the voltage Va of the first node A is increased in the same manner as when the output protection circuit 10 is normal so that the third bipolar transistor Q3 is turned off, but is reduced by the reduced current of the tenth bipolar transistor Q10. The eleventh bipolar transistor Q11 is turned on so that the voltage Vb of the second node B becomes the ground voltage Vss in the prior art, but has a high voltage for turning off the fourth bipolar transistor Q4. The fifth bipolar transistor Q5 is turned on so that the first bias circuit 1 is turned off.

따라서 본 발명의 히스테리시스를 갖는 출력보호회로(100)는 출력단(3)의 출력(OUT)의 다른 출력단 또는 접지단자(Vss)와 단락된후 히스테리시스발생수단(5)의 제10바이폴라트랜지스터(Q10)에 흐르는 전류가 감소되고, 감소된 전류에 의하여 제1노드(A)의 전압이 높아지더라도 출력보호회로(100)가 정상상태로 될 때까지 계속적으로 제11바이폴라트랜지스터(Q11)는 온되므로 종래의 문제점인 블록킹발진이 발생되지 않는다.Therefore, the output protection circuit 100 having the hysteresis of the present invention is short-circuited with the other output terminal or the ground terminal Vss of the output OUT of the output terminal 3 and then the tenth bipolar transistor Q10 of the hysteresis generating means 5. Since the current flowing in the second node decreases and the voltage of the first node A increases due to the reduced current, the eleventh bipolar transistor Q11 is continuously turned on until the output protection circuit 100 returns to the normal state. The problem of blocking oscillation does not occur.

본 발명의 히스테리시스를 갖는 출력보호회로(100)는 제4, 제5, 제6저항들의 값을 조정하여 제10바이폴라트랜지스터(Q10)의 감소된 전류의 양을 제어함으로써 블록킹발진이 전혀 발생되지 않도록 할 수 있다. 즉 블록킹발진이 발생하지 않도록 히스테리시스발생수단(5)의 히스테리시스폭(△Vbe)인 출력(OUT)이 단락될때의 비교기(6)의 입력차에서 정상상태에서의 비교기(6)의 입력차를 뺀 값을 조정하여 달성할 수 있으며 히스텔리시스폭(△Vbe)은 다음과 같다.The output protection circuit 100 having the hysteresis of the present invention adjusts the values of the fourth, fifth, and sixth resistors to control the amount of reduced current of the tenth bipolar transistor Q10 so that no blocking oscillation occurs. can do. That is, the input difference of the comparator 6 in the steady state is subtracted from the input difference of the comparator 6 when the output OUT of the hysteresis width? Vbe of the hysteresis generating means 5 is shorted so that blocking oscillation does not occur. This can be achieved by adjusting the value and the hysteresis width (ΔV be) is as follows.

△Vbe=Vt× 1n[{(Icq6' -(Ica10-△Icq10))/Icq7' }× Icq/(Icq6-Icq10)]ΔVbe = Vt × 1n [{(Icq6 '-(Ica10-ΔIcq10)) / Icq7'} × Icq / (Icq6-Icq10)]

Claims (4)

바이어스회로가 오프일 때 오프되고, 바이어스회로가 온될 때 온되는 제1바이폴라트랜지스터와 제2바이폴라트랜지스터로 구성된 출력단의 출력이 다른 출력단의 출력과 단락되거나 접지단자와 단락될 때 상기의 제2바이폴라트랜지스터에 흐르는 과도한 전류를 검출하여 상기의 바이어스회로를 오프시키는 출력보호회로에 있어서, 상기의 제2바이폴라트랜지스터에 흐르는 과도한 전류를 검출하는 프로텍션검출부; 한 단자가 공급전압에 연결되고 다른 단자가 제1노드에 연결된 제1저항수단, 한 단자가 제1노드에 연결되고 다른 단자가 상기의 출력단의 출력에 연결된 제2저항수단, 한 단자가 공급전압에 연결된 제너다이오드, 베이스가 상기의 제1노드에 연결되고, 에미터가 상기의 제너다이오드의 다른 단자에 연결되고, 콜렉터가 제2노드에 연결된 제3바이폴란트랜지스터, 한 단자가 상기의 제2노드에 연결되고 다른 단자가 접지전압에 연결된 제3저항수단, 한 단자가 공급전압에 연결되어 일정전류를 공급해 주는 제1전류원, 베이스가 상기의 제2노드에 연결되고 콜렉터가 접지전압에 연결되고, 에미터는 상기의 제1전류원의 다른 단자에 연결된 제4바이폴라트랜지스터로 구성되며, 상기의 제1노드의 전압은 상기의 제2바이폴라트랜지스터가 정상적일 때 상기의 제3바이폴라트랜지스터를 오프시키는 제1전압을 가지며, 상기의 제2바이폴라트랜지스터에 과도한 전류가 흐를 때 상기의 제3바이폴라트랜지스터를 온시키는 제2전압을 갖는 스위칭제어부; 상기의 제1노드가 제1전압일 때 오프되어 상기의 바이어스회로를 온시키며, 상기의 제1노드가 제2전압일 때 온되어 상기의 바이어스회로를 오프시키는 스위칭수단; 및 상기의 출력단의 출력의 단락을 검출한 후 정상상태가 될 때까지 상기의 제2노드의 전압을 상기의 제4바이폴라트랜지스터가 오프되는 높은 전압을 유지하여 상기의 스위칭수단을 온시키는 히스테리시스 발생수단을 구비한 것을 특징으로 하는 히스테리시스를 갖는 출력보호회로.The second bipolar transistor is turned off when the bias circuit is turned off and the output of the output stage consisting of the first bipolar transistor and the second bipolar transistor turned on when the bias circuit is turned on is shorted to the output of the other output terminal or to the ground terminal. An output protection circuit for detecting an excessive current flowing in the circuit and turning off the bias circuit, the output protection circuit comprising: a protection detector for detecting an excessive current flowing in the second bipolar transistor; A first resistance means in which one terminal is connected to the supply voltage and the other terminal is connected to the first node, the second resistance means in which one terminal is connected to the first node and the other terminal is connected to the output of the output terminal, one terminal being the supply voltage A third bipolar transistor, a terminal connected to the first node, an emitter connected to the other terminal of the zener diode, a collector connected to the second node, and one terminal connected to the second node; A third resistance means connected to the node and the other terminal connected to the ground voltage, a first current source for supplying a constant current by connecting one terminal to the supply voltage, the base connected to the second node, and the collector connected to the ground voltage. The emitter includes a fourth bipolar transistor connected to the other terminal of the first current source, and the voltage of the first node is the third when the second bipolar transistor is normal. A switching control unit having a first voltage for turning off the bipolar transistor and having a second voltage for turning on the third bipolar transistor when an excessive current flows in the second bipolar transistor; Switching means for turning off the bias circuit when the first node is at a first voltage and turning on the bias circuit, and turning off the bias circuit when the first node is at a second voltage; And hysteresis generating means for maintaining the high voltage at which the fourth bipolar transistor is turned off until the voltage of the second node is turned off until a steady state is detected after detecting a short circuit of the output of the output terminal. Output protection circuit having a hysteresis, characterized in that it comprises a. 제1항에 있어서, 상기의 스위칭수단은 에미터는 접지전압에 연결되고, 베이스는 상기의 제2노드에 연결되고, 콜렉터는 상기의 바이어스회로에 연결된 제5바이폴라트랜지스터로 구성된 것을 특징으로 하는 히스테리시스를 갖는 출력보호회로.The hysteresis as claimed in claim 1, wherein the switching means includes an emitter connected to a ground voltage, a base connected to the second node, and a collector formed of a fifth bipolar transistor connected to the bias circuit. Having an output protection circuit. 제1항에 있어서, 상기의 히스테리시스 발생수단은 제6, 제7, 제8, 제9바이폴라트랜지스터들 및 제2전류원으로 구성되며, 상기의 제6, 제7바이폴라트랜지스터들의 에미터들은 공급전압에 공통으로 연결되고 제6, 제7바이폴라트랜지스터들의 베이스들은 공통으로 연결되어 제6바이폴라트랜지스터의 콜렉터 및 제8바이폴라트랜지스터의 콜렉터와 연결되고, 제8바이폴라트랜지스터의 베이스는 상기의 제1노드에 연결되고, 제9바이폴라트랜지스터의 베이스는 기준전압에 연결되고, 제9바이폴라트랜지스터의 콜렉터는 제7바이폴라트랜지스터의 콜렉터에 연결되고, 제8 및 제9바이폴라트랜지스터들의 에미터들은 공통으로 연결되어 상기의 제2전류원의 한 단자에 연결되고 상기의 제2전류원의 다른 단자는 접지전압에 연결된 비교기; 콜렉터가 상기의 제6바이폴라트랜지스터의 콜렉터에 연결되고, 베이스는 바이어스전압에 연결되고, 에미터는 제3노드에 연결된 제10바이폴라트랜지스터; 에미터가 공급전압에 연결되고 베이스가 상기의 제7바이폴라트랜지스터의 콜렉터에 연결되고, 콜렉터는 상기의 제2노드에 연결된 제11바이폴라트랜지스터; 한 단자가 상기의 제2노드에 연결되고, 다른 단자가 제3노드에 연결된 제4저항수단; 및 한 단자가 상기의 제3노드에 연결되고 다른 단자가 접지전압에 연결된 제5저항수단을 구비한 것을 특징으로 하는 히스테리시스를 갖는 출력보호회로.The method of claim 1, wherein the hysteresis generating means comprises sixth, seventh, eighth, ninth bipolar transistors and a second current source, and the emitters of the sixth and seventh bipolar transistors are supplied to a supply voltage. The bases of the sixth and seventh bipolar transistors are connected in common and are connected to the collector of the sixth bipolar transistor and the collector of the eighth bipolar transistor, and the base of the eighth bipolar transistor is connected to the first node. The base of the ninth bipolar transistor is connected to a reference voltage, the collector of the ninth bipolar transistor is connected to the collector of the seventh bipolar transistor, and the emitters of the eighth and ninth bipolar transistors are commonly connected to each other. A comparator connected to one terminal of the current source and the other terminal of the second current source connected to a ground voltage; A tenth bipolar transistor connected to a collector of the sixth bipolar transistor, a base connected to a bias voltage, and an emitter connected to a third node; An eleventh bipolar transistor having an emitter connected to a supply voltage, a base connected to a collector of the seventh bipolar transistor, and the collector connected to the second node; Fourth resistance means connected to one terminal of the second node and the other terminal to the third node; And fifth resistance means having one terminal connected to the third node and the other terminal connected to the ground voltage. 제3항에 있어서, 상기의 히스테리시스 발생수단은 상기의 제10바이폴라트랜지스터에 흐르는 전류의 양을 제어하기 위하여 한 단자가 상기의 제10바이폴라트랜지스터의 에미터에 연결되고 다른 단자가 상기의 제3노드에 연결된 제6저항수단을 더 구비한 것을 특징으로 하는 히스테리시스를 갖는 출력보호회로.4. The hysteresis generating means of claim 3, wherein one terminal is connected to an emitter of the tenth bipolar transistor and the other terminal is configured to control the amount of current flowing through the tenth bipolar transistor. And a sixth resistance means connected to the output protection circuit having hysteresis.
KR1019950052847A 1995-12-20 1995-12-20 Output protection circuit having hysterisis KR0154775B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950052847A KR0154775B1 (en) 1995-12-20 1995-12-20 Output protection circuit having hysterisis

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052847A KR0154775B1 (en) 1995-12-20 1995-12-20 Output protection circuit having hysterisis

Publications (2)

Publication Number Publication Date
KR970055376A KR970055376A (en) 1997-07-31
KR0154775B1 true KR0154775B1 (en) 1998-12-15

Family

ID=19441957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052847A KR0154775B1 (en) 1995-12-20 1995-12-20 Output protection circuit having hysterisis

Country Status (1)

Country Link
KR (1) KR0154775B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220132422A (en) * 2021-03-23 2022-09-30 델피 테크놀로지스 아이피 리미티드 Improved switch with hysteresis

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220132422A (en) * 2021-03-23 2022-09-30 델피 테크놀로지스 아이피 리미티드 Improved switch with hysteresis

Also Published As

Publication number Publication date
KR970055376A (en) 1997-07-31

Similar Documents

Publication Publication Date Title
US5814995A (en) Voltage detector for battery operated device
JPH0727424B2 (en) Constant current source circuit
US4529891A (en) Comparator circuit
EP0084722B1 (en) Differential circuit
NL8401706A (en) POWER MIRROR SWITCH.
US4268789A (en) Limiter circuit
US4406955A (en) Comparator circuit having hysteresis
US5798663A (en) Precision hysteresis generator
US5451891A (en) Potential detecting circuit
KR0154775B1 (en) Output protection circuit having hysterisis
US4737671A (en) Circuit for detecting the current flow of a triac
US4551691A (en) Hysteresis circuit with small hysteresis amplitude and oscillator using the hysteresis circuit
US4786855A (en) Regulator for current source transistor bias voltage
US5838149A (en) Voltage control means having a reduced sensitivity to temperature variations
CA1208313A (en) Differential amplifier
JP3179444B2 (en) Power supply monitoring circuit
US4532481A (en) High voltage current mirror
JP3659741B2 (en) Output transistor protection circuit
US6316995B1 (en) Input stage for constant gm amplifier circuit and method
JP2870323B2 (en) Window comparator
US4939477A (en) Output circuit having a terminal used for a plurality of signals
KR950005164B1 (en) Reference voltage generating circuit
KR200141249Y1 (en) Reset circuit of a washig machine
JPH0749541Y2 (en) Transistor switch circuit
JP2935080B2 (en) Voltage detection circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120702

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee