KR0154485B1 - 다수의 하이레벨 시리얼 통신확장칩을 수용한 보드의 인터럽트 처리방법 - Google Patents

Abstract

본 인터럽트 처리방법은 다수의 HSCX칩을 수용한 인터페이스보드내에서 인터럽트 충돌에 의한 데이터 유실이 발생되지 않도록 하기 위한 것으로써, 본 방법은 하이레벨 시리얼 통신 확장칩으로부터 인터럽트가 발생되면, 인터럽트 벡터를 체크하여 해당 하이레벨 시리얼 통신 확장칩을 확인하는 단계; 확인된 하이레벨 시리얼 통신 확장칩에 대한 인터럽트 루틴을 호출하는 단계; 호출된 인터럽트 루틴에 의하여 해당 하이레벨 시리얼 통신 확장칩에 대한 A포트와 B포트의 인터럽트를 마스킹하는 단계; 마스킹 후, 발생된 인터럽트의 종류가 B포트에 대한 것인지를 체크하는 제1체크단계; 체크결과, 발생된 인터럽트가 B포트에 대한 인터럽트인 경우 해당 되는 인터럽트에 대한 처리를 하고; 체크결과, B포트에 대한 인터럽트가 아닌 경우에 A포트에 대한 인터럽트인지를 체크하는 단계; 체크결과, 발생된 인터럽트가 A포트에 대한 것이면 해당되는 인터럽트 종류에 따른 처리를 하는 단계로 수행된다.

Description

다수의 하이레벨 시리얼 통신확장칩을 수용한 보드의 인터럽트 처리방법

제1도는 본 발명에 따른 방법이 적용된 시스템의 구성도.

제2도는 본 발명에 따른 인터럽트 처리 방법을 수행하기 위하여 인터럽트 루틴을 호출하는 흐름도.

제3도는 제2도에 의하여 호출되어 본 발명에 따른 인터럽트처리방법을 수행하는 흐름도.

* 도면의 주요부분에 대한 부호의 설명

101, 102, 103, 104 : 하이레벨 시리얼통신 확장칩(HSCX0~3)

110 : 인터럽트 처리 기능부 120 : 데이터 송신부

121 : 데이터 수신부 122 : 데이터 수신완료부

123 : 공용 메모리

본 발명은 하이레벨 시리얼 통신 확장(High level Serial Communication extended; 이하 HSCX라 함)칩을 수용한 보드에서의 인터럽트 처리 방법에 관한 것으로, 특히 다수의 HSCX칩을 수용한 보드에서의 인터럽트 처리방법에 관한 것이다.

전전자 교환기에서 계층2와 계층1간의 데이터 송수신을 하기 위하여 사용되는 인터페이스보드에는 HDLC(High level Date Link Control)송수신을 하기 위한 HSCX칩이 구비되어 있다. 이 HSCX칩은 HDLC(High level Date Link Control)프레임을 송수신하기 위한 것으로 A포트와 B포트로 구성되어 있다. 이러한 A포트와 B포트로 구성되어 있는 HSCX칩을 구비한 종래의 인터페이스 보드는 A포트와 B포트에 대한 처리루틴을 분리하여 사용하므로 데이터 송수신시 인터럽트 처리에 대한 문제가 없었다.

그러나 전전자 교환기내의 30B + D규격의 프라이머리(Primary)가입자 보드와 연동하여 패킷기능을 수행하기 위하여 4개의 HSCX칩을 구비하게 된 인터페이스보드에 종래와 동일한 인터럽트 처리알고리즘을 적용한 결과, 인터럽트 충돌에 의한 원활한 데이터 송수신이 이루어지지 않는 문제가 발생되었다.

따라서 본 발명의 목적은 다수의 HSCX칩을 수용한 인터페이스보드내에서 인터럽트 충돌에 의한 데이터 유실이 발생되지 않도록 하기 위한 인터럽트 처리방법을 제공하는데 있다.

본 발명에 따른 인터럽트 처리방법은, 적어도 1개 이상의 하이레벨 시리얼 통신 확장(HSCX)칩, 하이레벨 시리얼 통신 확장칩중 해당 칩을 통해 데이터를 송신하기 위한 데이터 송신부(120), 하이레벨 시리얼 통신 확장칩중 해당 칩을 통해 수신된 데이터가 1프레임이상일 경우에 수신하는 데이터 수신부, 수신된 데이터가 한 프레임인 경우에 수신하는 데이터 수신완료부, 데이터 송신부, 데이터 수신부, 데이터 수신완료부에 의하여 이용되는 공용메모리, 하이레벨 시리얼 통신 확장칩에서 발생되는 인터럽트를 처리하여 데이터 송신부, 데이터 수신부, 데이터 수신완료부를 제어하는 인터럽트 처리 기능부를 구비한 인터페이스보드의 인터럽트 처리방법에 있어서; 하이레벨 시리얼 통신 확장칩으로부터 인터럽트가 발생되면, 인터럽트 벡터를 체크하여 해당 하이레벨 시리얼 통신 확장칩을 확인하는 단계; 확인된 하이레벨 시리얼 통신 확장칩에 대한 인터럽트 루틴을 호출하는 단계; 호출된 인터럽트 루틴에 의하여 해당 하이레벨 시리얼 통신 확장칩에 대한 A포트와 B포트의 인터럽트를 마스킹하는 단계; 마스킹 후, 발생된 인터럽트의 종류가 B포트에 대한 것인지를 체크하는 제1체크단계; 체크결과, 발생된 인터럽트가 B포트의 송신인터럽트인 경우 공용메모리에 저장되어 있는 프레임데이터를 데이터 송신부를 통해 해당 하이레벨 시리얼 통신 확장칩의 B포트를 통해 전송되도록 제어하는 단계; 체크결과, 발생된 인터럽트가 B포트의 마지막 프레임 수신 인터럽트이면, 해당 B포트를 통해 수신된 프레임을 데이터 수신완료부와 공용메모리를 거쳐 전송되도록 제어하는 단계; 체크결과, 발생된 인터럽트가 B포트의 프레임 수신인터럽트이면, 해당 B포트를 통해 수신된 프레임을 데이터 수신부와 공용메모리를 거쳐 전송되도록 제어하는 단계; 체크결과, B포트에 대한 인터럽트가 아닌 경우에 A포트에 대한 인터럽트인지를 체크하는 제2체크단계; 제2체크단계의 체크결과, 발생된 인터럽트가 A포트의 송신인터럽트인 경우 공용메모리에 저장되어 있는 프레임데이터를 데이터 송신부를 통해 해당 하이레벨 시리얼 통신 확장칩의 A포트를 통해 전송되도록 제어하는 단계; 체크결과, 발생된 인터럽트가 A포트의 마지막 프레임 수신 인터럽트이면 해당 A포트를 통해 수신된 프레임을 데이터 수신완료부와 공용메모리를 거쳐 전송되도록 제어하는 단계; 체크결과, 발생된 인터럽트가 A포트의 프레임 수신인터럽트이면, 해당 A포트를 통해 수신된 프레임을 데이터 수신부와 공용메모리를 거쳐 전송되도록 제어하는 단계; 제어단계들에 의한 작업이 종료되거나 제2체크단계의 체크결과, A포트에 대한 인터럽트도 아닐 경우에는 A포트와 B포트의 인터럽트를 인에이블시키는 단계를 포함함을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하기 설명하기로 한다.

제1도는 다수의 HSCX칩을 수용한 보드내의 블럭도로서, A포트와 B포트로 구성된 다수의 HSCX칩(HSCX0~3, 101, 102, 103, 104), 다수의 HSCX칩(101, 102, 103, 104)에서 출력되는 인터럽트를 처리하기 위한 인터럽트 처리 기능부(110), 해당 HSCX칩의 해당 포트를 통해 계층2로부터 제공되는 패킷데이터를 저장하거나 계층2로 패킷데이터를 출력하는 공용메모리(123), 인터럽트 처리 기능부(110)에 의해 제어되어 공용 메모리(123)에서 출력되는 데이터를 해당 HSCX칩의 해당 포트를 통해 계층1로 송신하기 위한 데이터 송신부(120), 인터럽트 처리 기능부(110)에 의해 제어되어 해당 HSCX칩의 해당 포트를 통해 계층1로부터 1프레임이상의 데이터가 전송되면 수신하여 공용메모리(123)로 전송하는 데이터 수신부(121), 인터럽트 처리 기능부(110)에 의해 제어되어 해당 HSCX칩의 해당 포트를 통해 계층1로부터 1프레임 데이터가 전송되면 수신하여 공용메모리(123)로 전송하는 데이터 수신 완료부(122)로 구성된다.

여기서 HSCX칩은 송수신 버퍼가 32바이트의 크기로 되어 있어 32바이트 단위로 데이터를 주고 받게 되어 있고, 칩에서 발생되는 인터럽트의 종류는 송신인터럽트와 버퍼의 크기가 32바이트로 한정되어 있기에 수신 인터럽트도 32바이트 한 단위의 데이터 수신완료 인터럽트와 32바이트 이상의 데이터 수신이 필요한 인터럽트로 구분된다. 만약 40바이트의 데이터 송신이 필요한 경우에는 송신 인터럽트 발생시 32바이트를 먼저 보내고, 다음 송신 인터럽트가 발생하면 나머지 8바이트를 보낸다. 40바이트 데이터를 수신하는 경우에는 먼저 더 데이터 전송이 필요하다는 인터럽트가 발생하면서 32바이트를 먼저 수신하고, 다음에 한 단위의 데이터 수신완료 인터럽트가 발생되어 나머지 8바이트의 데이터를 수신하게 된다. 그리고 상술한 HSCX칩에는 각각의 ID를 할당한다.

이러한 특성을 갖는 HSCX칩을 4개를 사용하여 데이터 통신을 하는 경우, 인터럽트 처리기능부(110)에서는 인터럽트 종류에 따라 송신 인터럽트이면 데이터 송신부(120), 수신 인터럽트이면서 더이상의 프레임 수신이 필요한 인터럽트이면 데이터 수신부(121)로, 수신인터럽트이면서 하나의 프레임 수신 완료 인터럽트이면 데이터 수신완료부(122)로 각각 분리하여 제공한다.

이와 같이 처리하기 위한 인터럽트 처리기능부(110)는 HSCX인터럽트가 발생되면 제201단계에서 제202단계로 진행되어 인터럽트 벡터를 확인하여 4개의 HSCX칩(101~104)중 어느 칩에 해당되는 것인지를 확인하여 해당 HSCX칩의 ID를 검출한다. 그리고 제203단계로 진행되어 검출된 HSCX칩의 ID로 서브 HSCX인터럽트 루틴(SUB_HSCX INT ROUTINE)을 호출한다.

이에 따라 제3도의 서브 HSCX인터럽트 루틴에 의하여 발생된 인터럽트에 대한 처리를 하게 된다. 즉, 발생된 인터럽트에 대한 루틴처리를 확실히 하기 위하여 제301단계에서 해당 HSCX칩의 A포트와 B포트의 인터럽트 발생을 마스킹(Masking)하고, 발생된 인터럽트의 종류를 확인해 간다.

먼저 제302단계로 진행되어 B포트의 송신인터럽트인가를 체크한다. 체크결과, B포트의 송신인터럽트이면 제303단계로 진행되어 데이터송신부(120)는 공용메모리(123)에 송신할 데이터가 있는가를 확인한다. 확인결과, 송신할 데이터가 존재하면 제304단계로 진행되어 공용메모리(123)에 저장되어 있는 데이터는 데이터송신부(120)로 전송하고, 데이터송신부(120)는 해당 HSCX칩의 B포트를 통해 해당 데이터를 계층1로 송신한다.

그러나 제303단계의 체크결과, 공용메모리(123)에 송신할 데이터가 존재하지 않으면, 제316단계로 진행되어 해당 A포트와 B포트에 대한 인터럽트를 인에이블시키고 작업을 종료한다.

제302단계의 판단결과, 발생된 인터럽트가 B포트 송신인터럽트가 아니면 B포트로 전송되어 온 마지막 프레임에 대한 인터럽트인지를 체크한다. 체크결과, 마지막 프레임 수신 인터럽트이면 제306단계로 진행되어 해당 HSCX칩의 B포트를 통해 계층1로부터 수신된 프레임을 데이터 수신완료부(122)로 전송하여 한 프레임으로 만들어 공용메모리(123)로 전송한다. 공용메모리(123)는 데이터 수신완료부(122)로부터 전송된 데이터를 계층2로 전송한다.

제305단계의 판단결과, B포트의 마지막 프레임 수신인터럽트가 아니면 제307단계로 진행되어 발생된 인터럽트가 B포트로 수신되는 프레임이면 더 수신될 프레임이 있음을 알리는 인터럽트인지를 체크한다. 체크결과, 더 수신될 프레임이 있음을 알리는 인터럽트이면 제308단계로 진행되어 해당 HSCX칩의 B포트를 통해 계층1로부터 수신되는 데이터를 데이터 수신부(121)를 통해 마지막 프레임 수신시까지 공용메모리(123)에 저장한 후, 계층2로 전송한다. 이때 데이터 수신부(121)는 수신된 데이터를 32바이트단위로 저장한 다음 32바이트가 채워지면 공용메모리(123)로 전송한다. 공용메모리(123)는 예를 들어 수신된 데이터가 40바이트이면 데이터 수신부(121)로부터 전송된 처음 32바이트를 저장한 후, 다음 8바이트에 대한 데이터가 수신되면 저장된 32바이트와 함께 40바이트의 데이터를 계층2로 전송한다. 이와 같은 전송작업이 완료되면, 제316단계로 진행되어 해당 HSCX칩의 A포트와 B포트의 인터럽트를 인에이블시키고 작업을 종료한다.

제307단계에서 체크결과, B포트에 대한 프레임 수신 인터럽트가 아니면, 제309단계로 진행되어 A포트에 대한 인터럽트체크를 한다.

즉, 제309단계에서 A포트의 송신인터럽트인가를 체크한다. 체크결과, A포트의 송신인터럽트이면 제310단계로 진행되어 공용메모리(123)에 송신할 데이터가 있는 가를 확인한다. 확인결과, 송신할 데이터가 존재하면 제311단계로 진행되어 데이터송신부(120)는 공용메모리(123)에 저장되어 있는 데이터를 데이터송신부(120)로 전송하고, 데이터송신부(120)는 해당 HSCX칩의 A포트를 통해 해당 데이터를 계층1로 송신한다.

그러나 제310단계의 체크결과, 공용메모리(123)에 송신할 데이터가 존재하지 않으면, 제316단계로 진행되어 해당 A포트와 B포트에 대한 인터럽트를 인에이블시키고 작업을 종료한다.

제309단계의 판단결과, 발생된 인터럽트가 A포트 송신인터럽트가 아니면 A포트로 전송되어온 마지막 프레임에 대한 인터럽트인지를 체크한다. 체크결과, 마지막 프레임 수신 인터럽트이면 제313단계로 진행되어 해당 HSCX칩의 A포트를 통해 계층1로부터 수신된 프레임을 데이터 수신완료부(122)로 전송하여 한 프레임으로 만들어 공용메모리(123)로 전송한다. 공용메모리(123)는 데이터 수신완료부(122)로부터 전송된 데이터를 계층2로 전송한다.

제312단계의 판단결과, A포트의 마지막 프레임 수신인터럽트가 아니면 제314단계로 진행되어 발생된 인터럽트가 A포트로 수신되는 프레임이면 더 수신될 프레임이 있음을 알리는 인터럽트인지를 체크한다. 체크결과, 더 수신될 프레임이 있음을 알리는 인터럽트이면 제315단계로 진행되어 해당 HSCX칩의 A포트를 통해 계층1로부터 수신되는 데이터를 데이터 수신부(121)를 통해 마지막 프레임 수신시까지 공용메모리(123)에 저장한 후, 계층2로 전송한다. 이 때 데이터 수신부(121)는 수신된 데이터를 32바이트 단위로 저장한 다음 32바이트가 채워지면 공용메모리(123)로 전송한다. 공용메모리(123)는 상술한 예에서와 같이 수신된 데이터가 40바이트이면 데이터 수신부(121)로부터 전송된 처음 32바이트를 저장한 후, 다음 8바이트에 대한 데이터가 수신되면 저장된 32바이트와 함께 40바이트의 데이터를 계층2로 전송한다. 이와 같은 전송작업이 완료되면, 제316단계로 진행되어 해당 HSCX칩의 A포트와 B포트의 인터럽트를 인에이블시키고 작업을 종료한다.

또한 제314단계의 체크결과, A포트의 프레임 수신인터럽트가 아니면, 제316단계로 진행되어 마스킹하였단 HSCX칩의 A포트와 B포트를 인에이블상태로 설정한 후, 작업을 종료한다.

이와 같이 본 실시예는 교환기내의 프라이머리 가입자보드에 연동하기 위하여 4개의 HSCX칩을 구비한 인터페이스보드를 예로 든 것이나 어떠한 이유에서든 4개 이상 또는 1개 이상의 HSCX칩이 구비된 인터페이스보드에 본 발명에 의한 인터럽트 처리 알고리즘이 용이하게 적용될 수 있다. 왜냐하면, 구비되는 각각의 HSCX칩에 ID를 부여하고 그 ID에 의하여 해당되는 HSCX칩의 A포트와 B포트에 대한 처리를 하기 때문에 HSCX칩의 수가 1개 이상 구비되는 인터페이스보드에 적용이 가능하다.

이상, 상술한 바와 같이 본 발명은 다수의 하이레벨 시리얼 통신 확장 칩을 수용한 보드에 있어서 발생되는 인터럽트간에 충돌이 발생되지 않도록 인터럽트처리 알고리즘을 제공함으로써, 인터럽트 충돌에 의한 데이터 유실이 발생되지 않도록 하는 효과가 있다.

Claims (2)

1. 적어도 1개 이상의 하이레벨 시리얼 통신 확장(HSCX)칩(101~104), 상기 하이레벨 시리얼 통신 확장칩중 해당 칩을 통해 데이터를 송신하기 위한 데이터송신부(120), 상기 하이레벨 시리얼 통신 확장칩중 해당 칩을 통해 수신된 데이터가 1프레임이상일 경우에 수신하는 데이터 수신부(121), 상기 수신된 데이터가 한 프레임인 경우에 수신하는 데이터 수신완료부(122), 데이터 송수신시 상기 데이터송신부(120), 데이터수신부(121), 데이터 수신완료부(122)에 의하여 이용되는 공용메모리(123), 상기 하이레벨 시리얼 통신 확장칩에서 발생되는 인터럽트를 처리하여 상기 데이터송신부(120), 데이터수신부(121), 데이터 수신완료부(122)를 제어하는 인터럽트 처리 기능부(110)를 구비한 인터페이스보드의 인터럽트 처리방법에 있어서; 상기 하이레벨 시리얼 통신 확장칩으로부터 인터럽트가 발생되면, 인터럽트 벡터를 체크하여 해당 하이레벨 시리얼 통신 확장칩을 확인하는 단계; 상기 확인된 하이레벨 시리얼 통신 확장칩에 대한 인터럽트 루틴을 호출하는 단계; 호출된 인터럽트 루틴에 의하여 해당 하이레벨 시리얼 통신 확장칩에 대한 A포트와 B포트의 인터럽트를 마스킹하는 단계; 상기 마스킹 후, 발생된 인터럽트의 종류가 상기 B포트에 대한 것인지를 체크하는 제1체크단계; 상기 체크결과, 상기 발생된 인터럽트가 B포트의 송신인터럽트인 경우 상기 공용메모리(123)에 저장되어 있는 프레임데이터를 상기 데이터송신부(120)를 통해 상기 해당 하이레벨 시리얼 통신 확장칩의 B포트를 통해 전송되도록 제어하는 단계; 상기 체크결과, 상기 발생된 인터럽트가 B포트의 마지막 프레임 수신 인터럽트이면, 상기 해당 B포트를 통해 수신된 프레임을 상기 데이터 수신완료부(122)와 상기 공용메모리(123)를 거쳐 전송되도록 제어하는 단계; 상기 체크결과, 상기 발생된 인터럽트가 B포트의 프레임 수신인터럽트이면 상기 해당 B포트를 통해 수신된 프레임을 상기 데이터 수신부(121)와 상기 공용메모리(123)를 거쳐 전송되도록 제어하는 단계; 상기 체크결과, B포트에 대한 인터럽트가 아닌 경우에 A포트에 대한 인터럽트인지를 체크하는 제2체크단계; 상기 제2체크단계의 체크결과, 상기 발생된 인터럽트가 A포트의 송신인터럽트인 경우 상기 공용메모리(123)에 저장되어 있는 프레임데이터를 상기 데이터송신부(120)를 통해 상기 해당 하이레벨 시리얼 통신 확장칩의 A포트를 통해 전송되도록 제어하는 단계; 상기 체크결과, 상기 발생된 인터럽트가 A포트의 마지막 프레임 수신 인터럽트이면, 상기 해당 A포트를 통해 수신된 프레임을 상기 데이터 수신완료부(122)와 상기 공용메모리(123)를 거쳐 전송되도록 제어하는 단계; 상기 체크결과, 상기 발생된 인터럽트가 A포트의 프레임 수신인터럽트이면, 상기 해당 A포트를 통해 수신된 프레임을 상기 데이터 수신부(121)와 상기 공용메모리(123)를 거쳐 전송되도록 제어하는 단계; 상기 제어단계들에 의한 작업이 종료되거나 상기 제2체크단계의 체크결과, A포트에 대한 인터럽트도 아닐 경우에는 상기 A포트와 B포트의 인터럽트를 인에이블시키는 단계를 포함함을 특징으로 하는 인터럽트 처리방법.
2. 제1항에 있어서, 상기 인터럽트 루틴을 호출하는 단계는 상기 해당되는 하이레벨 시리얼 통신 확장칩을 확인한 후, 상기 해당되는 하이레벨 시리얼 통신 확장칩에 할당되어 있는 ID를 검출하고, 검출된 상기 ID를 이용하여 상기 인터럽트루틴을 호출함을 특징으로 하는 인터럽트 처리방법.