KR0153153B1 - Trans-conductance amplifier - Google Patents
Trans-conductance amplifier Download PDFInfo
- Publication number
- KR0153153B1 KR0153153B1 KR1019960014390A KR19960014390A KR0153153B1 KR 0153153 B1 KR0153153 B1 KR 0153153B1 KR 1019960014390 A KR1019960014390 A KR 1019960014390A KR 19960014390 A KR19960014390 A KR 19960014390A KR 0153153 B1 KR0153153 B1 KR 0153153B1
- Authority
- KR
- South Korea
- Prior art keywords
- nmos transistor
- source
- gate
- current mirror
- wilson current
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45192—Folded cascode stages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
본 발명은 트랜스 콘덕턴스 증폭기에 관한 것으로, 캐스캐이드 전류 미러를 윌슨 전류 미러로 대체하여 구성한다.The present invention relates to a transconductance amplifier, and replaces the cascaded current mirror with the Wilson current mirror.
본 발명은 인가되는 포지티브 신호(PO)와 네가티브 신호(NE)를 입력으로 차동 증폭하는 차동 증폭부(14), 3개의 트랜지스터로 구성되며 상기 차동 증폭부(14)의 출력에 따라 전원(Vcc)으로 부터 전류를 공급하는 제1 및 제2윌슨 전류 미러(Wilson Current Mirror)(11, 12), 및 3개의 트랜지스터로 구성되며 상기 제1 및 제2윌슨 전류 미러(11, 12)의 출력에 따라 동작하는 제3윌슨 전류 미러(13)로 구성된다.The present invention comprises a differential amplifier 14 for differentially amplifying an applied positive signal PO and a negative signal NE as an input, and three transistors. The first and second Wilson current mirrors 11 and 12, and three transistors for supplying current from the And a third Wilson current mirror 13 that operates.
따라서 본 발명은 전류 미러의 구조를 변경하여 트랜지스터의 갯수를 줄이면서 이득을 향상시키는 효과가 있다.Therefore, the present invention has the effect of improving the gain while reducing the number of transistors by changing the structure of the current mirror.
Description
제1도는 종래의 트랜스 콘덕턴스 증폭기의 구성도.1 is a block diagram of a conventional transconductance amplifier.
제2도는 제1도의 소신호 등가 모델.2 is a small signal equivalent model of FIG.
제3도는 본 발명에 의한 트랜스 콘덕턴스 증폭기의 구성도.3 is a block diagram of a transconductance amplifier according to the present invention.
제4도는 제3도의 소신호 등가 모델.4 is a small signal equivalent model of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1, 2, 3 : 캐스캐이드 전류 미러 4 : 차동 증폭기1, 2, 3: Cascade current mirror 4: Differential amplifier
11, 12, 13 : 윌슨 전류 미러 14 : 차동 증폭부11, 12, 13: Wilson current mirror 14: differential amplifier
M1 내지 M14, M21 내지 M31 : 트랜지스터M1 to M14, M21 to M31: transistors
[산업상의 이용 분야][Industrial use]
본 발명은 트랜스 콘덕턴스 증폭기에 관한 것이다.The present invention relates to a transconductance amplifier.
[종래 기술 및 그의 문제점][Private Technology and His Issues]
제1도는 종래의 트랜스 콘덕턴스 증폭기의 구성도이고, 제2도는 제1도의 소신호 등가 모델이다.1 is a block diagram of a conventional transconductance amplifier, and FIG. 2 is a small signal equivalent model of FIG.
종래의 트랜스 콘덕턴스 증폭기는 제1도에 도시한 바와 같이 3개의 캐스캐이드 전류 미러(1, 2, 3)와 차동 증폭기(4)를 구현하기 위한 2개의 NMOS 트랜지스터(M9, M10)로 구성된다.The conventional transconductance amplifier is composed of three cascade current mirrors (1, 2, 3) and two NMOS transistors (M9, M10) for implementing the differential amplifier (4) as shown in FIG. do.
캐스캐이드 전류 미러(1)는 전원(Vcc)에 드레인이 연결되고 소오스에 게이트가 연결된 NMOS 트랜지스터(M2), 전원(Vcc)에 드레인이 연결되고 NMOS 트랜지스터(M2)의 소오스에 게이트가 연결된 NMOS 트랜지스터(M1), NMOS 트랜지스터(M2)의 소오스에 드레인이 연결되고 소오스에 게이트가 연결된 NMOS 트랜지스터(M4,) 및 NMOS 트랜지스터(M1)의 소오스에 드레인이 연결되고 NMOS 트랜지스터(M4)의 소오스에 게이트가 연결된 NMOS 트랜지스터(M3)로 구성된다.The cascaded current mirror 1 has an NMOS transistor M2 having a drain connected to the power supply Vcc and a gate connected to the source, and an NMOS having a drain connected to the power supply Vcc and a gate connected to the source of the NMOS transistor M2. A drain is connected to the source of the transistor M1, the NMOS transistor M2, and a gate is connected to the source, and a drain is connected to the source of the NMOS transistor M1, and the gate is connected to the source of the NMOS transistor M4. Is composed of the connected NMOS transistor M3.
또한, 캐스캐이드 전류 미러(2)는 전원(Vcc)에 드레인이 연결되고 소오스에 게이트가 연결된 NMOS 트랜지스터(M5), 전원(Vcc)에 드레인이 연결되고 NMOS 트랜지스터(M5)의 소오스에 게이트가 연결된 NMOS 트랜지스터(M6), NMOS 트랜지스터(M5)의 소오스에 드레인이 연결되고 소오스에 게이트가 연결된 NMOS 트랜지스터(M7), 및 NMOS 트랜지스터(M6)의 소오스에 드레인이 연결되고 NMOS 트랜지스터(M7)의 소오스에 게이트가 연결된 NMOS 트랜지스터(M8)로 구성된다.In addition, the cascade current mirror 2 has an NMOS transistor M5 having a drain connected to the power supply Vcc and a gate connected to the source, a drain connected to the power supply Vcc, and a gate connected to the source of the NMOS transistor M5. An NMOS transistor M6 connected to a source of the NMOS transistor M5 and a drain connected to the source of the NMOS transistor M7, and a drain connected to the source of the NMOS transistor M6 and a source of the NMOS transistor M7 connected to the source. An NMOS transistor M8 having a gate connected thereto.
또한, 캐스캐이드 전류 미러(3)는 캐스캐이드 전류 미러(1)의 NMOS 트랜지스터(M3)의 소오스에 드레인과 게이트가 연결된 NMOS 트랜지스터(M11), 캐스캐이드 전류 미러(2)의 NMOS 트랜지스터(M8)의 소오스에 드레인이 연결되고 캐스캐이드 전류 미러(1)의 NMOS 트랜지스터(M3)의 소오스에 게이트가 연결된 NMOS 트랜지스터(M12), NMOS 트랜지스터(M11)에 소오스에 드레인과 게이트가 연결되고 접지에 소오스가 연결된 NMOS 트랜지스터(M13), 및 NMOS 트랜지스터(M12)의 소오스에 드레인이 연결되고 NMOS 트랜지스터(M11)의 소오스에 게이트가 연결되고 접지에 소오스가 연결된 NMOS 트랜지스터(M14)로 구성된다.In addition, the cascade current mirror 3 includes an NMOS transistor M11 having a drain and a gate connected to a source of the NMOS transistor M3 of the cascade current mirror 1, and an NMOS transistor of the cascade current mirror 2. A drain and a gate are connected to a source of an NMOS transistor M12 and an NMOS transistor M11 having a drain connected to a source of M8 and a gate connected to a source of an NMOS transistor M3 of the cascade current mirror 1. An NMOS transistor M13 having a source connected to ground, and an NMOS transistor M14 having a drain connected to the source of the NMOS transistor M12, a gate connected to the source of the NMOS transistor M11, and a source connected to the ground.
다음으로, 차동 증폭기(4)는 캐스캐이드 잔류 미러(1, 2)의 NMOS 트랜지스터(M2, M4, M5, M7)에 NMOS 트랜지스터(M9, M10)를 더 포함시켜 구성한다.Next, the differential amplifier 4 is configured by further including the NMOS transistors M9 and M10 in the NMOS transistors M2, M4, M5, and M7 of the cascade residual mirrors 1 and 2.
즉, 차동 증폭기(4)는 NMOS 트랜지스터(M2, M4, M5, M7), NMOS 트랜지스터(M4)의 소오스에 드레인이 연결되고 포지티브 신호(PO)를 게이트 입력으로 하고 접지 전류를 소오스 입력으로 하는 NMOS 트랜지스터(M9), 및 NMOS 트랜지스터(M7)의 소오스에 드레인이 연결되고 네가티브 신호(NE)를 게이트 입력으로 하고 접지 전류를 소오스 입력으로 하는 NMOS 트랜지스터(M10)로 구성된다.That is, the differential amplifier 4 has an NMOS having a drain connected to the sources of the NMOS transistors M2, M4, M5, and M7 and the NMOS transistor M4, the positive signal PO being the gate input, and the ground current being the source input. A drain is connected to the transistor M9 and the source of the NMOS transistor M7, and is constituted by an NMOS transistor M10 having a negative signal NE as a gate input and a ground current as a source input.
이와 같이 구성되는 종래의 트랜스 콘덕턴스 증폭기의 동작을 제2도를 참조하여 설명한다.The operation of the conventional transconductance amplifier configured as described above will be described with reference to FIG.
제1도의 트랜스 콘덕턴스 증폭기의 소신호 증가 모델인 제2도를 참조하여 출력 임피던스를 구하기 위한 식을 전개하면 다음과 같다.Referring to FIG. 2, which is a small signal increase model of the transconductance amplifier of FIG. 1, the equation for calculating the output impedance is as follows.
가 되어 일반적으로 Gm2 Rds2 배 만큼 증가됨을 알 수 있다.It can be seen that the increase is generally Gm2 Rds2 times.
출력 저항은 증폭기가 비교적 큰 캐패시터나 부하 저항을 구동할때 종요하다. 2단 연산 증폭기의 이득은 2개의 직렬 공통 소오스 이득단의 이득으로 구현되고, 보통 80dB를 넘지 못한다.Output resistance is important when the amplifier drives a relatively large capacitor or load resistor. The gain of a two stage op amp is realized with the gain of two series common source gain stages, typically no more than 80dB.
이러한 결과가 충분치 않으면 공통 소오스 증폭단이 더 필요해질 것이다. 이렇게 구성된 연산 증폭기에서는 3개 또는 그 이상의 고 임피던스 노드가 나타날 것이다. 이들로부터 저주파에서 3개 또는 그 이상의 폴(Pole)들이 나타날 것이고, 이들 회로는 보상하기에 매우 어렵게 될 수 있다.If these results are not sufficient, more common source amplification stages will be needed. In this configured op amp, three or more high impedance nodes will appear. From these three or more poles will appear at low frequencies, and these circuits can be very difficult to compensate for.
[발명의 목적][Purpose of invention]
상기 문제점을 개선하기 위한 본 발명은 증폭단의 구조를 변경하여 이득을 향상시키기 위한 트랜스 콘덕턴스 증폭기를 제공함에 그 목적이 있다.The present invention for improving the above problems is to provide a transconductance amplifier for improving the gain by changing the structure of the amplifier stage.
[발명의 구성][Configuration of Invention]
상기 목적을 달성하기 위해 본 발명에 의한 트랜스 콘덕턴스 증폭기는 인가되는 포지티브 신호와 네가티브 신호를 입력으로 차동 증폭하는 차동 증폭부, 상기 차동 증폭부의 출력에 따라 전원으로 부터 전류를 공급하는 제1 및 제2윌슨 전류 미러(Wilson Current Mirror), 및 상기 제1 및 제2윌슨 전류 미러의 출력에 따라 동작하는 제3윌슨 전류 미러로 구성됨을 특징으로 한다.In order to achieve the above object, a transconductance amplifier according to the present invention includes a differential amplifier for differentially amplifying a positive signal and a negative signal applied to an input, and a first and a second source for supplying current from a power source according to the output of the differential amplifier. And a second Wilson current mirror and a third Wilson current mirror that operates according to the outputs of the first and second Wilson current mirrors.
[작용][Action]
본 발명은 캐스캐이드 전류 미러를 윌슨 전류 미러로 대체하여 트랜지스터의 갯수를 줄인다.The present invention reduces the number of transistors by replacing the cascade current mirror with a Wilson current mirror.
[실시예]EXAMPLE
제3도를 참조하여, 본 발명의 신규한 트랜스 콘덕턴스 증폭기는 인가되는 포지티브 신호(PO)와 네가티브 신호(NE)를 입력으로 차동 증폭하는 차동 증폭부(14), 3개의 트랜지스터로 구성되며 상기 차동 증폭부(14)의 출력에 따라 전원(Vcc)으로 부터 전류를 공급하는 제1 및 제2윌슨 전류 미러(Wilson Current Mirror)(11, 12),및 3개의 트랜지스터로 구성되며 상기 제1 및 제2윌슨 전류 미러(11, 12)의 출력에 따라 동작하는 제3윌슨 전류 미러(13)로 구성된다.Referring to FIG. 3, the novel transconductance amplifier of the present invention is composed of a differential amplifier 14 and three transistors for differentially amplifying an applied positive signal PO and a negative signal NE as inputs. First and second Wilson current mirrors 11 and 12 that supply current from the power supply Vcc according to the output of the differential amplifier 14, and three transistors. And a third Wilson current mirror 13 which operates in accordance with the output of the second Wilson current mirrors 11 and 12.
이하 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제3도는 본 발명에 의한 트랜스 콘덕턴스 증폭기의 구성도이고, 제4도는 제3도의 소신호 등가 모델이다.3 is a block diagram of a transconductance amplifier according to the present invention, and FIG. 4 is a small signal equivalent model of FIG.
본 발명에 의한 트랜스 콘덕턴스 증폭기는 제3도에 도시한 바와 같이 3개의 윌슨 전류 미러(11, 12, 13)와 차동 증폭기(14)로 구성된다.The transconductance amplifier according to the present invention is composed of three Wilson current mirrors 11, 12, 13 and a differential amplifier 14 as shown in FIG.
차동 증폭기(14)는 인가되는 포지티브 신호(PO)와 네가티브 신호(NE)를 입력으로 차동 증폭하는 것이고, 윌슨 전류 미러(11, 12)는 차동 증폭부(14)의 출력에 따라 전원(Vcc)으로 부터 전류를 공급하며, 윌슨 전류 미러(13)는 윌슨 전류 미러(11, 12)의 출력에 따라 동작한다.The differential amplifier 14 differentially amplifies the applied positive signal PO and the negative signal NE as inputs, and the Wilson current mirrors 11 and 12 supply the power Vcc according to the output of the differential amplifier 14. Supplies current from the Wilson current mirror 13 and operates according to the output of the Wilson current mirrors 11 and 12.
여기서, 윌슨 전류 미러(11, 12)는 전원(Vcc)에 드레인이 연결되고 차동 증폭부(14)에 게이트가 연결된 NMOS 트랜지스터(M21, M25), NMOS 트랜지스터(M21, M25)의 소오스에 드레인이 연결되고 차동 증폭부(14)에 게이트가 연결되고 윌슨 전류 미러(13)에 소오스가 연결된 NMOS 트랜지스터(M23, M26)및 전원(Vcc)에 드레인이 연결되고 차동 증폭부(14)에 소오스와 게이트가 연결된 NMOS 트랜지스터(M22, M24)로 구성된다.Here, the Wilson current mirrors 11 and 12 have drains connected to the power supply Vcc and drained to the sources of the NMOS transistors M21 and M25 and the NMOS transistors M21 and M25 having their gates connected to the differential amplifier 14. NMOS transistors M23 and M26 and a power source Vcc connected to a gate connected to the differential amplifier 14 and a source connected to the Wilson current mirror 13, and a source and gate connected to the differential amplifier 14, respectively. Is composed of connected NMOS transistors M22 and M24.
또한, 차동 증폭부(14)는 윌슨 전류 미러(11)의 NMOS 트랜지스터(M21, M23)의 게이트와 NMOS 트랜지스터(M22)의 게이트 및 소오스에 드레인이 연결되고 포지티브 신호(PO)를 게이트 입력으로 하고 접지에 소오스가 연결된 NMOS 트랜지스터(M27), 및 윌슨 전류 미러(12)의 NMOS 트랜지스터(M25, M26)의 게이트와 NMOS 트랜지스터(M24)의 게이트 및 소오스에 드레인이 연결되고 네가티브 신호(NE)를 게이트 입력으로 하고 접지에 소오스가 연결된 NMOS 트랜지스터(M28)로 구성된다.In addition, the differential amplifier 14 has a drain connected to the gates of the NMOS transistors M21 and M23 of the Wilson current mirror 11 and the gate and the source of the NMOS transistor M22, and the positive signal PO is a gate input. A drain is connected to the gate of the NMOS transistor M27 and the gate of the NMOS transistors M25 and M26 of the Wilson current mirror 12 and the NMOS transistor M24 connected to a source connected to the ground, and a gate of the negative signal NE. It consists of an NMOS transistor (M28) that is input and has a source connected to ground.
또한, 윌슨 전류 미러(13)는 윌슨 전류 미러(12)의 NMOS 트랜지스터(M26)의 소오스에 드레인이 연결되고 윌슨 전류 미러(11)의 NMOS 트랜지스터(M23)의 소오스에 게이트가 연결된 NMOS 트랜지스터(M29), NMOS 트랜지스터(M29)의 게이트에 드레인이 연결되고 NMOS 트랜지스터(M29)의 소오스에 게이트가 연결되고 접지에 소오스가 연결된 NMOS 트랜지스터(M30), 및 NMOS 트랜지스터(M29)의 소오스에 드레인과 게이트가 연결되고 접지에 소오스가 연결된 NMOS 트랜지스터(M31)로 구성된다.In addition, the Wilson current mirror 13 has an NMOS transistor M29 having a drain connected to a source of the NMOS transistor M26 of the Wilson current mirror 12 and a gate connected to a source of the NMOS transistor M23 of the Wilson current mirror 11. ), A drain is connected to a gate of the NMOS transistor M29, a gate is connected to a source of the NMOS transistor M29, and a drain and a gate are connected to a source of the NMOS transistor M29, and a source is connected to the ground. The NMOS transistor M31 is connected and the source is connected to ground.
이와 같이 구성된 본 발명에 의한 트랜스 콘덕턴스 증폭기의 동작을 제4도를 참조하여 설명한다.The operation of the transconductance amplifier according to the present invention configured as described above will be described with reference to FIG.
제3도의 소신호 등가 모델인 제4도를 참조하여 출력 임피던스를 구하는 식을 전개하면 다음과 같다.The equation for calculating the output impedance with reference to FIG. 4, which is the small signal equivalent model of FIG. 3, is as follows.
이므로,Because of,
여기에서 트랜스 콘덕턴스(Gm)는 1㎷/A 정도이고, 드레인 저항(Rd)은 수백 KΩ의 값을 갖게 된다. 따라서 RoRd1 Gm1(Gm3/Gm2)Rd3가 된다. 이때 Gm1 Rd1은 '100' 정도이고, (Gm3/Gm2)는 '1'로써 RoRd1 Gm1 Rd3가 되어 제2도의 결과가 거의 같게 된다. 또한, 두개의 회로는 최대 공통 노드 전압이 같다.Here, the transconductance Gm is about 1 mA / A, and the drain resistor Rd has a value of several hundred KΩ. Thus Ro Rd1 Gm1 (Gm3 / Gm2) Rd3. At this time, Gm1 Rd1 is about '100' and (Gm3 / Gm2) is '1' as Ro Rd1 Gm1 Rd3 becomes almost the same result in FIG. Also, the two circuits have the same maximum common node voltage.
따라서, 제3도의 본 발명에 의한 트랜스 콘덕턴스 증폭기는 제1도의 종래의 트랜스 콘덕턴스 증폭기와 동일하게 동작하여 동일한 기능을 하게 된다.Accordingly, the transconductance amplifier according to the present invention of FIG. 3 operates in the same manner as the conventional transconductance amplifier of FIG.
[효과][effect]
이상에서 설명한 바와 같이 본 발명에 의한 트랜스 콘덕턴스 증폭기는 전류 미러의 구조를 변경하여 트랜지스터의 갯수를 줄이면서 이득을 향상시키는 효과가 있다.As described above, the transconductance amplifier according to the present invention has the effect of improving the gain while reducing the number of transistors by changing the structure of the current mirror.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960014390A KR0153153B1 (en) | 1996-05-03 | 1996-05-03 | Trans-conductance amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960014390A KR0153153B1 (en) | 1996-05-03 | 1996-05-03 | Trans-conductance amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970077967A KR970077967A (en) | 1997-12-12 |
| KR0153153B1 true KR0153153B1 (en) | 1998-12-15 |
Family
ID=19457632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960014390A KR0153153B1 (en) | 1996-05-03 | 1996-05-03 | Trans-conductance amplifier |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0153153B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100819119B1 (en) * | 2006-01-09 | 2008-04-04 | 삼성전자주식회사 | CMOS Amplifier of Filter for Ultra Wideband Application and Method of the Same |
| KR20160131669A (en) | 2015-05-08 | 2016-11-16 | 신응선 | grating |
-
1996
- 1996-05-03 KR KR1019960014390A patent/KR0153153B1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100819119B1 (en) * | 2006-01-09 | 2008-04-04 | 삼성전자주식회사 | CMOS Amplifier of Filter for Ultra Wideband Application and Method of the Same |
| US7482871B2 (en) | 2006-01-09 | 2009-01-27 | Samsung Electronics Co., Ltd. | CMOS amplifier of filter for ultra wideband application and method of the same |
| KR20160131669A (en) | 2015-05-08 | 2016-11-16 | 신응선 | grating |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970077967A (en) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101333421B1 (en) | Low voltage low power class a/b output stage | |
| US5124663A (en) | Offset compensation CMOS operational amplifier | |
| US5006817A (en) | Rail-to-rail CMOS operational amplifier | |
| EP0444466B1 (en) | Balanced microphone preamplifier in CMOS technology | |
| EP0345621B1 (en) | High speed CMOS comparator with hysteresis | |
| EP0996996B1 (en) | A high speed and high gain operational amplifier | |
| JP3486072B2 (en) | Variable gain amplifier | |
| Yan et al. | A negative conductance voltage gain enhancement technique for low voltage high speed CMOS op amp design | |
| Palmisano et al. | High-drive CMOS current amplifier | |
| Kaiser | A micropower CMOS continuous-time low-pass filter | |
| KR0153153B1 (en) | Trans-conductance amplifier | |
| EP0495460A1 (en) | Operational amplifier | |
| US5444414A (en) | Low voltage filter transconductance cell | |
| US5977818A (en) | Multi-input transistor circuit and multi-input transconductance circuit | |
| US5424681A (en) | Wide range operational amplifier | |
| US9231540B2 (en) | High performance class AB operational amplifier | |
| JPH11272786A (en) | Differential amplifier circuit | |
| CN111835304B (en) | Transconductance operational amplifier for analog front end of sensor | |
| US5157349A (en) | Differential operational amplifier | |
| JP2586171B2 (en) | Operational amplifier | |
| Navidi et al. | Improved Gain Folded Cascode OpAmp Employing a Novel Positive Feedback Structure | |
| US20020005757A1 (en) | Fully differential operational amplifier of the folded cascode type | |
| KR100582545B1 (en) | Transconductor circuit of compensating the distortion of output current | |
| US6542034B2 (en) | Operational amplifier with high gain and symmetrical output-current capability | |
| US5334949A (en) | Differential amplifiers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080701 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |