KR0148110B1 - Lead frame and semiconductor device using the same - Google Patents

Lead frame and semiconductor device using the same

Info

Publication number
KR0148110B1
KR0148110B1 KR1019930024305A KR930024305A KR0148110B1 KR 0148110 B1 KR0148110 B1 KR 0148110B1 KR 1019930024305 A KR1019930024305 A KR 1019930024305A KR 930024305 A KR930024305 A KR 930024305A KR 0148110 B1 KR0148110 B1 KR 0148110B1
Authority
KR
South Korea
Prior art keywords
leads
inner leads
thickness
base film
lead frame
Prior art date
Application number
KR1019930024305A
Other languages
Korean (ko)
Inventor
후미오 구라이시
가즈히또 유모또
마모루 하야시
Original Assignee
이노우에 사다오
신꼬오 덴기 고오교오 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이노우에 사다오, 신꼬오 덴기 고오교오 가부시끼가이샤 filed Critical 이노우에 사다오
Application granted granted Critical
Publication of KR0148110B1 publication Critical patent/KR0148110B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Abstract

반도체장치에 사용되는 리드프레임에 있어서 복수의 인너리드가 미세패턴을 용이하게 형성하기 위하여 얇은 두께의 도전성재료로 제조되고 복수의 아우터리드가 각각의 인너리드와 일체로 형성되고 그 두께를 증대시키기 소망하는 강도를 얻기 위하여 금속층으로 피복한다. 반도체 칩은 인너리드들과 전기적으로 접속된다. 반도체칩과 인너리드들을 포함하는 리드프레임의 일부를 수지로 헤르메트상으로 봉지한다. 이와같이하여 반도체장치가 얻어진다.In the lead frame used in the semiconductor device, a plurality of inner leads are made of a conductive material having a thin thickness in order to easily form a fine pattern, and a plurality of outer leads are formed integrally with each of the inner leads and it is desired to increase the thickness thereof. It is coated with a metal layer to obtain strength. The semiconductor chip is electrically connected to the inner leads. A part of the lead frame including the semiconductor chip and the inner leads is encapsulated in a hermetic shape with a resin. In this way, a semiconductor device is obtained.

Description

리드프레임 및 그것을 사용한 반도체장치Lead frame and semiconductor device using same

제1a∼1d도는 본 발명에 의한 리드프레임의 실시예들의 평면도1A to 1D are plan views of embodiments of a leadframe according to the present invention.

제2a∼2d도는 본 발명에 의한 제1a∼1d도에 나타낸 리드프레임을 사용한 반도체장치의 실시예들의 평면도2A to 2D are plan views of embodiments of the semiconductor device using the lead frame shown in FIGS. 1A to 1D according to the present invention.

제3도는 제2a 또는 2b도에 나타낸 반도체 장치의 횡단면도3 is a cross-sectional view of the semiconductor device shown in FIG. 2A or 2B.

제4도는 제2c 또는 2d도에 나타낸 반도체 장치의 횡단면도4 is a cross-sectional view of the semiconductor device shown in FIG. 2C or 2D.

제5a∼5c도는 본 발명에 의한 리드프레임의 변형예들의 횡단면도5a to 5c are cross-sectional views of modifications of the leadframe according to the present invention.

제6a∼6d도는 본 발명에 의한 내부리드 본딩형 반도체장치의 변형예들의 횡단면도6A to 6D are cross-sectional views of modifications of the internal lead bonded semiconductor device according to the present invention.

제7도는 본 발명에 의한 와이어본딩형 반도체 장치의 일실시예의 횡단면도7 is a cross-sectional view of an embodiment of a wire bonded semiconductor device according to the present invention.

제8도는 본 발명에 의한 와이어 본딩형 반도체장치의 다른 실시예의 횡단면도8 is a cross-sectional view of another embodiment of a wire bonded semiconductor device according to the present invention.

제9a∼9d도는 포팅형 반도체 장치(potting type semiconductor device)의 변형예들의 횡단면도9A to 9D are cross sectional views of modifications of the potting type semiconductor device.

제10도는 포팅형 반도체장치의 다른 실시예의 횡단면도10 is a cross-sectional view of another embodiment of a potting semiconductor device.

제11도는 방열기(heat spreader)를 갖는 내부리드 본딩형 반도체장치의 일실시예의 횡단면도11 is a cross-sectional view of an embodiment of an internal lead bonded semiconductor device having a heat spreader.

제12도는 방열기를 갖는 와이어 본딩형 반도체 장치의 일실시예의 횡단면도12 is a cross-sectional view of an embodiment of a wire bonded semiconductor device having a radiator.

제13도는 방열기를 갖는 와이어 본딩형 반도체 장치의 다른 실시예의 횡단면도13 is a cross-sectional view of another embodiment of a wire bonded semiconductor device having a radiator.

본 발명은 리드프레임과 그 리드프레임을 사용하는 반도체장치에 관한 것이고 또 본 발명은 그 리드프레임을 제조하는 공정에 관한 것이다.The present invention relates to a lead frame and a semiconductor device using the lead frame, and the present invention relates to a process for manufacturing the lead frame.

반도체장치에 사용하는 리드프레임에 있어서는 반도체장치가 고도로 집적화되고 다수의 리드들을 갖는 다핀 리드프레임과 미세 리드패턴 구조가 개발되어 제조되고 있다. 그리하여 리드프레임에 미세패턴 구조를 형성하기 위해서는 비교적 얇은 두께의 재료가 리드프레임 베이스로 사용되고 그와같은 마이크로패턴을 형성하기 위하여 에칭가공 방법이 널리 채용되고 있다. 이 에칭가공방법은 펀칭가공방법등 다른 가공방법들보다도 적합하므로 그와같은 미세패턴들을 용이하게 형성한다. 그러나 리드프레임을 제조하는 종래의 방법에 있어서는 극히 미세한 리드패턴을 형성하는데는 한계가 있었다. 따라서 TAB(tape automated bonding)테이프가 개발되어 사용되었다. 그럼으로써 종래의 금속리드프레임보다도 미세한 패턴을 형성할 수 있었다. TAB테이프는 전기적으로 절연성 베이스 필름에 도전성막을 형성하여 그 도전성막을 에칭가공하여 소망하는 도전패턴으로 형성한다. 그와같은 TAB테이프를 사용하면 도전성 패턴들이 얇은 가요성 베이스필름위에 지지되므로 그 도전패턴들의 두께를 대폭으로 즉 수십㎛로 감소시킬 수 있다. 따라서 종래의 금속 리드프레임에 의해서 달성될 수 없었던 더욱 미세한 패턴들을 형성할 수 있게 되었다. 한편 종래에는 반도체장치가 다음과 같이 제조되었다. 리드프레임의 내부리드들을 와이어본딩법으로 반도체칩에 전기적으로 접속한 후에 이 리드프레임을 수지로 기밀봉지하여 제품을 제조했다. TAB테이프를 사용하는 경우에도 리드프레임을 수지로 기밀 봉지하여 반도체장치의 제품을 제조한다. 그러나 상술한 바와같이 TAB테이프는 도전성 박막으로 제조된 복수의 리드들을 포함하므로 리드의 강도가 충분하지 않다는 문제가 있어서 제품을 장착판에 장착할때등에 취급이 어렵다. TAB테이프에 관한 상술한 문제점들은 극히 얇은 두께의 리드들이 극히 얇은 즉 100㎛이하의 두께의 도전재료로 형성되는 소위 단일층형 TAB테이프를 사용하여 리드프레임을 제조할때에도 나타난다. 또 리드들이 형성된 후에 리드들이 변형되거나 휘어지는 것을 방지할 필요가 있다. 따라서 프린트회로판등의 장착판에 반도체제품을 리드의 변형없이 안정되게 장착하기 위해서는 외부리드가 일정한 강도를 갖는 것이 필요하게 된다.BACKGROUND ART In a lead frame used in a semiconductor device, a semiconductor device is highly integrated, a multi-pin lead frame having a plurality of leads, and a fine lead pattern structure have been developed and manufactured. Therefore, in order to form a fine pattern structure in a lead frame, a relatively thin material is used as the lead frame base, and an etching process method is widely employed to form such a micro pattern. This etching processing method is more suitable than other processing methods such as the punching processing method, so that such fine patterns are easily formed. However, in the conventional method of manufacturing the lead frame, there is a limit in forming an extremely fine lead pattern. Therefore, TAB (tape automated bonding) tape was developed and used. As a result, a finer pattern than a conventional metal lead frame could be formed. A TAB tape is formed on an electrically insulating base film, and the conductive film is etched to form a desired conductive pattern. Using such a TAB tape allows the conductive patterns to be supported on a thin flexible base film, thereby greatly reducing the thickness of the conductive patterns, that is, several tens of micrometers. Thus, it is possible to form finer patterns that could not be achieved by conventional metal leadframes. On the other hand, a semiconductor device is conventionally manufactured as follows. After the inner leads of the lead frame were electrically connected to the semiconductor chip by wire bonding, the lead frame was hermetically sealed with resin to manufacture a product. Even when TAB tape is used, the lead frame is hermetically sealed with resin to manufacture a product of a semiconductor device. However, as described above, since the TAB tape includes a plurality of leads made of a conductive thin film, the TAB tape has a problem that the strength of the leads is not sufficient. The problems described above with respect to TAB tapes also appear when fabricating leadframes using so-called single-layered TAB tapes in which extremely thin leads are formed of an extremely thin, i.e., 100 μm or less, conductive material. It is also necessary to prevent the leads from deforming or bending after the leads are formed. Accordingly, in order to stably mount a semiconductor product on a mounting plate such as a printed circuit board without deformation of a lead, it is necessary for the external lead to have a certain strength.

본 발명의 목적은 TAB테이프 또는 얇은 두께의 재료를 사용하는 리드프레임과 같이 리드프레임을 용이하게 취급할 수 있고 그 리드프레임을 사용한 반도체장치의 제품이 장착판에 용이하게 장착될 수 있는 리드프레임과 그 리드프레임을 사용한 반도체장치를 제공하는데 있다. 본 발명의 하나의 태양에 의하면 반도체장치에 사용되는 리드프레임이 제공되고 그것은: 상기 내부리드들의 미세패턴을 용이하게 형성하기 위한 얇은 두께의 도전성 재료로 제조된 복수의 내부리드; 상기 각내부리드들과 일체로 형성되는 복수의 외부리드를 포함하고, 상기 외부리드들을 금속층으로 피복하여 두께를 증가시켜 상기 외부리드들의 소망하는 강도를 얻고 있다.An object of the present invention is to provide a lead frame that can easily handle a lead frame, such as a TAB tape or a lead frame using a thin material, and the product of a semiconductor device using the lead frame can be easily mounted on a mounting plate. There is provided a semiconductor device using the lead frame. According to one aspect of the present invention there is provided a lead frame for use in a semiconductor device, comprising: a plurality of inner leads made of a thin thickness conductive material for easily forming a fine pattern of the inner leads; It includes a plurality of outer leads formed integrally with the respective inner leads, the outer lead is covered with a metal layer to increase the thickness to obtain the desired strength of the outer leads.

본 발명의 다른 태양에 의하면 반도체장치용으로 사용될 리드프레임이 제공되고 그것은; 절연베이스 필름; 상기 절연베이스필름위에 형성된 도전성 패턴을 포함하고, 상기 도전성 패턴이 복수의 내부리드와 상기 각 내부리드와 일체로 형성된 복수의 외부리드를 포함하고 상기 내부리드들은 비교적 얇은 두께이고 상기 외부리드가 금속층들로 그 두께를 증대시켜 상기 외부리드들의 소망하는 강도를 얻고 있다.According to another aspect of the present invention there is provided a leadframe to be used for a semiconductor device; Insulating base film; A conductive pattern formed on the insulating base film, wherein the conductive pattern includes a plurality of inner leads and a plurality of outer leads integrally formed with the respective inner leads, wherein the inner leads are relatively thin and the outer leads are metal layers. The thickness of the furnace is increased to obtain the desired strength of the outer leads.

본 발명의 또다른 태양에 의하면 반도체 장치용으로 사용되는 리드프레임을 제조하는 방법이 제공되어 있고 그 방법은; 절연베이스필름위에 도전성층을 형성하는 스텝; 복수의 내부리드들과 각각 내부리드와 일체로 형성된 복수의 외부리드들을 포함하는 도전성패턴을 형성하기 위하여 상기 도전성층을 에칭가공하는 스텝; 및 상기 외부리드의 소망하는 강도를 얻도록 상기 외부리드의 두께를 증대시키기 위하여 금속층들로 상기 외부리드들을 피복하는 스텝으로 되어있다.According to another aspect of the invention there is provided a method of manufacturing a leadframe for use in a semiconductor device, the method comprising: Forming a conductive layer on the insulating base film; Etching the conductive layer to form a conductive pattern including a plurality of inner leads and a plurality of outer leads integrally formed with the inner leads, respectively; And covering the outer leads with metal layers to increase the thickness of the outer lead to obtain the desired strength of the outer lead.

본 발명의 또다른 태양에 의하면 반도체 장치용으로 사용되는 리드프레임을 제조하는 방법이 제공되고 그것은: 중앙위치에 데바이스홀을 그리고 중앙의 데바이스홀에서 떨어져 위치한 윈도우홀들을 갖는 절연베이스필름위에 도전성층을 형성하는 스텝; 복수의 내부리드와 그들의 각각과 일체로 형성된 복수의 외부리드를 포함하고 상기 각 내부리드가 상기 중앙의 데바이스홀로 내부를 향하여 연장되고 상기 외부리드가 상기 윈도우홀 상부로 상기 내부리드로부터 외부를 향해 연장되는 도전성패턴을 형성하기 위하여 상기 도전성층을 에칭가공하는 스텝; 및 상기 외부리드들의 소망하는 강도를 증가시키기 위해 그들의 두께를 증가시키도록 상기 외부리드들을 금속층들로 피복하는 스텝으로 되어 있다.According to another aspect of the invention there is provided a method of manufacturing a leadframe for use in a semiconductor device, which comprises: a conductive hole on an insulating base film having a device hole in a central position and window holes located away from the center device hole. Forming a layer; A plurality of inner leads and a plurality of outer leads integrally formed with each of them, each of the inner leads extending inwardly into the central device hole, and the outer lead upwards of the window hole from the inner lead outwards; Etching the conductive layer to form an extended conductive pattern; And covering the outer leads with metal layers to increase their thickness to increase the desired strength of the outer leads.

본 발명의 또다른 태양에 의하면 반도체 장치가 제공되고 그것은: 내부리드들의 미세패턴을 용이하게 형성하기 위하여 얇은 두께의 도전성재료로 제조된 복수의 내부리드와 각각의 내부리드와 일체로 형성된 복수의 외부리드를 포함하고 상기 외부리드의 강도를 증가시키기 위해 두께를 증가시키도록 금속층들로 피복되는 반도체장치용으로 사용되는 리드프레임(a); 상기 내부리드들에 전기적으로 접속된 반도체칩(b); 상기 반도체칩과 상기 내부리드들을 포함하는 상기 리드프레임의 일부를 기밀 봉지하는 수지(c)로 구성되어 있다. 본 발명의 또다른 태양에 의하면 반도체 장치가 제공되고 그것은: 그 중앙부에 데바이스홀과 상기 데바이스홀로부터 떨어져 위치한 윈도우홀을 갖는 절연베이스필름; 상기 절연베이스필름위에 형성되고 복수의 내부리드와 각각의 내부리드에 일체로 형성된 복수의 외부리드를 포함하고 상기 각 내부리드가 상기 중앙의 데바이스홀로 내부를 향하여 연장되고 상기 각 외부리드가 상기 윈도우홀 상부를 상기 내부리드로부터 외부를 향하여 연장되고 상기 내부리드들은 비교적 얇은 두께이나 상기 외부리드들의 강도를 증가시키기 위해 그들의 두께를 증대시키도록 금속층들로 피복되는 도전패턴을 포함하는 리드프레임(a); 상기 중앙개구부내의 상기 내부리드들에 장착되고 전기적으로 접속된 반도체 칩(b); 상기 반도체 칩과 상기 내부리드를 포함한 상기 리드프레임의 일부를 기밀 봉지하는 수지(c)로 구성되어 있다. 본 발명의 또다른 태양에 의하면 반도체 장치가 제공되고 그것은 ; 그 중앙위치에 떨어져 위치된 윈도우홀들을 갖는 절연 베이스필름; 상기 절연베이스필름위에 형성되고 복수의 내부리드와 각각의 내부리드와 일체로 형성된 복수의 외부리드를 포함하고 상기 각 내부리드가 다이패드(die-pad)를 향하여 연장되고 상기 각 외부리드가 상기 윈도우홀 상부를 상기 내부리드로부터 외부를 향하여 연장되고, 상기 내부리드들은 비교적 얇은 두께이나 상기 외부리드들의 강도가 그들의 소망하는 강도로 증가되기 위해 그들의 두께를 증대하도록 금속층들로 피복되는 리드프레임(a); 상기 다이패드위에 장착된 반도체칩(b); 상기 반도체칩을 상기 내부리드들에 전기적으로 접속하는 본딩와이어(c); 및 상기 반도체칩과 상기 내부리드들을 포함하는 상기 리드프레임의 일부를 기밀 봉지하는 수지(d)로 되어 있다. 본 발명의 실시예를 첨부도면을 참조하여 설명한다.According to another aspect of the present invention there is provided a semiconductor device, which comprises: a plurality of inner leads made of a thin thickness conductive material and a plurality of outer bodies integrally formed with each inner lead in order to easily form a fine pattern of inner leads A lead frame (a) for use in a semiconductor device comprising a lead and covered with metal layers to increase thickness to increase the strength of the outer lead; A semiconductor chip (b) electrically connected to the internal leads; And a resin (c) which hermetically seals a part of the lead frame including the semiconductor chip and the inner leads. According to another aspect of the present invention there is provided a semiconductor device comprising: an insulating base film having a device hole in a central portion thereof and a window hole located away from the device hole; A plurality of inner leads formed on the insulating base film and integrally formed on each of the inner leads, wherein each of the inner leads extends inwardly into the central device hole, and each of the outer leads is formed on the window. A lead frame (a) comprising a conductive pattern extending from the inner lead toward the outside from the inner lead and having a relatively thin thickness but covered with metal layers to increase their thickness in order to increase the strength of the outer leads; ; A semiconductor chip (b) mounted and electrically connected to the inner leads in the central opening; And a resin (c) for hermetically sealing a part of the lead frame including the semiconductor chip and the inner lead. According to yet another aspect of the present invention, a semiconductor device is provided; An insulating base film having window holes located at a central position thereof; A plurality of inner leads formed on the insulating base film and a plurality of outer leads integrally formed with the respective inner leads, wherein each of the inner leads extends toward a die-pad and each of the outer leads A leadframe (a) extending from the inner lead toward the outside from the inner lead, wherein the inner leads are relatively thin in thickness but covered with metal layers to increase their thickness in order to increase the strength of the outer leads to their desired strength; ; A semiconductor chip (b) mounted on the die pad; A bonding wire (c) electrically connecting the semiconductor chip to the internal leads; And a resin (d) which hermetically seals a part of the lead frame including the semiconductor chip and the inner leads. Embodiments of the present invention will be described with reference to the accompanying drawings.

제1a∼1d도는 본 발명에 의한 TAB테이프로 구성된 리드프레임의 실시예들의 평면도이다. 이 TAB테이프는 폴리이미드등으로 제조된 전기적으로 절연가요성 베이스필름(10)과 베이스필름의 표면에 형성된 전기적으로 도전성패턴을 포함하고 소망하는 패턴을 갖는 도전성패턴은 베이스필름(10)위에 붙은 도전성 박막을 에칭 가공하는 공지의 방법으로 형성 할 수 있다. 베이스필름위에 도전성 박막을 붙이기 위하여 스퍼터링법, 증착법, 또는 적합한 적찹제를 사용하여 동박을 베이스필름위에 접착시키는 등의 공지의 방법을 사용할 수 있다.1A to 1D are plan views of embodiments of a lead frame composed of a TAB tape according to the present invention. The TAB tape includes an electrically insulating flexible base film 10 made of polyimide, and an electrically conductive pattern formed on the surface of the base film, and the conductive pattern having a desired pattern is formed on the base film 10. It can form by a well-known method of etching a thin film. In order to attach a conductive thin film on the base film, a known method such as sputtering, vapor deposition, or bonding a copper foil onto the base film using a suitable red chopping agent can be used.

제 1a도 및 제1b도에 나타낸 TAB테이프들의 베이스필름(10)(내부리드본딩형)에 TAB테이프의 중앙위치에 데바이스홀(12)을 설비한 후에 이 데바이스홀에서 떨어지고 서로 대칭배치되게 4개의 윈도우 홀(14)을 설비하고 TAB테이프의 각 측단부에 등거리로 규칙적으로 스프로켓홀들(16)을 설비한다. 그런후에 동박(copper foil)을 베이스필름(10)에 접착시키고 에칭가공하여 소망하는 패턴을 얻는다. 이 도전성패턴은 데바이스홀(12)의 내측을 향해 연장되는 각각의 내부선단을 갖는 내부리드들(18)과 각각의 내부리드(18)로부터 윈도우홀들(14)의 상부를 외부를 향하여 연장되는 대응하는 외부리드들(20)을 포함하고 있다. 외부리드(20)는 제1a도에 선(P)으로 나타낸 것과같이 TAB테이프위에 반도체칩(도시하지 않음)을 장착한 우헤 윈도우홀(14)의 외단부에서 절단하고 수지로 기밀봉지한다(도시하지 않음).After installing the device hole 12 at the center position of the TAB tape in the base film 10 (inner lead bonding type) of the TAB tapes shown in FIGS. 1A and 1B, the device is dropped from the device holes and symmetrically disposed. Four window holes 14 are provided and sprocket holes 16 are regularly arranged at equal distances on each side end of the TAB tape. The copper foil is then adhered to the base film 10 and etched to obtain the desired pattern. The conductive pattern extends outward from the inner leads 18 and the respective inner leads 18 with respective inner ends extending toward the inside of the device holes 12 to the outside. Corresponding external leads 20. The outer lead 20 is cut at the outer end of the Uhe window hole 14 in which a semiconductor chip (not shown) is mounted on the TAB tape as shown by the line P in FIG. 1A and sealed with resin (not shown). Not).

제1c도 및 제 1d도에 나타낸(와이어본딩타입)TAB테이프는 중앙의 데바이스홀이 없고 TAB테이프의 중앙위치에 다이패드(28)가 형성되어 있는 것 이외는 제1a도 및 제1b도에 나타낸 TAB테이프와 실질적으로 같다.The wire bonding type TAB tapes shown in FIGS. 1C and 1D do not have a center device hole and the die pads 28 are formed at the center of the TAB tape in FIGS. 1A and 1B. It is substantially the same as the TAB tape shown.

이 도전성 다이패드(28)는 내부리드들(18)과 외부리드들(20)을 포함하는 도전성패턴과 동시에 형성할 수 있다.The conductive die pad 28 may be formed simultaneously with the conductive pattern including the inner leads 18 and the outer leads 20.

제1b도 및 제1d에 나타낸 TAB테이프는 외부리드들과 연속접속을 위해서 접속부(20a)가 설비된 것이외는 제1a도 및 제1c도에 나타낸 TAB테이프와 각각 실질적으로 같다. 이 접속부(20a)도 내부리드들(18)과 외부리드들(20)을 포함하는 도전성패턴과 동시에 형성할 수 있다. 또 이들 접속부(20a)는 반도체칩(도시하지 않음)을 TAB테이프위에 장착한 후에 제1b도 및 제1d도에 선들(Q)로 나타낸 것과같이 절단하여 인접 외부리드들(20)을 분리시키고 수지(도시하지 않음)로 기밀 봉지한다.The TAB tapes shown in Figs. 1b and 1d are substantially the same as the TAB tapes shown in Figs. 1a and 1c, respectively, except that the connecting portion 20a is provided for continuous connection with the external leads. The connecting portion 20a may also be formed at the same time as the conductive pattern including the inner leads 18 and the outer leads 20. In addition, these connection portions 20a are mounted on a TAB tape, and the semiconductor chips 20a are cut as shown by lines Q in FIGS. 1b and 1d to separate adjacent external leads 20, and resins are formed. Airtightly sealed (not shown).

제2a∼2d도에 제1a∼1d도의 리드프레임들을 사용하는 반도체장치들을 각각 나타냈다. 제3도는 제2a도 또는 제2b도에 나타낸 반도체장치의 (내부리드 본딩형)TAB테이프의 횡단면도이다. 제4도는 제2c도 또는 제2d도의 (와이어본딩형)반도체장치의 횡단면도이다. 각 종류의 TAB테이프에 있어서 외부리드의도 전성부분의 두께는 종래의 금속리드프레임의 외부리드와 실질적으로 같은 두께를 갖도록 증대되어 있다.Semiconductor devices using lead frames of FIGS. 1A-1D in FIGS. 2A-2D are shown, respectively. 3 is a cross-sectional view of the (internal lead bonding type) TAB tape of the semiconductor device shown in FIG. 2A or FIG. 2B. 4 is a cross-sectional view of the (wire bonding) semiconductor device of FIG. 2C or FIG. 2D. In each type of TAB tape, the thickness of the conductive portion of the outer lead is increased to have a thickness substantially the same as that of the conventional lead metal frame.

따라서 본 발명의 실시예에서는 베이스필름(10)에 동박을 접착시킨후에 이 동박을 에칭가공하여 내부리드들(18)과 대응하는 외부리드들(20)을 포함하는 소망하는 도전성패턴을 만든 후에 종래의 방법과 같이 니켈 도금한다. 그런후에 외부리드들(20)의 부분에만 동을 더 도금하여 그들의 두께를 증대시킨다.Accordingly, in the embodiment of the present invention, after bonding the copper foil to the base film 10, the copper foil is etched to form a desired conductive pattern including the inner leads 18 and the outer leads 20 corresponding thereto. Nickel plated as in the method of. Thereafter, only copper is further plated on portions of the outer leads 20 to increase their thickness.

제3도 및 제4도에 나타낸 것과같이 동도금에 의해서 외부리드들(20)의 두께가 증대됨에 따라 강도도 종래의 금속리드프레임과 실질적으로 같은 레벨로 증대될 수 있다. 외부리드(20)의 두께는 물론 폭도 상기 동도금에 의해서 증대될 수 있다.As shown in FIGS. 3 and 4, as the thickness of the outer leads 20 is increased by copper plating, the strength may be increased to substantially the same level as a conventional metal lead frame. The thickness as well as the width of the outer lead 20 can be increased by the copper plating.

외부리드(20)의 두께는 물론 폭도 상기 동도금에 의해서 증대될 수 있다. 그러나 인접 외부리드들(20)간의 갭이 인접 내부리드들(18)간의 갭보다 훨씬 크므로 외부리드들(20)이 두께를 일정치로 증대하여 그들의 강도를 증대시키는데 유효하다.The thickness as well as the width of the outer lead 20 can be increased by the copper plating. However, since the gap between adjacent outer leads 20 is much larger than the gap between adjacent inner leads 18, the outer leads 20 are effective to increase their thickness to a certain value to increase their strength.

대표적인 TAB테이프에 있어서는 실제로 내부리드들(18)의 두께(즉 동박의 두께)는 12∼70㎛정도이고 외부리드들(20)의 두께는 125㎛정도로 증대시킬 수 있다.In a typical TAB tape, the thickness of the inner leads 18 (ie, the thickness of the copper foil) may be about 12 to 70 µm, and the thickness of the outer leads 20 may be increased to about 125 µm.

제2a, 2b, 3 및 4도에 명백히 나타낸 바와 같이 정방형 또는 프레임상 솔더레지스트(22)를 사용하는 몰드(도시하지 않음)의 고정위치에 대응하는 내부리드들(18)의 위치에 있는 내부리드들에 도포한다. 반도체장치를 수지(26)로 봉지하는 다음단에서 인접하는 (내부리드들(18)의 위치에 있는 내부리드들에 도포한다. 반도체장치를 수지(26)로 봉지하는 다음단에서 인접하는 내부리드들(18)간의 갭들을 레지스트로 채워 몰딩공정시엔 봉지수지(26)가 몰드(도시하지 않음)로부터 흘러나가는 것을 방지한다.Inner lead at the position of the inner leads 18 corresponding to the fixing position of the mold (not shown) using the square or frame solder resist 22 as clearly shown in FIGS. 2A, 2B, 3 and 4 Apply to the field. The semiconductor device is applied to the inner leads adjacent to the next step of sealing the resin 26 (inner leads at the position of the inner leads 18. The inner lead adjacent to the next step of sealing the semiconductor device with the resin 26). The gaps between the holes 18 are filled with resist to prevent the encapsulation resin 26 from flowing out of the mold (not shown) during the molding process.

제2a, 2b 및 3도에 나타낸 TAB테이프들(즉 내부리드본딩형 테이프들)에 있어서는 반도체칩(24)이 그 표면에 설비된 범프들(18a)을 거쳐서 동시 본딩으로 내부리드들(18)에 반도체칩(24)이 접속되도록 하여 반도체칩(24)을 TAB테이프에 장착한다. 그런후 베이스필름(10)과 솔더레지스트(22)간에 두께방향으로 몰드(도시하지 않음)에 의해서 TAB테이프를 고정하고 몰드내로 수지(26)를 채워 기밀 봉지된 반도체장치를 얻는다.In the TAB tapes (i.e., internal lead bonded tapes) shown in Figs. 2a, 2b, and 3, the inner chip 18 is simultaneously bonded through the bumps 18a provided on the surface thereof. The semiconductor chip 24 is mounted on the TAB tape with the semiconductor chip 24 connected thereto. Then, the TAB tape is fixed between the base film 10 and the solder resist 22 by a mold (not shown) in the thickness direction, and the resin 26 is filled into the mold to obtain a hermetically sealed semiconductor device.

한편 제2c, 2d 및 4도에 나타낸 TAB테이프(즉 와이어본딩형 TAB테이프)에 있어서는 다이패드(28)와 내부리드들(18)은 베이스필름부(30)로 상호 지지되어 그들의 이동을 방지하여 내부리드들의 마이크로패턴을 유지한다. 반도체칩(24)을 TAB테이프의 다이패드(28)에 정착한후 반도체칩(24)을 공지의 와이어 본딩가공으로 본딩와이어들(18b)로 내부리드들(18)에 접속한다. 상기한 바와같이 솔더레지스트(22)를 베이스필름부(32)에 도포하여 인접하는 내부리드들(18)간의 갭들을 이 레지스트로 채워 몰딩가공시에 봉지수지(26)가 몰드밖으로 흘러나가는 것을 방지한다.On the other hand, in the TAB tapes (ie wire-bonding TAB tapes) shown in FIGS. 2C, 2D and 4, the die pad 28 and the inner leads 18 are mutually supported by the base film portion 30 to prevent their movement. Maintain the micropattern of the inner leads. After fixing the semiconductor chip 24 to the die pad 28 of the TAB tape, the semiconductor chip 24 is connected to the inner leads 18 by bonding wires 18b by a known wire bonding process. As described above, the solder resist 22 is applied to the base film portion 32 to fill gaps between adjacent inner leads 18 with the resist to prevent the encapsulation resin 26 from flowing out of the mold during molding. do.

제3, 4도에 나타낸 것과 같이 외부리드들(20)의 두께가 동도금에 의해서 증대되어 외부리드들(20)의 강도가 종래의 금속리드프레임의 강도와 실질적으로 같다.As shown in FIGS. 3 and 4, the thickness of the outer leads 20 is increased by copper plating so that the strength of the outer leads 20 is substantially the same as that of the conventional metal lead frame.

따라서 외부리드(20)의 부분들을 용이하게 굴곡등 취급을 할 수 있어 이들 실시예의 리드프레임을 사용하는 반도체장치는 용이하게 회로판(도시하지 않음)에 장착할 수 있고 제2b 및 2d도에 나타낸 것과 같은 접속부(20a)를 갖는 실시예들에 있어서는 그 타이 바아(20a)를 선(Q)에 연하여 용이하게 제거할 수 있다. 한편 내부리드들(18)의 두께는 외부리드들(20)의 두께보다도 훨씬 작다.Therefore, the parts of the outer lead 20 can be easily bent and handled, so that the semiconductor device using the lead frame of these embodiments can be easily mounted on a circuit board (not shown), as shown in FIGS. 2B and 2D. In embodiments having the same connecting portion 20a, the tie bar 20a can be easily removed by connecting the line Q to the line Q. FIG. Meanwhile, the thickness of the inner leads 18 is much smaller than the thickness of the outer leads 20.

따라서 내부리드들의 미세패턴을 갖고 고밀도 반도체장치에 적합한 TAB테이프를 얻을 수 있다.Therefore, a TAB tape having a fine pattern of internal leads and suitable for a high density semiconductor device can be obtained.

외부리드들(20)의 두께는 동도금으로 두께가 증가된 후에 평탄치 않거나 또는 균일하지 않다. 그 경우에는 외부리드들(20)을 주조처리 또는 프레스가공하여 편평한 외부리드들(20)을 얻는다.The thickness of the outer leads 20 is not flat or uniform after the thickness is increased by copper plating. In that case, the outer leads 20 are casted or pressed to obtain flat outer leads 20.

외부리드들(20)의 두께가 주조처리등으로 조정될 때에 그들의 폭도 동시에 조정되어 소망하는 폭을 얻을 수 있다.When the thickness of the outer leads 20 is adjusted by casting treatment or the like, their widths are also adjusted at the same time to obtain a desired width.

제5a∼5c 도는 TAB테이프 즉 리드프레임의 변형예들의 횡단면도들이다. 제5a도의 내부리드본딩형 테이프는 제1a 및 1b도에 나타낸 TAB테이프에 상당한다. 제5b도의 와이어본딩형 TAB테이프는 제1c 또는 1d도에 나타낸 TAB테이프에 상당한다. 제5c도의 또 다른 와이어본딩형 TAB테이프는 제5c도의 TAB테이프가 데바이스홀(12)과 제2윈도우홀들(14a)을 갖는 것이외는 제5b도의 것과 같고 제7도에 나타낸 것과 같이 반도체 칩(24)을 다이패드(28)의 저면에 장착할 수 있고 반도체 칩(24)을 중앙의 데바이스홀들(12)간에 설비된 제2윈도우홀들(14a)과 제1윈도우홀(14)을 거쳐서 본딩와이어(18b)에 의해서 내부리드들(18)에 접속할 수 있다.5a to 5c are cross sectional views of variants of the TAB tape or lead frame. The inner lead bonded tape of FIG. 5A corresponds to the TAB tape shown in FIGS. 1A and 1B. The wire-bonded TAB tape of FIG. 5B corresponds to the TAB tape shown in FIG. 1C or 1D. Another wire-bonded TAB tape of FIG. 5C is the same as that of FIG. 5B except that the TAB tape of FIG. 5C has a device hole 12 and second window holes 14a, and a semiconductor chip as shown in FIG. The second window holes 14a and the first window hole 14 may be mounted on the bottom surface of the die pad 28 and the semiconductor chip 24 is provided between the device holes 12 in the center. The inner leads 18 may be connected to each other by the bonding wires 18b.

제6a∼6d도는 내부리드본딩형 반도체장치의 변형예들의 횡단면도이다. 제6a도의 실시예에서 솔더레지스트(22)는 동도금에 의해서 외부리드들(20)의 두께가 증가되기6A through 6D are cross-sectional views of modifications of the internal lead bonding semiconductor device. In the embodiment of FIG. 6A, the solder resist 22 may have an increased thickness of the outer leads 20 by copper plating.

전에 내부리드들(18)에 도포하여 외부리드(20)의 두꺼운 부분이 솔더레지스트(solder resist)(22)의 위치로부터 연장된다. 제6b도의 실시예에서는 솔더레지스트를 외부리드들(20)의 두께를 동도금에 의해서 증대시킨 후에 도포하여 솔더레지스트(22)가 두꺼운 부분과 얇은 부분이 바뀌는 부분에 형성된다. 제6c도의 실시예에서는 솔더레지스터(22)를 외부리드들(20)의 두께를 동도금으로 증대시키기 전 또는 후에 도포할 수 있다. 제6d도의 실시예에서는 솔더레지스트(22)의 도포없이 반도체장치를 기밀봉지하여 베이스필름(10)이 제6d도의 우측 전반에 나타낸 것과같이 몰딩수지로 완전히 덮이거나 베이스필름(10)이 제6d도의 좌측 절반에 나타낸 것과같이 부분적으로 덮인다. 6b 및 6d도의 실시예에서는 두께가 증대된 외부리드들(20)의 부분이 몰딩수지(26)로 덮인다. 즉 외부리드(20)의 두꺼운 부분만 몰딩수지(26)밖으로 연장된다. 특히 그 두께가 바뀌는 외부리드들(20)의 베이스부분이 몰딩수지(26)에 의해서 안정되게 지지될 수 있으므로 외부리드들(20)이 용이하게 변형되거나 휘어지는 것을 방지할 수 있다.Previously applied to the inner leads 18 so that a thick portion of the outer lead 20 extends from the position of the solder resist 22. In the embodiment of FIG. 6B, the solder resist is applied after the thickness of the outer leads 20 is increased by copper plating, so that the solder resist 22 is formed at the portion where the thick portion and the thin portion are changed. In the embodiment of FIG. 6C, the solder register 22 may be applied before or after the thickness of the outer leads 20 is increased by copper plating. In the embodiment of FIG. 6d, the semiconductor device is hermetically sealed without applying the solder resist 22 so that the base film 10 is completely covered with molding resin as shown in the right half of FIG. 6d, or the base film 10 is Partially covered as shown at left half. In the embodiment of FIGS. 6B and 6D, the portion of the outer leads 20 having increased thickness is covered with the molding resin 26. That is, only the thick portion of the outer lead 20 extends out of the molding resin 26. In particular, since the base portions of the outer leads 20 whose thickness is changed can be stably supported by the molding resin 26, the outer leads 20 can be easily prevented from being deformed or bent.

제7도는 와이어본딩형 반도체장치의 횡단면도이다. 도면에서 반도체칩(24)은 다이패드(28)의 저면에 장착되어 제5c도에서 설명한 제2윈도우홀들(14a)을 거쳐서 본딩 와이어들(18b)에 의해서 내부리드들(18b)에 접속된다. 솔더레지스트(22)에 관해서 말하면 솔더레지스트(22)가 동도금에 의해서 외부리드들(20)의 두께가 증대되기 전에 내부리드들(18)에 도포되는 실시예를 제7도에 나타냈으나 제6b도의 실시예와 같이 동도금후에 솔더레지스트(22)가 도포될 수도 있거나 제6c도의 실시예와 같이 동도금 전 또는 후에 솔더레지스트(22)를 도포할 수도 있다. 제6d도의 실시예와 같이 솔더레지스트가 없어도 된다. 제8도는 다른 와이어본딩형 반도체장치의 횡단면도 이다. 도면에서 반도체칩(24)은 제5b도에 나타낸 것과 같은 TAB테이프의 다이패드(28)의 상면에 장착되어 본딩와이어들(18b)에 의해서 내부리드들(18)에 접속된다. 또 이 실시예에서는 솔더레지스트(22)가 제6a도의 실시예와 같이 동도금전에 내부리드들(18)에 도포도지만 제6b도의 실시예와 같이 동도금후에 솔더레지스트(22)를 도포할 수 있다. 또는 제6c도의 실시예와 같이 동도금 전 또는 후에 도포할 수 있고 제6d도의 실시예와 같이 솔더레지스트(22)가 없을 수도 있다.7 is a cross-sectional view of a wire bonded semiconductor device. In the figure, the semiconductor chip 24 is mounted on the bottom surface of the die pad 28 and is connected to the inner leads 18b by the bonding wires 18b through the second window holes 14a described in FIG. 5C. . As for the solder resist 22, an embodiment in which the solder resist 22 is applied to the inner leads 18 before the thickness of the outer leads 20 is increased by copper plating is shown in FIG. The solder resist 22 may be applied after copper plating as in the embodiment of FIG. 6, or the solder resist 22 may be applied before or after copper plating as in the embodiment of FIG. 6C. There is no need for a solder resist as in the embodiment of Fig. 6d. 8 is a cross-sectional view of another wire bonded semiconductor device. In the figure, the semiconductor chip 24 is mounted on the top surface of the die pad 28 of the TAB tape as shown in FIG. 5B and connected to the inner leads 18 by bonding wires 18b. In this embodiment, the solder resist 22 is applied to the inner leads 18 before copper plating as in the embodiment of FIG. 6A, but the solder resist 22 can be applied after copper plating as in the embodiment of FIG. 6B. Alternatively, it may be applied before or after copper plating as in the embodiment of FIG. 6C and there may be no solder resist 22 as in the embodiment of FIG. 6D.

제8도의 실시예에서는 폴리이미드등으로 제조된 가요성 절연베이스필름(10)이 동 또는 42합금등으로 제조된 금소판과 대치되면 다이패드(28)와 내부리드들(18) 및 외부리드들(20)을 포함하는 도전성패턴이 전기적으로 절연된 접착증(10a)을 거쳐서 금속판(10)에 형성된다. 이 경우에 금속판(10)도 방열기로 사용할 수 있다.In the embodiment of FIG. 8, when the flexible insulating base film 10 made of polyimide or the like is replaced with a gold plate made of copper or 42 alloy, the die pad 28, the inner leads 18 and the outer leads are made. A conductive pattern including 20 is formed on the metal plate 10 via an electrically insulative adhesive 10a. In this case, the metal plate 10 can also be used as a radiator.

제9a∼9d도는 포팅타입 반도체장치의 변형예들의 횡단면도들이다. 제9a∼9d도의 실시예들은 수지를 포팅하여 수지(27)가 반도체칩(24)과 내부리드들(18)를 덮는 것이외는 제6a도∼6d도의 실시예들과 각각 같다. 제10도는 와이어본딩형 반도체장치의 실시예의 횡단면도이다.9A to 9D are cross sectional views of modifications of the potting type semiconductor device. 9A through 9D are the same as the embodiments of FIGS. 6A through 6D except that the resin 27 covers the semiconductor chip 24 and the internal leads 18 by potting the resin. 10 is a cross sectional view of an embodiment of a wire bonded semiconductor device.

이 실시예는 수지를 포팅하여 수지가 반도체칩(24)과 내부리드들(18)을 덮는 것이외는 제8도의 실시예와 같다. 이 실시예에서는 제8도의 실시예와 같이 동도금전에 솔더레지스트가 내부리드들(18)에 도포되지만 이 솔더레지스트를 동도금후에 도포할 수 있고 또는 동도금전 또는 후에 도포할 수 있고 또 솔더레지스트(22)가 없을 수도 있다. 제8도의 실시예와 같이 제10도의 실시예의 베이스필름(10)이 금속판과 대치되면 다이패드(28)와 내부리드들(18)과 외부리드들(20)이 전기적으로 절연접착증(10a)을 거쳐서 금속판(10) 위에 형성된다. 이 경우에 이 금속판(10)은 직접 노출되므로 반도체장치중의 열을 효과적으로 방열할 수 있다.This embodiment is the same as the embodiment of FIG. 8 except that the resin is potted to cover the semiconductor chip 24 and the inner leads 18. In this embodiment, as in the embodiment of FIG. 8, the solder resist is applied to the inner leads 18 before copper plating, but this solder resist can be applied after copper plating or before or after copper plating and the solder resist 22 May not be present. As shown in FIG. 8, when the base film 10 of FIG. 10 is replaced with a metal plate, the die pad 28, the inner leads 18, and the outer leads 20 are electrically insulated (10a). It is formed on the metal plate 10 via. In this case, since the metal plate 10 is directly exposed, it is possible to effectively dissipate heat in the semiconductor device.

제11, 12 및 13도에 방열기(34)를 갖는 반도체장치의 실시예들을 나타냈다. 제11도의 실시예(내부리드본딩형)는 반도체장치중의 열을 효과적으로 방열하기 위하여 방열기(34)가 배치되어 있는 것 이외는 제6b도의 실시예와 같다.Embodiments of the semiconductor device having the radiator 34 in FIGS. 11, 12, and 13 are shown. The embodiment of FIG. 11 (internal lead bonding type) is the same as that of the embodiment of FIG. 6B except that the radiator 34 is disposed so as to effectively dissipate heat in the semiconductor device.

이 방열기(34)는 양호한 열전도율을 갖는 적합한 금속판으로 제조되고 반도체칩과 접촉하는 중앙凸부, 외부로 노출된 중간저부 및 베이스필름(10)과 접촉하는 주연부로 된 소위 접시모양을 한다.The radiator 34 is made of a suitable metal plate having a good thermal conductivity and has a so-called dish shape having a center portion contacting the semiconductor chip, an intermediate bottom exposed to the outside, and a peripheral portion contacting the base film 10.

제12도의 실시예는 방열기(34)가 배치된 것이외는 제7도의 실시예와 실질적으로 같다. 이 실시예의 방열기(34)는 반도체칩(24)반대편에 있고 다이패드(28)와 접촉하는 중앙凹부, 외부에 노출된 중간의 상부 및 솔더레지스트와 접촉하는 주연부를 포함하고 있다. 제13도의 실시예(다른 와이어본딩형)는 상기 실시예들과 같이 방열기(34)가 배치된 것이외는 제8도의 실시예와 실질적으로 같다. 이 실시예의 방열기(34)는 다이패드(28)와 반도체칩(24)의 반대편에 있고, 베이스필름(10)과 접촉하는 중앙凸부, 외부로 노출된 중간의 저부 및 베이스필름(10)과 접촉하는 주연부를 포함하고 있다. 제8도 제10도에서는 폴리이미드로 된 베이스 필름대신에 동이나 42합금으로 되는 금속판의 표면에 전기적 절연접착층을 형성한 것을 베이스필름으로 사용하였으나 이 구성은 제8도, 제10도의 실시예에 한정되지 않고 다른 실시예에 있어서도 적용시킬 수 있다. 상술한 실시예들에 있어서는 리드프레임이 TAB테이프를 제조하기 위한 공정과 마찬가지 공정에 의해서 제조된다. 먼저 동박을 베이스절연필름에 형성한 후에 이 동박을 에칭가공하여 도전성 패턴을 형성하지만 리드프레임을 먼저 리드패턴을 형성한 후 절연필름에 의해서 이 리드패턴을 지지하는 공정에 의해서 제조할 수도 있다. 어느 경우에도 제조된 리드프레임은 반도체칩을 그위에 탑재하는데 사용될 수 있고, 종래의 리드프레임과 같이 취급할 수 있다.The embodiment of FIG. 12 is substantially the same as the embodiment of FIG. 7 except that the radiator 34 is disposed. The heat dissipator 34 of this embodiment includes a center fin portion opposite the semiconductor chip 24 and in contact with the die pad 28, an intermediate upper portion exposed to the outside, and a peripheral portion in contact with the solder resist. The embodiment of FIG. 13 (other wire bonding type) is substantially the same as the embodiment of FIG. 8 except that the radiator 34 is disposed as in the above embodiments. The heat sink 34 of this embodiment is on the opposite side of the die pad 28 and the semiconductor chip 24, and has a center portion contacting the base film 10, an intermediate bottom exposed to the outside, and a base film 10. It includes the periphery to contact. In FIG. 8 and FIG. 10, an electrically insulating adhesive layer was formed on the surface of a metal plate made of copper or 42 alloy instead of a base film made of polyimide as the base film. It is not limited, but it can apply also in another Example. In the above-described embodiments, the lead frame is manufactured by the same process as that for producing the TAB tape. The copper foil is first formed on the base insulating film and then the copper foil is etched to form a conductive pattern. However, the lead frame may be formed by first forming a lead pattern and then supporting the lead pattern by an insulating film. In any case, the manufactured lead frame can be used to mount a semiconductor chip thereon, and can be treated like a conventional lead frame.

수지봉지된 반도체장치 제품도 용이하게 취급할 수 있다. 따라서 이 명세서에서 반도체칩을 그위에 탑재하는데 사용되는 리드프레임을 TAB테이프라고도 칭한다.Resin-sealed semiconductor device products can also be easily handled. Therefore, in this specification, a lead frame used to mount a semiconductor chip thereon is also referred to as a TAB tape.

외부리드(20)의 일부의 두께를 증대시키기위하여 외부리드들을 부분적으로 동도금할 수 있다. 그러나 상기 실시예에서는 내부리드부분들의 본딩특성과 외부리드부분들에 있어서의 장착특성을 고려하여 실제로 다음 방법을 사용할 수 있다.The outer leads may be partially copper plated to increase the thickness of a portion of the outer lead 20. However, in the above embodiment, the following method can be actually used in consideration of the bonding characteristics of the inner lead portions and the mounting characteristics of the outer lead portions.

어느경우에도 외부리드들의 두께를 증대시키기위하여 동을 베이스재료로 사용할 수 있다.In either case, copper may be used as the base material to increase the thickness of the outer leads.

(1) 내부리드들을 금으로 도금하여 보호층들을 형성하고 외부리드들을 동 또는 땜납으로 도금하여 그들의 두께를 증대시킨다. 이 경우에 금을 직접 도금하기는 비교적 어려우므로 하지층으로 내부리드들 및 외부리드들을 포함하는 전체 리드면을 니켈로 도금한 후에 전체 리드들을 금으로 도금하고 그런후에 외부리드부분들만 도금하여 그들의 두께를 증대시키는 것이 바람직하다. 이 경우에 두께를 증대시키기 위하여 동으로 도금한 후에 땜납으로 도금하거나 동대신에 땜납으로 도금하면된다. 따라서 동 또는 땜납으로 도금된 외부리드들의 부분이 외부로 노출된다.(1) The inner leads are plated with gold to form protective layers, and the outer leads are plated with copper or solder to increase their thickness. In this case, since it is relatively difficult to plate gold directly, the entire lead surface including inner leads and outer leads is plated with nickel as the base layer, and then the entire leads are plated with gold, and then only the outer lead portions are plated to their thickness. It is desirable to increase. In this case, in order to increase the thickness, copper plating may be performed, followed by plating with solder, or plating with solder instead of copper. Thus, portions of the outer leads plated with copper or solder are exposed to the outside.

(2) 내부리드들 및 외부리드들 모두를 팔라듐으로 도금하여 보호층들을 형성한다. 이 경우에 내부리드부분들의 본딩 특성과 외부리드부분들의 장착 특성을 고려하여 내부리드들과 외부리드들을 포함하는 전체리드면을 팔라듐으로 도금한다. 하지층으로 동박을 니켈로 도금하고 외부리드부분들을 도금하여 그들의 두께를 증대시킨 후에 내부리드들과 외부리드들을 포함하는 전체 리드면을 팔라듐으로 도금하는 것이 바람직하다. 이 경우에 외부리드부분들을 동으로 도금하여 두께를 증대시킨후에 땜납을 그 위에 더 도금한다.(2) Both inner and outer leads are plated with palladium to form protective layers. In this case, in consideration of the bonding characteristics of the inner lead portions and the mounting characteristics of the outer lead portions, the entire lead surface including the inner leads and the outer leads is plated with palladium. It is preferable to plate the entire lead surface including the inner leads and the outer leads with palladium after plating the copper foil with nickel as the base layer and plating the outer lead portions to increase their thickness. In this case, the outer lead portions are plated with copper to increase the thickness, and then solder is further plated thereon.

(3) 내부리드들과 외부리드들 모두를 주석으로 도금하여 보호층들을 형성한다. 이경우에 주석은 하지층없이 동재료에 직접 도금할 수 있으므로 외부리드부분들만 동 또는 땜납으로 도금하여 그들의 두께를 증대시킨 후에 내부리드들과 외부리드들을 포함하는 전체 리드면을 주석으로 도금할 수 있다. 이 경우에는 외부리드부분들을 먼저 동으로도금한 후에 땜납으로 도금하여 그들의 두께를 증대시키고 그런후에 내부리드들과 외부리드들을 포함하는 전체 리드면을 주석으로 도금한다.(3) Both inner and outer leads are plated with tin to form protective layers. In this case, since tin can be directly plated on the copper material without a base layer, only the outer lead portions may be plated with copper or solder to increase their thickness, and then the entire lead surface including the inner leads and the outer leads may be plated with tin. In this case, the outer lead portions are first plated with copper and then plated with solder to increase their thickness, and then the entire lead surface including inner leads and outer leads is plated with tin.

이 방법에 의하면 하지층이 없으므로 내부리드들의 두께를 유리하게 가능한 얇게 만들 수 있다. 따라서 이 방법은 미세패턴을 갖는 TAB테이프를 제조하는데 특히 적합하다. 상기 실시예들에서는 도금층의 두께는 유리하게 선택할 수 있어 도금된 금의 두께가 0.3∼5㎛, 도금된 니켈의 두께가 1∼20㎛, 도금된 팔라듐의 두께가 0.1∼0.5㎛, 도금된 주석의 두께가 0.5㎛정도로 할 수 있다.According to this method, since there is no underlayer, the thickness of the inner leads can be advantageously made as thin as possible. Therefore, this method is particularly suitable for producing TAB tapes with fine patterns. In the above embodiments, the thickness of the plating layer can be advantageously selected, so that the thickness of the plated gold is 0.3-5 μm, the thickness of the plated nickel is 1-20 μm, the thickness of the plated palladium is 0.1-0.5 μm, the plated tin The thickness of can be made about 0.5 micrometer.

외부리드들의 두께를 증대시키는 도금층의 두께는 50∼70㎛이다. 동으로 된 베이스재료가 수십 ㎛의 두께이므로 도금된 하지층등을 포함한 외부리드의 전체 두께는 100㎛정도일 수 있다.The thickness of the plating layer to increase the thickness of the outer leads is 50 ~ 70㎛. Since the base material made of copper has a thickness of several tens of micrometers, the total thickness of the outer lead including the plated underlayer may be about 100 μm.

상기한 실시예에서는 외부리드들을 도금하여 그들의 두께를 증대시켰으나 스퍼터링법, 증착법등의 다른 방법으로 외부리드들(20)의 두께를 증대시킬 수도 있다.In the above-described embodiment, the outer leads are plated to increase their thickness, but the thickness of the outer leads 20 may be increased by other methods such as sputtering and deposition.

상기 설명은 개시된 본 발명의 실시예에만 관계된 것이고 본 발명의 요지와 범위를 일탈함이 없이 각종 개변을 할 수 있음을 이 기술분야에서 숙련된 자는 알 수 있다.It will be appreciated by those skilled in the art that the foregoing description relates only to the disclosed embodiments of the invention and that various modifications can be made without departing from the spirit and scope of the invention.

Claims (7)

절연베이스필름위에 도전성층을 형성하는 스텝, 미세패턴을 용이하게 형성하기 위해 70㎛ 이하 두께의 도전성 재료로 제조된 복수의 내부리드와 상기 각각의 내부리드와 일체로 형성되며, 상기 도전성재료와 동일한 재료로 된 복수의 외부리드를 포함하는 도전성패턴을, 상기 도전성층을 에칭가공하여 형성하는 스텝, 상기 외부리드들의 두께를 증대하여 상기 외부리드들의 소정의 강도를 증대시키기위하여 상기 도전성 재료보다 두꺼운 금속층으로 상기 외부리드들을 피복하는 스텝으로 된 것을 특징으로 하는 반도체장치에 사용되는 리드프레임의 제조방법.A step of forming a conductive layer on the insulating base film, in order to easily form a fine pattern, a plurality of inner leads made of a conductive material having a thickness of less than 70 ㎛ and integrally formed with each of the inner leads, the same as the conductive material Forming a conductive pattern comprising a plurality of outer leads made of a material by etching the conductive layer, and increasing a thickness of the outer leads to increase a predetermined strength of the outer leads to a metal layer thicker than the conductive material. And a step of covering the external leads. 제1항에 있어서, 상기 피복스텝이 상기 외부리드들의 두께를 증대시키기 위하여 상기 내부리드들과 상기 외부리드들과 동일재료의 금속으로 상기 외부리드들을 도금하는 스텝을 포함하는 것을 특징으로 하는 반도체장치에 사용되는 리드프레임의 제조방법.The semiconductor device according to claim 1, wherein the covering step includes plating the outer leads with a metal of the same material as the inner leads and the outer leads to increase the thickness of the outer leads. Method for manufacturing a lead frame used in. 제2항에 있어서, 상기 피복스텝이 상기 내부리드들과 상기 외부리드들을 포함하는 전체면들을 금, 은, 팔라듐, 주석등으로 도금하여 보호금속층으로 하는 스텝을 포함하는 것을 특징으로 하는 반도체 장치에 사용되는 리드프레임의 제조방법The semiconductor device according to claim 2, wherein the coating step includes a step of plating the entire surfaces including the inner leads and the outer leads with gold, silver, palladium, tin, or the like to form a protective metal layer. Manufacturing method of lead frame used 중앙에 위치하는 데바이스홀과 이 중앙의 데바이스홀에서 떨어져 위치하는 윈도우홀들을 갖는 절연베이스 필름위에 도전성 층을 형성하는 스텝, 미세패턴을 용이하게 형성하기 위해 70㎛이하 두께의 도전성 재료로 제조된 복수의 내부리드와 상기 각각의 내부리드와 일체로 형성되며, 상기 도전성 재로와 동일한 재료로 된 복수의 외부리드를 포함하고 상기 내부리드가 상기 중앙의 에바이스홀로 내부를 향해서 연장되고 상기 외부리드가 상기 윈도우홀상부를 건너 외부로 향해서 연장되는 도전성 패턴을 상기 도전성층을 에칭가공하여 형성하는 스텝, 및 두께를 증대시켜 강도를 얻기 위하여 상기 외부리드들을 피복하는 스텝, 으로 된 것을 특징으로 하는 반도체 장치에 사용되는 리드프레임의 제조방법.Step of forming a conductive layer on the insulating base film having a device hole located in the center and window holes located away from the device hole in the center, made of a conductive material having a thickness of 70 μm or less to easily form a fine pattern A plurality of inner leads and a plurality of outer leads formed of the same material as the conductive material, wherein the inner leads extend inwardly into the center evis hole and the outer leads Etching the conductive layer to form a conductive pattern extending outwardly across the upper portion of the window hole, and covering the outer leads to increase the thickness to obtain strength. Method for producing a leadframe for use in an apparatus. 베이스필름의 중앙위치에서 떨어져 위치하는 윈도우홀을 갖는 절연베이스필름위에 도전성층을 형성하는 스텝, 상기 절연베이스필름의 중앙위치에 위치된 다이패드, 복수의 내부리드, 및 상기 각각의 내부리드와 일체로 형성되는 복수의 외부리드를 포함하고 상기 각각의 내부리드가 상기 다이패드를 향하여 연장되고, 상기 각각의 외부리드가 상기 윈도우홀 상부를 상기 내부리드로부터 외부를 향하여 연장되는 도전성패턴을 상기 도전성층을 에칭가공하여 형성하는 스텝, 및 두께를 증대시켜 강도를 증대시키기위하여 금속층으로 상기 외부리드들을 피복하는 스텝, 으로 된 것을 특징으로 하는 반도체장치에 사용되는 리드프레임을 제조하는 방법.Forming a conductive layer on the insulating base film having a window hole located away from the center position of the base film, a die pad positioned at the center position of the insulating base film, a plurality of inner leads, and each of the inner leads The conductive layer may include a plurality of outer leads formed in the conductive pattern, wherein each of the inner leads extends toward the die pad, and each of the outer leads extends the upper portion of the window hole from the inner lead toward the outside. And forming the outer lead with a metal layer to increase the strength by increasing the thickness, and forming the resultant by etching. 중앙위치에 데바이스홀과 이 데바이스홀에서 떨어져 위치하는 윈도우홀들을 갖는 절연베이스필름. 상기 절연베이스필름위에 형성되고, 미세패턴을 용이하게 형성하기 위해 70㎛이하 두께의 도전성 재료로 제조된 복수의 내부리드들과 상기 각각의 내부리드와 일체로 형성되며, 상기 도전성 재료와 동일한 재료로 된 복수의 외부리드를 포함하고, 상기 내부리드가 중앙의 데바이스 홀로 내부를 향하여 연장되고, 상기 아우터리드가 상기 윈도우홀 상부를 건너 외부를 향해서 연장되는 도전성패턴, 및 상기 내부리드들은 비교적 얇고 상기 외부리드들은 두께를 증대시켜 강도를 증대시키기 위하여 금속층으로 피복된 리드프레임(a); 상기 리드프레임에 장착되고 상기 중앙 개구부내의 상기 내부리드들에 전기적으로 접속된 반도체 칩(b); 상기 반도체칩과 상기 내부리드들을 포함하는 상기 리드프레임의 일부를 기밀 봉지하는 수지(c)를 구비한 것을 특징으로 하는 반도체장치.An insulated base film having a device hole in a central position and window holes located away from the device hole. It is formed on the insulating base film, and formed integrally with each of the inner leads and a plurality of inner leads made of a conductive material having a thickness of less than 70㎛ in order to easily form a fine pattern, the same material as the conductive material A conductive pattern including a plurality of outer leads, wherein the inner lead extends inwardly to a central device hole, and the outer lead extends outwardly across the window hole, and the inner leads are relatively thin and the The outer leads include a lead frame (a) coated with a metal layer to increase thickness and increase strength; A semiconductor chip (b) mounted to the lead frame and electrically connected to the inner leads in the central opening; And a resin (c) for hermetically sealing a part of the lead frame including the semiconductor chip and the inner leads. 중앙위치에서 떨어져 위치하는 윈도우홀을 갖는 절연베이스필름, 상기 절연베이스필름위에 형성되고, 미세패턴을 용이하게 형성하기 위해 70㎛이하 두께의 도전성 재료로 제조된 복수의 내부리드와 상기 각각의 내부리드와 일체로 형성되며, 상기 도전성 재료와 동일한 재료로 된 복수의 외부리드를 포함하고, 상기 내부리드들은 다이패드를 향하여 연장되고, 상기 외부리드들은 상기 윈도우홀 상부를 건너 상기 내부리드로부터 외부를 향하여 연장되는 도전성 패턴을 포함하고, 상기 내부리드들은 비교적 얇은 두께이고 상기 외부리드들은 그 두께를 증대시켜 강도를 증대시키기 위하여 금속층으로 피복된 리드프레임(a); 상기 다이패드에 장착된 반도체칩(b); 상기 반도체칩을 상기 내부리드들에 전기적으로 접속하는 본딩와이어들(c) 및 상기 반도체칩과 상기 내부리드들을 포함하는 상기 리드프레임의 일부를 기밀봉지하는 수지(d)를 구비한 것을 특징으로 하는 반도체장치.An insulating base film having a window hole spaced from a central position, a plurality of inner leads formed on the insulating base film and made of a conductive material having a thickness of 70 μm or less to easily form a fine pattern, and the respective inner leads A plurality of outer leads made of the same material as the conductive material, wherein the inner leads extend toward the die pad, and the outer leads cross the upper portion of the window hole and face outward from the inner leads. A lead frame (a) having an extended conductive pattern, wherein the inner leads are relatively thin in thickness and the outer leads are coated with a metal layer to increase strength by increasing their thickness; A semiconductor chip (b) mounted on the die pad; Bonding wires (c) electrically connecting the semiconductor chip to the inner leads, and resin (d) for hermetically sealing a portion of the lead frame including the semiconductor chip and the inner leads. Semiconductor device.
KR1019930024305A 1992-11-17 1993-11-16 Lead frame and semiconductor device using the same KR0148110B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-332531 1992-11-17
JP33253192 1992-11-17

Publications (1)

Publication Number Publication Date
KR0148110B1 true KR0148110B1 (en) 1998-08-01

Family

ID=18255964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930024305A KR0148110B1 (en) 1992-11-17 1993-11-16 Lead frame and semiconductor device using the same

Country Status (1)

Country Link
KR (1) KR0148110B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100786911B1 (en) * 1999-12-24 2007-12-17 가부시키가이샤 히타치세이사쿠쇼 Semiconductor device and manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100786911B1 (en) * 1999-12-24 2007-12-17 가부시키가이샤 히타치세이사쿠쇼 Semiconductor device and manufacturing method

Similar Documents

Publication Publication Date Title
US5859471A (en) Semiconductor device having tab tape lead frame with reinforced outer leads
US5286679A (en) Method for attaching a semiconductor die to a leadframe using a patterned adhesive layer
US7993967B2 (en) Semiconductor package fabrication method
US6025650A (en) Semiconductor device including a frame terminal
US5953589A (en) Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same
US5653891A (en) Method of producing a semiconductor device with a heat sink
US6387732B1 (en) Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
KR0152700B1 (en) Semiconductor device moulding capable of accomplishing a high moisture-proof
US6423643B1 (en) Process of making carrier substrate and semiconductor device
US6841414B1 (en) Saw and etch singulation method for a chip package
JP3839321B2 (en) Semiconductor device and manufacturing method thereof
US6762118B2 (en) Package having array of metal pegs linked by printed circuit lines
US6586834B1 (en) Die-up tape ball grid array package
KR20020051934A (en) Ball grid substrate for lead-on-chip semiconductor package
KR20030051222A (en) Semiconductor device and method of manufacturing the same
WO2006077452A1 (en) Leadframe, semiconductor package and methods of producing the same
US7410830B1 (en) Leadless plastic chip carrier and method of fabricating same
KR0156622B1 (en) Semiconductor leadframe and the manufacturing method
US6894904B2 (en) Tab package
US20040262752A1 (en) Semiconductor device
KR101753416B1 (en) Leadframe for ic package and method of manufacture
KR0148110B1 (en) Lead frame and semiconductor device using the same
JPH0719876B2 (en) Semiconductor device
EP0723293B1 (en) Semiconductor device with a heat sink and method of producing the heat sink
US20010001069A1 (en) Metal stud array packaging

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 16

EXPY Expiration of term