KR0147804B1

KR0147804B1 - Image signal format coverting apparatus

Info

Publication number: KR0147804B1
Application number: KR1019920025725A
Authority: KR
Inventors: 류정춘
Original assignee: 정장호; 엘지정보통신주식회사
Priority date: 1992-12-28
Filing date: 1992-12-28
Publication date: 1998-09-15
Also published as: KR940017824A

Abstract

본 발명은 1/4공통 교환포멧(QCIF)을 공통교환 포멧(CIF)으로 변환하는 장치에 관한 것으로 특히 QCIF형태의 로우분해(Low reso-lution) 영상신호를 하이분해의 CIF형태의 영상신호로 변환하여 비디오 코덱시스템에 적용하기에 적합하도록 한 영상신호의 포멧변환장치에 관한 것이다.The present invention relates to an apparatus for converting a quarter common exchange format (QCIF) to a common exchange format (CIF), and in particular, a low resolution video signal of QCIF type to a high resolution CIF type video signal. The present invention relates to an apparatus for converting a video signal, which is adapted to be converted and applied to a video codec system.

이를 위하여 본발명은 영상신호 포멧인 QCIF형태의 영상을 CIF형태의 영상신호로 하여 상대적으로 고화질을 유지토록 함과 동시에 하드웨어적인 처리량을 경감시킬 수 있도록 함으로써 종래기술의 문제점을 개선코자 한 것이다.To this end, the present invention is intended to improve the problems of the prior art by allowing the QCIF type video signal format, which is a video signal format, to be used as a CIF type video signal to maintain relatively high image quality and to reduce hardware throughput.

Description

Image Signal Format Converter in Video Codec System

제1도는 종래의 영상신호 포멕 변환장치의 블럭구성도.1 is a block diagram of a conventional video signal format converter.

제2도는 본 발명에 따른 영상신호 포맷 변환장치의 블럭구성도.2 is a block diagram of an apparatus for converting a video signal format according to the present invention.

제3도의 (a) 및 (b)는 각각 CIF와 QCIF형태의 영상신호 포맷을 타나낸 도면.(A) and (b) of FIG. 3 show video signal formats of CIF and QCIF types, respectively.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 지연회로부 2 : 제1가산기1: delay circuit part 2: first adder

3 : 제1멀티플렉서 4 : 1라인 메모리3: first multiplexer 4: 1-line memory

5 : 제2가산기 6 : 제2멀티플렉서5: second adder 6: second multiplexer

7 : 콘트롤러7: controller

본 발명은 1/4공통 교환포멧(QCIF)을 공통교환 포맷(CIF)으로 변환하는 장치에 관한 것으로 특히 QCIF형태의 로우분해(Low reso-lution) 영상신호를 하이분해의 CIF형태의 영상신호로 변환하여 비디오 코덱시스템에 적용하기 적합하도록 한 영상신호의 포맷변환장치에 관한 것이다.The present invention relates to a device for converting a 1/4 common exchange format (QCIF) into a common exchange format (CIF), and in particular, a low resolution solution video signal in QCIF form into a high resolution CIF image signal. The present invention relates to an apparatus for converting a video signal, which is adapted to be converted and applied to a video codec system.

일반적으로 QCIF형태의 영상신호는 로우리솔루션의 포맷으로 비디오폰과 같은 로우품질 미디어의 기본 포맷으로 구성되어져 있으며, 비디오 회의용 코덱(codec)과 같은 하이품질 비디오신호처리 시스템의 기본 포맷인 CIF형태의 영상신호가 형성되기 이전의 포맷으로 CIF형태의 영상신호의 리솔루션에 비해 1/4은 수준으로 열화한 영상리솔루션을 갖고 있다.In general, QCIF-type video signals are low-level media such as video phones, which is a low-level format, and CIF-type video, which is the basic format of high-quality video signal processing systems such as video conference codecs. In the format before the signal was formed, 1/4 of the CIF-type video signals have a degraded video resolution.

또한, 국제전신전화 자문위원회(CCITT) H,261의 권고에 의하면 모든 비디오코덱시스템은 QCIF형태의 영상신호에서 동작이 가능하도록 하고 있다.In addition, the recommendation of the International Telegraph and Telephone Advisory Committee (CCITT) H, 261 allows all video codec systems to operate on QCIF-type video signals.

따라서 일반적인 비디오코덱 시스템은 QCIF영상에서 CIF영상으로의 변환을 필수적으로 행해야만하며, 이와같은 변환방식으로는 하드웨어 구성을 필요로 하지 않는 확장(Expansion) 방식을 채택하고 있으나, 이 방식은 비디오신호의 품질이 크게 저하되는 문제점을 갖고 있다.Therefore, the general video codec system must perform the conversion from QCIF video to CIF video. This conversion method adopts an expansion method that does not require hardware configuration. There is a problem that the quality is greatly degraded.

종래의 영상신호포멧 변환장치는 일반적으로 QCIF형태의 영상신호에서 펠반복(Pel-repetition) 및 라인반복(Line-repetition)에 의한 방식을 채택하고 있다.BACKGROUND ART Conventional video signal format converters generally adopt a method of pel-repetition and line-repetition in a QCIF type video signal.

즉 제1도에서와 같이 먼저 펠(pel)단위의 변환을 행하고, 다음에 라인단위의 변환을 행하게 된다.In other words, as shown in Fig. 1, the conversion is performed in units of pels first, and then in units of lines.

이와같은 변환방식은 1개의 펄(pel)로 보면 다음과 같다.This conversion method is as follows in one pel.

이와같은 익스펜숀(Expansion)에 의한 QCIF에서 CIF로의 변환방식은 하드웨어 구성을 필요로 하지 않으며, 용이하게 실현할 수가 있다.This conversion from QCIF to CIF by expansion does not require a hardware configuration and can be easily realized.

그러나, 이러한 종래의 장치는 포맷변환에 의한 픽쳐 질이 인간의 시각적 효과에 의해 상대적으로 화질의 저하를 초래하는 문제점이 있었다,.However, such a conventional apparatus has a problem in that picture quality due to format conversion causes relatively deterioration in image quality due to human visual effects.

본 발명은 상기한 종래의 장치의 문제점을 해소코자하여 이루어진 것으로서, 영상신호 포맷인 QCIF형태의 영상을 CIF형태의 영상신호를 상대적으로 고화질을 유지하도록 함과 동시에 하드웨어적인 처리량을 경감시킬수 있도록 그 목적으로 하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the conventional apparatus, and the object of the present invention is to provide a QCIF-type video signal format which is a video signal format to maintain a relatively high image quality of a CIF-type video signal and to reduce hardware throughput. It is to be done.

이하, 본 발명은 첨부된 도면에 따라 상술하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 발명에 따른 영상신호 포맷변환장치의 블럭구성도를 나타낸 것으로서, 펠(pel) 입력신호(PI)를 소정시간 지연시키는 지연회로부(1)와, 상기 지연회로부(1)를 거쳐 지연된 출력과 펠입력신호(PI)를 가산하는 제1가산기(2)와, 상기 제1가산기(2) 출력과 펠입력신호(PI)를 입력받아 다중화시키는 제1멀티플렉서(3)의 출력을 1라인씩 저장하는 1라인메모리(4)와, 상기 제1멀티플렉서(3) 출력과 1라인 메모리(4) 출력을 가산하는 제2가산기(5)와, 상기 제1멀티플렉서(3)와 제2가산기(5)의 출력을 다중화하는 제2멀티플렉서(6)와, 상기 제1멀티플렉서(3)와 제2멀티플렉서(6)의 동작을 제어하는 콘트롤러(7)로 구성된 것이다.2 is a block diagram of an apparatus for converting a video signal format according to the present invention. The delay circuit unit 1 delays a pel input signal PI by a predetermined time, and is delayed through the delay circuit unit 1. The first adder 2 which adds the output and the pel input signal PI, and the output of the first multiplexer 3 which receives the output of the first adder 2 and the pel input signal PI and multiplexes it. A one-line memory 4 for storing each one, a second adder 5 for adding the output of the first multiplexer 3 and an output of the one-line memory 4, the first multiplexer 3 and a second adder ( A second multiplexer 6 for multiplexing the output of 5), and a controller 7 for controlling the operation of the first multiplexer 3 and the second multiplexer 6.

이와같이 구성된 본 발명의 작용 및 효과를 설명하면 다음과 같다.Referring to the operation and effects of the present invention configured as described above are as follows.

일반적으로 QCIF형태의 영상신호는 휘도신호인 Y신호에 대하여는 180펠(pels) *144라인(Lines)으로 구성되어져 있고, 색차신호인 C신호중 Cb와 Cr은 휘도신호의 공간분해(Spatial resolution)의 1/4인 90펠×72라인으로 구성되어져 있다.In general, the QCIF type video signal is composed of 180 pels * 144 lines for the Y signal, which is the luminance signal. Among the C signals, the chrominance signal, Cb and Cr are used for spatial resolution of the luminance signal. It is composed of 1/4 line 90 pel x 72 lines.

또한 일시분해(Temporal resolution)는 QCIF 및 CIF 영상신호가 모두 초당 30프레임, 15프레임, 10프레임 그리고 7.5프레임으로 구성되어져 있다.Temporal resolution also includes QCIF and CIF video signals consisting of 30 frames, 15 frames, 10 frames and 7.5 frames per second.

상기한 QCIF형태의 영상신호는 로우분해의 영상포멧으로 비디오폰과 같은 로우품질의 메디어(Media)에 적당하도록 되어있다.The QCIF type video signal is a low resolution video format suitable for low quality media such as a video phone.

그런데, 비디오회의용 코덱과 같은 시스템에서는 하이품질의 비디오포멧을 서비스해야할 필요성이 있으므로 필연적으로 포맷의 변환과정을 거쳐야만 한다.However, in a system such as a video conferencing codec, there is a necessity to service a high quality video format, and thus, a format conversion process must be performed.

CIF형태의 영상신호와 QCIF형태의 영상신호의 포맷을 나타내면 제3도의 (a) 및 (b)와 같다.The formats of the video signal of the CIF type and the video signal of the QCIF type are shown in Figs. 3A and 3B.

제3도에서와 같이 QCIF형태에서 CIF형태로 변환시키기 위해서는 펠(pel) 및 라인(Line) 단위의 인터폴레이션(Interpolation) 과정을 필요로 한다.As shown in FIG. 3, the conversion from the QCIF form to the CIF form requires an interpolation process in units of pel and line.

즉 제2도에서 펠 및 라인 인터폴레이션 과정을 수행하는 회로구성으로 구분되어 지는데 우선 펠 인터폴레이션 동작과정은 입력된 펠신호(PI)는 라인메모리(4)에 저장되는 동시에 지연회로부(1)를 거쳐 1펠만큼 지연되고 다시 PI-1번째 데이터와 합쳐져 PI'인 데이터를 생성한후 라인메모리(4)에 저장시키게 된다.That is, in FIG. 2, the circuit configuration is performed to perform the pel and line interpolation process. First, the pel interpolation operation process includes the input pel signal PI being stored in the line memory 4 and passing through the delay circuit unit 1. It is delayed by a pel and merged with the PI-1th data to generate PI 'data and then stored in the line memory 4.

이와같은 과정을 1라인 전체에 대하여 반복하여 수행함으로써 제3도의 (a)에서와 같이 180펠의 영상데이타에서 360펠의 영상데이타를 생성하게 된다.This process is repeated for the entire line to generate 360 pel image data from 180 pel image data, as shown in FIG.

재차 1라인 영상데이타를 지연시켜 라인단위의 인터폴레이션 과정을 거쳐 CIF형태의 완전한 영상데이타를 형성할 수가 있다.Again, one-line image data can be delayed to form CIF-type complete image data through line-by-line interpolation.

이상에서와 같이 본 발명은 비디오코덱시스템에 있어 영상신호의 포맷인 QCIF형태의 영상을 CIF형태의 영상으로 변환할 경우 간단한 하드웨어 구성으로서, 기존의 방식에 비하여 화질의 저하를 방지함은 물론 상대적으로 하드웨어량을 절감할 수 있는 이점을 제공할 수가 있다.As described above, the present invention is a simple hardware configuration when converting a QCIF-type video, which is a video signal format, into a CIF-type video in a video codec system. It can provide the advantage of reducing the amount of hardware.

Claims

A delay circuit unit 1 for delaying the input signal PI by a predetermined time, a first adder 2 for adding the output delayed through the delay circuit unit 1 and the pel input signal PI, and the first adder ( 2) a first multiplexer 3 for receiving and multiplexing an output and a PEL input signal PI, a 1-line memory 4 for storing outputs of the first multiplexer 3 line by line, and the first multiplexer (3) a second adder 5 for adding an output and a one-line memory output, a second multiplexer 6 for multiplexing the outputs of the first multiplexer 3 and the second adder 5, and the first An image signal pocket converting apparatus in a video codec system, characterized in that it comprises a controller (7) for controlling the operation of the multiplexer (3) and the second multiplexer (6).