KR0144491B1 - A method for manufacturing semiconductor laser diode - Google Patents
A method for manufacturing semiconductor laser diodeInfo
- Publication number
- KR0144491B1 KR0144491B1 KR1019950018859A KR19950018859A KR0144491B1 KR 0144491 B1 KR0144491 B1 KR 0144491B1 KR 1019950018859 A KR1019950018859 A KR 1019950018859A KR 19950018859 A KR19950018859 A KR 19950018859A KR 0144491 B1 KR0144491 B1 KR 0144491B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor
- cladding layer
- etching
- semiconductor substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Semiconductor Lasers (AREA)
Abstract
본 발명은 반도체 레이저 다이오드의 제조방법에 관한 것으로서, 제1도 전형의 화합물 반도체기판상에 동일한 도전형의 제1클레드층과 진성 활성층과 제2도 전형의 제2클레드층을 성장시키고, 상기 제2클레드층상에 스트라이프 형상의 절연막 패턴으로된 식각마스크를 형성한 후, 반도체기판이 삽입되는 홈을 구비하는 홀더의 홈에 반도체기판을 삽입하고, 상기의 홀더를 식각용액에 담구어 상기 제2클레드층에서 제1클레드층까지를 순차적으로 메사식각한 후, 제1 및 제2전류차단층을 성장시켜 PBH-LD를 형성하였으므로, 메사 식각 공정시 반도체기판의 위치에 따른 식각 정도가 균일하여 소자의 동작특성이나 재현성이 향상되고, 반도체기판의 손실이 방지되어 공정수율이 향상되며, 감광막 도포나 플라즈마 에슁 공정등이 생략되어 제조단가를 절감할 수 있다.The present invention relates to a method for manufacturing a semiconductor laser diode, wherein a first cladding layer of the same conductivity type, an intrinsic active layer, and a second cladding type second clad layer are grown on a compound semiconductor substrate of a first conductivity type. After forming an etch mask of a stripe-shaped insulating film pattern on the second clad layer, a semiconductor substrate is inserted into a groove of a holder having a groove into which the semiconductor substrate is inserted, and the holder is immersed in an etching solution. After mesa etching from the second cladding layer to the first cladding layer sequentially, the first and second current blocking layers were grown to form PBH-LD, and thus the degree of etching according to the position of the semiconductor substrate during the mesa etching process. Uniformity improves the operation characteristics and reproducibility of the device, prevents the loss of semiconductor substrates, improves the process yield, and reduces the manufacturing cost by eliminating photoresist coating and plasma etching processes. Can be.
Description
제1a도 내지 제1d도는 반도체 레이저 다이오드의 제조 공정도.1A to 1D are manufacturing process diagrams of a semiconductor laser diode.
제2도는 종래 기술에 따른 반도체 레이저 다이오드의 메사식각 후의 레이아웃도.2 is a layout diagram after mesa etching of a semiconductor laser diode according to the prior art.
제3도는 본 발명에 따른 반도체 레이저 다이오드의 메사식각 공정시 사용되는 웨이퍼 홀더의 사시도.3 is a perspective view of a wafer holder used in the mesa etching process of a semiconductor laser diode according to the present invention.
제4도는 본 발명에 따른 반도체 레이저 다이오드의 메사식각 공정을 설명하기 위한 개략도.4 is a schematic view for explaining a mesa etching process of a semiconductor laser diode according to the present invention.
제5도는 본 발명에 따른 반도체 레이저 다이오드의 메사식각 후의 레이아웃도.5 is a layout diagram after mesa etching of a semiconductor laser diode according to the present invention.
*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1:반도체기판 2:제1클레드층1: Semiconductor Substrate 2: First Clad Layer
3:활성층 4:제2클레드층3: active layer 4: second clad layer
5:식각마스크 6:P형 전류차단층5: etch mask 6: P type current blocking layer
7:N형 전류차단층 10:웨이퍼 홀더7: N-type current blocking layer 10: wafer holder
11:웨이퍼 홀더의 홈 15:지지대11: groove of the wafer holder 15: support
20:식각용액 수조 25:식각용액20: etching solution tank 25: etching solution
본 발명은 반도체 레이저 다이오드(light amplification by stimulated emission of radition diode: 이하 LD라 칭함)의 제조 방법에 관한 것으로서, 특히 선형 활성층이 전류차단층에 의해 매립되어 있는 선매립 이종구조형(planar buried hetero structure) LD(이하 PBH-LD라 칭함)에서 활성층과 클레드층의 메사식각시 웨이퍼가 삽입되는 홈을 구비하는 홀더내에 웨이퍼를 탑재한 후에 메사 식각을 실시하여 식각 정도를 균일하게하고, 웨이퍼 측면의 식각을 방지하며, 감광막에 의한 불량 발생을 방지하여 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체 LD의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a method for manufacturing a light amplification by stimulated emission of radition diode (LD), in particular a planar buried hetero structure in which a linear active layer is embedded by a current blocking layer. In the LD (hereinafter referred to as PBH-LD), the wafer is placed in a holder having a groove into which the wafer is inserted during mesa etching of the active layer and the clad layer, followed by mesa etching to uniformly etch the wafer and etching the side surface of the wafer. The present invention relates to a method for manufacturing a semiconductor LD, which can prevent the occurrence of defects caused by the photosensitive film and improve process yield and reliability of device operation.
최근 반도체 산업 전반의 비약적인 발전에 의해 정보 통신의 필요성이 증대되고 있으며, 효과적인 정보통신을 위한 송신 수단으로서 단일 파장이며, 직진성이 뛰어난 레이저가 주목받고 있다. 상기 레이저는 레이저 매질의 종류에 따라 기체, 액체, 고체, 반도체 및 화학 레이저로 나누어지며, 그중 반도체 레이저 다이오드는 다른 레이저에 비해 구동 전류가 작고, 소형이며, 전류의 변화에 따라 빛의 세기 및 주파수를 직접 변조 할 수 있고, 레이저의 효율이 통상 70% 이상으로 매우 높으며, 광범위한 파장 영역을 갖는 등이 이점이 있어 레이저 프린터, 바코드 리더 등과 같은 사무용 기기나 광통신 기기 등에서 광신호 발생 장치로 널리 사용되고 있다.Recently, the necessity of information communication is increasing due to the rapid development of the entire semiconductor industry, and a single wavelength and a laser having excellent straightness are attracting attention as a transmission means for effective information communication. The laser is classified into gas, liquid, solid, semiconductor, and chemical laser according to the type of laser medium, among which semiconductor laser diode has a smaller driving current, smaller size, and light intensity and frequency according to the change of current. Can be directly modulated, the efficiency of the laser is usually very high, such as 70% or more, and has an advantage of having a wide wavelength range. Therefore, it is widely used as an optical signal generating device in office devices such as laser printers and bar code readers or optical communication devices. .
또한 광검출소자(photo detecter)는 LD로 부터 발생된 광신호가 광섬유를 통하여 수신부로 들어올때 그 광신호를 전기적 신호로 변환시키는 소자이다.Also, a photo detector is a device that converts an optical signal generated from LD into an electrical signal when it enters a receiver through an optical fiber.
상기 반도체 LD는 발광 다이오드의 일종으로서, Ⅲ-Ⅴ족이나 Ⅱ-Ⅵ족 화합물 반도체로 형성되며, 반도체 기판에 형성된 PN 접합에서 발생되는 단일 파장의 빛을 굴절율이 다른 물질의 사이에서 증폭시키는 원리로 동작된다.The semiconductor LD is a kind of light emitting diode. The semiconductor LD is formed of a group III-V or II-VI compound semiconductor and amplifies light having a single wavelength generated from a PN junction formed on a semiconductor substrate among materials having different refractive indices. It works.
현재의 반도체 LD는 통상 각 화합물 반도체층들을 유기 금속 화학기상증착(metal organic chemical vapor deposition:이하 MOCVD라 칭함) 방법이나, 액상 에피택시(liquid phase epitaxy:이하 LPE라 칭함)등의 방법으로 약 550∼650℃ 정도의 고온에서 형성되는데, 공기중에 장기간 노출되는 등의 원인으로 제작 수율이 낮고, 장시간 사용시 특성이 저하되는 등의 신뢰성 문제가 있다.Current semiconductor LDs typically use each compound semiconductor layer as a method of metal organic chemical vapor deposition (hereinafter referred to as MOCVD) or liquid phase epitaxy (hereinafter referred to as LPE). Although formed at a high temperature of about -650 ℃, there is a reliability problem, such as low production yield due to long-term exposure to air, such as deterioration of characteristics when using for a long time.
제1a도 내지 제1d도는 종래 기술에 따른 LD의 제조 공정도로서, PBH-LD의 예이며, N형 InP 기판을 사용한 예이다.1A to 1D show the manufacturing process of LD according to the prior art, which is an example of PBH-LD, and an example using an N-type InP substrate.
먼저, N형 InP 반도체 기판(1) 상에 N형 InP로된 제1클레드층(2)과, 진성 InGaAsP로된 활성층(3)과, P형 InP로된 제2클레드층(4)을 순차적으로 성장한다.(제1a도 참조)First, on the N-type InP semiconductor substrate 1, the first cladding layer 2 made of N-type InP, the active layer 3 made of intrinsic InGaAsP, and the second cladding layer 4 made of P-type InP. Grow sequentially (see also Figure 1a).
그 다음 상기 제2클레드층(4)상에 산화막 패턴으로된 한쪽으로 연장된 직사각 형상의 식각마스크(5)를 형성한다.(제1b도 참조)Then, on the second clad layer 4, a rectangular etching mask 5 extending to one side in an oxide film pattern is formed (see also FIG. 1b).
그후, 상기 식각마스크(5)에 의해 노출되어있는 제2클레드층(4)에서 제1클레드층(2)까지를 순차적으로 메사식각하여 스트라이프 형태로 만든다. 이때 상기 반도체기판(1)의 상측 일부도 식각되도록하며, 상기 제2클레드층(4)과 제1활성층(3) 및 제1클레드층(2) 패턴은 상기 식각마스크(5)의 하부에서 언더컷이 지게된다.(제1c도 참조)Thereafter, mesa-etched sequentially from the second clad layer 4 to the first clad layer 2 exposed by the etching mask 5 to form a stripe shape. At this time, a portion of the upper side of the semiconductor substrate 1 is also etched, and the second cladding layer 4, the first active layer 3, and the first cladding layer 2 pattern have a lower portion of the etching mask 5. Undercut is lost (see also section 1c).
그 다음 상기 제2클레드층(4)패턴에서 제1클레드층(2) 패턴까지의 측벽에 제2도 전형인 P형 InP로된 제1전류차단층(6)과 제1도 전형인 N형 InP로된 제2전류차단층(7)을 순차적으로 성장한다.(제1d도 참조)Then, the first current blocking layer 6 and the first conductive layer of P-type InP, which is the second degree, are formed on the sidewalls from the second cladding layer 4 pattern to the first cladding layer 2 pattern. The second current blocking layer 7 made of N-type InP is sequentially grown (see also FIG. 1d).
그 다음 도시되어 있지는 않으나, 상기 식각마스크를 제거하고, 후속공정을 진행하여 PBH-LD를 완성한다.Then, although not shown, the etch mask is removed and a subsequent process is completed to complete the PBH-LD.
상기와 같은 종래 기술에 따른 PBH-LD의 제조방법은 제2클레드층에서 제1클레드층까지의 메사 식각 공정시 식각마스크가 형성된 반도체 웨이퍼를 집게로 집어서 식각용액이 채워져 있는 수조에 담구어 메사 식각을 실시한다.In the method of manufacturing PBH-LD according to the prior art as described above, during the mesa etching process from the second clad layer to the first clad layer, the semiconductor wafer on which the etch mask is formed is picked up with forceps and immersed in a tank filled with an etching solution. Perform oral mesa etching.
그러나 이러한 메사 식각방법은 제2도에 도시되어있는 바와 같이, 식각용액의 확산 및 시료와의 반응 특성에 의해 반도체기판(1) 중앙 부분이 테두리 부분 보다 식각 속도가 늦어져, 식각마스크(5)의 하부에 언더컷이진 제2클레드층(4)과 활성층(3) 및 제1클레드층(2) 패턴이 식각의 넓이 및 깊이가 균일하지 않게 형성되어 후속 에피성장시 성장의 두께 조절이 용이하지 않고, 활성층(3)의 넓이가 균일하지 않아 공정수율과 소자 특성의 재현성이 떨어지며, 하나의 기판에 서로 다른 특성을 갖는 소자가 형성되므로 소자의 동작 특성이 떨어지는 문제점이 있다.However, in this mesa etching method, as shown in FIG. 2, the etching speed of the center portion of the semiconductor substrate 1 is lower than that of the edge portion due to the diffusion of the etching solution and the reaction with the sample. The second cut layer 4 and the active layer 3 and the first clad layer 2 pattern undercut are formed to have an uneven width and depth of etching, so that the thickness of growth can be easily controlled during subsequent epitaxial growth. Without this, the area of the active layer 3 is not uniform, resulting in poor process yield and reproducibility of device characteristics, and since devices having different characteristics are formed on one substrate, operating characteristics of the device are inferior.
또한 상기와 같은 문제점을 해결하기 위한 다른 메사 식각 방법으로는 상기 반도체 웨이퍼를 유리판이나 기타 지질의 기판상에 감공막을 이용하여 접착한 후, 식각용 수조에 담구어 메사 식각하는 방법이 있다.In addition, another mesa etching method for solving the above problems is a method of attaching the semiconductor wafer on a glass plate or other lipid substrate by using a porous film, and then immersing it in an etching bath to mesa etching.
그러나 이 방법은 메사 식각후, 감광막을 제거하기 위한 플라즈마에슁 공정이 반드시 필요하며, 이때 상기 식각마스크와 웨이퍼 사이의 감광막 찌꺼기가 쉽게 제거되지 않아 전류차단층 재성장시 워이퍼 상에 홀이 생기거나, 식각면이 플라즈마로 손상되어 재성장 계면이 나빠져 공정수율 및 소자 동작의 신뢰성이 떨어지는 문제점이 있다.However, this method requires a plasma etching process to remove the photoresist film after mesa etching, in which case the photoresist debris between the etching mask and the wafer is not easily removed. , The etching surface is damaged by the plasma, the regrowth interface is bad, there is a problem that the process yield and device operation reliability is inferior.
본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로서, 본 발명의 목적은 메사식각시 웨이퍼가 삽입되는 홈을 구비하는 홀더에 웨이퍼를 삽입 고정시키고, 상기 홀더를 식각 수조에 담구어 메사식각하여 부위에 따른 식각의 균일성이 향상되고, 감광막을 사용하지 않아 플라즈마 에슁 공정이 생략되어 플라즈마에 의한 식각면 손상이나, 감광막 찌꺼기에 의한 재성장 불량이 방지되어 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체 LD의 제조방법을 제공함에 있다.The present invention is to solve the above problems, an object of the present invention is to insert and fix the wafer in the holder having a groove into which the wafer is inserted during the mesa etching, the holder is immersed in an etching tank to mesa etching The uniformity of the etching is improved, and the plasma etching process is omitted because the photoresist film is not used, thereby preventing the etching surface damage caused by the plasma or the regrowth defect caused by the photoresist residue, thereby improving the process yield and the reliability of device operation. It is to provide a method for producing LD.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 LD 제조방법의 특징은, 제1도 전형의 화합물 반도체 기판상에 제1도 전형의 화합물 반도체로된 제1클레드층을 형성하는 공정과, 상기 제1클레드층상에 상기 제1클레드층과는 다른 조성의 진성 화합물 반도체로된 활성층을 형성하는 공정과, 상기 활성층상에 상기 제1클레드층과 같은 조성의 제2도 전형 화합물 반도체로된 제2클레드층을 형성하는 공정과, 상기 제2클레드층상에 절연막 패턴으로된 식각 마스크를 형성하는 공정과, 상기 구조의 반도체기판이 삽입되는 홈을 구비하는 홀더의 홈에 반도체기판을 삽입하고, 상기 홀더를 식각용액 수조에 담구어 상기 식각마스크에 의해 노출되어있는 제2클레드층에서 제1클레드층까지를 순차적으로 메사식각하는 공정과, 상기 메사식각 되어진 제1클레드층에서 제2클레드층 패턴까지의 측벽에 제2도 전형의 화합물 반도체로된 제1전류 차단층을 형성하는 공정과, 상기 제1전류 차단층상에 제1도 전형의 화합물 반도체로된 제2전류차단층을 형성하는 공정을 구비함에 있다.Features of the method for manufacturing a semiconductor LD according to the present invention for achieving the above object is a step of forming a first cladding layer of a compound semiconductor of the first conductivity type on a compound semiconductor substrate of the first conductivity type; Forming an active layer of an intrinsic compound semiconductor having a composition different from that of the first cladding layer on the first cladding layer, and a second conductivity type compound semiconductor having the same composition as the first cladding layer on the active layer Forming a second cladding layer; forming an etching mask of an insulating film pattern on the second cladding layer; and a semiconductor substrate in a groove of a holder having a groove into which the semiconductor substrate of the structure is inserted. And inserting the holder into an etching solution bath to mesa-etch sequentially from the second clad layer to the first clad layer exposed by the etching mask, and the mesa-etched first clad. Forming a first current blocking layer of a second conductive typical compound semiconductor on a sidewall of the second layer to the second cladding layer pattern, and a second first conductive semiconductor being formed on the first current blocking layer A process for forming a current blocking layer is provided.
이하, 본 발명에 따른 반도체 LD의 제조방법에 관하여 첨부도면을 참조하여 상세히 설명한다.Hereinafter, a method of manufacturing a semiconductor LD according to the present invention will be described in detail with reference to the accompanying drawings.
본 발명에 따른 반도체 LD의 제조방법은 PBH-LD의 메사식각 공정에 주된 요점이 있는 것으로서, 기타 공정은 종래와 동일하므로 제1a도 내지 제1d도를 참조하여 설명한다.The method of manufacturing a semiconductor LD according to the present invention has a main point in the mesa etching process of PBH-LD, and other processes are the same as in the prior art, and thus, the method will be described with reference to FIGS. 1A to 1D.
먼저, 제1도 전형의 화합물 반도체, 예를들어 N+형 InP 반도체 기판(1) 상에 상기 반도체기판(1)과 같은 조성의 화합물 반도체, 예를 들어 N형 InP로된 제1클레드층(2)을, 예를 들어 1∼1.5μm 정도의 두께로 형성하고 상기 제1클레드층(2)상에 제1클레드층(2)과는 다른 조성의 진성 화합물 반도체, 예를 들어 i-InGaAsP나 다중양자우물(multi quantum well)로된 활성층(3)을, 예를 들어 0.05∼0.4μm 정도 두께로 형성한 후, 상기 활성층(3)상에 제1클레드층(2)과 같은 조성의 제2도 전형의 화합물 반도체인 P형 InP로된 제2클레드층(4)을 0.1∼0.5μm 정도 두께로 형성한다. 여기서 상기 반도체기판(1)은 직사각 형상의 2인치 이하 크기를 사용하고, 상기 제1클레드층(2)과 활성층(3) 및 제2클레드층(4)은 순차적으로 MOCVD나 LPE 방법으로 성장한다.(제2a도 참조)First, a first clad layer of a compound semiconductor having the same composition as that of the semiconductor substrate 1, for example, an N-type InP, is formed on a first semiconductor compound semiconductor, for example, an N + type InP semiconductor substrate 1. An intrinsic compound semiconductor having a composition different from that of the first cladding layer 2 on the first cladding layer 2, for example, having a thickness of about 1 to 1.5 μm; An active layer 3 made of InGaAsP or multi quantum wells, for example, having a thickness of about 0.05 to 0.4 μm, and then the same as the first clad layer 2 on the active layer 3 The second clad layer 4 made of P-type InP, which is a compound semiconductor of the second degree typical composition, is formed to a thickness of about 0.1 to 0.5 탆. Here, the semiconductor substrate 1 has a rectangular shape of 2 inches or less, and the first cladding layer 2, the active layer 3, and the second cladding layer 4 are sequentially formed by MOCVD or LPE. (See also section 2a)
그 다음 상기 제2클레드층(4)상에 절연막, 예를 들어 산화막이나 질화막등의 패턴으로된 한쪽으로 연장된 직사각 스트라이프 형상의 식각마스크(5)를 전면도포 및 사진식각방법으로 소정 크기, 예를 들어 2∼4μm 정도의 폭 및 0.1∼0.3μm 정도 두께로 형성한다.(제1b도 참조)Then, an etching mask 5 having a rectangular stripe shape extending to one side of an insulating film, for example, an oxide film or a nitride film, is formed on the second clad layer 4 by a front coating and a photolithography method. For example, it is formed in a width of about 2 to 4 μm and a thickness of about 0.1 to 0.3 μm (see also FIG. 1b).
그후, 상기 구조의 반도체기판(1)을 제3도에 도시되어있는 홀더(10)의 홈(11)에 삽입고정시키고, 제4도의 도시되어 있는 바와 같이, 상기 홀더(10)의 양측을 지지대(15)로 고정시켜 식각 용액(25) 들어 있는 수조(20)에 일정시간 동안 담구어 상기 식각마스크(5)에 의해 노출되어있는 제2클레드층(4)에서 제1클레드층(2)까지를 순차적으로 메사 식각하여 스트라이프 형태로 만들고, 상기 반도체기판(1)의 상측 일부도 식각되도록 한다. 이때 상기 제2클레드층(4)과 활성층(3) 및 제1클레드층(2) 패턴은 상기 식각마스크(5)의 하부에서 언더컷이 지게된다. 상기 수조(20)내에는 식각용액(25)이, 예를 들어 HBr:H2O2:H2O:HCI 이 들어있다.Thereafter, the semiconductor substrate 1 having the above structure is inserted into and fixed to the groove 11 of the holder 10 shown in FIG. 3, and as shown in FIG. 4, both sides of the holder 10 are supported. The second cladding layer 2 is immersed in the bath 20 containing the etching solution 25 for a predetermined time, and the first cladding layer 2 is exposed to the second cladding layer 4 exposed by the etching mask 5. ) Mesa-etched sequentially to form a stripe shape, and part of the upper side of the semiconductor substrate 1 is also etched. At this time, the second cladding layer 4, the active layer 3, and the first cladding layer 2 pattern have an undercut under the etching mask 5. The etching solution 25 contains, for example, HBr: H 2 O 2 : H 2 O: HCI in the water tank 20.
여기서 상기 홀더(10)는 상기 반도체기판(1) 보다는 큰 면적, 예를 들어 30×30(±10)mm2정도 크기의 유리판이나 테프론판으로서, 중앙 부분에 상기 반도체기판(1)이 삽입될 정도 크기, 예를 들어 15×15(±5)mm2면적 및 반도체기판(1)이 두께될 정도, 예를 들면 300∼400μm 정도 깊이의 홈(15)이 형성되어 있다.Here, the holder 10 is a glass plate or a Teflon plate having a larger area than the semiconductor substrate 1, for example, 30 × 30 (± 10) mm 2 , and the semiconductor substrate 1 is inserted into a central portion thereof. Grooves 15 are formed in a precision size, for example, 15 × 15 (± 5) mm 2 area and a thickness in which the semiconductor substrate 1 is thick, for example, about 300 to 400 μm in depth.
따라서 메사 식각 공정시 상기 반도체기판(1)이 홈(15)에 삽입되어 있어 반도체기판(1)의 배면 또는 측면에 식각되지 않고, 식각공정시 반도체기판(1)이 미끄러지지 않으며, 홈(15)의 깊이를 반도체기판(1)의 두께가 비슷하게하여 기하학적인 문제나 식각용액의 농도구배 및 용액의 확산에 따른 식각 특성 변화를 적게하여 식각균일성이 향상되어 제5도에 도시되어 있는 바와 같이, 제1클레드층(2)에서 제2클레드층(4)까지의 스트라이프의 형태가 식각마스크(5)의 형상과 유사하게 형성되고, 중앙부분과 테두리 부분에서의 식각 속도차가 줄어든다.(제1c도 참조)Accordingly, the semiconductor substrate 1 is inserted into the groove 15 during the mesa etching process so that the semiconductor substrate 1 is not etched on the back or side surface of the semiconductor substrate 1, and the semiconductor substrate 1 does not slip during the etching process. As the thickness of the semiconductor substrate 1 is similar, the etching uniformity is improved by reducing the geometrical problem, the concentration gradient of the etching solution and the diffusion of the solution, and the etching uniformity is improved, as shown in FIG. The shape of the stripe from the first clad layer 2 to the second clad layer 4 is formed similarly to the shape of the etching mask 5, and the difference in etching speed between the center portion and the edge portion is reduced. See also 1c)
그 다음 상기 제2클레드층(4)에서 제1클레드층(2) 패턴까지의 측벽에 상기 클레드층들과 같은 조성의 제2도 전형인 P형 InP로된 제1전류차단층(6)과 제1도 전형인 N형 InP로된 제2전류차단층(7)을 순차적으로 재성장시켜, 상기 식각마스크(5) 하부의 식각된 부분을 채운다.Next, a first current blocking layer of P-type InP, which is a second degree typical of the same composition as the cladding layers, is formed on the sidewalls from the second cladding layer 4 to the first cladding layer 2 pattern. 6) and the second current blocking layer 7 made of N-type InP, which is typical of FIG. 1, are sequentially regrown to fill the etched portion of the lower portion of the etch mask 5.
그후, 도시되어있지는 않으나, 상기 식각마스크를 제거하고, 후속 에피공정 및 전극을 형성하여 PBH-LD를 완성한다.Thereafter, although not shown, the etch mask is removed and subsequent epiprocesses and electrodes are formed to complete the PBH-LD.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 LD의 제조방법은 제1도 전형의 화합물 반도체기판상에 동일한 도전형의 제1클레드층과 진성 활성층과 제2도 전형의 제2클레드층을 성장시키고, 상기 제2클레드층상에 스트라이프 형상의 절연막 패턴으로된 식각마스크를 형성한 후, 반도체기판이 삽입되는 홈을 구비하는 홀더의 홈에 반도체기판을 삽입하고, 상기의 홀더를 식각용액에 담구어 상기 제2클레드층에서 제1클레드층까지를 순차적으로 메사식각한 후, 제1 및 제2전류차단층을 성장시켜 PBH-LD를 형성하였으므로, 메사 식각 공정시 반도체기판의 위치에 따른 식각 정도가 균일하여 소자의 동작특성이나 재현성이 향상되고, 반도체기판의 손실이 방지되어 공정수율 향상되며, 감광막 도포나 플라즈마 에슁 공정이 생략되어 제조단가를 절감할 수 있는 이점이 있다.As described above, in the method of manufacturing a semiconductor LD according to the present invention, the first conductive layer of the same conductivity type, the intrinsic active layer, and the second conductive type second clad layer are formed on the compound semiconductor substrate of the first conductivity type. After the growth, and forming an etching mask of a stripe-shaped insulating film pattern on the second clad layer, a semiconductor substrate is inserted into a groove of a holder having a groove into which the semiconductor substrate is inserted, and the holder is placed in an etching solution. After immersing mesa-etched from the second cladding layer to the first cladding layer in succession, the first and second current blocking layers were grown to form PBH-LD, and thus, at the position of the semiconductor substrate during the mesa etching process. As the etching degree is uniform, the operation characteristics and reproducibility of the device are improved, the process yield is improved by preventing the loss of the semiconductor substrate, and the manufacturing cost is reduced by eliminating the photoresist coating or plasma etching process. There is an advantage in that.
Claims (15)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950018859A KR0144491B1 (en) | 1995-06-30 | 1995-06-30 | A method for manufacturing semiconductor laser diode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950018859A KR0144491B1 (en) | 1995-06-30 | 1995-06-30 | A method for manufacturing semiconductor laser diode |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970004190A KR970004190A (en) | 1997-01-29 |
KR0144491B1 true KR0144491B1 (en) | 1998-08-17 |
Family
ID=19419277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950018859A KR0144491B1 (en) | 1995-06-30 | 1995-06-30 | A method for manufacturing semiconductor laser diode |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0144491B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030019245A (en) * | 2001-08-31 | 2003-03-06 | 가부시끼가이샤 도시바 | Semiconductor laser device and manufacturing method for the same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100348242B1 (en) * | 1995-09-28 | 2002-11-18 | 엘지전자주식회사 | Automatic channel switching method |
-
1995
- 1995-06-30 KR KR1019950018859A patent/KR0144491B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030019245A (en) * | 2001-08-31 | 2003-03-06 | 가부시끼가이샤 도시바 | Semiconductor laser device and manufacturing method for the same |
Also Published As
Publication number | Publication date |
---|---|
KR970004190A (en) | 1997-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2823476B2 (en) | Semiconductor laser and method of manufacturing the same | |
US4163953A (en) | Double heterostructure laser for direct coupling to an optical fiber | |
US5019519A (en) | Method for the manufacture of optical semiconductor device | |
US4099999A (en) | Method of making etched-striped substrate planar laser | |
US4270096A (en) | Semiconductor laser device | |
KR0174537B1 (en) | Method of manufacturing a semiconductor body formed with mesa | |
KR100247166B1 (en) | Semiconductor light emitting device | |
US7184640B2 (en) | Buried heterostructure device fabricated by single step MOCVD | |
KR0144491B1 (en) | A method for manufacturing semiconductor laser diode | |
KR100590565B1 (en) | Semiconductor laser diode and method of manufacturing the same | |
Ishikawa et al. | V‐grooved substrate buried heterostructure InGaAsP/InP laser by one‐step epitaxy | |
KR0144490B1 (en) | A method of manufacture of semiconductor laser diode | |
KR970004499B1 (en) | A method for manufacture of semiconductor laser | |
US5674779A (en) | Method for fabricating a ridge-shaped laser in a channel | |
JPH05218585A (en) | Semiconductor light emitting device | |
KR100234349B1 (en) | Method of manufacturing laser diode | |
KR100265801B1 (en) | Laser diode and its manufacturing method | |
JPH0634426B2 (en) | Method for manufacturing semiconductor laser device | |
RU2146842C1 (en) | Semiconductor light-emitting element manufacturing process | |
KR950006987B1 (en) | Semiconductor laser diode manufacturing method | |
JP3266114B2 (en) | Manufacturing method of semiconductor laser | |
KR100239498B1 (en) | Method for manufacturing semiconductor laser diode | |
KR100372767B1 (en) | Semiconductor laser diode and fabricating method thereof | |
KR940005000B1 (en) | Manufacturing method of semiconductor laser diode | |
EP0474721A1 (en) | Semiconductor light emitting device. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050322 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |