KR0144135B1

KR0144135B1 - Transmitting bufer device of video conferencing system

Info

Publication number: KR0144135B1
Application number: KR1019920025417A
Authority: KR
Inventors: 한성택
Original assignee: 정장호; 엘지정보통신주식회사
Priority date: 1992-12-24
Filing date: 1992-12-24
Publication date: 1998-07-15
Also published as: KR940017924A

Abstract

본 발명은 버퍼메모리를 PISO(병렬 입력 직렬 출력)버퍼로 구성하고 콘트롤러를 프로세스가 아닌 하드웨어로 구성하여 CCITT H.261에 근거하여 영상데이타의 흐름을 조절하고자한 회상회의 비디오 시스템의 송신버퍼장치에 관한 것이다.The present invention relates to a transmission buffer device of a video conference system, which is configured to control the flow of image data based on CCITT H.261 by configuring a buffer memory as a PISO (parallel input serial output) buffer and a controller as hardware instead of a process. It is about.

이러한 본 발명은 송신 비디오 데이타를 디코딩하는 비디오 변조 코더와, 비디오 변조 코더에서 출력되는 유효데이타 신호를 인가받아 송신버퍼 양자화기 선택신호를 출력하는 송신버퍼 콘트롤러와, 송신버퍼 콘트롤러에서 출력된 양자화기 선택신호에 따라 비디오 변조 코더에서 얻어진 병렬 영상 데이타량을 조절하고 직렬 영상데이타로 변환하여 채널로 전송하는 송신버퍼 메모리로 이루어진다.The present invention provides a video modulation coder for decoding transmission video data, a transmission buffer controller for receiving a valid data signal output from the video modulation coder and outputting a transmission buffer quantizer selection signal, and a quantizer selection output from the transmission buffer controller. It consists of a transmission buffer memory that adjusts the amount of parallel image data obtained from the video modulation coder according to the signal, converts it into serial image data, and transmits it to the channel.

Description

Transmission buffer device of video conference video system

제1도는 CCITT H.261에 근거한 비디오 시스템의 송,수신 블럭구성도.1 is a block diagram of transmission and reception of a video system based on CCITT H.261.

제2도는 종래 송신버퍼 장치 블럭구성도.2 is a block diagram of a conventional transmission buffer device.

제3도는 본 발명 화상회의 비디오 시스템의 송신버퍼장치 블럭구성도.3 is a block diagram of a transmission buffer device of the videoconferencing video system of the present invention.

*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

17:병렬/병렬 선입선출기 18:병렬/직렬 선입선출기17: Parallel / Parallel first-in, first-out 18

22:송신버퍼 메모리 23:송신버퍼 콘트롤러22: TX buffer memory 23: TX buffer controller

본 발명은 화상회의 비디오 시스템의 송신버퍼장치에 관한 것으로, 특히 버퍼 메모리를 PISO(Parallel-In-Serial-Out)로 구성하고 프로세서 대용으로 하드웨어적인 콘트롤러를 구성하여 CCITT H.261에 근거하여 영상데이타의 흐름을 조절하고자 한 화상회의 비디오 시스템의 송신버퍼장치에 관한 것이다.The present invention relates to a transmission buffer device for a videoconferencing video system. In particular, the buffer memory is configured as PISO (Parallel-In-Serial-Out) and a hardware controller is used as a substitute for a processor to provide video data based on CCITT H.261. The present invention relates to a transmission buffer device of a videoconferencing video system which is intended to control the flow of the video stream.

CCITT H.261에 근거한 비디오 시스템의 송,수신장치는 제1도와 같이, 송신신호를 디코딩하는 송신 디코더(1)와, 송신 디코더(1)에서 출력되는 채널(CH)신호를 수신하여 적절히 증폭하는 수신 버퍼장치(2)와, 수신버퍼장치(2)의 출력을 비디오 복조 디코딩하는 비디오 복조 디코더(3)와, 비디오 복조 디코더(3)의 출력 신호원을 디코딩하는 신호원 디코더(4)와, 신호원 디코더(4)의 출력을 제어하는 후단 프로세서(5)와 , 수신 버퍼 장치(2)의 동작을 제어하는 수신버퍼 콘트롤러(6)와, 비디오 복조 디코더(3)의 제어하에 신호원 디코더(4)와 후단 프로세서(5)의 동작을 제어하는 디코더 콘트롤러(7)로서 수신부(A)를 구성하고, 상기 수신부(A)와는 역동작을 수행하도록 전단 프로세서(11), 신호원 코더(12), 비디오 변저 코더(13), 송신버퍼장치(14), 송신 코더(15) 및 디코더 콘트롤러(16)로서 송신부(B)를 구성하고 있다.A transmission and reception apparatus of a video system based on CCITT H.261 receives a channel decoder (CH) signal output from the transmission decoder 1 and a transmission decoder 1 for decoding a transmission signal as shown in FIG. A video demodulation decoder 3 for video demodulating and decoding the output of the reception buffer device 2, a signal source decoder 4 for decoding the output signal source of the video demodulation decoder 3, A signal source decoder under the control of the post processor 5 controlling the output of the signal source decoder 4, the receiving buffer controller 6 controlling the operation of the receiving buffer device 2, and the video demodulation decoder 3 4) and the decoder A as a decoder controller 7 for controlling the operation of the rear end processor 5, and the front end processor 11 and the signal source coder 12 to perform reverse operation with the receiver A. , Video decoder coder 13, transmit buffer device 14, transmit coder 15 and decoder control A multiple (16) constitute a transmission unit (B).

이와 같이 구성된 화상회의 비디오 시스템의 송,수신 장치에서는 비디오 변조 코더(13)에서 가변적인 레이트(rate)로 발생하는 데이타를 정해진 레이트(rate)의 일정한 전송속도를 갖는 채널을 통해 전송하기 위해 전송버퍼가 필요하며 CCITT에서는 이 전송버퍼의 사이즈(Size)를 CIF의 경우 256Kbits이상, QCIF의 경우 64Kbits 이상으로 권고하고 있다.In the transmission and reception apparatus of the videoconferencing video system configured as described above, a transmission buffer is used to transmit data generated at a variable rate in the video modulation coder 13 through a channel having a constant transmission rate of a predetermined rate. CCITT recommends that the size of this transmission buffer be more than 256 Kbits for CIF and more than 64 Kbits for QCIF.

또한, 전송버퍼에서는 버퍼의 상태에 따라 송신 버퍼로 입력되는 데이타의 양을 조절하기 위한 제어신호를 귀환시켜 주는 방법으로 버퍼의 충만(full)상태나 공핍(empty)상태를 제어하고 있다.In addition, the transfer buffer controls the full or empty state of the buffer by returning a control signal for adjusting the amount of data input to the transmission buffer according to the state of the buffer.

상기와 같은 작용을 하는 종래의 송신버퍼장치는 제2도와 같이 비디오 변조 코더(13)에서 출력된 병렬데이타를 병렬로 선입선출하는 병렬/병렬 선입선출기(17)와, 입력되는 병렬 데이타를 직렬로 선입선출하는 병렬/직렬 선입선출기(18)와, 에스램(19)과, 상기 병렬/병렬 선입선출기(17) 및 병렬/직렬 선입선출기(18)의 버퍼를 제어하는 버퍼제어 및 디지탈 신호 처리부(20)와, 비디오 다중화부(21)로 구성되었다.In the conventional transmission buffer device having the above-described function, the parallel / parallel first-in-first-out unit 17 for first-in first-out parallel data output from the video modulation coder 13 as shown in FIG. Buffer control for controlling the parallel / serial first-in first-out (18), SRAM (19), the buffer of the parallel / parallel first-in first-out (17) and the parallel / serial first-in first-out (18) to preemptively A digital signal processor 20 and a video multiplexer 21 are included.

이와 같이 구성된 종래 송신버퍼장치는 데이타 포멧을 변환하기 위해 비디오 다중화부(21)에서 얻어지는 병렬 비디오 데이타를 병렬/병렬 선입선출기(17)는 버퍼링하여 병렬 비디오 데이타로 버퍼 제어 및 디지탈 신호 처리부(20)에 입력하게 된다.In the conventional transmission buffer device configured as described above, the parallel / parallel first-in first-out buffer 17 buffers the parallel video data obtained from the video multiplexer 21 to convert the data format. ).

이에 따라 버퍼 제어 및 디지탈 신호처리부(20)는 입력되는 디지탈 병렬 비디오 데이타를 신호처리하여 에스램(19)에 저장하고, 아울러 저장된 비디오 데이타를 인출하여 병렬/직렬 선입선출기(18)에 병렬 데이타로 인가하게 된다.Accordingly, the buffer control and digital signal processor 20 processes the received digital parallel video data into the SRAM 19 and extracts the stored video data to the parallel / serial first-in-first-out machine 18. To be applied.

그리하면 병렬/직렬 선입선출기(18)는 입력되는 병렬 데이타를 직렬 데이타로 변환하여 선입 선출을 하게 된다.Then, the parallel / serial first-in-first-out machine 18 converts the input parallel data into serial data to perform first-in-first-out.

그러나 이와 같은 종래의 송신버퍼장치는 인터페이스 버퍼를 2개(병렬/병렬 선입선출기, 병렬/직렬 선입선출기)로 하여 버퍼 제어 및 디지탈 신호처리부의 앞단과 뒷단에 연결시키기에 CCITT 규정에 맞게 버퍼는 구성하였지만 인터페이스 버퍼를 다수개 사용하므로 회로 구성이 복잡함과 아울러 장치의 신뢰성이 저하되는 문제점이 있었다.However, such a conventional transmission buffer device has two interface buffers (parallel / parallel first-in, first-out, parallel / serial first-in-first-out) to be connected to the front and back of the buffer control and digital signal processing unit according to the CCITT regulations. Has a problem in that the circuit configuration is complicated and the reliability of the device is degraded because a plurality of interface buffers are used.

또한, 버퍼 제어 및 디지탈 신호 처리부를 이용하여 양자화 크기 및 버퍼 메모리의 판독/기록(Read/Write)을 위해 버퍼의 상태에 따라 제어신호를 귀환시켜주는 방법을 프로세서로 처리하기에 코스트가 상승하게 됨으로써 경제성을 저하시키는 문제점도 있었다.In addition, the cost is increased to process the method of returning the control signal to the processor for the quantization size and the read / write of the buffer memory using the buffer control and the digital signal processor. There was also a problem of degrading economics.

따라서 본 발명은 상기와 같은 종래 송신버퍼장치의 제반 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 CCITT H.261에 근거하여 간단한 하드웨어로 영상데이타의 흐름을 조절하도록 화상회의 비디오 시스템의 송신버퍼 장치를 제공하는데 있다.Accordingly, the present invention is to solve all the problems of the conventional transmission buffer device as described above, and an object of the present invention is a transmission buffer device of a videoconferencing video system to control the flow of video data with simple hardware based on CCITT H.261. To provide.

이러한 본 발명의 목적을 달성하기 위한 기술적 수단은 병렬로 입력되는 비디오 데이타를 직렬로 변환하여 출력하는 송신버퍼 메모리와, 상기 송신버퍼 메모리의 데이타 입출력을 제어하는 버퍼 콘트롤러로 이루어진다.The technical means for achieving the object of the present invention comprises a transmission buffer memory for converting and outputting the video data input in parallel in series, and a buffer controller for controlling the data input and output of the transmission buffer memory.

이하, 본 발명을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.Hereinafter, described in detail with reference to the accompanying drawings of the present invention.

제3도는 본 발명 화상회의 비디오 시스템의 송신버퍼장치 블럭구성도로써, 도시된 바와 같이 병렬로 입력되는 비디오 데이타를 직렬 데이타로 변환출력하는 송신버퍼 메모리(22)와, 비디오 변조 코더(13)에서 가변 레이트를 입력받아 상기 송신버퍼 메모리(22)의 데이타 출력 상태를 제어하는 송신버퍼 콘트롤러(23)로 구성되었다.3 is a block diagram of a transmission buffer device of a videoconferencing video system according to the present invention. As shown in FIG. 3, a transmission buffer memory 22 for converting and outputting video data inputted in parallel into serial data and a video modulation coder 13 is used. The transmission buffer controller 23 receives a variable rate and controls a data output state of the transmission buffer memory 22.

이와 같이 구성된 본 발명 화상회의 비디오 시스템의 송신버퍼장치의 작용, 효과를 설명하면 다음과 같다.The operation and effects of the transmission buffer device of the videoconferencing video system of the present invention configured as described above are as follows.

제3도에 도시된 바와같이 비디오 변조 코더(13)에서 병렬로 출력되는 영상데이타(Data)는 송신버퍼 메모리(22)에 입력된다.As shown in FIG. 3, image data Data output in parallel from the video modulation coder 13 is input to the transmission buffer memory 22. As shown in FIG.

아울러 상기 비디오 변조 코더(13)에서는 송신을 위한 유효한 데이타 신호(Data Valid Signal)를 출력하여 송신버퍼 콘트롤러(23)에 입력시키게 된다.In addition, the video modulation coder 13 outputs a valid data signal for transmission and inputs it to the transmission buffer controller 23.

이에 따라 송신버퍼 콘트롤러(23)는 상기 입력 데이타와 채널(Channel)에서 요구되는 고정 레이트(rate)를 제어하게 된다.Accordingly, the transmission buffer controller 23 controls the fixed rate required for the input data and the channel.

즉, 송신버퍼 콘트롤러(23)는 상기 송신버퍼 메모리(22)내의 송신버퍼의 현재 상태를 검색하여 상기 비디오 변조 코더(13)에서 입력되는 데이타양을 조절할 수 있는 귀환신호(feedback signal)를 만들어 피이드백시키고, 송신버퍼 메모리(22)의 기록/판독 입력단(W,R)에 기록 및 판독 제어신호를 줌으로써 항상 일정한 데이타가 유지될 수 있도록 하게 되는 것이다.That is, the transmission buffer controller 23 retrieves the current state of the transmission buffer in the transmission buffer memory 22 and generates a feedback signal for adjusting the amount of data input from the video modulation coder 13 to feed the feed signal. By giving back and giving write and read control signals to the write / read input terminals W and R of the transmission buffer memory 22, constant data can be maintained at all times.

여기서 제어신호는 데이타량을 조절할 수 있는 양자화기 선택신호를 의미한다.Herein, the control signal means a quantizer selection signal capable of adjusting the data amount.

그리하면 송신버퍼 메모리(22)는 상기 송신버퍼 콘트롤러(23)에서 출력된 제어신호에 따라 입력되는 병렬 데이타를 직렬 데이타로 변환시켜 채널(Channel)로 전송하게 되는 것이다.Then, the transmission buffer memory 22 converts the parallel data input according to the control signal output from the transmission buffer controller 23 into serial data and transmits the data to the channel.

이상에서와 같이 본 발명은 송신버퍼를 하드웨적으로 구성하고 프로세서 대신 콘트롤러에서 데이타량을 제어하기에 데이타량을 항상 일정량으로 유지 가능한 효과가 있으며, 단일 송신버퍼 구성으로 원가절감이 가능하게 되어 전체적인 경제성을 향상시킬 수 있는 효과도 있다.As described above, the present invention has the effect that the data amount can be maintained at a constant amount because the transmission buffer is hardware configured and the controller controls the data amount instead of the processor, and the cost can be reduced with a single transmission buffer configuration. There is also an effect that can be improved.

Claims

A video modulation coder 13 for decoding transmission video data and a transmission buffer controller 23 for receiving a valid data signal (Data Valid Signal) output from the video modulation coder 13 and outputting a transmission buffer quantizer selection signal. And a transmission buffer memory 22 for adjusting the amount of parallel image data obtained by the video modulation coder 13 according to the quantizer selection signal output from the transmission buffer controller 23, converting the serial image data into a channel, and transmitting the serial image data to the channel. Transmitting buffer device for a videoconferencing video system, characterized in that it comprises a).