KR0141211B1 - 시간측정장치 - Google Patents
시간측정장치Info
- Publication number
- KR0141211B1 KR0141211B1 KR1019930032289A KR930032289A KR0141211B1 KR 0141211 B1 KR0141211 B1 KR 0141211B1 KR 1019930032289 A KR1019930032289 A KR 1019930032289A KR 930032289 A KR930032289 A KR 930032289A KR 0141211 B1 KR0141211 B1 KR 0141211B1
- Authority
- KR
- South Korea
- Prior art keywords
- time
- output
- clock signal
- value
- measuring apparatus
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/04—Apparatus for measuring unknown time intervals by electric means by counting pulses or half-cycles of an ac
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Unknown Time Intervals (AREA)
Abstract
임의의 시점들 사이의 시간경과를 기준클럭주기의 배수로서 측정하는 장치에 있어서, 기준클럭주기보다 높은 해상도를 얻을 수 있는 개선된 시간측정장치가 개시된다.
본 발명에 따른 시간측정장치는 주기적인 클럭 신호를 계수하는 카운터, 상기 카운터의 출력을 트리거 신호에 의해 래치하고, 래치된 결과를 측정된 제1시간값으로 제공하는 제1래치를 구비하는 시간 측정 장치에 있어서, 상기 클럭 신호에 동기되어 발진하는 삼각파 발진기; 상기 삼가파 발진기의 발진 출력을 상기 트리거신호에 의해 샘플홀드하는 샘플홀드 회로; 상기 샘플홀드회로에 의해 샘플홀드된 값과 소정의 기준값의 비율을 계산하는 제산기; 상기 제산기의 출력을 디지털 변환하는 A/A변환기; 및 상기 a/d변화기의 출력을 래치하여 측정된 제2시간값으로 제공하는 래치를 더 구비함을 특징으로 한다.
본 발명에 따른 시간측정장치는 클럭신호의 주기와 트리거신호가 발생되는 시점까지의 시간의 비율을 산출하므로서 클럭신호의 주파수를 높이지 않고도 측정의 정밀도를 제고시킬 수 있는 시간측정장치를 제공하는 잇점이 있다.
Description
제1도는 종래의 시간측정장치를 보이는 블럭도이다.
제2a~2c도는 제1도에 도시된 장치의 동작을 보이는 도면이다.
제3도는 본 발명에 따른 시간측정장치의 바람직한 실시예를 보이는 블럭도이다.
제4a~4c도는 제3도에 도시된 장치의 동작을 보이는 도면이다.
본 발명은 임의의 시점들 사이의 시간경과를 기준클럭주기의 배수로서 측정하는 장치에 관한 것으로서, 더욱 상세하게는 기준클럭주기보다 높은 정밀도를 얻을 수 있는 시간측정장치에 관한 것이다.
종래의 시간측정장치는 어떤 주기를 갖는 클럭신호를 카운터로 계수하고, 측정하고자 하는 두 시점사이에서의 계수값을 비교함에 의해 두시점 사이에서의 시간경과를 측정하였다.
따라서, 종래의 시간측정장치는 클럭신호의 주파수가 정밀도의 척도가 되었다. 즉, 측정의 정밀도가 증가되기 위해서는 클럭신호의 주파수가 높아져야 한다.
그렇지만, 클럭신호의 증가에 따라 고주파특성이 좋은 부품들을 사용하여야 하므로 정밀도와 원가부담 사이에 절충이 필요하게 된다.
특히, 램(random access memory)의 응답속도가 시스템 전체의 응답속도를 대부분 결정하게 되는데, 램의 가격은 응답속도가 좋을수록 비싸지기 때문에 만족할 정도의 정밀도를 유지하기 위해서는 원가부담을 감수하여야 한다는 문제점이 있었다.
따라서, 본 발명의 목적은 원가에 대한 부담이 적은 시간측정장치를 제공하는 것에 있다.
본 발명의 다른 목적은 클럭신호의 주파수를 높이지 않더라도 측정의 정밀도를 제고시킬 수 있는 시간측정장치를 제공하는 것에 있다.
본 발명의 목적을 달성하기 위한 시간측정장치는 주기적인 클럭 신호를 계수하는 카운터, 상기 카운터의 출력을 트리거 신호에 의해 래치하고, 래치된 결과를 측정된 제1시간값으로 제공하는 제1래치를 구비하는 시간 측정 장치에 있어서, 상기 클럭 신호에 동기되어 발진하는 삼각파 발진기; 상기 삼각파 발진기의 발진 출력을 상기 트리거신호에 의해 샘플홀드하는 샘플홀드 회로; 상기 샘플홀드회로에 의해 샘플홀드된 값과 소정의 기준값의 비율을 계산하는 제산기; 상기 제산기의 출력을 디지털 변환하는 A/D변환기; 및 상기 A/D변환기의 출력을 래치하여 측정된 제2시간값으로 제공하는 래치를 더 구비함을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제1도는 카운터를 사용하여 구현된 종래의 시간측정장치를 도시한 블럭도이다.
제1도에 있어서, 10은 공지의 카운터로서 그에 입력되는 시스템클럭(SCLK)을 프리런 (free-run)계수한다.
12는 래치로서 임의의 시점에서 발생되는 트리거신호(TRIGGER)에 의해 트리거되어 카운터(10)에서 제공되는 계수값을 래치하고, 래치된 계수값(M)을 시간값으로서 외부에 제공한다.
임의 두시점에서 래치(12)에 의해 래치된 계수값을 각각 M1, M2라 할 때 두시점사이의 시간 Tcount는 다음의 식으로 결정된다.
Tcount=(M2-M1)(1/Fsclk)………………(1)
여기서 Fsclk는 클럭신호 SCLK의 주파수이다.
제2a~2c도는 제1도에 도시된 장치에 의한 동작을 보이는 파형도이다.
제2a도는 클럭신호를 보이는 타이밍도이고, 제2b도는 트리거신호를 보이는 타이밍도이며, 그리고 제2c도는 카운터(10)에 의해 계수되는 계수값의 변화를 보이는 그래프이다.
제2b~2c도에 도시된 바와 같이 임의의 두시점 (T1, T2)사이의 실제 경과시간(Treal)과 카운터(10)에 의해 측정된 경과시간(Tcount)사이에는 오차가 있는 것을 알 수 있다.
이는 카운터(10)의 계수동작이 클럭신호의 기립에 의해 트리거되기 때문에 클럭신호들 사이에서 발생되는 트리거신호에 의한 시간경과를 계수할 수 없기 때문이다.
두시점 사이의 실제의 경과시간 Treal은 다음과 같이 나타내어진다.
Treal=T2-T1=Tcount+Tel-Te2………………………(2)
여기서, Tel과 Te2는 각각 T1, T2 시점에서 카운터(10)에 의해 계수된 계수값(M1,M2)에 의해 발생되는 에러이다.
제3도는 본 발명에 따른 시간측정장치의 일 실시예를 도시한 블럭도이다.
제3도에 있어서 카운터(10)과 래치(12)는 제1도에 도시된 그것과 동일의 동작을 하는 것이므로 상세한 설명을 생략한다.
참조부호14는 클럭신호의 주기와 클럭신호의 발생시점으로부터 트리거신호의 발생시점까지 경과된 시간의 비율을 산출하는 비율계산부이고, 16은 임의의 시점에서 발생되는 트리거신호(TRIGGER)에 의해 트리거되어 비율계산부(14)에서 제공되는 비율을 래치하고, 래치된 비율(N)을 외부에 제공하는 제2래치이다.
임의의 두시점에서 래치(12,16)에 의해 래치된 계수값의 쌍을 각각(M1,N1),(M2,N2)라 할 때 두시점사이의 시간 Tcount는 다음의 식으로 결정된다.
Tcount=(M2-M1)(1/Fsclk)+(N2-N1)(1/Fsclk*2N)
=(T2main+T2sub)-(T1main+T1sub)………………(3)
여기서 Tmain은 카운터(10)에 의해 측정되는 제1시간값이며, Tsub는 비율연산부(14)에 의해 측정되는 제2시간값을 나타낸다.
비율계산부(14)는 클럭 신호에 의해 트리거되며, 클럭신호의 주파수 및 접지전위로부터 소정의 기준값인 피크치 Vref까지의 전위치 사이에서 발진되는 삼각파를 발생시키는 삼각파발생기(14a), 삼각파발생기(14a)에서 제공되는 삼각파를 트리거신호가 발생되는 시점에서 샘플홀드하는 샘플홀드회로(14b), 샘플홀드회로(14b)에서 샘플홀드된 전위 Vs와 Vref의 비율을 산출하는 제산기(14c), 그리고 제산기(14c)의 연산결과를 n비트의 이진수로 변환시키는 A/D변환기(14d)를 구비한다.
제4a~4c도는 제3도에 도시된 비율계산부(14)의 동작을 보이는 파형도이다.
제4a도는 크럭신호(SCLK)를 보이는 파형도이고, 제4b도는 삼각파발생기(14a)에 의해 발생되는 삼각파의 파형 및 샘플홀드회로(14b)에 의해 샘플홀드된 전압(Vs)를 보이는 파형도이며, 그리고 제4c도는 트리거신호를 보이는 파형도이다.
제4b도에 도시된 바와 같이 삼각파발생기(14a)로부터 발생되는 삼가파의 피크치는 한 클럭신호의 끝에서 피크치 Vref를 갖으며 시간에 대해 선형적인 함수이므로 트리거펄스가 발생되는 시점에서 샘플홀드된 전압 Vs와의 비율을 산출함에 의해 경과시간 Tsub을 산출할 수 있다.
경과시간 Tsub는 다음과 같이 산출된다.
Tsub=(Vs/Vref)*(1/Fsclk)…………………(4)
상술한 바와 같이 본 발명에 따른 시간측정장치는 클럭신호의 주기와 트리거신호가 발생되는 시점까지의 시간의 비율을 산출하므로서 클럭신호의 주파수를 높이지 않고도 측정의 정밀도를 재고시킬 수 있는 시간측정장치를 제공하는 잇점이 있다.
Claims (1)
- 주기적인 클럭 신호를 계수하는 카운터, 상기 카운터의 출력을 트리거 신호에 의해 래치하고, 래치된 결과를 측정된 제1시간값으로 제공하는 제1래치를 구비하는 시간 측정 장치에 있어서, 상기클럭 신호에 동기되어 발진하는 삼각파 발진기; 상기 삼각파 발진기의 발진 출력을 상기 트리거신호에 의해 샘플홀드하는 샘플홀드 회로; 상기 샘플홀드회로에 의해 샘플홀드된 값과 소정의 기준값의 비율을 계산하는 제산기; 상기 제산기의 출력을 디지털 변환하는 A/D변환기; 및 상기 A/D변환기의 출력을 래치하여 측정된 제2시간값으로 제공하는 래치를 더 구비하여, 상기 제1시간값과 제2시간값의 조합을 트리거 신호 사이의 경과된 시간값으로서 제공하는 시간 측정 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930032289A KR0141211B1 (ko) | 1993-12-31 | 1993-12-31 | 시간측정장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930032289A KR0141211B1 (ko) | 1993-12-31 | 1993-12-31 | 시간측정장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950019997A KR950019997A (ko) | 1995-07-24 |
| KR0141211B1 true KR0141211B1 (ko) | 1998-07-15 |
Family
ID=19375153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930032289A KR0141211B1 (ko) | 1993-12-31 | 1993-12-31 | 시간측정장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0141211B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101103645B1 (ko) * | 2009-08-13 | 2012-01-11 | 성균관대학교산학협력단 | 미세 시간 측정 장치 및 방법 |
-
1993
- 1993-12-31 KR KR1019930032289A patent/KR0141211B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101103645B1 (ko) * | 2009-08-13 | 2012-01-11 | 성균관대학교산학협력단 | 미세 시간 측정 장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950019997A (ko) | 1995-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU2006202661B2 (en) | High resolution time interval measurement apparatus and method | |
| US5367200A (en) | Method and apparatus for measuring the duty cycle of a digital signal | |
| US6271773B1 (en) | Coherent sampling method and apparatus | |
| Kostamovaara et al. | Time‐to‐digital converter with an analog interpolation circuit | |
| US7184908B2 (en) | Calibration method of time measurement apparatus | |
| KR0141211B1 (ko) | 시간측정장치 | |
| US20030035097A1 (en) | Method and apparatus for locating object by using laser range finder | |
| KR950006468A (ko) | 주기측정장치 | |
| RU2231077C2 (ru) | Устройство для измерения частоты электрических сигналов | |
| KR100234197B1 (ko) | 레이저거리 측정기의 검출신호 입력회로 | |
| Zhou et al. | A time and frequency measurement technique based on length vernier | |
| Kostamovaara et al. | ECL and CMOS ASICs for time-to-digital conversion | |
| Gula et al. | Measurements of periodic signals phase shifts with application of direct digital Synthesis | |
| JP3552122B2 (ja) | 時間測定方法及びこの方法を用いた時間測定装置・距離測定装置 | |
| Artyukh et al. | Potential of the DSP-based method for fast precise event timing | |
| KR100434478B1 (ko) | 펄스성 신호의 지터 측정장치 및 방법 | |
| Russo et al. | FPGA-Based Clock Phase Alignment Circuit for Frame Jitter Reduction | |
| RU1830515C (ru) | Способ определени времени запаздывани элемента задержки | |
| SU859944A1 (ru) | Многоканальный преобразователь частоты в код | |
| Määttä et al. | Accurate time interval measurement electronics for pulsed time of flight laser radar | |
| SU601625A1 (ru) | Преобразователь частота -код | |
| KR890006227Y1 (ko) | 프로그래머블 펄스변환기 | |
| SU631976A1 (ru) | Устройство дл распознавани речевых сигналов | |
| RU1803970C (ru) | Умножитель частоты следовани импульсов | |
| SU662876A1 (ru) | Стробированный измеритель слабых импульсных сигналов |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050228 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |