KR0139984B1 - Digital nonlinear gain controller for a video signal - Google Patents

Digital nonlinear gain controller for a video signal

Info

Publication number
KR0139984B1
KR0139984B1 KR1019950004978A KR19950004978A KR0139984B1 KR 0139984 B1 KR0139984 B1 KR 0139984B1 KR 1019950004978 A KR1019950004978 A KR 1019950004978A KR 19950004978 A KR19950004978 A KR 19950004978A KR 0139984 B1 KR0139984 B1 KR 0139984B1
Authority
KR
South Korea
Prior art keywords
signal
output
data storage
digital
section
Prior art date
Application number
KR1019950004978A
Other languages
Korean (ko)
Other versions
KR960036536A (en
Inventor
이제석
이철호
장지훈
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950004978A priority Critical patent/KR0139984B1/en
Publication of KR960036536A publication Critical patent/KR960036536A/en
Application granted granted Critical
Publication of KR0139984B1 publication Critical patent/KR0139984B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/20Circuitry for controlling amplitude response
    • H04N5/202Gamma control
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Studio Circuits (AREA)

Abstract

이 발명은 임의 가변이 가능한 영상신호용 디지탈 비선형 이득조절기에 관한 것으로, 각 구간에 대한 특성 곡선의 함수값을 저장하고 있다가 입력되는 신호에 해당하는 함수값을 출력하는 데이타 저장수단과, 입력되는 신호의 최상위비트로부터 첫번째 1의 자리수를 검사하여, 상기 데이타 저장수단에서 구간의 시작점과 끝점에 대한 함수값을 선택하는 신호와 시프터의 횟수를 선택하는 신호를 발생하고, 입력 신호에서 해당 비트를 0으로 만드는 신호를 발생하는 신호 발생수단과, 상기 데이타 저장수단으로부터 출력되는 2개의 값의 차분과 해당 비트를 0으로 한 수를 곱하여 출력하는 연산수단과, 상기 연산수단으로부터 출력되는 값을 상기 신호 발생수단으로부터 출력되는 신호에 따라 제산을 하는 제산수단과, 상기 제산수단으로부터 출력되는 신호와 상기 데이타 저장수단으로부터 출력되는 신호를 더하여 최종적인 부분 선형 근사함수의 결과를 출력하는 신호완성수단으로 이루어져 있으며, 2의 지수승을 갖는 구간으로 이루어진 부분 선형 근사법을 이용하여 영상신호의 이득을 조절함으로써 특성 곡선의 가변이 자유로운 비선형 이득 조절기를 구성하여, 보정 곡선의 변형이 자유로운 감마 보정기와 다이나믹 레인지가 줄어들지 않는 오토 니이와 페이드 인, 페이드 아웃의 효과를 하나의 장치로서 처리하는 임의 가변이 가능한 영상신호용 디지탈 비선형 이득조절기에 관한 것이다.The present invention relates to a digital nonlinear gain adjuster for an arbitrarily variable video signal, comprising: data storage means for storing a function value of a characteristic curve for each section and outputting a function value corresponding to an input signal, and an input signal Examining the first 1 digit from the most significant bit of, the data storage means generates a signal for selecting a function value for the start and end points of the section and a signal for selecting the number of shifters, and sets the corresponding bit to 0 in the input signal. A signal generating means for generating a signal to be generated, a calculating means for multiplying a difference of two values output from said data storing means, and a number corresponding to 0 as said bit, and a value output from said calculating means Division means for dividing according to the signal output from the signal, and the scene output from the division means Signal completion means for outputting the result of the final partial linear approximation function by adding the signal output from the data and the data storage means, and gain of the image signal by using the partial linear approximation method consisting of the interval having a power of 2 By adjusting it, a nonlinear gain adjuster can be used to freely change the characteristic curve, and a gamma compensator with a freely transformed correction curve and auto-nead, fade-in and fade-out effects that do not reduce the dynamic range can be arbitrarily variable. A digital nonlinear gain regulator for an image signal.

Description

임의 가변이 가능한 영상신호용 디지탈 비선형 이득조절기Arbitrarily variable digital nonlinear gain regulator for video signals

제1도는 영사 처리 시스템에 있어서, 화상 표시 장치의 특성을 보정하기 위한 감마 보정을 설명하기 위한 그래프,1 is a graph for explaining gamma correction for correcting characteristics of an image display apparatus in a projection processing system;

제2도는 테이블 룩업 방식에 의한 감마 보정 처리와 감마 보정 곡선의 변형을 설명하기 위한 그래프,2 is a graph illustrating a gamma correction process and deformation of a gamma correction curve by a table lookup method.

제3도는 오토 니이를 설명하기 위한 그래프,3 is a graph for explaining Otoni

제4도는 영상신호의 페이드 인과 페이드 아웃을 설명하기 위한 그래프,4 is a graph for explaining fade in and fade out of a video signal;

제5도는 부분 선형 근사 함수를 설명하기 위한 그래프,5 is a graph for explaining a partial linear approximation function,

제6도는 이 발명의 실시예에 따른 임의 가변이 가능한 영상신호용 디지탈 비선형 이득조절기를 적용한 블럭도,6 is a block diagram applying a digital nonlinear gain adjuster for an image variable that can be arbitrarily varied according to an embodiment of the present invention;

제7도는 제6도에 따른 이득조절을 나타낸 그래프이다.7 is a graph showing the gain control according to FIG.

이 발명은 임의 가변이 가능한 영상신호용 디지탈 비선형 이득조절기에 관한 것으로서, 더 상세히 말하자면, 부분 선형 근사 기법을 이용하여 이득을 자유롭게 변형시켜 임의의 비선형 특성 곡선을 얻음으로서 영상신호의 감마보정, 오토 니이(Auto knee), 페이드 인(Fade in), 페이드 아웃(Fade out)기능을 하나의 시스템(system)으로 구현할 수 있도록 한 임의 가변이 가능한 영상신호용 디지탈 비선형 이득조절기에 관한 것이다.The present invention relates to a digital nonlinear gain controller for an image variable that can be arbitrarily varied. More specifically, to obtain an arbitrary nonlinear characteristic curve by freely modifying a gain by using a partial linear approximation technique, gamma correction and auto-neyy of an image signal are performed. The present invention relates to a digital nonlinear gain adjuster for an arbitrarily variable video signal that enables auto knee, fade in, and fade out functions as a system.

영상신호를 처리하는 시스템의 일부 기능으로, 화상 표시 장치의 특성을 보정하기 위하여 감마 보정과 명암의 분포를 고르게 하여 주는 오토 니이 처리, 페이드 인, 페이드 아웃 등의 특수 효과 처리 등이 있다.Some functions of a system for processing video signals include gamma correction and auto-needling for smoothing the distribution of contrast, and special effect processing such as fade in and fade out to correct characteristics of an image display device.

제1도는 영상 처리 시스템에 있어서, 화상 표시 장치의 특성을 보정하기 위한 감마 보정을 설명하기 위한 그래프이다.1 is a graph for explaining gamma correction for correcting characteristics of an image display apparatus in an image processing system.

비디오 카메라(vieo camera), 텔레비젼(television) 등의 영상 처리시스템에서의 화상 표시 장치인 음극선간의 영상 신호에 대한 전달 함수는 감마(gamma, γ)의 지수함수를 나타난다.The transfer function of an image signal between cathode rays, which is an image display device in an image processing system such as a video camera, a television, and the like, represents an exponential function of gamma (γ).

즉, 제1도의 (a)와 같은 형태를 취하여, 입력되는 신호에 대해 어두운 신호는 더욱 어둡게 표시하고 밝은 신호에 대해서는 더욱 밝게 표시하는 특성을 갖고있어 시감도를 나쁘게 하는 문제점이 있다.That is, it has a problem that the dark signal is displayed darker with respect to the input signal, and the bright signal is brighter with respect to the input signal, as shown in FIG.

따라서, 입력되는 영상신호에 대해 제1도의 (c)와 같이 미리 감마의 역수1/Υ)의 지수 함수를 취하면 음극선관을 거친 최종 영상 출력이 제1도의 (b)와 같이 선형성을 유지하게 되는데, 상기와 같은 방법이 감마 보정이다.Therefore, if the input image signal has an exponential function of reciprocal gamma 1 / 마 of gamma as shown in (c) of FIG. 1, the final image output through the cathode ray tube maintains linearity as shown in (b) of FIG. The above method is gamma correction.

이상적인 시스템일 경우, 감마 보정 곡선의 감마값은 음극선관의 형광물질특성에 의하여 결정이 되어 고정되지만, 실제 영상 처리 시스템에서는 시스템의 구성 요소 특성에 적합하도록 감마값을 변형시킬 필요가 생긴다.In the ideal system, the gamma value of the gamma correction curve is determined and fixed by the characteristics of the fluorescent material of the cathode ray tube, but in an actual image processing system, it is necessary to modify the gamma value to match the characteristics of the components of the system.

예를 들면, 비디오 카메라에서 고체 촬상 소자의 분광 특성은 제조 회사와 제조 공정별로 달라지므로, 각각의 고체 촬상 소자 특성에 따라 감마 보정곡선을 변형시켜야 한다.For example, since the spectral characteristics of the solid-state image pickup device in the video camera vary depending on the manufacturing company and the manufacturing process, the gamma correction curve must be modified according to the characteristics of each solid state image pickup device.

종래의 아날로그 방식에서는 감마 보정 곡선을 여러 구간으로 나눈 후, 이득을 가변할 수 있는 증폭기를 구간별로 배치하여 각각의 증폭기에 대한 이득을 조절함으로써 감마 보정 곡선을 변화시키는 부분 선형 근사법을 이용하였다.In the conventional analog method, a partial linear approximation method of changing a gamma correction curve by dividing a gamma correction curve into several sections and then adjusting an gain for each amplifier by arranging amplifiers whose gain can be varied for each section is used.

이 방식에서는 이득을 가변시키기 위하여 외부에 조정점을 두어야 하고, 가변에 한계를 갖는 단점이 있다.In this method, an adjustment point must be placed externally in order to vary the gain, and there is a disadvantage in that the limit is variable.

영상 처리 시스템의 디지탈화가 이루어짐에 따라 감마 보정도 디지탈 방식의 처리가 필요하나, 아날로그 방식에서 사용하던 부분 선형 근사 기법을 디지탈 방식에서 적용할 경우 승산기, 제산기, 가감산기 등 크기가 큰 하드웨어(hardware)를 사용해야 하는 단점이 있기 때문에, 테이블 룩업(table look up)방식을 이용하고 있다.Digital processing of gamma correction requires digital processing as the image processing system becomes digital.However, when the partial linear approximation technique used in the analog method is applied in the digital system, large hardware such as a multiplier, a divider, and an adder / subtractor can be used. The table lookup method is used because of the disadvantage of using.

제2도는 테이블 룩업 방식에 의한 감마 보정 처리와 감마 보정 곡선의 변형을 설명하기 위한 그래프이다.2 is a graph for explaining the gamma correction processing and the deformation of the gamma correction curve by the table lookup method.

제2도와 같이, 미리 몇 개의 변형된 감마 보정 곡선을 기억장치에 기억시켜 각 영상처리 시스템에 적합한 감마 보정 곡선을 선택하는 이 방식은, 감마 보정곡선을 임의로 변형시킬 수 없다는 단점과, 가변시킨 감마 보정 곡선의 수 만큼 기억장치가 필요하므로 감마 보정 곡선의 가변 곡선의 수를 늘릴수록 하드웨어 크기가 커지는 단점이 있다.As shown in FIG. 2, this method of selecting a gamma correction curve suitable for each image processing system by storing several modified gamma correction curves in advance in the storage device has the disadvantage that the gamma correction curve cannot be arbitrarily modified, and the variable gamma Since the storage device is required for the number of correction curves, the hardware size increases as the number of variable curves of the gamma correction curve increases.

제3도는 오토 니이를 설명하기 위한 그래프이다.3 is a graph for explaining Otoni.

영상의 일부분에 강한 휘도 신호를 갖는 성분이 있을 경우, 이 신호로 말미암아 영사의 명암 분포가 저조도와 고조도 성분으로 치우쳐, 영상의 질이 저하된다.If there is a component having a strong luminance signal in a part of the image, this signal causes the contrast distribution of the projection to the low light and high light components to deteriorate the image quality.

이를 방지하기 위하여 일정 문턱치 이상의 강한 휘도 신호를 갖는 부분은 이득을 낮추어 신호를 약하게 하여 명암의 분포를 고르게 한다.In order to prevent this, a portion having a strong luminance signal above a certain threshold lowers the gain to weaken the signal to evenly distribute the contrast.

제3도에서처럼 보통의 영상신호는 고휘도 성분이 적고 명암 분포가 고르므로 제도의 (a)와 같이 기울기가 일정한 곡선을 선택한다.As shown in FIG. 3, since a normal video signal has a low luminance component and an even distribution of contrast, a curve having a constant slope is selected as shown in (a) of the system.

그러나, 영상중에 강한 휘도 신호가 있는 경우에는 제3도의 (b)와 같이 구간에 따라 기울기가 달라지는 특성 곡선을 선택한다.However, if there is a strong luminance signal in the image, a characteristic curve whose slope varies with each section is selected as shown in (b) of FIG. 3.

즉, 문턱치 이상의 강한 휘도 신호에 대해서는 이득을 낮추어 크기를 작게하고 그 이외의 신호에 대해서는 이득을 높여 크기를 증가시킴으로서, 명암의 분포를 고르게 한다.In other words, the intensity is reduced by increasing the magnitude of the gain by lowering the gain for the strong luminance signal above the threshold and increasing the gain by increasing the gain of the other signals.

그런데, 상기의 방법의 곱셈기와 가산기가 필요하여, 하드웨어가 커지는 단점이 있다.However, a multiplier and an adder of the above method are required, which leads to a disadvantage of increasing hardware.

하드웨어의 구성을 간단하게 하기 위하여, 문턱치 이하의 신호에 대하여서는 이득을 '1'로 하고 문턱치 이상의 신호에 대하여는 기울기를 '0.5'로 하여, 문턱치보다 크기가 큰 신호를 우측으로 비트 시프트(shift)함으로써 곱셈기를 사용하지 않고 기울기 0.5를 곱하는 역할을 한다.In order to simplify the hardware configuration, the gain is set to '1' for signals below the threshold and the slope is set to '0.5' for signals above the threshold, and bit shifted to a signal having a magnitude larger than the threshold to the right. This multiplies the slope by 0.5 without using a multiplier.

그러나, 상기와 같이 함으로써 하드웨어의 크기는 줄어들지만, 기울기 1과 0.5를 선택함으로 인해 제3도에서 보는 바와 같이 영상신호를 표현할 수 있는 다이나믹 레인지(dynamic range)가 작아지는 문제점이 있다.However, although the size of the hardware is reduced by doing the above, there is a problem in that a dynamic range capable of expressing an image signal is reduced due to the selection of the slopes 1 and 0.5, as shown in FIG.

제4도는 영상신호의 페이드 인과 페이드 아웃을 설명하기 위한 그래프이다.4 is a graph for explaining fade in and fade out of a video signal.

영상신호를 처리하는 데에 있어서, 페이드 아웃의 방법은 제4도의 (a)와 같이 입력되는 영상 신호의 크기를 시간에 따라 점차적으로 줄여나감으로써 화면이 점점 사라지는 효과를 내고, 반대로 페이드 인의 방법은 제4도의 (b)와 같이 입력되는 영상 신호의 크기를 시간에 따라 점차적으로 강하게 함으로써 화면이 점점 나타나는 효과를 낸다.In processing the video signal, the fade-out method gradually decreases the size of the input video signal with time as shown in FIG. As shown in (b) of FIG. 4, the screen gradually appears as the magnitude of the input image signal is gradually increased with time.

종래에는 상기와 같은 페이드 인과 페이드 아웃의 처리를 위하여 크기가 큰 곱셈기와 가산기 등을 포함하는 별도의 장치를 구성함으로써, 회로의 크기가 비대해지고 회로가 복잡해지는 단점이 있다.Conventionally, by configuring a separate device including a large multiplier, an adder, and the like for the processing of the fade in and fade out as described above, there is a disadvantage in that the size of the circuit is enlarged and the circuit is complicated.

따라서 이 발명의 목적은 상기와 같은 종래의 문제점 및 단점을 해결하기 위한 것으로서, 선형구간의 크기가 2의 지수승에 해당하는 부분 선형 근사법을 이용하여 영상신호의 이득을 조절함으로써 특성 곡선의 가변이 자유로운 비선형 이득 조절기를 구성하여, 보정 곡선의 변형이 자유로운 감마 보정기와 다이나믹레인지가 줄어들지 않는 오토 니이와 페이드 인, 페이드 아웃의 효과를 하나의 장치로서 처리하는 임의 가변이 가능한 영상신호용 디지탈 비선형 이득조절기를 제공하는 데에 있다.Accordingly, an object of the present invention is to solve the above problems and disadvantages, and by adjusting the gain of an image signal using a partial linear approximation method in which the magnitude of the linear section corresponds to the exponential power of 2, the variation of the characteristic curve is changed. A free non-linear gain adjuster consists of a gamma corrector with freely modified correction curves and an optional variable digital non-linear gain adjuster that handles the effects of auto knee, fade in, and fade out with no dynamic range reduction. To provide.

상기의 목적을 달성하기 위한 이 발명의 구성은,The configuration of the present invention for achieving the above object,

각 구간에 대한 특성 곡선의 함수값을 저장하고 있다가 입력되는 신호에 해당하는 함수값을 출력하는 데이타 저장수단과;Data storage means for storing a function value of a characteristic curve for each section and outputting a function value corresponding to an input signal;

입력되는 신호의 최상위비트로부터 첫번째 1의 자리수를 검사하여, 상기데이타 저장수단에서 구간의 시작점과 끝점에 대한 함수값을 선택하는 신호와 시프터의 횟수를 선택하는 신호를 발생하고, 입력 신호에서 해당 비트를 0으로 만드는 신호를 발생하는 신호 발생수단과;The first 1 digit is checked from the most significant bit of the input signal, and the data storage means generates a signal for selecting a function value for the start point and end point of the section and a signal for selecting the number of shifters, and the corresponding bit in the input signal. Signal generating means for generating a signal making 0 zero;

상기 데이타 저장수단으로부터 출력되는 2개의 값의 차분과 해당 비트를 0으로 한 수를 곱하여 출력하는 연산수단과;Arithmetic means for multiplying the difference between the two values output from the data storage means and the number of bits corresponding to zero and outputting the result;

상기 연산수단으로부터 출력되는 값을 상기 신호 발생수단으로부터 출력되는 신호에 따라 제산을 하는 제산수단과;Division means for dividing the value output from the calculation means according to the signal output from the signal generation means;

상기 제산수단으로부터 출력되는 신호와 상기 데이타 저장수단으로부터 출력되는 신호를 더하여 최종적인 부분 선형 근사 함수의 결과를 출력하는 신호완성수단으로 이루어져 있다.And a signal completion means for adding the signal output from the dividing means and the signal output from the data storage means to output the result of the final partial linear approximation function.

이하, 첨부된 도면을 참고로 하여 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described the most preferred embodiment that can be easily carried out this invention.

제5도는 부분 선형 근사 함수를 설명하기 위한 그래프이고,5 is a graph for explaining a partial linear approximation function,

제6도는 이 발명의 실시예에 따른 임의 가변이 가능한 영상신호용 디지탈 비선형 이득조절기를 적용한 블럭도이고,6 is a block diagram of applying a digital nonlinear gain adjuster for an image variable that can be arbitrarily varied according to an embodiment of the present invention.

제7도는 제6도에 따른 이득조절을 나타낸 그래프이다.7 is a graph showing the gain control according to FIG.

제6도에 도시되어 있듯이 이 발명의 실시예에 따른 임의 가변이 가능한 영상신호용 디지탈 비선형 이득조절기의 구성은,As shown in FIG. 6, a configuration of a digital nonlinear gain regulator for an image signal which can be arbitrarily variable according to an embodiment of the present invention is

입력되는 신호의 최상위비트로부터 첫번재 의 자리수를 검사하여, 레지스터에서 구간의 시작점과 끝점에 대한 함수값을 선택하는 신호와 시프터의 횟수를 선택하는 신호를 발생하고, 입력 신호에서 해당 비트를 0으로 만드는 신호를 발생하는 디코더(20)와;Checks the first digit from the most significant bit of the input signal, generates a signal to select the function value for the start and end points of the interval in the register, and a signal to select the number of shifters, and sets the corresponding bit to 0 in the input signal. A decoder 20 for generating a signal to make;

상기 디코더(20)에서 출력되는 함수값 선택신호를 입력받아 상위 구간과 하위구간의 함수값을 출력하는 레지스터(10)와;A register 10 for receiving a function value selection signal output from the decoder 20 and outputting a function value of an upper section and a lower section;

상기 레지스터(10)로부터 출력되는 2개의 값의 차분과 해당 비트를 0으로 한 수를 곱하여 출력하는 연산부(30)와;An arithmetic unit (30) for multiplying the difference between two values output from the register (10) by the number of bits corresponding to zero and outputting the multiplied number;

상기 연산부930)로부터 출력되는 값을 상기 디코더(20)로부터 출력되는 신호에 따라 제산을 하는 시프터(40)와;A shifter 40 which divides the value output from the operation unit 930 according to the signal output from the decoder 20;

상기 시프터(40)로부터 출력되는 신호와 상기 레지스터(10)로부터 출력되는 신호를 더하여 최종적인 부분 선형 근사 함수의 결과를 출력하는 가산기(50)로 이루어져 있다.And an adder 50 that adds a signal output from the shifter 40 and a signal output from the register 10 to output a result of the final partial linear approximation function.

상기 연산부(30)는, 상기 레지스터(10)로부터 출력되는 하위 구간의 함수값이 음의 단자로 연결되고 상위 구간의 함수값이 양의 단자로 연결되어 있는 감산기(31)와, 입력 신호와 상기 디코더(20)의 제1출력단자가 입력으로 연결되어있는 앤드(AND, 32)와 상기 감산기(31)의 출력단자와 상기 앤드(32)의 출력단자가 입력단자로 연결되어 있고 출력단자가 시프터(40)로 연결되어 있는 승산기(33)로 이루어져 있다.The operation unit 30 may include a subtractor 31 having a function value of the lower section connected to the negative terminal and a function value of the upper section connected to the positive terminal, and an input signal and the An AND 32 having a first output terminal of the decoder 20 connected as an input, an output terminal of the subtractor 31, and an output terminal of the end 32 are connected as input terminals, and an output terminal is connected to the shifter 40. The multiplier 33 is connected to the.

상기와 같이 이루어져 있는 이 발명의 동작은 다음과 같다.The operation of the present invention made as described above is as follows.

부분 선형 근사법이란 다차원 함수로 표현되는 비선형 특성 곡선을 여러 개의 구간으로 나누어 각 구간을 일차 선형 함수로 치환함으로써 처리를 간단화하는 과정을 말한다.Partial linear approximation refers to a process of simplifying the process by dividing a nonlinear characteristic curve represented by a multidimensional function into several sections and substituting each section by a linear linear function.

제5도에서 보면, 감마 보정이나 오토 니이, 페이드 인, 페이드 아웃을 위한 특성 곡선을 여러 개의 구간으로 나누어 부분 선형 근사법을 이용하여 각 구간을 선형 일차 함수로 치환한다.In FIG. 5, the characteristic curves for gamma correction, autonyi, fade in, and fade out are divided into several sections, and each section is replaced by a linear linear function using partial linear approximation.

상기 일차 함수는 두 점이 주어졌을 대 그 두 점을 잇는 직선을 구하는 공식에 구간의 시작점과 끝점의 값과 그때의 특성 곡선의 함수값을 대입하여 구할 수 있으며, 구간 내의 임의의 입력(x')에 대한 특성 곡선의 함수값(y')은 아래의 식(1)과 같이 된다.The linear function can be obtained by substituting the value of the start point and the end point of the interval and the function value of the characteristic curve in the formula for finding the straight line connecting the two points when two points are given. The function value y 'of the characteristic curve for is given by Equation (1) below.

여기서,here,

X(n-1):구간의 시작점X (n-1): the starting point of the section

X(n):구간의 끝점X (n): end point of the interval

y(n-1):구간의 시작점에 대한 특성 곡선의 함수값y (n-1): function of the characteristic curve for the beginning of the interval

y(n):구간의 끝점에 대한 특성 곡선의 함수값y (n): function of the characteristic curve for the end point of the interval

n:구간을 나타내는 지수n: exponent representing the interval

상기 식(1)을 하드웨어로 구현하기 위해서는 여러 개의 승산기, 제산기, 가감산기가 필요하며, 그에 따라 하드웨어의 규모가 커지게 된다.In order to implement Equation (1) in hardware, a plurality of multipliers, dividers, and adders and subtractors are required, thereby increasing the scale of the hardware.

이 발명에서는 특성 곡선의 지수 승수인 감마가 1보다 작으므로 입력 신호가 클수록 특성 곡선의 변화 폭이 둔해져서, 입력 신호의 크기가 큰 부분은 커다란 구간의 일차함수로 치환하여도 오차가 작은 성질을 이용하여, 근사 구간의 크기를 등간격이 아닌 2의 지수승으로 선택하였다.In the present invention, since the gamma, which is the exponential multiplier of the characteristic curve, is smaller than 1, the variation of the characteristic curve becomes slower as the input signal is larger, so that the part having a large input signal has a small error even when the large part of the input signal is replaced by the first-order function of a large interval. The size of the approximation section was chosen by exponential power of 2 rather than equidistant.

구간의 크기가 2의 지수승일 경우 상기 식(1)에서 구간의 크기에 해당하는 분모(X(n)-X(n-1)는 아래의 식(2)와 같이 계산되어 역시 2의 지수승이 되므로 나눗셈을 시프터로 간단히 구현할 수 있게 된다.If the size of the interval is an exponential power of 2, the denominator (X (n) -X (n-1) corresponding to the size of the interval in Equation (1) is calculated as shown in Equation (2) below, and the exponential power of 2 is also increased. This makes it easy to implement division as a shifter.

2n-2n-1= 2n-1………………………(2)2 n -2 n-1 = 2 n-1 ... … … … … … … … … (2)

따라서, 상기에서 시프트의 횟수는 2의 지수 승수(n-1)가 된다.Therefore, the number of shifts in the above is an exponential multiplier of n (n-1).

제5도에서 입력 신호(x')는 아래의 식(3)와 같은 관계를 갖고 있다.In FIG. 5, the input signal x 'has the same relationship as in Equation (3) below.

X(n-1) = 2n-1≤ x' X(n) = 2n………………………(3)X (n-1) = 2 n-1 ≦ x 'X (n) = 2 n ... … … … … … … … … (3)

상기 시프트 횟수(n-1)를 구하기 위하여, 식 (3)를 이용하여 입력 신호를 최상위비트(MSB, most significant bit)로부터 검사하여 처음으로 1이 나오는 위치를 구한다.In order to obtain the shift number n-1, an input signal is examined from the most significant bit (MSB) using Equation (3) to find a position where 1 is first.

입력신호(x')는 항상 구간의 시작점(X(n-1))보다 크고, 구간의 시작점(X(n-1)은 2의 (n-1)승이므로 상기 식 (1)의 [x-X(n-1)]항은 입력신호(x')의 (n-1)자리 비트를 '0'으로 하여 구할 수 있다.Since the input signal x 'is always greater than the start point X (n-1) of the section, and the start point X (n-1) of the section is a power of (n-1) of 2, [xX] (n-1)] can be obtained by setting the (n-1) digit bit of the input signal x 'to' 0 '.

예를 들어, 입력 신호가 10비트이고 그 값이 십진수로 262, 이진수로 0100000111일 때 최상위비트부터 처음으로 1이 나오는 자리를 검사하면 9비트 자리에서 이 조건을 만족하므로 [X(n)-X(n-1)]은 의 9승인 이진수 0100000000이 되며, [x-X(n-1)]은 9비트 자리를 0으로 한 이진수 0000000111가 된다.For example, if the input signal is 10 bits and its value is 262 in decimal and 0100000111 in binary, if the first digit from the most significant bit is checked, the condition is satisfied at 9 bits, so [X (n) -X (n-1)] is 0100000000 in binary 9, and [xX (n-1)] is 0000000111 in 9-bit binary.

상기한 원리를 이용하여 소요되는 하드웨어 크기를 줄일 수 있으며, 구간의 시작과 끝점에서의 특성 곡선의 함수값을 변화시켜 선형 근사 함수의 형태의 임의 변형이 가능하게 된다.Using the above-described principle, the required hardware size can be reduced, and arbitrary modification of the form of the linear approximation function is possible by changing the function value of the characteristic curve at the start and end points of the interval.

제6도에서 보면, 디코더(20)는 입력신호(x')의 최상위비트로부터 첫 번째 1이 나오는 자리수를 검사하여 레지스터(10)로 출력한다.Referring to FIG. 6, the decoder 20 checks the number of digits in which the first 1 appears from the most significant bit of the input signal x 'and outputs it to the register 10.

상기 레지스터(10)은 상기 디코더(20)로부터 출력되는 신호에 따라 해당하는 특정 곡선의 시작점과 끝점에 대한 함수값을 출력하며, 6도의 (a)에는 시작점의 함수값(y(n-1))이, 그리고 (b)에는 끝점의 함수값(y(n))이 출력된다.The register 10 outputs a function value for a start point and an end point of a specific curve corresponding to the signal output from the decoder 20, and the function value of the start point y (n-1) is shown in (a) of FIG. ) And (b) output the function value y (n) of the end point.

연산부의 감산기(1)는 상기 두 함수값(y(n-1), y(n))의 차를 구하고, 앤드(32)는 입력신호(x')와 디코더(20)로부터 출력되는 신호를 논리연산하여 제6도의 (c)에는 아래의 식(4)와 같은 신호가 출력된다.The subtractor 1 of the calculator calculates the difference between the two function values y (n-1) and y (n), and the end 32 receives the signal output from the input signal x 'and the decoder 20. By logical operation, a signal such as the following expression (4) is output to (c) of FIG.

x' - X(n-1)………………………(4)x '-X (n-1)... … … … … … … … … (4)

승산기(33)는, 상기 감산기(31)로부터 출력되는 신호와 상기 앤드(32)로부터 출력되는 신호를 곱하며, 제6도의 (d)에는 아래의 식(5)와 같은 신호가 출력된다.The multiplier 33 multiplies the signal output from the subtractor 31 and the signal output from the end 32, and a signal such as the following expression (5) is output to (d) of FIG.

(y(n)-y(n-1))×(x' - X(n-1))………………………(5)(y (n) -y (n-1)) x (x'-X (n-1))... … … … … … … … … (5)

시프터(40)는 상기 식(5)와 같은 신호를 상기 디코더(20)로부터 출력되는 신호에 해당하는 만큼 시프트함으로써 제산의 효과를 나타내며, 제6도의 (e)에는 위의 식(6)와 같은 신호가 출력된다.The shifter 40 exhibits the effect of division by shifting a signal such as equation (5) by the signal output from the decoder 20, and in (e) of FIG. 6, as shown in equation (6) above. The signal is output.

가산기(50)는, 상기 식(6)과 같은 신호에 상기 레지스터(10)로부터 출력되는 시작점의 함수값(y(n-1))을 더하여 상기 식(1)과 같은 최조적인 신호를 출력한다.The adder 50 adds a function value y (n-1) of the starting point output from the register 10 to a signal such as equation (6) and outputs the most optimal signal as shown in equation (1). .

예를 들어 제7도에서 보면, 입력 신호가 10비트이고 출력 신호가 8비트인 경우, 입력 신호를 6개의 구간으로 나누고 정상적인 영상에 대해서는 제7도의 (a)와 같이 영상 처리 시스템의 특성에 맞는 감마 보정 곡선에 대한 구간의 함수값(y1, y2, y3, y4, y5, y6)을 상기 레지스터(10)에 저장한다.For example, in FIG. 7, when the input signal is 10 bits and the output signal is 8 bits, the input signal is divided into six sections, and for a normal image, as shown in FIG. The function values y1, y2, y3, y4, y5, and y6 of the intervals for the gamma correction curve are stored in the register 10.

그런데, 영상 중에 강한 휘도 신호가 존재하여 오토 니이 처리가 필요할 경우, 제7도의 (b)와 같이 함수값(y1', y2', y3', y4', y5', y6')을 저장하게 된다.However, if a strong luminance signal is present in the image and the autonyy processing is required, the function values y1 ', y2', y3 ', y4', y5 ', and y6' are stored as shown in FIG. .

선형 근사 함수의 구간의 크기를 등간격이 아닌 2의 지수승으로 선택하여 구간의 크기가 각각 8, 16, 32, 64, 128, 156, 512로 되며, 종래의 감마 보정방식과는 달리 함수값(y1~y6, y1'~y6')을 변화시킴으로써 임의의 특성 곡선생성이 가능하고 종래의 오토 니이와는 달리 정상적인 영상과 강한 휘도 신호가 포함된 영상 모두에 대하여 8비트의 다이나믹 레인지를 갖도록 할 수 있다.By selecting the size of the section of the linear approximation function as the exponential power of 2 rather than equidistantly, the size of the section becomes 8, 16, 32, 64, 128, 156, and 512, respectively. Unlike the conventional gamma correction method, the function value By changing (y1 ~ y6, y1 '~ y6'), it is possible to generate arbitrary characteristic curves, and unlike conventional autoney, it can have 8-bit dynamic range for both normal image and image with strong luminance signal. have.

그리고, 레지스터에 저장되는 특성 곡선의 값을 시간에 따라 0에서 점차적으로 증가시키면 페이드 인의 효과를 낼 수 있고, 반대로 0으로 점차적으로 감소시키면 페이드 아웃의 효과를 낼 수 있다.If the value of the characteristic curve stored in the register is gradually increased from 0 to time, the fade-in effect can be achieved. On the contrary, the value of the characteristic curve stored in the register can be fade-out effect gradually.

따라서, 상기와 같이 동작하는 이 발명의 효과는 2의 지수승을 갖는 구간으로 이루어진 부분 선형 근사법을 이용하여 영상신호의 이득을 조절함으로써 특성곡선의 가변이 자유로운 비선형 이득 조절기를 구성하여, 보정 곡선의 변형이 자유로운 감마 보정기와 다이나믹 레인지가 줄어들지 않는 오토 니이와 페이트인, 페이드 아웃의 효과를 하나의 장치로서 처리하는 임의 가변이 가능한 영상신호용 디지탈 비선형 이득조절기를 제공하도록 한 것이다.Therefore, the effect of the present invention operating as described above is to adjust the gain of the image signal by using a partial linear approximation method consisting of a section having an exponential power of 2 to configure a nonlinear gain controller with a variable characteristic curve, It is designed to provide a freely deformable gamma corrector and a digital nonlinear gain adjuster for arbitrarily variable video signals that handles the effects of autony and fade-in and fade-out without decreasing dynamic range.

Claims (6)

부분 선형 근사 함수를 이용하여 이득을 자유롭게 변형시켜 임의의 비선형 특성 곡선을 얻음으로써 영상신호의 감마 보정, 오토 니이, 페이드 인, 페이드 아웃을 하나의 장치로 구현할 수 있는 임의 가변이 가능한 영상신호용 디지탈 비선형 이득조절기.Arbitrarily variable digital nonlinearity for arbitrarily varying gains by using the partial linear approximation function to obtain arbitrary nonlinear characteristic curves by freely modifying the gain to achieve gamma correction, autonyi, fade in, and fade out of the video signal. Gain regulator. 제1항에 있어서, 상기 부분 선형 근사 함수는, 그 구간의 크기를 2의 지수승으로 설정하는 것을 특징으로 하는 임의 가변이 가능한 영상신호용 디지탈 비선형 이득조절기.The digital nonlinear gain adjuster for arbitrarily variable video signal according to claim 1, wherein the partial linear approximation function sets the size of the section to an exponential power of 2. 제2항에 있어서, 상기 임의 가변이 가능한 영상신호용 디지탈 비선형 이득조절기는, 각 구간에 대한 특성 곡선의 함수값을 저장하고 있다가 입력되는 신호에 해당하는 함수값을 출력하는 데이타 저장수단(10)과;입력되는 신호의 최상위비트로부터 첫번째 1의 자리수를 검사하여, 상기 데이타 저장수단에서 구간의 시작점과 끝점에 대한 함수값을 선택하는 신호와 시프터의 횟수를 선택하는 신호를 발생하고, 입력 신호에서 해당 비트를 0으로 만드는 신호를 발생하는 신호 발생수단(20)과;상기 데이타 저장수단(10)으로부터 출력되는 2개의 값을 차분과 해당 비트를 0으로 한 수를 곱하여 출력하는 연산수단(30)과;상기 연산수단(0)으로부터 출력되는 값을 상기 신호 발생수단(20)으로부터 출력되는 신호에 따라 제산을 하는 제산수단(40)과;상기 제산수단(40)으로부터 출력되는 신호와 상기 데이타 저장수단(10)으로부터 출력되는 신호를 더하여 최종적인 부분 선형 근사 함수의 결과를 출력하는 신호완성수단(50)으로 이루어져 있는 것을 특징으로 하는 임의 가변이 가능한 영상신호용 디지탈 비선형 이득조절기.The digital nonlinear gain adjuster for an image variable, which can be arbitrarily variable, stores data of a characteristic curve of each section and outputs a function value corresponding to an input signal. Checking a first digit from the most significant bit of the input signal, generating a signal for selecting a function value for the start point and the end point of the section and a signal for selecting the number of shifters in the data storage means; Signal generating means (20) for generating a signal for making the corresponding bit zero; and arithmetic means (30) for multiplying two values output from the data storage means (10) and multiplying the number by the corresponding bit to zero; Division means (40) for dividing the value output from the calculation means (0) in accordance with the signal output from the signal generating means 20; and the division means (40) And a signal completion means 50 for outputting the result of the final partial linear approximation function by adding the signal output from the data storage means 10 and the signal outputted from the digital storage device. Gain regulator. 제3항에 있어서, 상기 연산수단(30)은, 상기 데이타 저장수단(0)으로부터 출력되는 하위 구간값이 음의 단자로 연결되고 상위 구간값이 양의 단자로 연결되어 있는 제감산수단(31)과;입력 신호와 상기 신호 발생수단(20)의 제1출력단자가 입력으로 연결되어 있는 제2감산수단(32)과;상기 제1감산수단(31)의 출력단자와 상기 제2감산수단(32)의 출력단자가 입력단자로 연결되어 있고 출력단자가 제산수단(40)으로 연결되어 있는 승산수단(33)으로 이루어져 있는 것을 특징으로 하는 임의 가변이 가능한 영상신호용 디지탈 비선형 이득조절기.4. The subtracting means (31) according to claim 3, wherein the calculating means (30) comprises a lower section value output from the data storage means (0) connected to a negative terminal and an upper section value connected to a positive terminal. A second subtracting means 32 having an input signal and a first output terminal of the signal generating means 20 as an input; an output terminal of the first subtracting means 31 and the second subtracting means ( 32. A digital nonlinear gain adjuster for an arbitrarily variable video signal, characterized in that the output terminal of (32) is connected to the input terminal and the output terminal is formed of a multiplication means (33) connected to the dividing means (40). 제4항에 있어서, 상기 제2감산수단(32)은, 논리곱수단으로 이루어져 있는 것을 특징으로 하는 임의 가변이 가능한 영상신호용 디지탈 비선형 이득조절기.5. The digital nonlinear gain regulator for video signal according to claim 4, wherein the second subtracting means (32) consists of logical multiplication means. 제3항에 있어서, 상기 제산수단(40)은, 시프터로 이루어져 있는 것을 특징으로 하는 임의 가변이 가능한 영상신호용 디지탈 비선형 이득조절기.4. The digital nonlinear gain regulator of claim 3, wherein the division means (40) comprises a shifter.
KR1019950004978A 1995-03-10 1995-03-10 Digital nonlinear gain controller for a video signal KR0139984B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950004978A KR0139984B1 (en) 1995-03-10 1995-03-10 Digital nonlinear gain controller for a video signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950004978A KR0139984B1 (en) 1995-03-10 1995-03-10 Digital nonlinear gain controller for a video signal

Publications (2)

Publication Number Publication Date
KR960036536A KR960036536A (en) 1996-10-28
KR0139984B1 true KR0139984B1 (en) 1998-06-15

Family

ID=19409580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950004978A KR0139984B1 (en) 1995-03-10 1995-03-10 Digital nonlinear gain controller for a video signal

Country Status (1)

Country Link
KR (1) KR0139984B1 (en)

Also Published As

Publication number Publication date
KR960036536A (en) 1996-10-28

Similar Documents

Publication Publication Date Title
US6166781A (en) Non-linear characteristic correction apparatus and method therefor
JP2549753B2 (en) Gamma correction circuit and method
US8279351B2 (en) Method and apparatus for hardware-efficient continuous gamma curve adjustment
JP3293951B2 (en) Apparatus and method for limiting gain in a digital gamma corrector
US5132796A (en) Method and apparatus for digitally processing gamma pedestal and gain
EP0889386A2 (en) Interpolated lookup table circuit
US5784100A (en) Apparatus and method for performing shading correction by multiplying a differential shading correction factor and input image data
US5296941A (en) Gradation compensation apparatus of video image
EP1575264B1 (en) Image processing apparatus and image processing method
EP1233610A2 (en) Efficient method of computing gamma correction tables
US6573934B1 (en) Apparatus and method for digital correction of non-linearity using a piecewise linear approximation technique
KR100397904B1 (en) GRADATION CORRECTION CIRCUIT, AND γCORRECTION APPARATUS
US6433838B1 (en) Video signal processing method for improving the picture of dim area
US8363168B2 (en) Signal processing apparatus and signal processing method performing gamma correction
KR0139984B1 (en) Digital nonlinear gain controller for a video signal
JP2005027301A (en) Video correction system and method of using logarithmic conversion
US7088316B2 (en) Color adjustment device and method for plasma display panel
KR0142262B1 (en) A circuit for automatically compressing high luminance
US5905533A (en) Image processing apparatus
KR100306644B1 (en) Gamma correction device and gamma correction method of digital video signal data
KR100312787B1 (en) Gamma correction device and gamma correction method of digital video signal data
US5659313A (en) System and method for reducing noise during analog to digital conversion
JP2007500995A (en) High resolution digitally programmed gain stage for CMOS image sensors
US5729486A (en) Digital dividing apparatus using a look-up table
JPH0818826A (en) Digital gamma correction circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100216

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee