KR0137953Y1

KR0137953Y1 - Overcurrent protection circuit

Info

Publication number: KR0137953Y1
Application number: KR2019940011363U
Authority: KR
Inventors: 황인삼
Original assignee: 이희종; 엘지산전주식회사
Priority date: 1994-05-21
Filing date: 1994-05-21
Publication date: 1999-05-15
Also published as: KR950034461U

Abstract

본 고안은 과전류 차단회로에 관한 것으로, 종래의 회로는 정전압부에 인가되는 전류의 양이 소정치 이하이면 안정된 제어전압이 출력되지 못하여 시스템이 불안정하게 되고, 각 증폭기에는 그 자체적으로 오프셋 전압이 있기 때문에 정밀도가 떨어지는 문제점이 있었다. 본 고안은 이러한 종래의 문제점을 해결하기 위해 정전압부의 출력이 소정치 이상일때만 제어전압을 출력하게 하여 안정된 제어전압을 구할 수 있고, 증폭기의 오프셋 전압을 보상하여 정밀도를 높게 하며 소정치 이상의 대전류가 흐를시에는 즉시 회로가 차단될 수 있도록 한 과전류 차단회로를 안출한 것이다.The present invention relates to an overcurrent blocking circuit. In the conventional circuit, when the amount of current applied to the constant voltage unit is less than a predetermined value, a stable control voltage cannot be output and the system becomes unstable, and each amplifier has its own offset voltage. There was a problem of falling precision. In order to solve the conventional problems, the present invention can obtain a stable control voltage by outputting the control voltage only when the constant voltage unit outputs a predetermined value or more, and compensates the offset voltage of the amplifier to increase the precision and flow a large current above the predetermined value. At that time, an overcurrent blocking circuit was devised so that the circuit could be immediately disconnected.

Description

Overcurrent Breaker Circuit

제1도는 종래 과전류 차단회로도.1 is a conventional overcurrent blocking circuit diagram.

제2도는 본 고안 과전류 차단회로도.2 is an over-current blocking circuit of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

100 : 전파 정류부 101,102,103 : 제1, 제2, 제3정류기100: full-wave rectifier 101,102,103: first, second, third rectifier

200 : 정전압부 300 : 제어전압 검출부200: constant voltage unit 300: control voltage detection unit

301 : 비교기 400 : 부담부301: comparator 400: burden

401,402,403 : 제1, 제2, 제3부담회로 500 : 오피앰프 회로부401, 402, 403: first, second, third burden circuit 500: op amp circuit

600 : 증폭부 700 : 마이크로 프로세서600: amplification unit 700: microprocessor

800 : 대전류 검출부 900 : 트리거 회로부800: large current detection unit 900: trigger circuit unit

OP1-OP5 : 오피앰프 CP1 : 비교기OP1-OP5: OPAMP CP1: Comparator

MC : 주접점 CT1-CT3 : 변류기MC: main contact CT1-CT3: current transformer

MUX1 : 멀티플렉서MUX1: Multiplexer

본 고안은 전류차단 회로에 관한 것으로, 특히 저압 배선선로에 과전류가 흐르는 것을 방지할 수 있게 한 과전류 차단회로에 관한 것이다.The present invention relates to a current interruption circuit, and more particularly, to an overcurrent interruption circuit capable of preventing overcurrent from flowing in a low voltage wiring line.

제1도는 종래 과전류 차단회로도로서, 이에 도시한 바와같이 각 상(R, S, T)에 흐르는 부하전류를 검출하는 각 변류기(CT1-CT3)와, 제1(11), 제2(12) 및 제3정류기(13)로 이루어져 상기 각 변류기(CT1-CT3)에 의해 검출된 부하전류를 각기 정류하여 출력하는 전파 정류부(10)와, 상기 전파 정류부(10)의 각 출력전류를 합산하여 이를 그에따른 소정 제어전압(VCC1, VCC2)으로 변환하여 출력하는 정전압부(20)와, 제1(31), 제2(32), 제3부담회로(33)로 이루어져 상기 전파 정류부(10)의 각 출력전류를 그에따른 전압으로 변환시켜 출력하는 부담부(30)와, 오피엠프(OP1-OP3)로 이루어져 상기 부담부(30)의 부극성(-)출력전압을 정극성(+) 전압으로 변환하여 출력하는 오피앰프 회로부(40)와, 제어신호에 따라 상기 오피앰프 회로부(40)의 출력중 어느 하나를 선택하여 출력하는 멀티 플렉서(MUX1)와, 오피앰프(OP4, OP5)로 이루어져 상기 멀티 플렉서(MUX1)의 출력전압을 각기 다른비율로 증폭하여 출력하는 증폭부(50)와, 상기 증폭부(50)의 출력전압을 아날로그'디지탈 변환단자(A/D)를 통해 입력받아 그 크기를 연산하여 과전류여부를 판단하고 그에따른 제어신호를 출력하는 마이크로 프로세서(60)와, 상기 마이크로 프로세서(60)의 제어신호에 의해 주접점(MC)을 차단 시키는 트리거 회로부(70)로 구성된다.FIG. 1 is a conventional overcurrent cut-off circuit diagram. As shown in FIG. 1, each current transformer CT1-CT3 for detecting a load current flowing in each phase R, S, and T, and first (11) and second (12). And a third rectifier 13, which totally rectifies and outputs the load current detected by the current transformers CT1-CT3, and outputs the respective output currents of the full wave rectifier 10. The constant voltage unit 20 converts the predetermined control voltages VCC1 and VCC2 and outputs the first and second first, second, third, and third charge circuits 33, 31, 32, and 32, respectively. Charge part 30 for converting each output current into a corresponding voltage and outputting it, and an op amp (OP1-OP3) and the negative (-) output voltage of the charge portion 30 to a positive voltage (+) The op amp circuit unit 40 converts and outputs the output signal, and the multiplexer MU selects and outputs one of the outputs of the op amp circuit unit 40 according to a control signal. X1) and the op amps OP4 and OP5 to amplify and output the output voltage of the multiplexer MUX1 at different ratios, and the output voltage of the amplifying unit 50 is analog. 'The microprocessor 60 which receives the input through the digital conversion terminal (A / D), calculates the magnitude of the overcurrent, and outputs a control signal according to the control signal of the microprocessor 60; It is composed of a trigger circuit 70 for blocking (MC).

이와같이 구성된 종래 회로의 작용에 관하여 설명하면 다음과 같다.Referring to the operation of the conventional circuit configured as described above is as follows.

각 상(R, S, T)에 전류가 흐르면 그 전류량은 각 변류기(CT1-CT3)에 의해 검출되고 그 검출된 전류는 제1, 제2 및 제3정류기(11, 12, 13)에 의해 정류된다.If a current flows in each of the phases R, S, and T, the current amount is detected by each current transformer CT1-CT3, and the detected current is detected by the first, second, and third rectifiers 11, 12, and 13. Rectified.

상기 각 정류기(11, 12, 13)의 출력전류는 다이오드(D1)와 콘덴서(C1)를 통해 정류 및 평활되어 정전압부(20)에 인가되는데 그 정전압부(20)는 입력된 전류를 그에따른 전압으로 변환하여 제어전압(VCC1, VCC2)으로 출력한다.The output current of each of the rectifiers 11, 12, 13 is rectified and smoothed through the diode D1 and the capacitor C1 and applied to the constant voltage unit 20. The constant voltage unit 20 follows the input current accordingly. The signal is converted into voltage and output as the control voltages VCC1 and VCC2.

한편, 상기 각 정류기(11, 12, 13)의 출력전류는 제1, 제2 및 제3부담회로(31, 32, 33)에 의해 그 전류에 따른 전압으로 변환되어 출력되는데 이때는 부극성(-)주기의 전압이 출력된다. 따라서 상기 부극성(-)주기의 전압은 각 오피앰프(OP1-OP3)에 의해 정극성(+)주기의 전압으로 반전되어 멀티 플렉서(MUX1)에 입력된다.On the other hand, the output current of each of the rectifiers (11, 12, 13) is converted into a voltage according to the current by the first, second and third burden circuits (31, 32, 33) and outputted at this time (-) Cycle voltage is output. Accordingly, the voltage of the negative period (−) is inverted to the voltage of the positive period (+) by the op amps OP1-OP3 and input to the multiplexer MUX1.

상기 멀티 플렉서(MUX1)는 마이크로 프로세서(60)의 제어신호에 따라 입력된 각 오피앰프(OP1-OP3)의 출력중 어느 하나를 택하여 출력하고 그 출력된 신호는 오피앰프(OP4, OP5)에 의해 각기 다른 비율로 증폭하여 마이크로 프로세서(60)에 인가된다.The multiplexer MUX1 selects and outputs one of the outputs of the respective op amps OP1 to OP3 according to the control signal of the microprocessor 60, and the output signals are output to the op amps OP4 and OP5. Are amplified at different rates and applied to the microprocessor 60.

이에따라, 마이크로 프로세서(60)는 입력된 전압을 아날로그/디지탈 변환단자(A/D)를 통해 디지탈 신호로 변환하여 연산한다. 연산결과 입력된 전류의 량이 정상인지 아닌지를 판단하여 정상이면 그대로 동작하고 정상이 아니면 트리거 회로부(70)에 제어신호를 보내어 그 트리거 회로부(70)로 하여금 주접점(MC)을 차단하게 한다.Accordingly, the microprocessor 60 converts the input voltage into a digital signal through an analog / digital conversion terminal A / D and calculates it. As a result of the calculation, it is determined whether the amount of input current is normal, and if it is normal, the operation is performed as it is, and if it is not normal, a control signal is sent to the trigger circuit 70 to cause the trigger circuit 70 to cut off the main contact MC.

이상에서 설명한 바와같이 종래의 회로는 정전압부에 인가되는 전류의 양이 소정치 이하이면 안정된 제어전압이 출력되지 못하여 시스템이 불안정하게 되고, 각 증폭기에는 그 자체적으로 오프셋 전압이 있기 때문에 정밀도가 떨어지는 문제점이 있었다.As described above, in the conventional circuit, when the amount of current applied to the constant voltage unit is less than a predetermined value, the stable control voltage is not output and the system becomes unstable, and each amplifier has its own offset voltage, so the accuracy is inferior. There was this.

본 고안의 목적은 이러한 종래의 문제점을 해결하기 위해 정전압부에서 안정된 제어전압을 출력하게 하고 증폭기의 오프셋 전압을 보상하여 정밀도를 높게 하며 소정치 이상의 대전류가 흐를시에는 즉시 회로가 차단될 수 있도록 한 과전류 차단회로를 제공하는데 있다.The purpose of the present invention is to solve the problems of the prior art by outputting a stable control voltage in the constant voltage section, to compensate for the offset voltage of the amplifier to increase the precision, and to allow the circuit to be cut off immediately when a large current of more than a predetermined value flows. An overcurrent blocking circuit is provided.

본 고안의 목적을 해결하기 위한 과전류 차단회로는 각 변류기(CT1-CT3)를 통해 검출된 각 상(R,S,T)에 흐르는 전류를 각기 정류하여 출력하는 전파 정류부와, 정전압부에서 상기 전파 정류부의 각 출력전류를 합산하여 그에따른 전압을 출력하면 이를 기준치와 비교하여 그에따라 제어전압(VCC1, VCC2)을 공급 또는 차단하는 제어전압 검출부와, 상기 전파 정류부의 각 출력전류를 그에따른 전압으로 변환하여 출력한 부담부의 부극성(-)전압을 정극성(+)전압으로 변환하여 출력하는 오피앰프 회로부와, 오피앰프의 오프셋전압을 검출하기 위해 입력단자중 어느하나가 접지되고 제어신호에 따라 상기 오피앰프 회로부의 출력중 어느 하나를 선택하여 출력하는 멀티 플렉서(MUX1)와, 시간에 따라 변하는 상기 각 상(R,S,T)에 흐르는 전류를 연산할 시 그 오차를 줄이기 위해 상기 멀티 플렉서(MUX1)의 출력전압을 각기 다른비율로 증폭하여 출력하는 증폭부와, 상기 증폭부의 출력전압의 크기를 연산하여 과전류여부를 판단하고 그에따른 제어신호를 출력하는 마이크로 프로세서와, 상기 오피앰프 회로부의 출력을 합산한 후 이를 기설정된 대전류값인 기준치와 비교하여 그에따라 제어신호를 출력하는 대전류 검출부와, 상기 마이크로 프로세서 또는 대전류 검출부의 제어신호에 의해 주접점(MC)을 차단 시키는 트리거 회로부로 구성한다.The overcurrent cut-off circuit for solving the object of the present invention rectifies and outputs a current flowing in each phase (R, S, T) detected through each current transformer (CT1-CT3), and the radio wave from the constant voltage unit When the respective output currents of the rectifiers are summed and the corresponding voltages are output, the control voltage detectors supply or cut off the control voltages VCC1 and VCC2 according to the reference values, and the respective output currents of the full-wave rectifiers accordingly. The op amp circuit unit converts and outputs the negative (-) voltage of the burden part of the converted part to a positive polarity (+) voltage, and one of the input terminals is grounded to detect the offset voltage of the op amp, and according to the control signal. Reduce the error when calculating the multiplexer (MUX1) for selecting and outputting any one of the output of the op amp circuit section and the current flowing through each phase (R, S, T) that changes with time In order to amplify and output the output voltage of the multiplexer (MUX1) at different rates, and a microprocessor for calculating the magnitude of the output voltage of the amplification unit to determine whether the over-current and output a control signal accordingly; After the sum of the output of the op amp circuit unit and compares it with a reference value which is a predetermined large current value and outputs a control signal accordingly, the main contact (MC) by the control signal of the microprocessor or the large current detection unit to cut off the main contact (MC) It consists of a trigger circuit part.

이하, 본 고안의 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 고안 과전류 차단회로도로서, 이에 도시한 바와 같이 각 상(R,S,T)에 흐르는 부하전류를 검출하는 각 변류기(CT1-CT3)와, 제1(101), 제2(102) 및 제3정류기(103)로 이루어져 상기 각 변류기(CT1-CT3)에 의해 검출된 부하전류를 정류하여 출력하는 전파 정류부(100)와, 상기 전파 정류부(100)의 각 출력전류를 합산하여 그에따른 전압을 출력하는 정전압부(200)와, 비교기(301)와 트랜지스터(Q1) 및 다이오드(D5)로 이루어져 상기 정전압부(200)의 출력을 기준치와 비교하여 그에따라 제어전압(VCC1, VCC2)을 공급 또는 차단하는 제어전압 검출부(300)와, 제1(401), 제2(402), 제3부담회로(403)로 이루어져 상기 전파 정류부(100)의 출력전류를 그에따른 전압으로 변환시켜 출력하는 부담부(400)와, 오피엠프(OP1-OP3)로 이루어져 상기 부담부(400)의 부극성(-)출력전압을 정극성(+) 전압으로 변환하여 출력하는 오피앰프 회로부(500)와, 오피앰프(OP4, OP5)의 오프셋 전압을 검출하기 위해 입력단자중 어느하나가 접지되고 제어신호에 따라 상기 오피앰프 회로부(500)의 출력중 어느 하나를 선택하여 출력하는 멀티 플렉서(MUX1)와, 오피앰프(OP4, OP5)로 이루어져 상기 멀티 플렉서(MUX1)의 출력전압을 각기 다른비율로 증폭하여 출력하는 증폭부(600)와, 상기 증폭부(600)의 출력전압을 아날로그/디지탈 변환단자(A/D)를 통해 입력받아 그 크기를 연산하여 과전류여부를 판단하고 그에따른 제어신호를 출력하는 마이크로 프로세서(700)와, 다이오드(D2-D4)와 저항(R9,R10) 및 비교기(CP1)로 이루어져 상기 오피앰프 회로부(500)의 출력을 합산한 후 이를 기준치와 비교하여 그에따라 제어신호를 출력하는 대전류 검출부(800)와, 상기 마이크로 프로세서(700)또는 대전류 검출부(800)의 제어신호에 의해 주접점(MC)을 차단 시키는 트리거 회로부(900)로 구성한다.2 is an over-current cut-off circuit of the present invention, as shown therein, each current transformer CT1-CT3 for detecting a load current flowing in each phase R, S, and T, and first (101) and second (102). ) And a third rectifier (103) for summing and outputting the full-wave rectifying unit (100) for rectifying and outputting the load current detected by each of the current transformers (CT1-CT3), and the respective output currents of the full-wave rectifying unit (100) Comprising a constant voltage unit 200 for outputting a voltage according to the comparator 301, a transistor (Q1) and a diode (D5) to compare the output of the constant voltage unit 200 with a reference value according to the control voltage (VCC1, VCC2) And a control voltage detector 300 for supplying or blocking a voltage, and a first 401, a second 402, and a third burden circuit 403 to convert the output current of the full-wave rectifier 100 into a corresponding voltage. The charge unit 400 and the op amps OP1 to OP3 may be configured to output a negative (−) output voltage of the charge unit 400 to a positive polarity (+) voltage. The op amp circuit unit 500 converts the output signal into an op amp circuit unit 500 and one of the input terminals is grounded to detect the offset voltages of the op amps OP4 and OP5, and the output of the op amp circuit unit 500 according to a control signal. An amplification unit 600 including a multiplexer MUX1 for selecting and outputting one, an op amps OP4 and OP5 to amplify and output the output voltages of the multiplexer MUX1 at different ratios, and The microprocessor 700 and the diode D2 that receive the output voltage of the amplifier 600 through the analog / digital conversion terminal (A / D), calculate the magnitude thereof, determine whether there is an overcurrent, and output the control signal accordingly. -D4) and resistors (R9, R10) and comparator (CP1) summing the output of the op amp circuit unit 500 and compares it with a reference value and outputs a control signal accordingly and the high current detection unit 800, Microprocessor 700 or large Constitute a trigger circuit (900) for blocking the main contacts (MC) by the control signal of the current detecting part (800).

이와같이 구성한 본 고안의 작용 및 효과에 관하여 상세히 설명하면 다음과 같다.When described in detail with respect to the operation and effects of the present invention configured as described above.

각 변류기(CT1-CT3)가 각 상(R,S,T)에 흐르는 전류를 검출하여 출력하면 그 검출된 전류는 제1, 제2 및 제3정류기(101, 102, 103)에 의해 정류된다.When each current transformer CT1-CT3 detects and outputs a current flowing in each phase R, S, and T, the detected current is rectified by the first, second, and third rectifiers 101, 102, and 103. .

상기 각 정류기(101, 102, 103)에 의해 정류된 전류는 합산되어 다이오드(D1)와 콘덴서(C1)를 통해 정전압부(200)에 인가되는데 그 정전압부(200)는 입력된 전류를 그에따른 전압으로 변환하여 출력한다.The rectified currents of the rectifiers 101, 102, and 103 are summed and applied to the constant voltage unit 200 through the diode D1 and the capacitor C1, and the constant voltage unit 200 follows the input current. Convert it to voltage and output it.

상기 정전압부(200)의 출력전압은 비교기(301)에 의해 기준치와 비교되는데 만약, 정전압부(200)의 출력전압이 기준치보다 크면 비교기(301)는 하이신호를 출력하여 트랜지스터(Q1)를 턴온 시킨다. 이에따라 정전압부(200)의 소정전압이 트랜지스터(Q1)를 통해 제어전압(VCC1, VCC2)으로 출력된다.The output voltage of the constant voltage unit 200 is compared with the reference value by the comparator 301. If the output voltage of the constant voltage unit 200 is greater than the reference value, the comparator 301 outputs a high signal to turn on the transistor Q1. Let's do it. Accordingly, the predetermined voltage of the constant voltage unit 200 is output to the control voltages VCC1 and VCC2 through the transistor Q1.

그러나, 정전압부(200)의 출력전압이 기준치보다 작으면 비교기(301)는 로우신호를 출력하여 트랜지스터(Q1)를 오프 시킨다. 이에 따라 제어전압(VCC1, VCC2)은 출력되지 못한다. 즉, 정전압부(200)의 출력이 기준치보다 클때만 제어전압(VCC1, VCC2)을 출력하기 때문에 그 제어전압(VCC1, VCC2)은 출력되는 동안에는 안정된 전압이 된다.However, when the output voltage of the constant voltage unit 200 is smaller than the reference value, the comparator 301 outputs a low signal to turn off the transistor Q1. Accordingly, the control voltages VCC1 and VCC2 are not output. That is, since the control voltages VCC1 and VCC2 are output only when the output of the constant voltage unit 200 is larger than the reference value, the control voltages VCC1 and VCC2 become stable voltages while being output.

한편, 상기 각 정류부(101, 102, 103)의 출력전류는 제1, 제2 및 제3부담회로(401, 402, 403)에 의해 그에따른 전압으로 변환되어 출력되는데 이때는 부극성(-)주기의 전압이 출력되고 이는 각 오피앰프(OP1-OP3)에 입력된다. 이에따라, 상기 각 오피앰프(OP1-OP3)는 상기 부극성(-) 주기의 전압을 정극성(+)주기의 전압으로 반전시켜 멀티 플렉서(MUX1)에 입력한다.On the other hand, the output current of each of the rectifier (101, 102, 103) is converted into the corresponding voltage by the first, second and third burden circuit (401, 402, 403) is outputted in this case, the negative period (-) period Is outputted to the op amps OP1-OP3. Accordingly, each of the op amps OP1 to OP3 inverts the voltage of the negative polarity (−) period to the voltage of the positive polarity (+) period and inputs it to the multiplexer MUX1.

상기 멀티 플렉서(MUX1)는 마이크로 프로세서(700)의 제어신호에 따라 입력된 각 오피앰프(OP1-OP3)의 출력중 어느 하나를 택하여 출력하는데 이때, 다음단의 각 오피앰프(OP4,.OP5)의 오프셋전압을 검출하기 위해 그 멀티 플렉서(MUX1)의 입력단자중 하나를 접지시킨다.The multiplexer MUX1 selects and outputs any one of the outputs of the respective op amps OP1 to OP3 according to the control signal of the microprocessor 700, wherein each of the op amps OP4 and. One of the input terminals of the multiplexer MUX1 is grounded to detect the offset voltage of OP5).

상기 오피앰프(OP4,OP5)는 상기 멀티 플렉서(MUX1)의 출력전압을 각기 다른비율로 증폭하여 마이크로 프로세서(700)에 인가하는데 이는 변화하는 각 상(R,S,T)의 전류크기를 연산시 오차를 최소화 하기 위한 것이다.The op amps OP4 and OP5 amplify the output voltages of the multiplexer MUX1 at different ratios and apply them to the microprocessor 700, which changes the current magnitudes of the respective phases R, S, and T. This is to minimize the error in the calculation.

상기 오피앰프(OP4,OP5)의 출력신호를 아날로그/디지탈 변환단자(A/D)를 통해 입력받은 마이크로 프로세서(700)는 이를 디지탈 신호로 변환하고 상기 오피앰프(OP4,OP5)의 오프셋 전압을 보상하여 연산한다. 연살결과 입력된 전류의 양이 정상인지 아닌지를 판단하여 정상이면 그대로 동작하고 정상이 아니면 트리거 회로부(900)에 제어신호를 보내어 그 트리거 회로부(900)로 하여금 주접점(MC)을 차단하게 한다.The microprocessor 700 which receives the output signals of the op amps OP4 and OP5 through the analog / digital conversion terminal A / D converts them into digital signals and converts the offset voltages of the op amps OP4 and OP5. Compensate and Compute As a result of the grinding, it is determined whether or not the amount of the input current is normal, and if it is normal, if it is not normal, it sends a control signal to the trigger circuit 900 to cause the trigger circuit 900 to block the main contact MC.

한편, 상기 오피앰프 회로부(500)의 출력전압은 각 다이오드(D2-D4)를 통한 후 합산되어 비교기(CP1)에 의해 기설정된 기준치와 비교되는데 그 합산전압이 기설정된 마이크로 프로세서(700)에 의해서 과전류로 판단될 시간적인 여유가 없을정도로 큰값일때 즉, 회로를 즉시 차단해야만 되는 정도의 대전류가 흐를시에는 그 비교기(CP1)는 제어신호를 출력하여 트리거 회로부(900)가 즉시 주접점(MC)를 차단할 수 있도록 한다.On the other hand, the output voltage of the op amp circuit unit 500 is added through each diode (D2-D4) and then summed and compared with a reference value preset by the comparator (CP1), the sum of the voltage by the predetermined microprocessor 700 When there is a large value such that there is no time margin to be judged as an overcurrent, that is, when a large current flows such that the circuit must be cut off immediately, the comparator CP1 outputs a control signal so that the trigger circuit 900 immediately contacts the main contact MC. To block.

이상에서 상세히 설명한 바와같이 본 고안은 제어전압 검출부를 통해 부하전류에 따라 안정된 제어전압을 공급할 수 있고 증폭기의 오프셋전압을 보상함으로써 정밀도가 높으며 소정치 이상의 대전류가 흐르면 트리거 회로부를 통해 즉시 주접점을 차단할 수 있는 효과가 있다.As described in detail above, the present invention can supply a stable control voltage according to the load current through the control voltage detection unit, and has high precision by compensating the offset voltage of the amplifier. It can be effective.

Claims

A full-wave rectifier for rectifying and outputting currents flowing through the respective phases R, S, and T detected through each of the current transformers CT1-CT3, and outputting the corresponding voltage by summing each output current of the full-wave rectifier in the constant voltage section. When the output is compared with the reference value, the control voltage detector for supplying or blocking the control voltages VCC1 and VCC2 accordingly, and the negative voltage (-) of the burden part which converts each output current of the full wave rectifier into a corresponding voltage and outputs the corresponding voltage. The op amp circuit section for converting the signal into a positive polarity (+) voltage and outputting the signal, and one of the input terminals is grounded to detect the offset voltage of the op amp, and the output signal of the op amp circuit section is selected according to a control signal. Each output voltage of the multiplexer MUX1 is reduced in order to reduce an error when calculating the current flowing through the multiplexer MUX1 and the currents flowing through the phases R, S, and T, which change with time. An amplification unit for amplifying and outputting a ratio, a microprocessor for calculating the magnitude of the output voltage of the amplifying unit to determine whether there is an overcurrent, and outputting a control signal according to the amplification unit; And a trigger circuit unit for blocking the main contact (MC) by the control signal of the microprocessor or the high current detector according to a comparison with a reference value which is a value and outputting a control signal accordingly.