KR0131817Y1 - Overcurrent protection circuit - Google Patents
Overcurrent protection circuit Download PDFInfo
- Publication number
- KR0131817Y1 KR0131817Y1 KR2019950023352U KR19950023352U KR0131817Y1 KR 0131817 Y1 KR0131817 Y1 KR 0131817Y1 KR 2019950023352 U KR2019950023352 U KR 2019950023352U KR 19950023352 U KR19950023352 U KR 19950023352U KR 0131817 Y1 KR0131817 Y1 KR 0131817Y1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- resistor
- base
- overcurrent protection
- input terminal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
- H02H7/10—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
- H02H7/12—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers
- H02H7/1213—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers for DC-DC converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
이 고안은 베이스와 콜렉터에 드롭 저항이 접속된 자기 바이어스용 트랜지스터와, 상기 바이어스용 트랜지스터의 턴온/턴오프 동작에 따라 과전류 보호 기능을 수행하도록 다이리스터 접속된 스위칭 트랜지스터들과, 상기 바이어스용 트랜지스터의 출력단과 온/오프 신호의 입력단에 접속되어 정상적인 입력전압을 스위칭하여 승합회로의 입력단자로 제공하기 위한 스위칭 트랜지스터 및 전계효과 트랜지스터로 구성되어 소형 승합회로에서 과전류 보호 기능을 효과적으로 수행할 수 있도록 한 과전류 보호 회로에 관한 것이다.The present invention provides a self biasing transistor having a drop resistor connected to a base and a collector, switching transistors connected to a thyristor connected to perform an overcurrent protection function according to a turn-on / turn-off operation of the bias transistor, and a bias transistor. An overcurrent that is connected to the output terminal and the input terminal of the on / off signal and consists of a switching transistor and a field effect transistor for switching the normal input voltage and providing it as an input terminal of the multiplication circuit. It relates to a protection circuit.
Description
제1도는 종래 기술에 따른 과전류 보호 회로의 일 실시예를 나타낸 회로도.1 is a circuit diagram showing an embodiment of an overcurrent protection circuit according to the prior art.
제2도는 이 고안에 따른 과전류 보호 회로의 일 실시예를 나타낸 회로도이다.2 is a circuit diagram showing an embodiment of an overcurrent protection circuit according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
Q1∼Q6 : 트랜지스터 FET1, FET2 : 전계효과 트랜지스터Q1 to Q6: transistors FET1, FET2: field effect transistors
C1∼C3 : 콘덴서 R1∼R13 : 저항C1 to C3: capacitors R1 to R13: resistors
D1, D2 : 다이오드 10 : 승압회로D1, D2: Diode 10: Boost circuit
이 고안은 과전류 보호 회로에 관한 것으로서, 더욱 상세하게는 소형의 벅-부스트(Buck-Boost) 전원공급장치에 있어서, 온/오프 신호를 신호에 따라 연쇄적으로 스위칭 되는 트랜지스터들을 접속 채용함으로써 간략화된 과전류 보호 회로를 구현할 수 있는 과전류 보호 회로에 관한 곳이다.The present invention relates to an overcurrent protection circuit, and more particularly, in a small buck-boost power supply, simplified by employing connection of transistors in which an on / off signal is switched in series with a signal. It is about overcurrent protection circuit that can implement overcurrent protection circuit.
종래 기술에 따른 과전류 보호 회로는 제1도에 도시된 바와 같이, 전원전압 입력단(Vin)에 접속된 전계효과 트랜지스터(FET1)와, 상기 전계효과 트랜지스터(FET1)의 게이트 단자에 접속된 스위칭 트랜지스터(Q1)와, 상기 전계효과 트랜지스터(FET1)의 출력단에 접속된 승압회로(10)와, 상기 승압회로의 출력단에 접속된 인덕터(L1) 및 다이오드(D1)와, 상기 다이오드(D1)의 출력단과 승압회로(10)의 피드백 단자(FB)에 접속된 부하 저항(R7)(R8)으로 구성되어 있다.The overcurrent protection circuit according to the related art has a field effect transistor FET1 connected to a power supply voltage input terminal Vin and a switching transistor connected to a gate terminal of the field effect transistor FET1, as shown in FIG. Q1), the boost circuit 10 connected to the output terminal of the field effect transistor FET1, the inductor L1 and diode D1 connected to the output terminal of the boost circuit, and the output terminal of the diode D1; It is composed of the load resistance (R7) (R8) connected to the feedback terminal (F B) of the step-up circuit 10.
또한, 상기 승압회로(10)의 접지단(GND)과 음전압단(Vc)에는 스위칭 트랜지스터(Q2)의 베이스와 콜렉터가 접속되어 있으며, 상기 음전압단(Vc)에는 주파수 보상용 저항(R6) 및 콘덴서(C2)가 접속되어 있으며, 상기 트랜지스터(Q2)의 베이스와 접지단(GND) 사이에는 베이스 전위를 제어하는 콘덴서(C1) 및 저항(R3)(R4)이 병렬 접속되어 있다.In addition, the base and the collector of the switching transistor Q2 are connected to the ground terminal GND and the negative voltage terminal Vc of the boosting circuit 10, and the resistor R6 for frequency compensation is connected to the negative voltage terminal Vc. ) And a capacitor C2, and a capacitor C1 and a resistor R3 and R4 for controlling the base potential are connected in parallel between the base of the transistor Q2 and the ground terminal GND.
이와 같이 구성되어 있는 종래의 과전류 보호 회로는 트랜지스터(Q1)의 베이스 단자로 인가되는 온/오프 신호가 '하이' 레벨(1.8∼2.5V)로 인가되면, 그 스위칭 트랜지스터(Q1)가 턴온되고 전계효과 트랜지스터(FET1)가 턴온되어서 승압회로(10)의 승압동작을 수행토록 하고, 반대로 상기 트랜지스터(Q1)의 베이스 단자로 인가되는 온/오프 신호가 '로우' 레벨(OV)로 인가되면, 상기 스위칭 트랜지스터(Q1) 및 전계효과 트랜지스터(FET1)를 모두 턴오프 시켜서 승압회로(10)의 승압동작이 중지되도록 한다.In the conventional overcurrent protection circuit configured as described above, when the on / off signal applied to the base terminal of the transistor Q1 is applied at the 'high' level (1.8 to 2.5V), the switching transistor Q1 is turned on and the electric field is applied. When the effect transistor FET1 is turned on to perform the step-up operation of the boost circuit 10, and conversely, when the on / off signal applied to the base terminal of the transistor Q1 is applied to the 'low' level OV, the Both the switching transistor Q1 and the field effect transistor FET1 are turned off to stop the boosting operation of the boosting circuit 10.
여기서, 상기 승압회로(10)의 음전압단(Vc)에는 일정전압 이상이 걸려야 그 승압회로(10)가 정상동작을 하게 되는데, 규정 이상의 과전류가 흐르면 저항(R4)에 전압 강하가 커져서 상기 트랜지스터(Q2)가 턴온됨에 따라 상기 음전압단(Vc)의 전압이 일정이하의 전압으로 떨어져서 셧 다운(shut down)된다. 따라서 이러한 현상을 막기 위해서 트랜지스터(Q2)의 베이스와 접지단(GND)에 접속된 저항값(R3)(R4)을 정확히 셋팅하기란 거의 불가능하다. 그러므로 과전류 보호기능을 수행하기 위해서는 온/오프 신호에만 의존해야 하는 단점이 있다.Here, the voltage booster circuit 10 is operated normally only when a predetermined voltage or more is applied to the negative voltage terminal Vc of the voltage booster circuit 10. As Q2 is turned on, the voltage of the negative voltage terminal Vc drops to a voltage below a certain level and shuts down. Therefore, in order to prevent such a phenomenon, it is almost impossible to accurately set the resistance values R3 and R4 connected to the base of the transistor Q2 and the ground terminal GND. Therefore, in order to perform overcurrent protection, there is a disadvantage in that only the on / off signal is required.
따라서, 이 고안은 상기한 문제점을 해결하기 위하여 안출한 것으로, 이 고안의 목적은 승압회로의 전압 입력단과 접지단 사이에 접속되어 과전류 인가시 입력전압을 효과적으로 차단하여 주변회로를 보호할 수 있도록 한 과전류 보호 회로에 관한 것이다.Therefore, the present invention has been devised to solve the above problems, and an object of the present invention is to be connected between a voltage input terminal and a ground terminal of a boost circuit to effectively block an input voltage when an overcurrent is applied to protect a peripheral circuit. It relates to an overcurrent protection circuit.
상기와 같은 목적을 달성하기 위한 이 고안에 따른 과전류 보호 회로의 특징은, 베이스와 콜렉터에 드롭 저항이 접속된 자기 바이어스용 트랜지스터와, 상기 바이어스용 트랜지스터의 턴온/턴오프 동작에 따라 과전류 보호 기능을 수행하도록 다이리스터 접속된 스위칭 트랜지스터들과, 상기 바이어스용 트랜지스터의 출력단과 온/오프 신호의 입력단에 접속되어 정상적인 입력전압을 스위칭하여 승합회로의 입력단자로 제공하기 위한 스위칭 트랜지스터 및 전계효과 트랜지스터로 구성된 점에 있다.A feature of the overcurrent protection circuit according to the present invention for achieving the above object is a self biasing transistor having a drop resistor connected to a base and a collector, and an overcurrent protection function according to the turn-on / turn-off operation of the bias transistor. A switching transistor connected to a thyristor, a switching transistor and a field effect transistor connected to an output terminal of the bias transistor and an input terminal of an on / off signal to switch a normal input voltage to provide an input terminal of a multiplication circuit. Is in point.
이하, 이 고안에 따른 과전류 보호 회로의 바람직한 일 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.Hereinafter, a preferred embodiment of the overcurrent protection circuit according to the present invention will be described in detail with reference to the accompanying drawings.
제2도는 이 고안에 따른 과전류 보호 회로의 일 실시예를 나타낸 회로도로써, 동도면에 도시된 바와같이, 베이스와 에미터 사이에 드롭 저항(R9)이 접속된 자기 바이어스용 트랜지스터(Q3)와, 상기 바이어스용 트랜지스터(Q3)의 턴온/턴오프 동작에 따라 과전류 보호 기능을 수행하도록 다이리스터 접속된 스위칭 트랜지스터(Q4)(Q5)들과, 상기 바이어스용 트랜지스터(Q3)의 출력단과 온/오프 신호의 입력단에 접속되어 정상적인 입력전압을 스위칭하여 승합회로의 입력단자로 제공하기 위한 스위칭 트랜지스터(Q6) 및 전계효과 트랜지스터(FET2)로 구성되어 있다.2 is a circuit diagram showing an embodiment of an overcurrent protection circuit according to the present invention. As shown in the same figure, a self biasing transistor Q3 having a drop resistor R9 connected between a base and an emitter, Switching transistors Q4 and Q5 that are thyristor-connected to perform an overcurrent protection function according to the turn-on / turn-off operation of the bias transistor Q3, and an output terminal and an on / off signal of the bias transistor Q3. It is composed of a switching transistor Q6 and a field effect transistor FET2 connected to an input terminal of the circuit for switching a normal input voltage and providing the input terminal of the multiplication circuit.
또한, 상기 바이어스용 트랜지스터(Q3)의 에미터와 달리턴 접속된 스위칭 트랜지스터(Q4)(Q5)의 베이스에는 저항(R10) 및 콘덴서(C3)가 병렬 접속되어 있다.In addition, a resistor R10 and a capacitor C3 are connected in parallel to the base of the switching transistors Q4 and Q5 connected to the emitter of the bias transistor Q3.
보다 구체적으로, 제2도의 본 고안에 따른 과전류 보호 회로는, 에미터와 베이스가 전원 전압 입력단(Vin)에 공통 접속되고 그 에미터와 베이스 사이에 저항(R9)이 연결되고 콜렉터는 저항(R10)과 콘덴서(C3)를 통하여 접지되어 있는 자기 바이어스용 트랜지스터(Q3)와; 온/오프 신호 입력단에 저항(R11)을 매개로하여 에미터가 접속된 트랜지스터(Q4)와; 콜렉터는 상기 트랜지스터(Q4)의 베이스에 연결되고 에미터는 접지되어 있으며 베이스는 상기 트랜지스터(Q4)의 콜렉터 및 상기 저항(R10)과 콘덴서(C3) 사이의 접점에 공통 연결된 트랜지스터(Q5)와; 양극이 상기 저항(R11)과 상기 트랜지스터(Q4)의 접점에 연결된 다이오드(D2)와 상기 다이오드(D2)의 음극과 접지사이에 연결된 저항(R13)과; 베이스는 상기 다이오드(D2)의 음극과 상기 저항(R13) 사이의 접점에 연결되고 에미터는 접지된 트랜지스터(Q6); 및 소오스는 상기 트랜지스터(Q3)의 베이스와 상기 저항(R9) 사이의 접점에 연결되고 게이트는 상기 트랜지스터(Q6)의 콜렉터에 연결되고 드레인은 승압회로의 입력단자(Vin)에 연결되며 그 게이트와 소오스 사이에는 저항(R12)이 연결된 전계효과 트랜지스터(FET2)를 포함하여 구성된다. 상기 저항(R12)(R13)은 바이어스용 저항이다.More specifically, in the overcurrent protection circuit according to the present invention of FIG. 2, the emitter and the base are commonly connected to the power supply voltage input terminal Vin, and the resistor R9 is connected between the emitter and the base, and the collector R10. And a self biasing transistor Q3 grounded through the capacitor C3; A transistor Q4 having an emitter connected to the on / off signal input terminal via a resistor R11; A collector connected to the base of the transistor Q4, an emitter grounded and a base connected to the collector of the transistor Q4 and a contact between the resistor R10 and the capacitor C3; A resistor (D13) connected between a cathode of the diode (D2) connected to a contact of the resistor (R11) and the transistor (Q4) and a cathode of the diode (D2) and ground; A transistor Q6 having a base connected to the contact between the cathode of the diode D2 and the resistor R13 and an emitter grounded; And a source is connected to a contact between the base of the transistor Q3 and the resistor R9, a gate is connected to the collector of the transistor Q6, and a drain is connected to an input terminal Vin of the boost circuit. Between the sources is configured to include a field effect transistor (FET2) connected to the resistor (R12). The resistors R12 and R13 are bias resistors.
이하, 본 고안에 따른 과전류 보호 회로의 동작에 대하여 설명하기로 한다. 먼저, 승압회로의 정상 동작시에는 온/오프 신호가 '하이' 레벨로 인가되고, 저항(R1)의 전압 강하값이 작아서 바이어스용 트랜지스터(Q3)는 오프 상태가 되므로 이에 따라 스위칭 트랜지스터(Q4)(Q5)도 오프 상태로 되어서 스위칭 트랜지스터(Q6) 및 전계효과 트랜지스터(FET2)가 턴온 상태로 되므로 승압회로의 승압동작이 이루어진다.Hereinafter, the operation of the overcurrent protection circuit according to the present invention will be described. First, during normal operation of the boosting circuit, the on / off signal is applied at the 'high' level, and the voltage drop value of the resistor R1 is small so that the bias transistor Q3 is turned off, thereby switching transistor Q4. Q5 is also turned off so that the switching transistor Q6 and the field effect transistor FET2 are turned on so that the boosting operation of the boosting circuit is performed.
여기서, 과전류가 흐르면, 저항(R10)의 전압 강하값이 커져서 바이어스용 트랜지스터(Q3)가 턴온 상태로 되고, 스위칭 트랜지스터(Q5)의 베이스로 콘덴서(C3)의 충전전압이 인가되어 다이리스터 접속된 스위칭 트랜지스터(Q4)도 턴온된다. 상기 스위칭 트랜지스터(Q4)(Q5)가 턴온되면, 승압회로의 입력단 구동용 스위칭 트랜지스터(Q6)의 베이스 전위를 구동 전위 이하로 낮추게 되므로 상기 스위칭 트랜지스터(Q6)가 턴오프 된다. 따라서, 전계효과 트랜지스터(FET2)도 턴오프 되므로 승압회로의 승압동작이 차단된다.Here, when the overcurrent flows, the voltage drop value of the resistor R10 becomes large, and the bias transistor Q3 is turned on, and the charge voltage of the capacitor C3 is applied to the base of the switching transistor Q5, and the thyristor connection is performed. The switching transistor Q4 is also turned on. When the switching transistors Q4 and Q5 are turned on, since the base potential of the input terminal driving switching transistor Q6 of the boosting circuit is lowered below the driving potential, the switching transistor Q6 is turned off. Therefore, the field effect transistor FET2 is also turned off, so that the boosting operation of the boosting circuit is blocked.
이상에서와 같이 이 고안에 따른 과전류 보호 회로에 의하면, 베이스와 콜렉터에 드롭 저항이 접속된 자기 바이어스용 트랜지스터와, 상기 바이어스용 트랜지스터의 턴온/턴오프 동작에 따라 과전류 보호 기능을 수행하도록 다이리스터 접속된 스위칭 트랜지스터들과, 상기 바이어스용 트랜지스터의 출력단과 온/오프 신호의 입력단에 접속되어 정상적인 입력전압을 스위칭하여 승합회로의 입력단자로 제공하기 위한 스위칭 트랜지스터 및 전계효과 트랜지스터로 구성되어 승합회로의 전단에서 과전류 보호 기능을 효과적으로 수행할 수 있다.As described above, according to the overcurrent protection circuit according to the present invention, a self-bias transistor having a drop resistor connected to a base and a collector, and a thyristor connection to perform an overcurrent protection function according to the turn-on / turn-off operation of the bias transistor. A switching transistor and a field effect transistor connected to an output terminal of the bias transistor and an input terminal of an on / off signal for switching a normal input voltage to provide an input terminal of the multiplication circuit. Overcurrent protection can be effectively performed at.
따라서, 이 고안에 따른 과전류 보호 회로는 승압회로의 전압 입력단과 접지단 사이에 드롭 저항 및 스위칭 트랜지스터들로 구성된 과전류 보호 회로가 접속 채용되어 과전류 인가시 입력전압을 효과적으로 차단하여 주변회로를 보호할 수 있는 효과가 있다.Therefore, the overcurrent protection circuit according to the present invention employs an overcurrent protection circuit composed of drop resistors and switching transistors between the voltage input terminal and the ground terminal of the boost circuit to effectively protect the peripheral circuit by blocking the input voltage when an overcurrent is applied. It has an effect.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950023352U KR0131817Y1 (en) | 1995-08-31 | 1995-08-31 | Overcurrent protection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950023352U KR0131817Y1 (en) | 1995-08-31 | 1995-08-31 | Overcurrent protection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970011353U KR970011353U (en) | 1997-03-29 |
| KR0131817Y1 true KR0131817Y1 (en) | 1999-04-15 |
Family
ID=19422345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019950023352U KR0131817Y1 (en) | 1995-08-31 | 1995-08-31 | Overcurrent protection circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0131817Y1 (en) |
-
1995
- 1995-08-31 KR KR2019950023352U patent/KR0131817Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970011353U (en) | 1997-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3249239B2 (en) | Power FET control circuit | |
| US4992683A (en) | Load driver with reduced dissipation under reverse-battery conditions | |
| US20070222485A1 (en) | Circuit for driving a semiconductor element | |
| EP0380881B1 (en) | Protection circuit for a power mosfet driving an inductive load | |
| US5418673A (en) | Control electrode disable circuit for power transistor | |
| KR0177145B1 (en) | Adaptive gate charge circuit for power fets | |
| KR950701469A (en) | DRIVE CIRCUITRY FOR A MOS FIELD EFFECT TRANSTSTOR | |
| EP0499921A2 (en) | Current control device particularly for power circuits in mos technology | |
| US6856177B1 (en) | High side power switch with charge pump and bootstrap capacitor | |
| JP2007028278A (en) | Drive circuit | |
| US4916378A (en) | Inductive load discharge current recirculation circuit with selectable "fast" and "low" modes | |
| US5625518A (en) | Clamping circuit with reverse polarity protection | |
| US5764088A (en) | Control circuit for an electronic switch, and a switch constituting an application thereof | |
| KR0131817Y1 (en) | Overcurrent protection circuit | |
| US5684687A (en) | Driver circuit for inverter | |
| US6031412A (en) | Control of the body voltage of a HV LDMOS | |
| US5898327A (en) | Low-power reset signal generating circuit improved in voltage rising characteristic | |
| JP3426337B2 (en) | Zero bias current low side driver control circuit | |
| GB2257855A (en) | Driver circuit for inductive loads | |
| EP0519156A1 (en) | Ground loss protection device particularly for mos integrated circuits | |
| US5616971A (en) | Power switching circuit | |
| EP0606746B1 (en) | A circuit for increasing the breakdown voltage of a bipolar transistor | |
| KR100318365B1 (en) | Overcurrent Protection Circuit of Motor Drive Circuit | |
| US5936453A (en) | Circuit arrangement for controlling a pulse output stage | |
| KR100320174B1 (en) | Initial charging circuit for power element drive ic of bootstrap type |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20010718 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |