KR0130631B1 - Manufacturing method of ferrodi electric capacitor - Google Patents
Manufacturing method of ferrodi electric capacitorInfo
- Publication number
- KR0130631B1 KR0130631B1 KR1019930027657A KR930027657A KR0130631B1 KR 0130631 B1 KR0130631 B1 KR 0130631B1 KR 1019930027657 A KR1019930027657 A KR 1019930027657A KR 930027657 A KR930027657 A KR 930027657A KR 0130631 B1 KR0130631 B1 KR 0130631B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- platinum
- capacitor
- tungsten
- batio
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
Abstract
Description
제1도는 기억소자의 평면형(planar)스토리지 커패시터 구조를 보인 종단면도.1 is a longitudinal sectional view showing a planar storage capacitor structure of a memory device.
제2도는 기억소자의 참호형(trench) 스토리지 커패시터 구조를 보인 종단면도.2 is a longitudinal sectional view showing a trench storage capacitor structure of a memory device.
제3도는 고유전체 커패시터의 고유전체 박막의 결정구조를 보인 X선 회절무늬로서, (a)는 본 발명의 일실시예에 의해 얻어진 고유전체 박막이고, (b)는 종래의 방법에 의해 얻어진 고유전체 박막.3 is an X-ray diffraction pattern showing the crystal structure of the high-k dielectric thin film of the high-k dielectric capacitor, (a) is a high-k dielectric thin film obtained by an embodiment of the present invention, (b) is a high-k dielectric obtained by a conventional method Whole thin film.
제4도와 제5도는 고유전체 커패시터에 대한 Rutherford 산란분광분석기를 이용한 계면손상과 각 원소의 원자농도의 분포상태를 보인 그래프로서, 제4도는 본 발명의 일실시에 커패시터이고, 제5도는 종래의 방법에 의해 얻어진 커패시터.4 and 5 are graphs showing the interfacial damage using the Rutherford scattering spectrometer for the high dielectric capacitor and the distribution of atomic concentration of each element. FIG. 4 is a capacitor according to one embodiment of the present invention. Capacitors obtained by the method.
제6도는 본 발명의 일실시예로 얻어진 고유전체 커패시터의 전기적 특성을 보인 그래프.6 is a graph showing the electrical characteristics of the high-k dielectric capacitor obtained in an embodiment of the present invention.
제7도는 종래의 방법에 의해 얻어진 고유전체 커패시터의 전기적 특성을 보인 그래프.7 is a graph showing the electrical characteristics of the high-k dielectric capacitor obtained by the conventional method.
본 발명은 초고집적 실리콘 반도체 기억소자의 스토리지 커패시터와 갈륨비소(GaAs)화합물 반도체소자의 커패시터 제조방법에 관한 것으로, 특히 기판전극으로 텅스텐질화막/텅스텐막, 텅스텐막/백금, 텅스텐질화막/백금 또는 텅스텐질화막/텅스텐막/백금막을 형성하여 기판전극위에 형성되는 고유전체박막의 전기적 특성의 열화를 방지토록 한 고유전체 커패시터의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a storage capacitor of a highly integrated silicon semiconductor memory device and a method of manufacturing a capacitor of a gallium arsenide (GaAs) compound semiconductor device. A method of manufacturing a high dielectric capacitor to form a nitride film / tungsten film / platinum film to prevent deterioration of electrical characteristics of a high dielectric thin film formed on a substrate electrode.
일반적으로 초고집적 실리콘 반도체 기억소자에 있어서 단위세포소자는 1개의 트랜지스터와 1개의 스토리지 커패시터(storage capacitor)로 구성되는데, 이때 스토리지 커패시터는 기본적으로 금속으로 이루어진 기판전극 위로 유전체 박막이 형성되고, 다시 그위로 금속전극이 형성된 구조를 취하고 있으며, 그 내부구조에 따라 평면형(planar)과 참호형(trench)의 두가지 형태로 구분된다.In general, in a highly integrated silicon semiconductor memory device, a unit cell device is composed of one transistor and one storage capacitor, where a dielectric thin film is formed on a substrate electrode made of metal. It has a structure in which a metal electrode is formed, and is divided into two types, planar and trench, according to its internal structure.
제1도는 평면형 스토리지 캐퍼시터의 단면구성을 보인 것으로, 실리콘기판(1)의 좌측으로 실리콘산화막(2)과 게이트 금속(3) 및 알루미늄 금속배선(4)이 순차적층되어 트랜지스터(5)를 구성하고, 그 우측으로 아랫쪽으로 부터 기판전극(6)과 유전체박막(7) 및 금속전극(8)의 적층구조를 이루어진 평면형 스토리지 커패시터(9)가 형성되어 기억소자의 단위세포소자를 구성하고 있다.1 is a cross-sectional view of a planar storage capacitor, in which a silicon oxide film 2, a gate metal 3, and an aluminum metal wiring 4 are sequentially stacked on the left side of the silicon substrate 1 to form a transistor 5 From the lower side to the right, a planar storage capacitor 9 having a stack structure of the substrate electrode 6, the dielectric thin film 7, and the metal electrode 8 is formed to constitute the unit cell device of the memory device.
제2도는 참호형 스토리지 커패시터의 단면구성을 보인 것으로, 제1도와 마찬가지로 실리콘기판(10)상에 게이트 금속(11)과 유리질실리콘보호막(12) 및 알루미늄 금속전극(13)의 적층구조로 이루어진 트랜지스터(14)가 형성됨과 아울러 게이트 금속(11)의 하부로 실리콘기판(10) 내부로 움푹 패인 형태의 기판전극(15)/유전체박막(16)/금속전극(17)으로 이루어진 참호형 스토리지 커패시터(18)가 형성되어 기억소자의 단위세포소자를 구성하고 있다.2 is a cross-sectional view of a trench type storage capacitor. Like FIG. 1, a transistor having a stacked structure of a gate metal 11, a glassy silicon protective film 12, and an aluminum metal electrode 13 on a silicon substrate 10 is illustrated. A trench storage capacitor including a substrate electrode 15, a dielectric thin film 16, and a metal electrode 17 having a recessed portion 14 formed in the silicon substrate 10 under the gate metal 11. 18) is formed to constitute the unit cell element of the memory element.
종래의 스토리지 커패시터의 경우에 있어서 기판전극은 주로 백금(Pt)으로 이루어지며, 이러한 백금재질의 기판전극위에 BaTiO3및 PbTiO3와 같은 강유전체 박막을 형성하는 과정에서 백금전극이 실리콘(또는 갈륨비소)과 반응하여 백금실리사이드(PtSi2)와 같은 실리콘화합물(또는 갈륨비소 화합물)이 형성되어 기판전극위에 형성되는 유전체 박막은 유전쌍극자(dipole)를 형성시키는데 필요로 하는 테트라고날(tetragonal)결정구조가 만들어지지 않으며 강유전체박막 형성과정에서 형성되는 산소에 의하여 만들어진 산화물이 백금전극에 확산해 들어감으로서 강유전체의 결정성 및 스토리지 커패시터의 전기적 특성을 악화시키는 문제점을 지니고 있다.In the case of a conventional storage capacitor, the substrate electrode is mainly composed of platinum (Pt), and the platinum electrode is formed of silicon (or gallium arsenide) in the process of forming ferroelectric thin films such as BaTiO 3 and PbTiO 3 on the platinum electrode. And a silicon compound (or gallium arsenide compound) such as platinum silicide (PtSi 2 ) are formed to form a tetragonal crystal structure required to form a dielectric dipole. Oxides formed by oxygen formed in the process of forming the ferroelectric thin film diffuse into the platinum electrode, thereby deteriorating the crystallinity of the ferroelectric and the electrical characteristics of the storage capacitor.
특히, 종래 기억소자의 단위세포소자는 전기적 신호를 쓰고 지우는데 필요한 정전하를 저장해둘 스토리지 커패시터의 크기를 일정범위 이하로 줄일 수 없기 때문에 집적도 향상에 커다란 장해요인으로 작용하고 있다.In particular, since the unit cell device of the conventional memory device cannot reduce the size of the storage capacitor to store the electrostatic charges necessary for writing and erasing an electric signal to a certain range or less, it serves as a significant obstacle to improving the degree of integration.
그 이유는 전기적 신호로 사용하는데 필요한 40펨토파라트(fP)정도의 정전용량을 갖는 커패시터가 필수적으로 요구되나, 40fP의 정전용량을 가지게 하기 위해서는 종래의 실리콘 산화막과 같은 유전체를 이용하는 방법으로는 커패시터의 크기가 단위 세포소자의 약 6배 면적을 차지하기 때문이다.The reason is that a capacitor having a capacitance of about 40 femtoparat (fP) required for use as an electrical signal is required.However, in order to have a capacitance of 40 fP, a capacitor using a dielectric such as a silicon oxide film is used. This is because the size of occupies about 6 times the area of the unit cell device.
따라서 본 발명은 종래의 고유전체 캐패시터 제조방법이 지니고 있는 문제점을 해결하기 위해, 실리콘 반도체 기억소자의 커패시터 및 갈륨비소화합물 반도체소자의 커패시터 제조시, 기판전극으로 텅스텐질화막/텅스텐막을 형성하거나 텅스텐막/백금, 텅스텐질화막/백금, 텅스텐질화막/텅스텐막/백금을 형성하고, 그 위에 스퍼터링(sputtering)이나 화학증착법(chemical vopor deposition)으로 BaTiO3, PbTiO3및 Zr, Ln, Mg, Nb 등이 첨가된 BaTiO3, PbTiO3박막을 증착하여 고유전체 커패시터를 제조하는 방법을 제공함에 발명의 목적을 두고 있다.Therefore, in order to solve the problems of the conventional high dielectric capacitor manufacturing method, a capacitor of a silicon semiconductor memory device and a capacitor of a gallium arsenide compound semiconductor device, when forming a tungsten nitride film / tungsten film as a substrate electrode or a tungsten film / Platinum, tungsten nitride film / platinum, tungsten nitride film / tungsten film / platinum are formed and BaTiO 3 , PbTiO 3 and Zr, Ln, Mg, Nb, etc. are added thereto by sputtering or chemical vopor deposition. An object of the present invention is to provide a method for manufacturing a high dielectric capacitor by depositing a BaTiO 3 , PbTiO 3 thin film.
본 발명은 기판전극으로 종래의 백금전극을 사용하는 대신에 텅스텐질화막(WN)/텅스텐막(W)을 사용하거나 텅스텐막/백금, 텅스텐질화막/백금의 이지층구조나 텅스텐질화막/텅스텐막/백금의 3층구조로 기판전극을 형성시켜 후속공정으로서의 강유전체박막 형성시 기판전극이 산화되거나 실리콘(또는 갈륨비소)과 반응하여 실리콘화합물(또는 갈륨비소화합물)을 형성하는 것을 억제함으로써 강유전체박막의 결정성 및 전기적 특성의 약화를 방지한데에 기술적 특징이 있다.The present invention uses a tungsten nitride film (WN) / tungsten film (W) instead of using a conventional platinum electrode as a substrate electrode, or an easy layer structure of tungsten film / platinum, tungsten nitride film / platinum, or tungsten nitride film / tungsten film / platinum. The crystallinity of the ferroelectric thin film is formed by suppressing the formation of the silicon compound (or gallium arsenide compound) by oxidizing the substrate electrode or reacting with silicon (or gallium arsenide) during formation of the ferroelectric thin film as a subsequent process by forming the substrate electrode in a three-layer structure. And technical characteristics in preventing the weakening of electrical characteristics.
그리고, 본 발명은 초고집적도의 달성을 위해 기판전극위에 유전체박막을 형성함에 있어 작은 면적에서도 높은 유전상수를 갖는 BaTiO3, PbTiO3및 BaTiO3, PbTiO3에 Zr, Ln, Mg, Nb 등을 첨가한 고유전체 재료를 사용하여 강유전체 박막을 형성한 데에 또 하나의 기술적 특징이 있다.In addition, in the present invention, Zr, Ln, Mg, and Nb are added to BaTiO 3 , PbTiO 3 and BaTiO 3 and PbTiO 3 having high dielectric constants even in a small area in forming a dielectric thin film on a substrate electrode to achieve ultra high density. Another technical feature is in forming a ferroelectric thin film using one high dielectric material.
이와같은 본 발명의 강유전체 박막은 스퍼터링이나 화학증착법 등의 발명에 의해 상기 고유전체 재료를 600~700℃의 온도에서 1~2시간동안 기판전극위에 증착시킴으로써 형성된다.Such a ferroelectric thin film of the present invention is formed by depositing the high-k dielectric material on a substrate electrode for 1 to 2 hours at a temperature of 600 to 700 ° C by the invention such as sputtering or chemical vapor deposition.
한편, 기판전극으로 종래의 백금전극을 사용하는 경우에는 고유전체 박막을 증착시키는 동안에 백금이 실리콘과 반응하여 백금실리 사이드(PtSi2)가 형성되고, 백금실리사이드가 형성되는 동안에 증착된 BaTiO3, PbTiO3및 BaTiO3, PbTiO3에 Zr, Ln, Mg, Nb 등을 첨가한 각 유전체 박막과 같은 고유전체 박막은 유전쌍극자(dipole)를 형성시키는데 필요한 테트라고날 결정구조가 만들어지지 않음에 따라 높은 유전상수를 얻을 수 없음은 물론 산화물이 백금전극에 확산해 들어 감으로써 커패시터의 전기적 특성을 떨어뜨리는 문제점이 있으나, 본 발명에서는 기판전극과 실리콘(또는 갈륨비소)간의 반응 및 기판전극의 산화가 방지되므로 커패시터의 전기적 특성을 크게 향상시킬 수 있다.Meanwhile, in the case of using a conventional platinum electrode as the substrate electrode, platinum reacts with silicon to form platinum silicide (PtSi 2 ) during deposition of the high dielectric thin film, and BaTiO 3 and PbTiO deposited during platinum silicide formation. 3 and BaTiO 3 , PbTiO 3 , high dielectric constant films such as Zr, Ln, Mg, Nb, and the like, each of the dielectric thin films have a high dielectric constant due to the lack of tetragonal crystal structures necessary to form the dipoles. Of course, since the oxide diffuses into the platinum electrode, the electrical characteristics of the capacitor are deteriorated. However, in the present invention, the reaction between the substrate electrode and silicon (or gallium arsenide) and the oxidation of the substrate electrode are prevented. It can greatly improve the electrical characteristics.
제3도는 고유전체박막의 결정구조를 보인 X선 회절무늬 그래프로서, (a)는 본 발명의 일실시예 방법에 의해 얻어진 고유전체박막에 대한 것이고, (b)는 종래의 방법에 의해 얻어진 고유전체박막에 대한 것이다.3 is an X-ray diffraction pattern graph showing the crystal structure of the high dielectric thin film, (a) is for the high dielectric thin film obtained by the method of one embodiment of the present invention, (b) is the intrinsic obtained by the conventional method It's about the entire thin film.
먼저, 제3도(a)는 기판전극으로 백금전극을 도포하기 이전에 텅스텐막 혹은 텅스텐질화막/텅스텐막을 형성시킨 후 그 위에 백금전극을 형성시키거나, 백금전극 대신에 텅스텐질화막/텅스텐박막을 기판전극으로 사용하여 이러한 기판전극위에 스퍼터링이나 화학증착 방법등으로 BaTiO3, PbTiO3및 BaTiO3, PbTiO3에 Zr, Ln, Mg, Nb 등을 첨가한 강유전체박막을 600~700°의 온도에서 2시간동안 증착시켜 얻어진 본 발명의 고유전체박막에 대한 것이다.First, in FIG. 3A, a tungsten film or a tungsten nitride film / tungsten film is formed before applying the platinum electrode to the substrate electrode, and then a platinum electrode is formed thereon, or a tungsten nitride film / tungsten thin film is used instead of the platinum electrode. 2 hours, BaTiO 3, PbTiO 3, and BaTiO 3, the ferroelectric thin film by the addition of Zr, Ln, Mg, Nb, etc. in PbTiO 3 at a temperature of 600 ~ 700 °, such as sputtering or chemical vapor deposition method on such a substrate electrode with the electrode It relates to a high dielectric thin film of the present invention obtained by deposition during.
제3도(a)의 X-선 회절무늬에 의하면 백금전극과 실리콘의 반응 및 백금전극의 산화로 인한 실리사이드 및 백금산화물에 의한 X선 피크(peak)가 나타나지 않았으며, BaTiO3, PbTiO3및 BaTiO3, PbTiO3에 Zr, Ln, Mg, Nb 등을 첨가한 강유전체 박막의 결정구조가 (100) 및 (200)의 테트라고날 구조를 보임으로써 높은 유전상수 및 강유전성을 얻을 수 있다는 것을 알 수 있다.According to the X-ray diffraction pattern of FIG. 3 (a), X-ray peaks due to silicide and platinum oxides due to the reaction between the platinum electrode and silicon and the oxidation of the platinum electrode did not appear, and BaTiO 3 , PbTiO 3 and It can be seen that the crystal structure of ferroelectric thin films in which Zr, Ln, Mg, Nb, and the like are added to BaTiO 3 and PbTiO 3 shows tetragonal structures of (100) and (200), whereby high dielectric constant and ferroelectricity can be obtained. .
반면에, 제3도(b)의 X선 회절무늬는 백금만으로 이루어진 기판전극위에 BaTiO3, PbTiO3및 BaTiO3, PbTiO3에 Zr, Ln, Mg, Nb 등을 첨가한 강유전체박막과 같은 고유전체를 스퍼터링이나 화학증착법 등으로 600~700℃에서 2시간동안 증착시켜 얻어진 고유전체박막에 대한 것으로, 백금전극이 실리콘과 반응하여 백금실리사이드(PtSi2)가 형성되거나 산소와 반응하여 백금산화물이 형성되었음을 보여준다.On the other hand, the X-ray diffraction pattern of FIG. 3 (b) is a high-k dielectric such as ferroelectric thin film in which Zr, Ln, Mg, and Nb are added to BaTiO 3 , PbTiO 3 and BaTiO 3 , PbTiO 3 on a substrate electrode made of platinum only. It is a high dielectric thin film obtained by depositing at 600 ~ 700 ℃ for 2 hours by sputtering or chemical vapor deposition, etc., the platinum electrode reacts with silicon to form platinum silicide (PtSi 2 ) or react with oxygen to form platinum oxide. Shows.
또한, 백금실리사이드가 형성되는 동안에 증착된 BaTiO3, PbTiO3및 BaTiO3, PbTiO3에 Zr, Ln, Mg, Nb 등을 첨가한 강유전체박막의 결정구조는 (100) 및 (002)등의 테트라고날 구조로 만들어지지 않음으로써 유전특성이 나빠진다.The crystal structures of ferroelectric thin films in which Zr, Ln, Mg, and Nb were added to BaTiO 3 , PbTiO 3 and BaTiO 3 , PbTiO 3 deposited during the formation of platinum silicide were tetragonal such as (100) and (002). Not made into a structure, the dielectric properties worsen.
제4도는 본 발명의 일실시예 방법에 의한 제조된 Si/W67N33/W/Pt/BaTiO3구조의 고유전체 커패시터에 대한 Rutherford 산란분광분석기를 이용한 계면손상과 각 원소의 원자농도의 분포를 나타낸 그래프로서, 백금과 실리콘기판 사이가 텅스텐질화막/텅스텐막으로 차단됨으로 인해 BaTiO3막이 안정되어 있고, 실리콘과 백금과의 상호확산 및 산화현상이 일어나지 않았음을 보여주고 있다.FIG. 4 shows the interfacial damage and atomic concentration of each element using Rutherford scattering spectroscopy for high dielectric capacitors of Si / W 67 N 33 / W / Pt / BaTiO 3 structure prepared by one embodiment of the present invention. The graph shows that the BaTiO 3 film is stable due to the blocking of the tungsten nitride film / tungsten film between the platinum and the silicon substrate, and the interdiffusion and oxidation of silicon and platinum did not occur.
제5도는 종래의 방법에 의해 제조된 Si/Pt/BaTiO3구조의 커패시터에 대한 Rutherford 산란분광분석기를 이용한 계면손상과 각 원소의 원자농도의 분포를 나타낸 그래프로서, 백금이 실리콘과 반응하여 백금과 실리콘이 서로 연결되어 있음을 볼 수 있고, 백금과 유전체박막의 안전성이 깨어져 있음을 보여주고 있다.5 is a graph showing the interfacial damage and the distribution of atomic concentration of each element using the Rutherford scattering spectrometer for a capacitor of Si / Pt / BaTiO 3 structure manufactured by a conventional method. It can be seen that the silicon is connected to each other and that the safety of platinum and dielectric thin film is broken.
다음, 제6도는 본 발명의 방법으로 제1도 및 제2도의 도시된 바의 구조로 제작하여 얻어진 기억소자의 스토리지 커패시터용 고유전체 커패시터에 대한 전기적특성으로 커패시터의 절연파괴전압과 누설전류의 측정결과를 보인 그래프이다.Next, FIG. 6 is a measurement of the dielectric breakdown voltage and the leakage current of the capacitor by the electrical characteristics of the high dielectric capacitor for the storage capacitor of the storage device obtained by the structure of the bars shown in FIGS. 1 and 2 by the method of the present invention. The graph shows the results.
제6도에서 가로축은 커패시터에 가한 전압으로 한 눈금당 2볼트(volt)이고, 세로축은 전류를 나타내며 단위는 암페어/면적(A/cm2)이다.In Figure 6, the horizontal axis is the voltage applied to the capacitor, 2 volts per division, the vertical axis represents the current, and the unit is amperes / area (A / cm 2 ).
세로축에서 제일 아랫쪽 눈금이 10-14A/㎠이며 한 눈금당 101씩 상승해서 제일 위쪽의 눈금이 10-1A/㎠을 가르키고 있으므로 본 발명의 커패시터는 절연파괴전압이 약 12.3V이고, 누설전류는 10-9~10-6A/㎠이다.And a first vertical axis on the bottom grid 10 -14 A / ㎠ and a capacitor of the eye, so the scale of the Top to rise by 1 points to the inner temple 10 10 -1 A / ㎠ invention is about 12.3V breakdown voltage, leakage The current is 10 -9 to 10 -6 A / cm 2.
제7도는 종래의 방법에 의해 얻어진 커패시터에 대한 전기적 특성(절연파괴전압, 누설전류)의 측정결과를 보인 그래프로서, 가로축과 세로축의 눈금과 단위는 제6도와 동일하다.FIG. 7 is a graph showing measurement results of electrical characteristics (insulation breakdown voltage, leakage current) for a capacitor obtained by a conventional method, and the scale and units of the horizontal axis and the vertical axis are the same as those of FIG. 6.
따라서, 종래의 방법으로 제조된 커패시터는 절연파괴 전압이 4볼트이고 누설전류는 10-4~10-6A/㎠정도임을 알 수 있어 본 발명의 방법에 의해 얻어진 커패시터의 전기적 특성이 상대적으로 우수함을 보여주고 있다.Therefore, the capacitor manufactured by the conventional method has an insulation breakdown voltage of 4 volts and a leakage current of about 10 −4 to 10 −6 A / cm 2, so that the electrical characteristics of the capacitor obtained by the method of the present invention are relatively excellent. Is showing.
이상에서 설명한 바와같이 본 발명은 종래의 고유전체 커패시터의 구조에서 기판전극의 재료 및 구성을 변화시킴으로서 고유전체 커패시터의 물리·전기적 특성을 개선시키는데 효과가 있다.As described above, the present invention is effective in improving the physical and electrical characteristics of the high-k dielectric capacitor by changing the material and structure of the substrate electrode in the structure of the conventional high-k dielectric capacitor.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930027657A KR0130631B1 (en) | 1993-12-14 | 1993-12-14 | Manufacturing method of ferrodi electric capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930027657A KR0130631B1 (en) | 1993-12-14 | 1993-12-14 | Manufacturing method of ferrodi electric capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021468A KR950021468A (en) | 1995-07-26 |
| KR0130631B1 true KR0130631B1 (en) | 1998-04-06 |
Family
ID=19370920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930027657A KR0130631B1 (en) | 1993-12-14 | 1993-12-14 | Manufacturing method of ferrodi electric capacitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0130631B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100397603B1 (en) * | 1997-01-21 | 2004-02-11 | 삼성전자주식회사 | Thin film transistor ferroelectric random access memory and manufacturing method thereof |
-
1993
- 1993-12-14 KR KR1019930027657A patent/KR0130631B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100397603B1 (en) * | 1997-01-21 | 2004-02-11 | 삼성전자주식회사 | Thin film transistor ferroelectric random access memory and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950021468A (en) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7064374B2 (en) | Barrier layers for protecting metal oxides from hydrogen degradation | |
| US5923056A (en) | Electronic components with doped metal oxide dielectric materials and a process for making electronic components with doped metal oxide dielectric materials | |
| US5699291A (en) | Semiconductor memory device and manufacturing method thereof | |
| US5641702A (en) | Method of making semiconductor integrated-circuit capacitor | |
| KR100479520B1 (en) | Polycrystalline memory structure, method for forming same structure, and semiconductor memory device using same structure | |
| US5216572A (en) | Structure and method for increasing the dielectric constant of integrated ferroelectric capacitors | |
| JP3207110B2 (en) | Capacitor and method of forming the same | |
| US8741712B2 (en) | Leakage reduction in DRAM MIM capacitors | |
| US20010052608A1 (en) | Multilayer electrode for a ferroelectric capacitor | |
| US20020125573A1 (en) | Ferroelectric integrated circuit having hydrogen barrier layer | |
| KR100319571B1 (en) | Electronic Components With Doped Metal Oxide Dielectric Materials And A Process For Making Electronic Components With Doped Metal Oxide Dielectric Materials | |
| US8569819B1 (en) | Doped electrodes for DRAM applications | |
| KR100947064B1 (en) | Capacitor of semiconductor device and memory device having the same | |
| KR100691037B1 (en) | Ferroelectric transistor | |
| KR20070087212A (en) | Semiconductor device with a superparaelectric gate insulator | |
| US8878269B2 (en) | Band gap improvement in DRAM capacitors | |
| KR100491580B1 (en) | Process for producing barrier-free semiconductor storage assemblies | |
| US20130052790A1 (en) | Doping approach of titanium dioxide for dram capacitors | |
| US11923272B2 (en) | Integrated assemblies and methods of forming integrated assemblies | |
| KR0130631B1 (en) | Manufacturing method of ferrodi electric capacitor | |
| KR100252854B1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH10294432A (en) | Ferroelectric capacitor, ferroelectric nonvolatile storage device, and ferroelectric device | |
| KR100282459B1 (en) | Manufacturing method of ferroelectric ram capacitor | |
| JPH0513676A (en) | Semiconductor device | |
| KR20220006403A (en) | Capacitor comprising perovskite material, semiconductor device including the capacitor and method of manufacturing the capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020813 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |