KR0129977Y1

KR0129977Y1 - Input capacitable compensation circuit for multiplexer

Info

Publication number: KR0129977Y1
Application number: KR2019920025579U
Authority: KR
Inventors: 박상곤
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1992-12-16
Filing date: 1992-12-16
Publication date: 1999-03-20
Also published as: KR940018161U

Abstract

본 고안은 멀티플렉서의 입력용량 보상회로에 관한 것으로, 입력측의 전원에 접속된 구동코일과 스위치로 구성된 릴레이를 다수개 구비하여 입력신호를 다중화하는 멀티플렉서에 있어서, 상기 릴레이의 스위치와 구동코일 사이에 형성되는 입력용량에 의한 출력신호의 왜곡을 방지하기 위해, 상기 릴레이를 기준으로 산출되는 전단의 임피던스와 후단의 임피던스에 의해 산출되며 다음의 식에 의해 정의되는 출력전압의 크기는 입력전압 보다 작고 입력신호의 주파수와 무관하게 되도록 상기 다수개의 릴레이의 전단에 등가저항 및 등가콘덴서를 병렬연결함과 동시에 상기 다수개의 릴레이의 후단에 등가저항을 상기 입력용량에 병렬연결한 것을 특징으로 한다. 따라서, 본원고안의 멀티플렉서는 고주파수의 입력신호를 다중화하더라도 출력신호의 왜곡을 방지할 수 있는 효과가 있다.The present invention relates to an input capacitance compensation circuit of a multiplexer, comprising a plurality of relays composed of a drive coil and a switch connected to a power supply on an input side, wherein the multiplexer is formed between a switch and a drive coil of the relay. In order to prevent distortion of the output signal due to the input capacitance, the output voltage is calculated by the impedance of the front end and the rear end calculated based on the relay, and the magnitude of the output voltage defined by the following equation is smaller than the input voltage and the input signal is smaller than the input voltage. It is characterized in that equivalent resistance and equivalent capacitors are connected in parallel to the front end of the plurality of relays so as to be independent of frequency, and equivalent resistances are connected in parallel to the input capacitance at the rear ends of the plurality of relays. Therefore, the multiplexer of the present application has an effect of preventing distortion of the output signal even when multiplexing the high frequency input signal.

Description

Multiplexer Input Capacitance Compensation Circuit

본 고안은 멀티플렉서의 입력용량 보상회로에 관한 것으로, 특히 다수 입력측으로부터의 입력신호를 다중화하기 위한 릴레이의 전단에 저항과 콘덴서를 병렬 접속함과 아울러 릴레이의 후단 저항을 접속하므로써 릴레이의 구동코일과 스위치에 의해 형성되는 입력용량으로 인한 출력신호의 왜곡을 방지할 수 있도록 한 멀티플렉서의 입력용량 보상회로에 관한 것이다.The present invention relates to an input capacitance compensation circuit of a multiplexer, and in particular, by connecting a resistor and a capacitor in parallel to the front end of a relay for multiplexing an input signal from a plurality of inputs, and connecting a rear end resistance of the relay to the relay's driving coil and the switch. The present invention relates to an input capacitance compensation circuit of a multiplexer to prevent distortion of an output signal due to an input capacitance formed by the multiplexer.

일반적으로 멀티플렉서는 다수의 입력신호원에 릴레이를 각각 연결하여 다수의 입력신호를 선택적으로 스위칭하여 다중화된 신호를 출력하는데, 반도체를 이용한 스위칭소자 보다 접점저항이 매우 작고, 입력주파수의 범위가 넓으며, 스위칭 전압이 큰 장점이 있어 널리 사용되고 있다.In general, a multiplexer outputs multiplexed signals by selectively switching a plurality of input signals by connecting relays to a plurality of input signal sources. The contact resistance is much smaller than a switching device using a semiconductor, and the input frequency range is wide. It is widely used because of its large switching voltage.

제1도의 (a)와 (b)는 일반적인 멀티플렉서에 회로연결된 하나의 릴레이와 그에 대한 등가회로도이다. 제1도의 (a)에서 소정 입력신호원에 연결된 릴레이(RY)는 전원(Vcc)에 연결된 구동코일(L)과 미도시한 제어부에 의해 스위칭되는 스위치(SW)로 이루어진다. 릴레이(RY)의 스위치(SW)는 제어부에 의해 개방상태 또는 페쇄상태로 스위칭하고, 이에 따라 릴레이(RY)의 구동코일(L)은 여자되어 트랜지스터(Q)를 구동하게 된다. 즉, 트랜지스터(Q)는 릴레이(RY)의 스위치(SW)가 폐쇄되어 릴레이(RY)의 구동코일(L)이 여자되면 콜렉터단과 에미터단이 통전되어 턴온되는 반면에 릴레이(RY)이 스위치(SW)가 개방되면 오프상태로 턴오프된다.(A) and (b) of FIG. 1 is an equivalent circuit diagram of a relay circuit connected to a general multiplexer. In FIG. 1A, the relay RY connected to a predetermined input signal source includes a drive coil L connected to a power source Vcc and a switch SW switched by a controller (not shown). The switch SW of the relay RY is switched to an open state or a closed state by the control unit. As a result, the driving coil L of the relay RY is excited to drive the transistor Q. That is, when the switch SW of the relay RY is closed and the driving coil L of the relay RY is excited, the transistor Q is energized and turned on while the relay RY is switched on. When SW) is open, it is turned off in the off state.

제1도의 (b)와 같이 릴레이(RY)는 구동코일(L)과 스위치(SW) 사이에 작은 용량값을 갖는데, 우측의 등가회로도에 도시한 바와 같이 릴레이(RY)의 출력측에 일측이 접속되고 타측이 접지된 입력용량(Cr)이 형성된다.As shown in (b) of FIG. 1, the relay RY has a small capacitance value between the drive coil L and the switch SW, and one side is connected to the output side of the relay RY as shown in the equivalent circuit diagram on the right. And the input capacitance Cr grounded at the other side is formed.

제2도의 (a)와 (b)는 종래의 멀티플렉서에 회로연결된 다수개이 릴레이와 그에 대한 등가회로도이다. 제2도의 (a)는 종래의 멀티플렉서가 다수의 입력신호원에 연결된 다수의 릴레이(RY1~RYn)를 미도시한 제어부에 의해 선택적으로 스위칭하여 다중화된 신호를 출력하는 동작을 보여주고 있다. 이때, 다수의 릴레이(RY1~RYn)는 각각 입력용량을 형성함에 따라 그 입력용량의 총합은 비례적으로 증가하게 된다. 즉, 제2도의 (b)에 도시한 등가회로도에 나타낸 바와 같이, 릴레이(RYx)의 출력측에 n개의 릴레이(RY1~RYn)에 대한 입력용량의 총합에 대응하는 입력용량(Cx)이 형성된다. 이 입력용량(Cx)은 릴레이의 수에 따라 커지게 된다.(A) and (b) of FIG. 2 are an equivalent circuit diagram of a plurality of relays connected to a conventional multiplexer. FIG. 2 (a) shows an operation in which a conventional multiplexer selectively switches a plurality of relays RY1 to RYn connected to a plurality of input signal sources by a controller (not shown) to output a multiplexed signal. In this case, as the plurality of relays RY1 to RYn respectively form input capacities, the sum of the input capacities increases proportionally. That is, as shown in the equivalent circuit diagram shown in Fig. 2B, an input capacitance Cx corresponding to the sum of the input capacitances for the n relays RY1 to RYn is formed on the output side of the relay RYx. . This input capacitance Cx increases with the number of relays.

제2도의 (b)에 도시한 바와 같이, 소정의 내부임피던스(Zo)를 갖는 입력신호원웨 연결되는 멀티플렉서는 n개의 릴레이(RY1~RYn)에 연결된 신호원을 선택적으로 스위칭하여 입력신호를 다중화하여 출력하는데, 출력측의 입력용량(Cx)에 의해 저주파수의 입력신호에 대해서는 아무런 문제없이 동작하여 출력신호의 왜곡없이 다중화가 이루어진다. 반면, 멀티플렉서는 고주파수(수 MHz이상), 고임피던스(수 kΩ 이상)의 입력신호를 다중화하는 경우 제3도의 (a)의 입력신호는 제3도의 (b)에 도시한 바와 같이 현저하게 왜곡되어 출력된다.As shown in (b) of FIG. 2, a multiplexer connected to an input signal source having a predetermined internal impedance Zo may selectively switch signal sources connected to n relays RY1 to RYn to multiplex the input signal. The output capacity of the input signal Cx on the output side operates without any problem for multiplexing without distortion of the output signal. On the other hand, when the multiplexer multiplexes the input signals of high frequency (greater than a few MHz) and high impedance (greater than a few kΩ), the input signal of FIG. 3A is significantly distorted as shown in FIG. 3B. Is output.

다시 말하면 제2도의 (b)에 도시한 바와 같이 소정의 내부임피던스(Zo)을 갖는 신호원이 n개의 릴레이를 가진 멀티플렉서에 연결되는 경우, 내부임피던스(Zo)와 입력용량(Cx)으로 구성된 저역통과필터(LPF)로 작용하게 되는데, 이때의 차단주파수(fo)는 다음과 같다.In other words, when a signal source having a predetermined internal impedance Zo is connected to a multiplexer having n relays as shown in (b) of FIG. 2, a low band composed of an internal impedance Zo and an input capacitance Cx Act as a pass filter (LPF), the cutoff frequency (fo) at this time is as follows.

일예로, 멀티플렉서에 인가되는 입력신호가 차단주파수(fo)을 갖는 경우 출력되는 신호는 -3dB의 감쇄가 생기게 되며, 멀티플렉서에 인가되는 입력신호가 차단주파수(fo) 보다 높은 주파수를 갖게 되면 출력신호의 감쇄는 더욱 커지게 된다.For example, when the input signal applied to the multiplexer has a cutoff frequency fo, the output signal causes attenuation of -3 dB, and the output signal when the input signal applied to the multiplexer has a frequency higher than the cutoff frequency fo. The attenuation becomes larger.

이와 같이 종래기술에 따른 멀티플렉서에서는 다수개이 릴레이를 이용하여 입력신호를 다중할때 각 릴레이의 구동코일과 스위치 사이에 형성되는 입력용량이 릴레이의 개수에 따라 증가함에 따라 고주파수의 입력신호에 대해서는 신호왜곡이 현저하게 나타나게 되는 문제점이 있었다.As described above, in the multiplexer according to the related art, when multiple input signals are multiplexed using relays, the signal capacitance between high frequency input signals increases as the input capacitance formed between the driving coils and the switches of each relay increases with the number of relays. There was a problem that was remarkable.

본 고안은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 본 고안의 목적은 다수의 입력신호를 다중화하는 멀티플렉서에서 릴레이의 구동코일과 스위치에 의해 형성되는 입력용량을 보상할 수 있도록 한 멀티플렉서의 입력용량 보상회로를 제공함에 있다.The present invention has been made to solve the above problems, an object of the present invention is to provide an input of a multiplexer to compensate for the input capacitance formed by the drive coil and the switch of the relay in the multiplexer multiplexing a plurality of input signals. It is to provide a capacity compensation circuit.

제1도의 (a)와 (b)는 일반적인 멀티플렉서에 회로연결된 하나의 릴레이와 그에 대한 등가회로도.(A) and (b) of FIG. 1 is an equivalent circuit diagram of a relay circuit connected to a general multiplexer.

제2도의 (a)와 (b)는 종래의 멀티플렉서에 회로연결된 다수개의 릴레이와 그에 대한 등가회로도.(A) and (b) of FIG. 2 are equivalent circuit diagrams of a plurality of relays connected to a conventional multiplexer.

제3도의 (a)와 (b)는 종래의 멀티플렉서에 의한 입력신호와 출력신호를 나타내는 파형도.3A and 3B are waveform diagrams showing input signals and output signals by a conventional multiplexer.

제4도는 본 고안에 따른 멀티플렉서의 입력용량 보상회로의 구성도.4 is a block diagram of an input capacitance compensation circuit of a multiplexer according to the present invention.

제5도는 본 고안에 따른 제4도의 등가회로도.5 is an equivalent circuit diagram of FIG. 4 according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

RY, RY1~RYn : 릴레이 Ra, Rb : 등가저항RY, RY1 ~ RYn: Relay Ra, Rb: Equivalent resistance

R1~Rn : 저항 Ca : 등가콘덴서R1 ~ Rn: Resistance Ca: Equivalent Capacitor

C1~C2 : 콘텐서 Cb, Cr, Cx : 입력용량C1 ~ C2: Capacitor Cb, Cr, Cx: Input Capacity

L : 구동코일 SW : 스위치L: Drive Coil SW: Switch

상기와 같은 본 고안은 입력측의 전원에 접속된 구동코일과 스위치로 구성된 릴레이를 다수개 구비하여 입력신호를 다중화하는 멀티플렉서에 있어서, 상기 릴레이의 스위치와 구동코일 사이에 형성된는 입력용량에 의한 출력신호의 왜곡을 방지하기 위해, 상기 릴레이를 기준으로 산출되는 전단의 임피던스와 후단의 임피던스에 의해 산출되며 다음의 식에 의해 정의되는 출력전압의 크기는 입력전압 보다 작고 입력신호의 주파수와 무관하게 되도록 상기 다수개의 릴레이의 전단에 등가저항 및 등가콘덴서를 병렬연결함과 동시에 상기 다수개의 릴레이의 후단에 등가저항을 상기 입력용량에 병렬연결한 것을 특징으로 한다.The present invention as described above has a multiplexer for multiplexing an input signal by providing a plurality of relays comprising a drive coil and a switch connected to a power source on an input side, wherein the output signal by the input capacitance is formed between the switch and the drive coil of the relay. In order to prevent distortion, the plurality of output voltages are calculated by the impedance of the front end and the rear end calculated based on the relay, and the magnitude of the output voltage defined by the following equation is smaller than the input voltage and independent of the frequency of the input signal. An equivalent resistance and an equivalent capacitor are connected in parallel to the front end of the three relays, and an equivalent resistance is connected in parallel to the input capacitance at the rear end of the plurality of relays.

이하, 본 고안에 따른 바람직한 일실시예를 첨부도면을 참조하여 상세히 서명한다.Hereinafter, with reference to the accompanying drawings, a preferred embodiment according to the present invention is signed in detail.

제4도는 본 고안에 따른 멀티플렉서의 입력용량 보상회로의 구성도이고, 제5도는 본 고안에 따른 제4도의 등가회로도이다. 도시한 바와 같이, 본 고안은 다수의 입력신호원에 각각 다수의 릴레이(RY1~RYn)가 연결되어 있으며, 상기 릴레이(RY1~RYn)의 전단에 저항 및 콘덴서를 각각 병렬접속함과 아울러 상기 릴레이(RY1~RYn)의 후단에 저항을 접속한다. 제5도의 등가회로도에서, 입력용량(Cb)은 n개의 릴레이(RY1~RYn)에 의해 형성되는 각각의 입력용량(Cn)을 총합한 용량값을 나타내고, 등가콘덴서(Ca)와 등가저항(Ra) 및 등가저항(Rb)은 다음의 관계를 만족하도록 설정한다.4 is a configuration diagram of an input capacitance compensation circuit of a multiplexer according to the present invention, and FIG. 5 is an equivalent circuit diagram of FIG. 4 according to the present invention. As shown in the drawing, a plurality of relays RY1 to RYn are connected to a plurality of input signal sources, respectively, and parallel connection of a resistor and a capacitor to the front end of the relays RY1 to RYn, respectively, and the relay. Connect a resistor to the rear end of (RY1 to RYn). In the equivalent circuit diagram of FIG. 5, the input capacitance Cb represents the capacitance value of the sum of the respective input capacitances Cn formed by the n relays RY1 to RYn, and the equivalent capacitor Ca and the equivalent resistance Ra ) And equivalent resistance Rb are set to satisfy the following relationship.

즉, Cb =n×Cr, Rb = Ri, Ca = Cr, Ra = n×RiThat is, Cb = n x Cr, Rb = Ri, Ca = Cr, Ra = n x Ri

여기서, n은 릴레이의 개수, Ri는 하나의 릴레이에 접속된 저항값, Cr은 하나의 릴레이에 대한 입력용량이다.Where n is the number of relays, Ri is the resistance value connected to one relay, and Cr is the input capacitance for one relay.

또, 본 고안에 따른 멀티플랙서는 입력용량(Cb)에 의한 출력신호의 왜곡을 방지하기 위해 릴레이(RYx)의 전단에 등가저항(Ra) 및 등가콘덴서(Ca)가 병렬접속되고 릴레이(RYx)의 후단에 입력용량(Cb)에 대해 등가저항(Rb)이 병렬 접속된다.In addition, in the multiplexer according to the present invention, in order to prevent distortion of the output signal due to the input capacitance Cb, an equivalent resistor Ra and an equivalent capacitor Ca are connected in parallel to the front end of the relay RYx and the relay RYx. The equivalent resistance Rb is connected in parallel with the input capacitance Cb at the rear end of the circuit.

상기와 같이 릴레이(RYx)를 기준으로 왼쪽과 오른쪽의 RC병렬회로에 대한 임피던스 즉, 전단의 임피던스(Z1)와 후단의 임피던스(Z2)는 아래의 식에 의해 산출된다.As described above, the impedances of the RC parallel circuits on the left and right sides, that is, the impedance Z1 at the front end and the impedance Z2 at the rear end of the relay RYx are calculated by the following equation.

상기의 식에서 보는 바와 같이, 멀티플렉서에 의해 다중화된 출력신호 즉, 출력전압(Vo)은 입력전압(Vi) 보다 1/(n+1)만큼 작아 지는 반면에 입력신호의 주파수와 입력용량에는 무관하게 된다.As shown in the above equation, the output signal multiplexed by the multiplexer, i.e., the output voltage Vo is smaller by 1 / (n + 1) than the input voltage Vi, while being independent of the frequency and input capacity of the input signal. do.

다시말해, 멀티플렉서는 다수개의 릴레이에 의해 형성되는 입력용량이 보상됨에 따라 저주파수의 입력신호는 물론 고주파의 입력신호에 대해서도 신호왜곡없이 다중화된 신호를 출력할 수 있다.In other words, as the input capacitance formed by the plurality of relays is compensated, the multiplexer can output the multiplexed signal without signal distortion to the low frequency input signal as well as the high frequency input signal.

이상에서 설명한 바와 같이, 본 고안은 다수의 입력신호를 선택적으로 스위칭하여 다중화된 신호를 출력하는 멀티플렉서에서 릴레이의 구동코일과 스위치 사이에서 형성되는 입력용량을 보상할 수 있도록 릴레이의 전단에 등가저항과 등가콘덴서를 접속함과 아울러 릴레이의 후단에 등가콘덴서를 접속하므로써 멀티플렉서가 고주파수의 입력신호를 다중화하더라도 출력신호의 왜곡을 방지할 수 있는 효과가 있다.As described above, the present invention provides an equivalent resistance at the front end of the relay to compensate for the input capacitance formed between the relay's driving coil and the switch in a multiplexer for selectively switching a plurality of input signals to output the multiplexed signal. By connecting the equivalent capacitor and connecting the equivalent capacitor to the rear end of the relay, even if the multiplexer multiplexes the high frequency input signal, the distortion of the output signal can be prevented.

Claims

A multiplexer having multiple relays consisting of a drive coil L and a switch SW connected to an input power source Vcc, and multiplexing an input signal, wherein the switch SW and the drive coil L of the relay are multiplexed. In order to prevent distortion of the output signal due to the input capacitance (Cb) formed in the above, it is calculated by the impedance (Z1) of the front end and the impedance (Z2) of the rear end calculated based on the relay and defined by the following equation. The output voltage Vo is smaller than the input voltage Vi and is connected to an equivalent resistor Ra and an equivalent capacitor Ca at the front end of the plurality of relays so as to be independent of the frequency of the input signal. An input capacitance compensation circuit of a multiplexer, characterized in that an equivalent resistor (Rb) is connected in parallel to the input capacitance (Cb) at a rear end of the relay.

Where Vo is the voltage of the output signal, Vi is the voltage of the input signal, and n is the number of relays.