KR0127533B1 - Video signal bias control circuit of monitor - Google Patents

Video signal bias control circuit of monitor

Info

Publication number
KR0127533B1
KR0127533B1 KR1019940032049A KR19940032049A KR0127533B1 KR 0127533 B1 KR0127533 B1 KR 0127533B1 KR 1019940032049 A KR1019940032049 A KR 1019940032049A KR 19940032049 A KR19940032049 A KR 19940032049A KR 0127533 B1 KR0127533 B1 KR 0127533B1
Authority
KR
South Korea
Prior art keywords
video signal
bias
voltage
crt
video
Prior art date
Application number
KR1019940032049A
Other languages
Korean (ko)
Other versions
KR960018860A (en
Inventor
문영식
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019940032049A priority Critical patent/KR0127533B1/en
Publication of KR960018860A publication Critical patent/KR960018860A/en
Application granted granted Critical
Publication of KR0127533B1 publication Critical patent/KR0127533B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/148—Video amplifiers

Abstract

A video signal bias regulation circuit for a monitor is provided to enhance an image quality by regulating a DC bias of a CRT video signal. The circuit includes: a video amplifier for amplifying a video signal; a DC bias regulator for regulating a magnitude of the amplified video signal and outputting it to CRT; and DC voltage regulator for regulating a DC voltage of the DC bias regulator and varying an emitter voltage of a transistor of the DC bias regulator.

Description

모니터의 비디오 신호 바이어스 조정 회로Video signal bias adjustment circuit of the monitor

제1도는 종래 모니터의 비디오 신호 바이어스 조정 회로도.1 is a video signal bias adjustment circuit diagram of a conventional monitor.

제2도는 본 발명에 따른 모니터의 비디오 신호 바이어스 조정 회로도.2 is a video signal bias adjustment circuit diagram of a monitor according to the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

10:비디오 증폭수단20:DC 바이어스 조정수단10: video amplification means 20: DC bias adjustment means

30:DC 전압 조정 수단40:CRT30: DC voltage adjusting means 40: CRT

ZD1-ZD3:제너다이오드Q1:트랜지스터ZD 1 -ZD 3 : Zener Diode Q 1 : Transistor

R1-R4:저항VR:가변 저항R 1 -R 4 : Resistance VR: Variable resistance

C1-C2:콘덴서D1,D2:다이오드C 1 -C 2 : Capacitor D 1 , D 2 : Diode

본 발명은 모니터에 관한 것으로 특히 증폭된 비디오 신호의 크기를 조정하여 화질을 상승시킬 수 있는 모니터의 비디오 신호 바이어스 조정 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a monitor, and more particularly, to a video signal bias adjustment circuit of a monitor capable of increasing image quality by adjusting the amplitude of an amplified video signal.

일반적으로 모니터에 있어서, 입력 신호는 DC레벨 1.4V 정도의 최대 5V의 비디오 신호에 실려 이러한 입력 신호가 드라이브 및 70V 이상으로 증폭되어 CRT로 공급된다. 여기서, CRT로 출력되기전 증폭된 신호의 DC레벨이 조정되는데 이를 바이어스 조정이라 하며, 이러한 바이어스 조정은 영상출력 신호의 DC레벨을 가변하는 방식으로 이루어진다.In general, for monitors, the input signal is loaded on a video signal up to 5V at a DC level of 1.4V, which is then amplified by the drive and above 70V and supplied to the CRT. Here, the DC level of the amplified signal before being output to the CRT is adjusted, which is called bias adjustment, and the bias adjustment is performed in a manner of varying the DC level of the image output signal.

종래 비디오 신호의 바이어스 조정회로는 제1도에 도시된 바와 같이, 화면에 표시되도록 처리된 후 출력되는 비디오 신호를 증폭시키는 비디오 증폭부(1)와, 상기 비디오 증폭부(1)에서 출력되는 비디오 신호의 크기를 조정하는 DC 바이어스 조정부(2)로 구성된다.In the conventional video signal bias adjustment circuit, as shown in FIG. 1, a video amplifier 1 for amplifying a video signal that is processed after being processed to be displayed on a screen, and a video output from the video amplifier 1 And a DC bias adjuster 2 for adjusting the magnitude of the signal.

여기서, 상기 DC 바이어스 조정부(2)는 증폭된 비디오 신호의 크기가 설정치 이상이면, 도통되는 제너 다이오드(ZD21)와, 상기 제너 다이오드(ZD21)의 스위칭 동작에 의해 증폭된 비디오 신호를 분배시키는 가변 저항(VR) 및 저항(R21)과, 상기 가변 저항(VR) 및 저항(R21)에 의해 분배된 전압을 평활시켜 CRT(3)에 인가시키는 콘덴서(C21)로 구성된다.Here, when the magnitude of the amplified video signal is greater than or equal to a predetermined value, the DC bias adjuster 2 distributes a conducting zener diode ZD21 and a variable resistor for distributing the amplified video signal by the switching operation of the zener diode ZD21. (VR) and resistor (R21), and capacitor (C21) for smoothing and applying the voltage divided by the variable resistor (VR) and resistor (R21) to CRT (3).

이와 같이 구성된 일반적인 비디오 신호의 바이어스 조정회로에 있어서는, 비디오 신호가 비디오 증폭부(1)에 인가되어 증폭되고, 비디오 증폭부(1)에 의해 증폭된 비디오 신호는 DC 바이어스 조정부(2)의 가변 저항(VR)을 통해 콘덴서(C21)에 인가되어 평활된 후 CRT(3)에 인가된다.In the bias adjustment circuit of the general video signal configured as described above, the video signal is applied to the video amplifier 1 and amplified, and the video signal amplified by the video amplifier 1 is a variable resistor of the DC bias adjuster 2. The capacitor C21 is applied to the capacitor C21 and smoothed through the VR, and then applied to the CRT 3.

그때 증폭된 비디오 신호가 제너 다이오드(ZD21)의 설정치 이상이 되면, 제너 다이오드(ZD21)가 도통되어 비디오 신호가 저항(R21)을 통해 바이어스된다.When the amplified video signal is greater than or equal to the set value of the zener diode ZD21, the zener diode ZD21 is conducted and the video signal is biased through the resistor R21.

즉, 증폭된 비디오 신호는 가변 저항(VR) 및 저항(R21)에 전압 분배된 후 콘덴서(C21)를 통해 평활되어 CRT(3)에 인가된다.That is, the amplified video signal is voltage-divided to the variable resistor VR and the resistor R21 and then smoothed through the capacitor C21 and applied to the CRT 3.

그러나, 상기와 같은 일반적인 비디오 신호의 바이어스 조정회로는 가변 저항(VR)의 조정에 의해 비디오 신호의 크기가 결정되므로, 정확한 바이어스 조정이 불가능하고, 이와 같은 정확하지 못한 바이어스 조정으로 인해 증폭된 비디오 신호에 노이즈 성분이 삽입되어 화질이 떨어지는 문제점이 있었다.However, in the bias adjustment circuit of the general video signal as described above, since the magnitude of the video signal is determined by the adjustment of the variable resistor VR, accurate bias adjustment is impossible, and the amplified video signal is caused by such an incorrect bias adjustment. There was a problem that the image quality is degraded by inserting a noise component into the.

따라서, 본 발명은 이와 같은 종래의 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 트랜지스터의 에미터 전압을 조정하여 CRT의 바이어스를 조정하도록 하는 모니터의 비디오 신호 바이어스 조정회로를 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a video signal bias adjustment circuit of a monitor which adjusts the bias of the CRT by adjusting the emitter voltage of the transistor. .

이와 같은 목적을 달성하기 위한 본 발명은 화면에 표시되도록 처리된 후 출력되는 비디오 신호를 증폭시키는 비디오 증폭수단과, 상기 비디오 증폭수단에서 출력되는 비디오 신호의 크기를 조정하여 CRT로 출력시키는 DC 바이어스 조정수단과, 상기 DC 바이어스 조정수단의 DC 전압을 조정하여 바이어스 조정수단의 트랜지스터의 에미터 전압을 가변시키는 DC 전압 조정 수단을 포함하여 구성함을 특징으로 한다.The present invention for achieving the above object is a video amplification means for amplifying the video signal is output after being processed to display on the screen, DC bias adjustment to adjust the size of the video signal output from the video amplification means to output to the CRT And DC voltage adjusting means for adjusting the DC voltage of the DC bias adjusting means to vary the emitter voltage of the transistor of the bias adjusting means.

이하, 본 발명 모니터의 비디오 신호 바이어스 조정 회로의 실시예를 첨부된 도면을 참고로 하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of a video signal bias adjustment circuit of the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 발명의 회로도로 화면에 표시되도록 처리된 후 출력되는 비디오 신호를 증폭시키는 비디오 증폭수단(10)과, 트랜지스터(Q1), 다이오드(D2)(D3), 저항(R1)(R2)으로 구성되어 상기 비디오 증폭수단(10)에서 출력되는 비디오 신호의 크기를 조정하여 CRT(40)로 출력시키는 DC 바이어스 조정수단(20)과, 가변 저항(VR), 저항(R3)(R4), 콘덴서(C1), 제어 다이오드(ZD1-ZD3)로 구성되어 상기 DC 바이어스 조정수단(20)의 DC 전압을 조정하는 DC 전압 조정 수단(30)으로 구성된 것이다.2 is a video amplifying means 10 for amplifying a video signal which is processed after being processed to be displayed on a screen with a circuit diagram of the present invention, a transistor Q 1 , a diode D 2 , D 3 , and a resistor R 1. DC bias adjusting means 20, a variable resistor VR and a resistor R 3 configured to adjust the magnitude of the video signal output from the video amplifying means 10 and output the same to the CRT 40. ) R 4 , a condenser C 1 , and a control diode (ZD 1- ZD 3 ), the DC voltage adjusting means 30 adjusting the DC voltage of the DC bias adjusting means 20.

도면중 미설명 부호 C2는 커플링 콘덴서이다.In the figure, reference numeral C 2 is a coupling capacitor.

이와 같이 구성된 본 발명은 먼저 비디오 증폭수단(10)을 통하여 일정레벨로 증폭된 비디오 신호가 콘덴서(C2)를 통하면서 DC가 차단된 신호 성분으로 CRT(40)에 인가되는데 이때 DC 전압 조정 수단(30)에 의해 DC 바이어스 조정수단(20)의 트랜지스터(Q1) 베이스 전류가 조정되어 트랜지스터(Q1)의 에미터 전압이 가변됨으로써 CRT(40)의 바이어스를 조정하게 되는 것이다.In the present invention configured as described above, the video signal amplified to a predetermined level through the video amplifying means 10 is applied to the CRT 40 as a signal component in which DC is blocked while passing through the condenser C 2 . By 30, the transistor Q 1 base current of the DC bias adjusting means 20 is adjusted so that the emitter voltage of the transistor Q 1 is varied so that the bias of the CRT 40 is adjusted.

즉, DC 전압 조정 수단(30)의 제너 다이오드(ZD1-ZD3)에 의해 A점에 기준전압으로 60V가 설정되어 있는 상태(트랜지스터 Q1의 오프상태)에서 가변 저항(VR)을 변화시켜 기준전압을 60V로부터 다운시킴으로써 트랜지스터(Q1)의 동작 전류를 조정하여 트랜지스터(Q1)의 에미터측(B)점의 전압 레벨을 조정하여 제너 다이오드(ZD1-ZD3)에 의해 설정된 DC 전압까지 CRT(40)의 바이어스를 조정할 수 있는 것이다.That is, the variable resistor VR is changed in the state where 60 V is set as the reference voltage at the point A by the Zener diodes ZD 1- ZD 3 of the DC voltage adjusting means 30 (off state of the transistor Q 1 ). The DC voltage set by the Zener diodes ZD 1- ZD 3 by adjusting the operating current of transistor Q 1 by decreasing the reference voltage from 60V to adjust the voltage level at the emitter side B point of transistor Q 1 . The bias of the CRT 40 can be adjusted.

만일, 트랜지스터(Q1)가 오프된 상태에서는 CRT(40)의 출력(Vo)은 B점에서 저항(R1)에 의한 전압 강하 성분만 제외된 레벨 CRT(40)에 인가된다.If the transistor Q 1 is off, the output Vo of the CRT 40 is applied to the level CRT 40 from which only the voltage drop component of the resistor R 1 is excluded at the point B.

이상에서 설명한 바와 같은 본 발명은 간단한 회로 구성에 의해 바이어스 조정수단(30)의 트랜지스터(Q1) 에미터 전압을 조정함으로써 증폭된 비디오 신호의 크기를 조정하여 화질을 상승시킬 수 있는 효과가 있다.As described above, the present invention has the effect of increasing the image quality by adjusting the size of the amplified video signal by adjusting the transistor Q 1 emitter voltage of the bias adjusting means 30 by a simple circuit configuration.

Claims (2)

화면에 표시되도록 처리된 후 출력되는 비디오 신호를 증폭시키는 비디오 증폭수단(10)과, 상기 비디오 증폭수단(10)에서 출력되는 비디오 신호의 크기를 조정하여 CRT(40)로 출력시키는 DC 바이어스 조정수단(20)과, 상기 DC 바이어스 조정수단(20)의 트랜지스터(Q1)의 에미터 전압을 가변시키는 DC 전압 조정수단(30)을 포함하여 구성한 것을 특징으로 하는 모니터의 비디오 신호 바이어스 조정 회로.Video amplifying means 10 for amplifying the video signal output after being processed to be displayed on the screen, and DC bias adjusting means for adjusting the size of the video signal output from the video amplifying means 10 to output to the CRT 40 (20) and DC voltage adjusting means (30) for varying the emitter voltage of the transistor (Q 1 ) of the DC bias adjusting means (20). 제1항에 있어서, 상기 DC 전압 조정 수단(30)이 일정 레벨의 기준 전압을 설정하기 위한 제너 다이오드(ZD1-ZD3)와, 상기 제너 다이오드(ZD1-ZD3)에 의해 설정된 기준 전압을 가변시켜 상기 트랜지스터(Q1)의 베이스 전류량을 조정하는 가변 저항(VR)을 포함하여 구성한 것을 특징으로 하는 모니터의 비디오 신호 바이어스 조정 회로.The reference voltage set by the Zener diodes ZD 1 -ZD 3 and the Zener diodes ZD 1 -ZD 3 for setting the reference voltage at a predetermined level. And a variable resistor (VR) for adjusting the base current amount of the transistor (Q 1 ) by varying the voltage.
KR1019940032049A 1994-11-30 1994-11-30 Video signal bias control circuit of monitor KR0127533B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940032049A KR0127533B1 (en) 1994-11-30 1994-11-30 Video signal bias control circuit of monitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940032049A KR0127533B1 (en) 1994-11-30 1994-11-30 Video signal bias control circuit of monitor

Publications (2)

Publication Number Publication Date
KR960018860A KR960018860A (en) 1996-06-17
KR0127533B1 true KR0127533B1 (en) 1997-12-29

Family

ID=19399703

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940032049A KR0127533B1 (en) 1994-11-30 1994-11-30 Video signal bias control circuit of monitor

Country Status (1)

Country Link
KR (1) KR0127533B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100439544B1 (en) * 2002-03-25 2004-07-12 엘지전자 주식회사 Control apparatus for characteristic of video signal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100439544B1 (en) * 2002-03-25 2004-07-12 엘지전자 주식회사 Control apparatus for characteristic of video signal

Also Published As

Publication number Publication date
KR960018860A (en) 1996-06-17

Similar Documents

Publication Publication Date Title
KR910009882B1 (en) Video signal processing system
KR0127533B1 (en) Video signal bias control circuit of monitor
US4612576A (en) Automatic kinescope bias system with AC coupled video output stage
US6999058B1 (en) Power supply circuit for driving liquid crystal display device
KR100349302B1 (en) Primary color video signal output circuit
US7277136B2 (en) Adaptive bandwidth control in a kinescope amplifier
KR100202563B1 (en) The image signal auto-correcting apparatus of tv
KR100454019B1 (en) A circuit for automatically controlling a scene brightness of monitor
JPH08710Y2 (en) Video output circuit
KR100236032B1 (en) Circuit for prohibiting from being changed horizontal size and vertical size of picture in a monitor
GB2163327A (en) Display device bias system
KR100214571B1 (en) Rf automatic gain control circuit of video apparatus
KR950002604Y1 (en) Stabilization of high voltage output for fbt
KR0127534B1 (en) Video signal bias control citcuit of monitor
KR0150701B1 (en) Screen brightness control apparatus for tv powered by battery and method therefor
KR930007448Y1 (en) Monitor brightness control circuit
KR910004793Y1 (en) Automatic beam control circuit
KR100275009B1 (en) A brightness control circuit of a multimedia monitor
KR100212837B1 (en) Brightness control apparatus of monitor
JPH083108Y2 (en) Adjustment circuit of color television receiver
KR0121458Y1 (en) Luminance automatic control circuit
KR0134210Y1 (en) Horizontal and vertical raster size control circuit of monitor
KR100303083B1 (en) Horizontal size limit circuit for each display device
KR19980022746U (en) Brightness adjuster for multimode monitors
KR890009420Y1 (en) Automatic gains control circuits of video levels

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020930

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee