KR0125146B1 - Driving signal diagnostic circuit of electromagnetic luminescent monitor - Google Patents

Driving signal diagnostic circuit of electromagnetic luminescent monitor

Info

Publication number
KR0125146B1
KR0125146B1 KR1019940038499A KR19940038499A KR0125146B1 KR 0125146 B1 KR0125146 B1 KR 0125146B1 KR 1019940038499 A KR1019940038499 A KR 1019940038499A KR 19940038499 A KR19940038499 A KR 19940038499A KR 0125146 B1 KR0125146 B1 KR 0125146B1
Authority
KR
South Korea
Prior art keywords
signal
basic clock
output
video data
vclk
Prior art date
Application number
KR1019940038499A
Other languages
Korean (ko)
Other versions
KR960028249A (en
Inventor
한병준
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019940038499A priority Critical patent/KR0125146B1/en
Publication of KR960028249A publication Critical patent/KR960028249A/en
Application granted granted Critical
Publication of KR0125146B1 publication Critical patent/KR0125146B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/04—Diagnosis, testing or measuring for television systems or their details for receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals

Abstract

A circuit for diagnosing a driving signal of an electronic light emitting monitor is disclosed. The circuit comprises: a unit(20) for generating a predetermined basic clock(VCLK); a video ram(22) for storing a video data and accessing the video data using the basic clock(VLCK); a unit(24) for multiplying the basic clock to generate a vertical synchronizing signal and a horizontal synchronizing signal; a signal mixer(26) for mixing the video data from the video ram and the vertical and the horizontal synchronizing signals; a signal detector(32) for receiving the basic clock and the video data to calculate the data number of one line during a predetermined time; a signal accumulating unit(34) for accumulating the number of the calculated data number and the number of the horizontal and the vertical synchronization signal; and a signal selection signal(28) for selecting the basic clock signal, the horizontal and the vertical synchronization signals and the video data to provide the selected one to the monitor or the signal detector.

Description

전자발광 모니터의 구동신호 진단 회로Driving Signal Diagnosis Circuit of Electroluminescence Monitor

제 1도는 종래의 전자발광 모니터에 문자를 표시하기 위한 구동회로도.1 is a drive circuit diagram for displaying characters on a conventional electroluminescent monitor.

제 2도는 본 발명에 따른 전자발광 모니터에 문자를 표시하기 위한 구동회로도.2 is a driving circuit diagram for displaying characters on an electroluminescent monitor according to the present invention.

제 3도는 본 발명에 따른 신호검출기 및 신호누적기의 구체회로도.3 is a detailed circuit diagram of a signal detector and a signal accumulator according to the present invention.

제 4도는 본 발명에 따른 각부 동작 파형도.4 is an operation waveform diagram of each part according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

20 : 신호발생기22 : 비디오램20: signal generator 22: video RAM

24 : 신호체배기26 : 신호합성기24: signal multiplier 26: signal synthesizer

28 : 릴레이30 : 전자발광 모니터28: relay 30: electroluminescence monitor

32 : 신호검출기34 : 신호누적기32: signal detector 34: signal accumulator

본 발명은 전자발광 모니터의 구동신호 진단회로 및 방법에 관한 것으로, 특히 전자발광 모니터로 공급되는 비디오신호의 이상유무를 진단하는 회로 및 방법에 관한 것이다.The present invention relates to a driving signal diagnostic circuit and method for an electroluminescent monitor, and more particularly, to a circuit and a method for diagnosing abnormality of a video signal supplied to an electroluminescent monitor.

일반적으로 전자발광 모니터는 전기신호를 받아 빛을 내는 표시소자로 구성되어 있으며, 표시소자는 점(Dot)으로 이루어져 있고 이 점들의 조합으로 글자를 구성하여 화면에 표시하여 주는 화면표시기이다.In general, an electroluminescent monitor is composed of a display element that emits light by receiving an electric signal, and the display element is composed of dots and is a screen display that displays letters on the screen by composing a combination of the dots.

제 1도는 종래의 전자발광 모니터에 문자를 표시하기 위한 구동회로도로서, 신호발생기(10)는 8MHz 주파수의 신호를 발생하여 기본클럭(Vclk)으로 사용한다. 비디오램(12)는 상기 신호발생기(10)로부터 발생된 기본클럭(Vclk)을 이용하여 비디오 데이타를 기록 및 독출한다. 신호체배기(14)는 상기 신호발생기(10)로부터 발생된 기본클럭(Vclk)을 각각 체배하여 15.4KHz의 수평동기신호와 60Hz의 수직동기신호를 생성하여 전자발광 모니터(18) 및 신호 합성기(16)로 출력한다. 신호합성기(16)는 상기 비디오램(12)로부터 독출된 비디오 데이타를 상기 신호체배기(14)로부터 생성된 수평동기신호와 수직동기신호에 동기를 맞추어 표시할 수 있는 형태의 비디오 신호로 합성하여 전자발광 모니터(18)로 출력한다. 따라서 전자발광 모니터(18)는 상기 신호발생기(10)로부터 출력된 기본클럭(Vclk)과 상기 신호체배기(14)로부터 출력된 수평동기신호 및 수직동기신호와 신호합성기(16)로부터 합성 출력된 비디오 신호를 입력하여 원하는 형태의 문자를 디스플레이한다.1 is a driving circuit diagram for displaying a character on a conventional electroluminescent monitor, the signal generator 10 generates a signal of 8MHz frequency to use as a basic clock (Vclk). The video RAM 12 records and reads video data by using the basic clock Vclk generated from the signal generator 10. The signal multiplier 14 multiplies the basic clock Vclk generated from the signal generator 10 to generate a horizontal synchronization signal of 15.4 KHz and a vertical synchronization signal of 60 Hz to generate the electroluminescence monitor 18 and the signal synthesizer 16. ) The signal synthesizer 16 synthesizes the video data read from the video RAM 12 into a video signal of a type that can be displayed in synchronization with the horizontal synchronization signal generated from the signal multiplier 14 and the vertical synchronization signal. Output to the light emission monitor 18 is performed. Therefore, the electroluminescence monitor 18 synthesizes the basic clock Vclk output from the signal generator 10 and the horizontal synchronization signal output from the signal multiplier 14 and the vertical synchronization signal and the video synthesizer 16 from the signal synthesizer 16. Input the signal to display the character of the desired form.

그런데 상기와 같은 종래의 전자발광 모니터에 문자를 표시하기 위한 구동회로는 문자를 표시하기 위한 구동신호를 진단하기 위한 회로가 없으므로 별도의 측정기(오실로스코프등)를 사용하여야 하므로, 측정기가 없을경우 구동신호의 진단을 할 수 없는 문제가 있고, 또한 구동신호의 진단을 위해 측정기를 구비하기 위해 많은 비용소요되며, 이 측정기를 설치하여 진단하기 위해서는 측정준비를 위한 셋업시간이 과다하게 소요되는 문제점이 있었다.However, since there is no circuit for diagnosing a driving signal for displaying a character in the conventional electroluminescent monitor as described above, a separate measuring device (oscilloscope, etc.) must be used, and thus, if there is no measuring device, the driving signal There is a problem that can not be diagnosed, and also requires a lot of cost to provide a measuring device for the diagnosis of the drive signal, there is a problem that the setup time for the measurement preparation is excessively required to install and measure the measuring device.

또한 전자발광 모니터의 구동신호를 진단하기 위해서는 전자발광 모니터에 구동신호를 입력시켜야 하므로 신호의 왜곡에 따른 고전압에 의해 고가의 전자발광 모니터를 손상시킬 수 있는 문제점이 있다.In addition, in order to diagnose the driving signal of the electroluminescent monitor, a driving signal must be input to the electroluminescent monitor, thereby causing a problem of damaging an expensive electroluminescent monitor by a high voltage caused by signal distortion.

따라서 본 발명의 목적은 상기와 같은 문제점을 해결하기 위해 구동신호가 전자발광 모니터에 공급되기전에 구동신호를 진단하여 전자발광 모니터의 손상을 방지하는 회로 및 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a circuit and method for diagnosing damage to an electroluminescent monitor by diagnosing the drive signal before the driving signal is supplied to the electroluminescent monitor to solve the above problems.

본 발명의 다른 목적은 별도의 측정기를 사용하지 않고 구동신호를 진단할 수 있는 회로 및 방법을 제공함에 있다.Another object of the present invention is to provide a circuit and a method for diagnosing a driving signal without using a separate measuring device.

본 발명의 다른 목적은 별도의 측정기를 사용하지 않고 구동신호를 진단할 수 있으므로 비용을 절감하는 회로 및 방법을 제공함에 있다.Another object of the present invention is to provide a circuit and a method for reducing cost since the driving signal can be diagnosed without using a separate measuring device.

상기 목적을 달성하기 위한 본 발명은 소정의 기본클럭(Vclk)신호를 발생하는 신호발생수단과, 비디오데이타를 저장하고 있으며, 상기 신호발생수단으로부터 발생된 기본클럭(Vclk)을 이용하여 비디오 데이타를 억세스하는 비디오램과, 상기 신호발생수단으로부터 발생된 기본클럭(Vclk)을 각각 체배하여 수직동기신호와 수평동기신호를 생성하는 신호체배수단과, 상기 비디오램으로부터 독출된 비디오 데이타를 상기 신호체배수단으로부터 생성된 수평동기신호와 수직동기신호에 동기를 맞추어 표시할 수 있는 형태의 비디오 신호로 합성하여 출력하는 신호합성수단과, 상기 기본클럭(Vclk) 및 비디오 데이타와 수평동기신호를 입력하여 설정된 시간동안 한라인의 데이타의 갯수를 산출하는 신호검출수단과, 상기 신호검출수단으로부터 검출된 데이타갯수와 상기 수평동기신호 및 수직동기신호의 갯수를 누적카운팅하는 신호누적수단과, 상기 신호발생수단으로부터 출력된 기본클럭(Vclk)과 신호체배수단으로부터 출력된 수평동기신호와 수직동기신호와 상기 신호합성수단으로부터 출력된 비디오 데이타를 상기 전자발광 모니터 또는 상기 신허검출수단으로 선택 출력하는 신호선택수단으로 구성함을 특징으로 한다.The present invention for achieving the above object is a signal generating means for generating a predetermined basic clock (Vclk) signal, and stores the video data, using the basic clock (Vclk) generated from the signal generating means for video data Signal multiplication means for multiplying the video RAM to be accessed, the basic clock Vclk generated from the signal generating means to generate a vertical synchronization signal and a horizontal synchronization signal, and the video data read out from the video RAM. A signal synthesizing means for synthesizing and outputting the video signal of a type that can be displayed in synchronization with the horizontal synchronization signal generated from the vertical synchronization signal and the basic clock Vclk and the video data and the horizontal synchronization signal, Signal detection means for calculating the number of data per line during the period, and the number of data detected from the signal detection means Signal accumulation means for accumulating the number and the number of the horizontal synchronous signal and the vertical synchronous signal, and the horizontal synchronous signal and the vertical synchronous signal and the vertical synchronous signal output from the signal generating means and the signal multiplication means. And signal selection means for selectively outputting video data output from the synthesizing means to the electroluminescence monitor or the license detection means.

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제 2도는 본 발명에 따른 전자발광 모니터에 문자를 표시하기 위한 구동회로도이고, 제 3도는 제 2도중 신호검출기(32) 및 신호누적기(34)의 구체회로도이며, 제 4도는 본 발명에 따른 각부 동작 파형도이다.2 is a driving circuit diagram for displaying characters on an electroluminescence monitor according to the present invention, and FIG. 3 is a detailed circuit diagram of the signal detector 32 and the signal accumulator 34 during the second embodiment, and FIG. Operation waveform diagram of each part.

상술한 제 2도 내지 제 4도를 참조하여 본 발명의 바람직한 일실시예를 상세히 설명한다.One preferred embodiment of the present invention will be described in detail with reference to FIGS. 2 to 4.

신호발생기(20)는 제 4도(4A)와 같은 8MHz 주파수의 신호를 발생하여 기본클럭(Vclk)으로 사용한다. 비디오램(22)은 상기 신호발생기(20)로부터 발생된 기본클럭(Vclk)을 이용하여 비디오 데이타를 기록 및 독출한다. 신호체배기(24)는 상기 신호발생기(20)로부터 발생된 기본클럭(Vclk)을 각각 체배하여 60Hz의 수직동기신호와 제 4도(4D)와 같은 15.4KHz의 수평동기신호를 생성하여 릴레이(28) 및 신호합성기(26)로 출력한다. 신호합성기(26)는 상기 비디오램(22)로부터 독출된 비디오 데이타를 상기 신호체배기(24)로부터 생성된 수평동기신호와 수직동기신호에 동기를 맞추어 제 4도(4B)와 같이 표시할 수 있는 형태의 비디오 신호로 합성하여 릴레이(28)로 출력한다. 릴레이(28)는 상기 신호발생기(20)로부터 출력된 기본클럭(Vclk)과 신호체배기(24)로부터 출력된 수평동기신호 및 수직동기신호와 상기 신호합성기(26)로부터 출력된 비디오 데이타를 후술하는 전자발광 모니터(30) 또는 신호검출기(32)로 선택 출력한다. 릴레이(28)가 신호발생기(20)로부터 출력된 기본클럭(Vclk)과 신호체배기(24)로부터 출력된 수평동기신호와 수직동기신호와 상기 신호합성기(26)로부터 출력된 비디오 데이타를 신호검출기(32)로 연결되도록 선택되어 있다면 신호검출기(32)와 신호 누적기(34)에서 구동신호의 진단을 한다. 상기 구동신호의 진단을 하는 동작을 제 3도를 참조하여 설명하면, 앤드게이트(40)는 데이타의 갯수를 정확하게 산출하기 위해 기준클럭(Vclk)과 비디오 데이타(Vdata)를 논리곱하여 제 4도(4C)와 같은 신호를 앤드게이트(42)의 한 입력으로 출력한다. 상기 앤드게이트(42)는 전자발광 모니터(30)상의 한 라인에 상기 앤드게이트(40)로부터 출력된 신호가 몇개가 전송되는지 감지하기 위해 상기 앤드게이트(40)로부터 출력된 신호와 제 4도(4D)와 같은 수평동기신호를 논리곱하여 제 4도(4E)와 같은 신호를 출력한다. 상기 앤드게이트(42)로부터 출력된 제 4도(4E)와 같은 신호는 여러부품을 거친결과로 신호가 왜곡되고 지역시간이 중첩되어 정확한 데이타로 인식이 곤란하기 때문에 이를 샘플링하여야 한다. 그러므로 상기 앤드게이트(42)로부터 출력된 신호를 입력단자(B)로 입력하고 기본클럭(Vclk)을 입력단자(A)로 입력하는 멀티바이브레이터(44)는 상기 앤드게이트(42)로부터 출력된 신호를 기본클럭(Vclk)에 의해 샘플링하여 제 4도(4F)와 같은 신호를 출력한다. 이때 샘플링한 신호의 폭은 기준클럭(Vclk)를 초과하지 않아야하기 때문에 멀티바이브레이터(44)의 단자(Rext)에 2KΩ 저항을 연결하였다. 따라서 카운터(46)는 상기 멀티바이브레이터(44)에서 샘플링한 제 4도(4E)와 같은 신호를 설정된 시간동안 누적 카운팅하여 그 결과값을 버퍼(48)로 출력한다. 상기 버퍼(48)는 상기 카운터(46)로부터 출력된 누적카운팅값을 받아 버퍼링 출력한다.The signal generator 20 generates a signal of 8MHz frequency as shown in FIG. 4A and uses it as the basic clock Vclk. The video RAM 22 records and reads video data by using the basic clock Vclk generated from the signal generator 20. The signal multiplier 24 multiplies the basic clock Vclk generated from the signal generator 20 to generate a vertical synchronization signal of 60 Hz and a horizontal synchronization signal of 15.4 KHz as shown in FIG. ) And the signal synthesizer 26. The signal synthesizer 26 can display the video data read out from the video RAM 22 as shown in FIG. 4B in synchronization with the horizontal synchronous signal generated from the signal multiplier 24 and the vertical synchronous signal. A video signal of the form is synthesized and output to the relay 28. The relay 28 describes a basic clock Vclk output from the signal generator 20, a horizontal synchronization signal and a vertical synchronization signal output from the signal multiplier 24, and video data output from the signal synthesizer 26. Selective output is made to the electroluminescence monitor 30 or the signal detector 32. The relay 28 outputs a basic clock signal Vclk output from the signal generator 20 and a horizontal synchronization signal and a vertical synchronization signal output from the signal multiplier 24, and video data output from the signal synthesizer 26. 32, the signal detector 32 and the signal accumulator 34 diagnose the driving signals. The operation of diagnosing the driving signal will be described with reference to FIG. 3, and the AND gate 40 logically multiplies the reference clock Vclk and the video data Vdata in order to accurately calculate the number of data. A signal such as 4C) is output to one input of the AND gate 42. The AND gate 42 is configured to detect the number of signals output from the AND gate 40 on one line on the electroluminescence monitor 30 and the signal output from the AND gate 40 and FIG. A horizontal synchronization signal as shown in FIG. 4D is ANDed to output a signal as shown in FIG. 4E. Signals such as the fourth diagram 4E output from the AND gate 42 must be sampled because the signals are distorted as a result of passing through various parts and local time overlaps, making it difficult to recognize them as accurate data. Therefore, the multivibrator 44 for inputting the signal output from the AND gate 42 to the input terminal B and the basic clock Vclk to the input terminal A is the signal output from the AND gate 42. Is sampled by the basic clock Vclk and outputs a signal as shown in FIG. At this time, since the width of the sampled signal should not exceed the reference clock Vclk, a 2KΩ resistor was connected to the terminal Rex of the multivibrator 44. Accordingly, the counter 46 accumulatively counts a signal such as the fourth diagram 4E sampled by the multivibrator 44 for a predetermined time and outputs the result value to the buffer 48. The buffer 48 receives the cumulative counting value output from the counter 46 and buffers it.

또한 수평동기신호는 기준클럭(Vclk)에 비하여 그 폭(65μSec: 기준클럭의 520배)이 매우 넓기 때문에 기준클럭과 비교할 필요가 없다. 따라서 카운터(50)는 수평동기신호를 입력하여 설정된 시간(약 20mSec)동안 누적카운팅하여 그 결과값을 버퍼(52)로 출력한다. 상기 버퍼(52)는 상기 카운터(50)로부터 출력된 누적카운팅값을 받아 버퍼링한다. 그리고 수직동기신호는 기준클럭(Vclk)에 비해 그 폭(16.65mSec: 기준클럭의 133,200배)이 매우 넓기 때문에 기준클럭과 비교할 필요가 없다. 이때 카운터(54)는 수직동기신호를 입력하여 설정된 시간(약 1초)동안 누적카운팅하여 그 결과값을 버퍼(56)로 출력한다. 상기 버퍼(56)는 상기 카운터(50)로부터 출력된 누적카운팅값을 받아 버퍼링한다.In addition, the horizontal synchronous signal does not need to be compared with the reference clock because its width (65 μSec: 520 times the reference clock) is very wide compared to the reference clock Vclk. Therefore, the counter 50 inputs the horizontal synchronization signal, accumulates the set time (about 20 mSec), and outputs the result to the buffer 52. The buffer 52 buffers the cumulative counting value output from the counter 50. The vertical synchronization signal does not need to be compared with the reference clock because its width (16.65 mSec: 133,200 times the reference clock) is very wide compared to the reference clock Vclk. At this time, the counter 54 inputs the vertical synchronous signal, accumulates counting for the set time (about 1 second), and outputs the result value to the buffer 56. The buffer 56 buffers the cumulative counting value output from the counter 50.

따라서 중앙처리장치(36)는 상기 3개의 버퍼(48,52,56)를 각각 로드시켜 데이타 갯수, 수평동기갯수, 수직동기갯수를 읽어들여 전자발광 모니터(30)로 정확한 데이타가 공급되고 있는지 진단한다. 이렇게 구동신호를 진단하여 정확한 데이타가 공급될 릴레이(28)를 제어하게되면 전자발광 모니터(30)는 상기 신호발생기(20)로부터 출력된 기본클럭(Vclk)과 상기 신호체배기(24)로부터 출력된 수평동기신호 및 수직동기신호와 신호합성기(26)로부터 합성 출력된 비디오 신호를 입력하여 원하는 형태의 문자를 디스플레이한다.Therefore, the central processing unit 36 loads the three buffers 48, 52, 56, respectively, reads the number of data, the number of horizontal synchronization, and the number of vertical synchronization, and diagnoses whether the correct data is supplied to the electroluminescence monitor 30. do. When the driving signal is diagnosed and the relay 28 to be supplied with the correct data is controlled, the electroluminescence monitor 30 is output from the basic clock Vclk output from the signal generator 20 and the signal multiplier 24. The horizontal synchronizing signal, the vertical synchronizing signal, and the video signal synthesized and output from the signal synthesizer 26 are inputted to display characters of a desired form.

상술한 바와같이 본 발명은 전자발광 모니터에 디스플레이하기 위한 데이타갯수와 수평동기신호 및 수직동기신호의 갯수를 설정된 시간동안 각각 카운팅하여 구동신호의 이상유무를 진단하므로, 별도의 측정기를 필요로 하지 않아 비용이 절감되고, 장비 사용전에 구동신호의 이상유무를 판별하여 고가장비의 손상을 방지하며, 전자발광 모니터의 구동신호의 이상유무를 정확하게 진단할 수 있는 이점이 있다.As described above, the present invention diagnoses an abnormality of the driving signal by counting the number of data for display on the EL display and the number of horizontal synchronizing signal and vertical synchronizing signal for a set time, so that no separate measuring device is required. The cost is reduced, it is possible to determine the abnormality of the drive signal before using the equipment to prevent damage to expensive equipment, there is an advantage that can accurately diagnose the abnormality of the drive signal of the electroluminescent monitor.

Claims (3)

전자발광 모니터의 구동신호 진단 회로에 있어서, 소정의 기본클럭(Vclk)신호를 발생하는 신호발생수단과, 비디오 데이타를 저장하고 있으며, 상기 신호발생수단으로부터 발생된 기본클럭(Vclk)을 이용하여 비디오 데이타를 억세스하는 비디오램과, 상기 신호발생수단으로부터 발생된 기본클럭(Vclk)을 각각 체배하여 수직동기신호와 수평동기신호를 생성하는 신호체배수단과, 상기 비디오램으로부터 독출된 비디오 데이타를 상기 신호체배수단으로부터 생성된 수평동기신호와 수직동기신호에 동기를 맞추어 표시할 수 있는 형태의 비디오 신호로 합성하여 출력하는 신호합성수단과, 상기 기본클럭(Vclk)및 비디오 데이타와 수평동기 신호를 입력하여 설정된 시간동안 한라인의 데이타의 갯수를 산출하는 신호검출수단과, 상기 신호검출수단으로부터 검출된 데이타갯수와 상기 수평동기신호 및 수직동기신호의 갯수를 누적카운팅하는 신호누적수단과, 상기 신호발생수단으로부터 출력된 기본클럭(Vclk)과 신호체배수단으로부터 출력된 수평동기신호와 수직동기신호와 상기 신호합성수단으로부터 출력된 비디오 데이타를 상기 전자발광 모니터 또는 상기 신호검출수단으로 선택 출력하는 신호선택수단으로 구성함을 특징으로 하는 회로.A driving signal diagnostic circuit of an electroluminescence monitor, comprising: a signal generating means for generating a predetermined basic clock (Vclk) signal and video data, and storing the video data using a basic clock (Vclk) generated from the signal generating means. A signal multiplication means for generating a vertical synchronization signal and a horizontal synchronization signal by multiplying a video RAM for accessing data, a basic clock Vclk generated from the signal generating means, and the video data read out from the video RAM. A signal synthesizing means for synthesizing and outputting the horizontal synchronizing signal generated from the multiplication means into a video signal of a type that can be displayed in synchronization with the vertical synchronizing signal, and inputting the basic clock Vclk and the video data and the horizontal synchronizing signal; Signal detection means for calculating the number of data in one line for a set time, and detection from the signal detection means Signal accumulation means for accumulating counting the number of data and the number of the horizontal synchronizing signal and the vertical synchronizing signal, and the horizontal synchronizing signal and the vertical synchronizing signal output from the basic clock (Vclk) and the signal multiplication means output from the signal generating means; And signal selecting means for selectively outputting video data output from the signal synthesizing means to the electroluminescence monitor or the signal detecting means. 제 1항에 있어서, 상기 신호누적수단은, 상기 신호검출수단으로부터 산출된 데이타갯수를 카운팅하는 카운터(46)와, 상기 신호선택수단에 의해 선택된 수평동기신호를 입력하여 누적카운팅하는 카운터(50)와, 상기 신호선택수단에 의해 선택된 수직동기신호를 입력하여 누적카운팅하는 카운터(54)로 구성함을 특징으로 하는 회로.2. The signal accumulating means according to claim 1, wherein said signal accumulating means includes a counter (46) for counting the number of data calculated from said signal detecting means, and a counter (50) for inputting and accumulating a horizontal synchronous signal selected by said signal selecting means. And a counter (54) for inputting and counting the vertical synchronous signal selected by the signal selecting means. 제 2항에 있어서, 상기 신호검출수단은, 상기 데이타의 갯수를 정확하게 산출하기 위해 기준클럭(Vclk)과 비디오 데이타(Vdata)를 논리곱하여 출력하는 앤드게이트(40)와, 상기 전자발광 모니터상의 한라인에 상기 앤드게이트(40)로부터 출력된 신호가 몇개가 전송되는지 감지하기 위해 상기 앤드게이트(40)로부터 출력된 신호와 수평동기신호를 논리곱하여 출력하는 앤드게이트(42)와, 상기 앤드게이트(42)로부터 출력된 신호를 입력단자(B)로 입력하고 기본클럭(Vclk)을 입력단자(A)로 입력하여 상기 앤드게이트(42)로부터 출력된 신호를 기본클럭(Vclk)에 의해 샘플링하여 출력하는 멀티바이브레이터(44)로 구성함을 특징으로 하는 회로3. The signal detecting means according to claim 2, wherein the signal detecting means comprises: an AND gate (40) for outputting the result of logically multiplying the reference clock (Vclk) and the video data (Vdata) in order to accurately calculate the number of the data; And gate 42 for outputting the logical synchronization signal and the output signal of the AND gate 40 and the horizontal synchronization signal in order to detect how many signals output from the AND gate 40 is transmitted to the AND, The signal output from 42 is input to the input terminal B, the basic clock Vclk is input to the input terminal A, and the signal output from the AND gate 42 is sampled and output by the basic clock Vclk. Circuit comprising a multivibrator 44
KR1019940038499A 1994-12-29 1994-12-29 Driving signal diagnostic circuit of electromagnetic luminescent monitor KR0125146B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940038499A KR0125146B1 (en) 1994-12-29 1994-12-29 Driving signal diagnostic circuit of electromagnetic luminescent monitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940038499A KR0125146B1 (en) 1994-12-29 1994-12-29 Driving signal diagnostic circuit of electromagnetic luminescent monitor

Publications (2)

Publication Number Publication Date
KR960028249A KR960028249A (en) 1996-07-22
KR0125146B1 true KR0125146B1 (en) 1997-12-01

Family

ID=19404719

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940038499A KR0125146B1 (en) 1994-12-29 1994-12-29 Driving signal diagnostic circuit of electromagnetic luminescent monitor

Country Status (1)

Country Link
KR (1) KR0125146B1 (en)

Also Published As

Publication number Publication date
KR960028249A (en) 1996-07-22

Similar Documents

Publication Publication Date Title
KR870005733A (en) Resistance welding controller
US4694680A (en) Ultrasound diagnostic equipment
JPH10319070A (en) Hand held type measuring device with combination of multiple functions
JPS5852235B2 (en) Cursor generator for raster scanning display devices
KR0125146B1 (en) Driving signal diagnostic circuit of electromagnetic luminescent monitor
CN101894516B (en) Timing controller, image display device, timing signal generating method, and image display control method
KR100352508B1 (en) Apparatus of self test and error check of LED display
US6900787B2 (en) Timing control circuit, an image display apparatus, and an evaluation method of the image display apparatus
JPH085511A (en) Evaluation system for liquid crystal display device
US3798604A (en) Device for checking corporal functions
KR910012752A (en) Small LCD Module Tester
JPH0251515B2 (en)
KR950008021B1 (en) Test pattern generating apparatus
SU734758A1 (en) Information display
KR970029279A (en) Data Enable Mode Priority Detection Circuit of LCD
KR0134211Y1 (en) The self diagnosis circuit of a monitor
KR0164519B1 (en) Testing device & method for semiconductor circuit characteristics
KR960014945A (en) Waveform Inspection Device Using Touch Screen
KR960042086A (en) Quality inspection and inspection data management system for electrical and electronic component devices
KR0137342Y1 (en) Display of electronic taxi meter
SU1030839A1 (en) Device for displaying information
JP2815041B2 (en) LSI internal state check circuit
SU951379A1 (en) Data display device
US4546348A (en) Dual channel curve tracer
JPS59195686A (en) Vector signal display

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000926

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee