KR0122086B1 - Manufacturing method of chip type noise filter - Google Patents

Manufacturing method of chip type noise filter

Info

Publication number
KR0122086B1
KR0122086B1 KR1019930010839A KR930010839A KR0122086B1 KR 0122086 B1 KR0122086 B1 KR 0122086B1 KR 1019930010839 A KR1019930010839 A KR 1019930010839A KR 930010839 A KR930010839 A KR 930010839A KR 0122086 B1 KR0122086 B1 KR 0122086B1
Authority
KR
South Korea
Prior art keywords
green sheet
pattern
chip
ferrite
conductor
Prior art date
Application number
KR1019930010839A
Other languages
Korean (ko)
Other versions
KR950001366A (en
Inventor
박진채
최현석
송병무
송한식
Original Assignee
우덕창
쌍용양회공업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 우덕창, 쌍용양회공업주식회사 filed Critical 우덕창
Priority to KR1019930010839A priority Critical patent/KR0122086B1/en
Publication of KR950001366A publication Critical patent/KR950001366A/en
Application granted granted Critical
Publication of KR0122086B1 publication Critical patent/KR0122086B1/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46Filters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/0538Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0547Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
    • H03H9/0557Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement the other elements being buried in the substrate
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46Filters
    • H03H9/62Filters comprising resonators of magnetostrictive material

Abstract

A method for manufacturing chip shape noise suppressing filter comprising : the step printing conductor paste in constant zigzag pattern on ferrite green sheet; the step winding said printed green sheet to form a cylinder; the step pressing said cylinder in the shape which automatic surface filling is possible in; and the step cutting said cylinder in chip shape so as to expose the cut face of the conductor pattern formed within said cylinder; is disclosed. Thereby, it is possible to enhance manhour and workability and to reduce the impedance decreasing phenomenon.

Description

칩형 노이즈 억제 필터의 제조방법Manufacturing method of chip type noise suppression filter

제l도는 본 발명에 따른 페라이트 그린시트상에 도체 페이스트를 일정한 지그재그방식으로 인쇄한 패턴을 나타낸 평면도이고,FIG. 1 is a plan view showing a pattern in which a conductor paste is printed in a zigzag manner on a ferrite green sheet according to the present invention.

제2도는 제1도의 페라이트 그린시트를 원통형으로 감은 상태를 나타낸 사시도이며,FIG. 2 is a perspective view showing a state in which the ferrite green sheet of FIG. 1 is wound in a cylindrical shape.

제3도는 제2도의 성형체를 압착성형하는 압착기의 사시도이고,3 is a perspective view of a compactor for crimping the molded body of FIG.

제4도는 제3도의 압착기를 이용하여 압착된 상태의 성형체 사시도이며,4 is a perspective view of the molded body in the state of being compressed using the compactor of FIG.

제5도는 제4도의 성형체를 칩형으로 절단한 필터의 투시도이고,FIG. 5 is a perspective view of a filter obtained by cutting the molded body of FIG. 4 into chips.

제6도는 제5도의 외부단자를 형성한 칩형 필터의 사시도이며,6 is a perspective view of a chip-shaped filter having an external terminal of FIG.

제7도는 종래방법으로 페라이트 그린시트의 적층체를 제작하는 과정을 나타낸 도면이고,7 is a view showing a process of manufacturing a laminate of ferrite green sheet by a conventional method,

제8도는 제7도의 과정으로 제작된 칩형 필터의 투시도이며,8 is a perspective view of a chip-shaped filter manufactured by the process of FIG.

제9도는 또다른 방법으로 제작된 종래의 칩형 필터의 투시도이다.9 is a perspective view of a conventional chip filter manufactured by another method.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

10,71,73 : 페라이트 그린시트, 11,111,112,74,98 : 도체패턴,10,71,73: ferrite green sheet, 11,111,112,74,98: conductor pattern,

12 : 절단선, 13 : 홈,12: cutting line, 13: groove,

14 : 압축기, 15,99 : 외부전극,14, compressor, 15,99: external electrode,

20,20l,202 : 성형체, 101,102 : 측면,20,20l, 202: molded body, 101,102: side,

75 : 적층체, 96 : 각판상 페라이트,75: laminated body, 96: rectangular plate ferrite,

97 : 구멍.97: hole.

본 발명은 칩형 노이즈 억제 필터의 제조방법에 관한 것으로서, 더욱 상세하게는 전자기기에서의 전자파 장애를 제거하기 위해 인쇄기판에 실장하여 사용이 가능한 칩형 노이즈 억제 필터의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a chip-type noise suppression filter, and more particularly, to a method of manufacturing a chip-type noise suppression filter that can be mounted on a printed board for use in eliminating electromagnetic interference in an electronic device.

전자기기에서의 불요 전자파를 제거하기 위해서는 도체가 페라이트 내부를 관통해 지나가는 구조를 가져야 하며, 이때 임피던스는 주로 도체가 페라이트 내부를 관통하는 길이에 비례하여 증가한다.In order to remove the unwanted electromagnetic waves from the electronic device, the conductor must pass through the ferrite, and the impedance mainly increases in proportion to the length of the conductor passing through the ferrite.

따라서, 동일한 소재를 사용하여 임피던스가 큰필터를 제조하기 위해서는 페라이트 내부를 지나는 도체의 길이를 증가시킴으로써 가능하다.Therefore, in order to manufacture a filter with high impedance using the same material, it is possible to increase the length of the conductor passing through the ferrite.

이러한 조건을 만족하면서 배선기판에 실장할 수 있는 소형의 칩형 필터를 제조하기 위해서는 칩내부에서 도체가 회전하는 상태로 제작함으로써 내부도체의 길이증가 및 소형화가 가능하다.In order to manufacture a small chip-type filter that can be mounted on a wiring board while satisfying these conditions, the length of the inner conductor can be increased and downsized by manufacturing the conductor in a state in which the conductor rotates.

종래의 노이즈 억제 필터를 칩형으로 제조하는 방법은 크게 다음의 두가지로 나눌 수 있다.The conventional method of manufacturing a noise suppression filter in a chip form can be largely divided into the following two types.

한가지 방법은 일본 특개평 3-185,703호에 의한 것으로 페라이트 분말과 결합제 및 용제를 혼합하여 만든 페라이트 페이스트를 테이프 케스트법에 의해 그린시트를 제조(이하, 페라이트 그린시트라 칭함)하고, 그위에 금속재와 결합재 및 용제를 혼합하여 만든 도체 페이스트(이하, 도체 페이스트라 칭함)를 스크린 프린트법으로 인쇄한 후 그위에 다시 페라이트 그린시트를 적층하는 방법이다(제1방법).One method is according to Japanese Patent Application Laid-Open No. 3-185,703, in which a ferrite paste made by mixing ferrite powder, a binder and a solvent is produced by a tape cast method (hereinafter referred to as ferrite green sheet), and a metal material and A method of printing a conductor paste (hereinafter referred to as a conductor paste) made by mixing a binder and a solvent by screen printing and then laminating a ferrite green sheet thereon (first method).

다른 방법은 일본 특개소 60-63,906호에 의한 것으로, 각판상의 두꺼운 페라이트에 관통하는 구멍을 뚫은후 이 구멍으로 내부도체 패턴을 통과시켜 직렬회로를 구성하는 방법이다(제2방법).Another method is described in Japanese Patent Application Laid-Open No. 60-63,906, in which a series circuit is formed by drilling a hole penetrating through a thick ferrite on each plate and passing an inner conductor pattern through the hole (second method).

이러한 방법으로 칩을 제조한 것의 일례를 첨부도면 제7도와 제8도에 나타내었다. 제1방법은 제7도에서, 페라이트 그린시트(71) 위에 도체 페이스트(72)로 L-자형 도체패턴을 인쇄하고, 좌측의 반을 페라이트그린시트(73)로 덮는 일련의 방법을 반복하여 제1(K)도까지 연속적층하여 제2도의 적층체(75)를 제작한다.An example of manufacturing a chip in this manner is shown in FIG. 7 and FIG. In the first method, in Fig. 7, a series of methods are repeated by printing an L-shaped conductor pattern on the ferrite green sheet 71 with the conductor paste 72 and covering the left half with the ferrite green sheet 73. The laminated body 75 of FIG. 2 is produced by laminating to 1 (K) degree continuously.

그 결과, 각 도체패턴이 서로 연결되어 자성체 내부에서 도체패턴이 회전운동하는 상태로 성형이 완성된다. 이후 페라이트 그린시트 적층체(75)를 압착하고 이를 동시 소성한 후, 양단에 전극단자를 만들어 내부도체와 전극단자가 전기적으로 접속된 소자를 제조한다.As a result, molding is completed in a state in which the conductor patterns are connected to each other and the conductor patterns rotate in the magnetic body. Thereafter, the ferrite green sheet laminate 75 is pressed and simultaneously fired, and then electrode terminals are formed at both ends, thereby manufacturing a device in which the inner conductor and the electrode terminals are electrically connected.

제2방법은 제9도에서, 각판상의 페라이트(96)에 관통하는 구멍(97)을 뚫고, 그 구멍내부에 도체 페이스트를 삽입하여 구멍을 통해 연결되도록 내부 도체패턴을 형성한다. 그 다음 구멍에 형성된 도체가 서로 연결되도록 구멍을 연결하는 도체 패턴(98)을 인쇄하여 직렬회로를 구성한다. 다음에 절연을 위해 절연수지등을 양쪽 연결도체패턴(98)위에 입히고(도면에서는 절연수지는 생략하였음), 이후 외부전극(99)을 형성시켜 칩 내부에 길게 도체패턴이 형성된 노이즈 억제소자를 제조한다.In FIG. 9, in FIG. 9, a hole 97 penetrating through the ferrite 96 on each plate is formed, and a conductor paste is inserted into the hole to form an inner conductor pattern so as to be connected through the hole. Then, a conductor pattern 98 connecting the holes is printed so that the conductors formed in the holes are connected to each other to form a series circuit. Next, an insulation resin or the like is coated on both connecting conductor patterns 98 for insulation (the insulation resin is omitted in the drawing), and then an external electrode 99 is formed to manufacture a noise suppression element having a long conductor pattern inside the chip. do.

하지만, 적층을 이용하는 제1방법으로 칩소자를 제조할 경우, 전극단자간의 임피던스를 높히기 위해서는 내부도체의 길이를 증가시켜야 하는데, 내부도체의 길이를 늘리기 위해서는 인쇄 및 적층 횟수가 많아져야 하므로 공정의 수 또한 증가하게 되어 이에 따른 생산원가상승의 단점이 생긴다.However, when the chip device is manufactured by the first method using lamination, the length of the inner conductor must be increased to increase the impedance between the electrode terminals, and the number of processes is increased because the number of times of printing and lamination must be increased to increase the length of the inner conductor. In addition, there is a disadvantage of rising production cost accordingly.

또한, 내부 도체패턴이 제8도와 같이 외부 전극단자에 대해 평행하게 나선운동을 하므로 임피던스를 증가시키기 위해 내부 도체패턴이 회전수와 회전반경을 늘리면 회전하는 내부도체와 적층체 양단에 설치한 외부 전극단자와의 교차면적이 증가하므로 부유용량이 증가하게 되어 고주파에서의 임피던스 특성이 저하하는 결점이 있다. 또한, 내부도체 인쇄시에 제7도의 부호 74로 나타낸 부위와 같이 페라이트 시트(3)위에 층이지는 곳을 인쇄하여야 하므로 내부 도체패턴이 결선되지 않도록 주의하여야 한다.In addition, since the inner conductor pattern spirals parallel to the outer electrode terminal as shown in FIG. 8, the inner conductor pattern rotates when the inner conductor pattern increases the number of rotations and the radius of rotation to increase the impedance. Since the cross-sectional area with the terminal is increased, the stray capacitance is increased, resulting in a decrease in impedance characteristics at high frequencies. In addition, care should be taken not to wire the inner conductor pattern since the layered portion on the ferrite sheet 3 should be printed, such as the portion indicated by 74 in FIG. 7 when printing the inner conductor.

관통구멍을 이용한 제2방법으로 칩을 제조하는 경우에는, 관통하는 구멍의 직경을 줄이는데 한계가 있으므로 칩 크기가 감소하게 되면 관통하는 구멍의 갯수도 적게하는 방법밖에 없다. 따라서, 칩 크기를 줄이면, 내부 도체패턴의 길이도 감소할 수 밖에 없으므로 임피던스가 높은 소자를 제조할 수 없게 된다. 즉 칩크기를 소형화하는데 한계가 있으며, 칩 크기를 소형화한다고 하여도 작은 크기의 칩에서 임피던스 크기를 증가시키는데도 한계가 있다. 또한, 관통된 구멍(제9도의 부호 97) 내부로 도체페이스트를 삽입시켜 내부도체를 형성시켜야 하는 까다로운 공정이 요구되며, 구멍간을 연결하는 도체선(제9도의 부호 98)이 노출되어 있으므로 이를 절연하기 위해 절연수지 등으로 코팅해야 하는 번거로운 공정이 추가되게 되어 원가상승의 요인이 된다.When the chip is manufactured by the second method using the through hole, there is a limit in reducing the diameter of the through hole. Therefore, when the chip size is reduced, only the number of the through holes is reduced. Therefore, if the chip size is reduced, the length of the internal conductor pattern may also be reduced, thereby making it impossible to manufacture devices with high impedance. That is, there is a limit in miniaturizing the chip size, and even in miniaturization of the chip size, there is a limit in increasing the impedance size in a small size chip. In addition, a demanding process of forming an inner conductor by inserting a conductor paste into a through hole (reference 97 of FIG. 9) is required, and a conductor wire connecting the holes (reference 98 of FIG. 9) is exposed. In order to insulate, a cumbersome process of coating with insulating resin is added, which contributes to cost increase.

이에 본 발명은 상기와 같은 종래방법의 단점을 해결하기 위한 것으로서, 본 발명에서는 종래의 제1방법과 같이 페라이트 그린시트를 적층하거나 제2방법과 같이 관통된 구멍에다 도체 페이스트를 삽입하는 방법을 사용하지 않고, 페라이트 그린시트에 도체 페이스트를 지그재그 패턴으로 인쇄를 한 후, 인쇄된 페라이트 그린시트를 둥글게 말고, 표면실장이 가능한 칩형태로 압착성형한 것을 칩단위로 절단하고, 양절단면에 노출된 내부도체패턴에 전극단자를 직렬 접속시켜서 칩형소자를 만들므로, 본 발명은 칩형 필터의 제조공정수를 격감시키고, 공정의 난이도를 줄일 수 있는 칩형 노이즈 억제필터의 제조방법을 제공하는데 그 목적이 있다.Accordingly, the present invention is to solve the disadvantages of the conventional method as described above, the present invention uses a method of laminating the ferrite green sheet as in the first method or inserting the conductor paste in the through hole as in the second method. After printing the conductor paste on the ferrite green sheet in a zigzag pattern, the printed ferrite green sheet is rolled round, and the pressed molding in the form of a chip capable of surface mounting is cut in units of chips, and the inside exposed to both ends Since a chip element is made by connecting an electrode terminal in series with a conductor pattern, an object of the present invention is to provide a method of manufacturing a chip type noise suppression filter which can reduce the number of manufacturing steps of a chip type filter and reduce the difficulty of the step.

본 발명의 다른 목적은 내부도체가 전극단자에 수직한 방향으로 나선운동하는 상태를 이루므로 종래에 비해 전극단자와 내부도체사이의 교차면적증가로 인한 부유용량의 생성을 감소시킬 수 있고 고주파에서의 임피던스 감소현상을 줄일 수 있는 칩형 노이즈 억제필터의 제조방법을 제공하는데 있다.Another object of the present invention is to achieve a state in which the inner conductor is in a spiral motion in a direction perpendicular to the electrode terminal, it is possible to reduce the generation of stray capacitance due to the increase in the cross-sectional area between the electrode terminal and the inner conductor compared to the prior art at It is to provide a method of manufacturing a chip-type noise suppression filter that can reduce the impedance reduction phenomenon.

본 발명의 또 다른 목적은 내부도체가 연속적으로 인쇄되므로 결선이 생길 수 있는 위험을 크게 감소시킬 수 있는 칩형 노이즈 억제필터의 제조방법을 제공하는데 있다.Still another object of the present invention is to provide a method of manufacturing a chip-type noise suppression filter, which can greatly reduce the risk of wiring, since the inner conductor is continuously printed.

본 발명의 또 다른 목적은 페라이트 그린시트의 두께와 감는 횟수를 조절하여 칩의 크기를 감소시킬 수 있으므로 칩의 임피던스 특성을 증가시킬 수 있는 칩형 노이즈 억제필터의 제조방법을 제공하는데 있다.Another object of the present invention is to provide a method of manufacturing a chip-type noise suppression filter that can increase the impedance characteristics of the chip because it can reduce the size of the chip by adjusting the thickness and the number of windings of the ferrite green sheet.

이하 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail.

본 발명은 페라이트 그린시트상에 도체 페이스트를 일정한 지그재그패턴으로 인쇄를 하는 단계; 상기 인쇄된 그린시트를 둥글게 말아서 원통형의 성형체를 형성하는 단계; 상기 성형체를 자도표면실장이 가능한 형태로 압착성형하는 단계; 및 상기 성형체 내부에 형성된 도체패턴이 절단면상에 노출되도록 칩형으로 절단하여서 되는 칩형 노이즈 억제필터의 제조방법인 것이다.The present invention comprises the steps of printing a conductive paste in a regular zigzag pattern on a ferrite green sheet; Rolling the printed green sheet roundly to form a cylindrical shaped body; Pressing the molded body into a shape in which magnetic surface mounting is possible; And a chip-shaped noise suppression filter which is cut into chips so that the conductor pattern formed inside the molded body is exposed on the cut surface.

본 발명에 따른 상기 페라이트 그린시트상에 도체 페이스트의 인쇄는 페라이트 그린시트의 한 측면에 인접해서 불연속적으로 평행한 패턴과 다른 한 측면에 대해선 그 연장선이 서로 만나도록 경사진 패턴을 반복되게 연속해서 인쇄를 한다.The printing of the conductor paste on the ferrite green sheet according to the present invention is successively repeated in successive parallel patterns adjacent to one side of the ferrite green sheet and inclined patterns so that the extension lines meet each other on the other side. Print.

본 발명에 의하면, 상기 원통형 성형체는 상기 불연속적으로 평행한 인쇄패턴에 인접한 측면이 상기 원통형 성형체의 축과 평행하게 되도록 감아서 형성을 하며, 자동표면실장이 가능한 형태로 압착성형된 성형체의 절단은 상기 불연속적으로 평행한 인쇄패턴에 대해 수직한 방향으로 실시한다.According to the present invention, the cylindrical molded body is formed by winding the side adjacent to the discontinuously parallel printed pattern to be parallel to the axis of the cylindrical molded body, and the cutting of the molded body pressed to a form capable of automatic surface mounting is The printing is carried out in a direction perpendicular to the discontinuously parallel printing pattern.

이와 같은 본 발명을 첨부한 도면에 의거하여 더욱 상세하게 설명하면 다음과 같다.When described in more detail based on the accompanying drawings of the present invention as follows.

첨부도면 제1도는 본 발명에 따른 페라이트 그린시트상에 도체 페이스트를 일정한 지그재그방식으로 인쇄한 패턴을 보여주는 평면도이다.1 is a plan view showing a pattern in which the conductor paste is printed in a zigzag manner on a ferrite green sheet according to the present invention.

본 발명에 따르면, 첨부한 도면 제1도에서 부호 1-은 페라이트 그린시트로서, 통상적인 테이프 캐스트법에 의해서 제조한다. 이때, 사용하는 페라이트 그린시트의 재질은 일반적으로 Mn-Zn계나 Ni-Cu-Zn계페라이트 등이 사용된다.According to the present invention, reference numeral 1- in the accompanying drawings, Figure 1, is a ferrite green sheet, which is produced by a conventional tape cast method. At this time, the material of the ferrite green sheet to be used is generally Mn-Zn-based, Ni-Cu-Zn-based ferrite or the like.

본 발명에 따르면, 상기의 페라이트 그린시트(10)에 도체 페이스트를 스크린 인쇄법으로 일정한 지그재그패턴으로 인쇄를 한다. 즉, 도체 페이스트의 인쇄패턴은 제1도에 나타낸 바와 같이, 페라이트 그린시트(10)의 한 측면(101)에 인접해서 불연속적으로 평행한 도체패턴(l11)과 다른 한 측면(102)에 대해선 그들의 연장선이 서로 만나도록 경사진 도체패턴(112)을 반복해서 연속적으로 하여 이루어져 있다.According to the present invention, the conductive paste is printed on the ferrite green sheet 10 in a regular zigzag pattern by screen printing. That is, as shown in FIG. 1, the printed pattern of the conductor paste is formed with respect to the discontinuously parallel conductor pattern l11 and the other side 102 adjacent to one side 101 of the ferrite green sheet 10. The inclined conductor pattern 112 is repeated in succession so that their extension lines meet each other.

여기서, 상기의 평행한 도체패턴(111)은 페라이트 그린시트(10)를 첨부도면 제2도와 같이 둥글게 말고난 후에 제1도에서 일점쇄선으로 나타낸 절단선(12)을 따라 절단하였을 때, 절단면에 노출되어 의부전극과 연결되게 되며, 경사신 도체패턴(112)은 페라이트 그린시트(10)를 첨부도면 제2도와 같이 둥글게 말고난 후 제1도에서 일점쇄선으로 나타낸 절단선(l2)을 따라 절단하였을 때, 제5도에 나타낸 바와 같이 나선형태로 내부 도체패턴(11)을 이루게 된다.Here, the parallel conductor pattern 111 is formed on the cut surface when the ferrite green sheet 10 is cut along the cutting line 12 indicated by a dashed line in FIG. 1 after being rolled round as shown in FIG. 2. The inclined conductor pattern 112 is exposed and connected to the step electrode, and the ferrite green sheet 10 is rolled round as shown in FIG. 2 and then cut along a cutting line l2 indicated by a dashed line in FIG. 1. As shown in FIG. 5, the inner conductor pattern 11 is formed in a spiral shape.

본 발명에 따르면, 상기 내부 도체패턴(11)이 양절단면에 대해 수식한 방향을 이루면서도 나선형태로 진행하기 때문에 내부 도체패턴(11)이 중첩되는 현상을 방지할 수 있게 된다.According to the present invention, since the inner conductor pattern 11 progresses in a spiral while forming a modified direction with respect to both cutting sections, the phenomenon in which the inner conductor pattern 11 overlaps can be prevented.

상술한 바와 같이, 도체패턴(11)이 인쇄된 페라이트 그린시트(10)를 제1도에서 화살표로 나타낸 방향(X방향)으로 둥글게 감아서 제2도와 같은 원통형의 성형체(20)를 만든다.As described above, the ferrite green sheet 10 on which the conductor pattern 11 is printed is wound round in the direction (X direction) indicated by the arrow in FIG. 1 to form a cylindrical molded body 20 as shown in FIG.

특히, 상기와 같이 원통형으로 감아져서 된 성형체(20)는 상기 불연속적으르 평행한 도체패턴(111)에 인접한 페라이트 그린시트(10)의 한 측면(101)이 상기 원통형 성형체(20)의 축과 평행하도록 감는 것이 바람직하다.In particular, the molded body 20 wound as described above has a side surface 101 of the ferrite green sheet 10 adjacent to the discontinuous parallel conductor pattern 111 and the axis of the cylindrical molded body 20. It is preferable to wind them in parallel.

본 발명에 의하면, 상기 원통형의 성형체(20)는 자동표면 실장이 가능한 형태로 압착성형하는 것이 바람직한데, 예를들어 압착하는 목적과 동시에 표면실장이 가능한 사각모양을 성형하기 위해서는 첨부도면 제3도와 같이 사각홈(13)을 다수 갖는 압착기(14)를 이용한다. 즉, 상기 압착기(14)의 사각홈(13)에다 상기 성형체(20)를 넣고 압착시키게 되면, 첨부도면 제4도와 같이 사각막대형상의 성형체(201)로 된다.According to the present invention, it is preferable that the cylindrical molded body 20 is press-molded in a form capable of automatic surface mounting. For example, in order to form a rectangular shape that can be surface-mounted at the same time as the pressing object, Likewise, a presser 14 having a plurality of square grooves 13 is used. That is, when the molded body 20 is inserted into the square groove 13 of the presser 14 and pressed, the molded body 20 is formed in a rectangular bar shape as shown in FIG.

하지만, 여기서는 일례로서 사각형상의 홈(13)을 갖는 압착기(14)를 이용하는 것을 설명하였지만, 압착기에 형성된 홈의 형태에 따라 표면실장이 가능한 어떠한 형태로의 성형도 가능하다.However, the use of the presser 14 having the square groove 13 as an example has been described here, but molding into any form that can be surface mounted may be possible depending on the shape of the groove formed in the presser.

다음에는 상기에서 예를들어 사각막대형태로 성형된 성형체(201)를 절단하여 첨부도면 제5도와 같은 칩(202)을 여러개 제조한다. 이때의 절단부위는 상술한 바와 같이 첨부도면 제1도에서 일점쇄선으로 표시한 절단선(12)을 따라 절단한다. 특히 상기 절단선(12)은 페라이트 그린시트(10)의 한 측면(101)과 평행한 도체패턴(111)과 수직한 방향으로 지나가게 하는 것이 바람직하다.Next, a plurality of chips 202 as shown in FIG. 5 are manufactured by cutting the molded body 201 formed in the shape of a square bar, for example. At this time, the cut portion is cut along the cut line 12 indicated by a dashed line in FIG. 1 of the accompanying drawings. In particular, the cutting line 12 is preferably passed in a direction perpendicular to the conductor pattern 111 parallel to one side 101 of the ferrite green sheet 10.

첨부도면 제5도를 보면, 칩(202)의 내부 도체패턴(11)은 양절단면에 노출되어 있으여, 내부 도체패턴(11)이 양절단면의 시작부위에서는 수직한 방향을 이루며, 내부쪽으로 갈수록 나선형태를 이루고 있음을 알 수 있다.Referring to FIG. 5, the inner conductor pattern 11 of the chip 202 is exposed at both ends, so that the inner conductor pattern 11 forms a vertical direction at the beginning of both ends, and toward the inside. It can be seen that the spiral form.

본 발명에 의하면, 상기의 성형체(202)를 동시소성을 한 후에 내부 도체패턴(11)이 노출된 양절단면에 제6도에서와 같이 외부단자(15)를 만들어 외부전극단자와 내부의 나선형 도체패턴이 전기적으로 접속된 노이즈 억제용 칩형 필터를 제조한다.According to the present invention, after the molded body 202 is co-fired, the external terminal 15 is formed on both ends of the exposed surface of the inner conductor pattern 11 as shown in FIG. The chip | tip filter for noise suppression with which the pattern was electrically connected is manufactured.

본 발명에 의하여 칩형 필터를 제조할 경우에는, 상기한 적층 및 인쇄를 반복하는 일본 특개평 3-185,703호의 방법과, 관통하는 구멍을 뚫고 그 사이에 내부도체를 생성시키는 일본 특개소 60-63,906호에 비해 공정의 횟수가 감소하게 되고, 공정 난이도도 줄일 수 있는 장점이 있다.In the case of producing a chip-shaped filter according to the present invention, Japanese Patent Laid-Open No. 3-185,703 for repeating the above-described lamination and printing, and Japanese Patent Laid-Open No. 60-63,906 for drilling through-holes and generating an inner conductor therebetween. Compared to the number of processes is reduced, there is an advantage that can reduce the difficulty of the process.

또한, 본 발명에 의해 칩형 필터를 제조하는 경우에는 내부 도체가 전극 단자에 수직한 방향으로 나선운동하는 상태가 되므로 일본 특개평 3-185,703호의 방법으로 제조한 경우에 양쪽 전극단자와 내부 도체사이의 교차면적증가로 인해 부유용량이 생기는 단점을 줄일 수 있게 된다. 따라서, 고주파에서의 임피던스감소 현상을 줄일 수 있는 장점이 있다.In the case of manufacturing the chip-shaped filter according to the present invention, since the inner conductor is in a spiral motion in a direction perpendicular to the electrode terminal, when manufactured by the method of Japanese Patent Laid-Open No. 3-185,703, the gap between both electrode terminals and the inner conductor is reduced. Increasing cross-sectional area can reduce the disadvantage of floating capacity. Therefore, there is an advantage that can reduce the impedance reduction phenomenon at high frequencies.

또한, 내부도체가 연속적으로 인쇄되므로 일본 특개평 3-185,703호에서와 같이 결선이 생길 수 있는 위험이 크게 감소하게 되며, 특히 일본 특개소 60-63,906호에 의한 방법의 경우 관통하는 구멍의 크기에 한계가 있어 칩 크기를 감소함에 따라 내부도체의 길이도 감소하므로 임피던스 특성도 감소하게 되지만, 본 발명에 의한 방법은 페라이트 그린시트의 두께와 감는 횟수를 조절하면 칩 크기는 감소하게 되고 칩의 임피던스 특성은 증가시킬 수 있게 된다.In addition, since the inner conductor is continuously printed, as in Japanese Laid-Open Patent Publication No. 3-185,703, the risk of wiring can be greatly reduced, especially in the case of the method according to Japanese Patent Laid-Open No. 60-63,906. As the size of the chip decreases, the length of the inner conductor also decreases, thereby reducing the impedance characteristic. However, the method according to the present invention reduces the chip size by controlling the thickness of the ferrite green sheet and the number of windings. Can be increased.

이와 같은 본 발명을 실시예에 의거 설명하면 다음과 같으며, 본 발명은 다음의 실시예에 국한되는 것은 아니다.The present invention will be described based on the following examples, and the present invention is not limited to the following examples.

실시예 1 내지 3(비교예 1)Examples 1 to 3 (Comparative Example 1)

Ni-Cu-Zn계 페라이트 분말을 제조하고, 이를 통상의 결합제 및 용제와 혼합하여 페라이트 페이스트를 제조하였다. 이를 테이프 캐스트법에 의해 페라이트 그린시트를 만들었다. 이때 페라이트 그린시트의 두께는 50μm로 하였다.Ni-Cu-Zn-based ferrite powder was prepared and mixed with a conventional binder and a solvent to prepare a ferrite paste. The ferrite green sheet was made by the tape cast method. At this time, the thickness of the ferrite green sheet was 50 μm.

제작된 페라이트 그린시트위에다 Ag-Pb계 도체 페이스트를 스크린 인쇄하여 내부도체패턴을 제1도와 같이 형성하였다. 그 다음에 도체패턴이 인쇄된 페라이트 그린시트를 제2도와 같이 둥글게 감은 후 제3도와 같은 사각홈을 갖는 압착기에 넣고 압착을 하였다. 사각형으로 압착된 성형체를 절단하여 1000℃에서 소성을 한 후에 팁 코팅방법으로 외부전극단자를 형성하였다.Ag-Pb-based conductor paste was screen printed on the manufactured ferrite green sheet to form an inner conductor pattern as shown in FIG. Then, the ferrite green sheet on which the conductor pattern was printed was wound round as shown in FIG. 2, and then placed in a compactor having a square groove as shown in FIG. After cutting the molded body pressed into a square and baked at 1000 ℃ to form an external electrode terminal by a tip coating method.

다음 표 1에 상기 과정에 의해 제조된 칩의 3가지 크기에 따른 임피던스 특성치(실시예 1 내지 3)와 종래 방법으로 제조된 칩의 임피던스 특성치(비교예 1)를 비교하여 나타내었고, 표에 의하면 종래방법에 의한 것보다 임피던스 특성이 우수함을 알 수 있었다.Table 1 compares the impedance characteristic values (Examples 1 to 3) according to the three sizes of the chips manufactured by the above process and the impedance characteristic values (comparative example 1) of the chips manufactured by the conventional method. It was found that the impedance characteristic is better than that by the conventional method.

[표 1] TABLE 1

Claims (4)

칩형 노이즈 억제필터를 제조하는 방법에 있어서, 페라이트 그린시트상에 도체 페이스트를 일정한 지그재그패턴으로 인쇄를 하는 단계 ; 상기 인쇄된 그린시트를 둥글게 말아서 원통형의 성형체를 형성하는 단계 ; 상기 성형체를 자동표면실장이 가능한 형태로 압착성형하는 단계 ; 및 상기 성형체 내부에 형성된 도체패턴이 절단면상에 노출되도록 칩형으로 절단하여서 되는 것을 특징으로 하는 칩형 노이즈 억제필터의 제조방법.A method of manufacturing a chip noise suppression filter, the method comprising: printing a conductor paste on a ferrite green sheet in a constant zigzag pattern; Rolling the printed green sheet roundly to form a cylindrical shaped body; Pressing the molded body into a form capable of automatic surface mounting; And cutting the conductor pattern formed inside the molded body into chips so as to be exposed on the cut surface. 제1항에 있어서, 상기 인쇄단계는 페라이트 그린시트의 한 측면에 대해 인접해서 불연속적으로 평행한 패턴과 다른 한 측면에 대해선 그 연장선이 서로 만나도록 경사진 패턴이 반복되게 연속해서 인쇄하는 것을 특징으로 하는 방법.The method of claim 1, wherein the printing step is characterized in that the continuous discontinuous parallel pattern for one side of the ferrite green sheet and the inclined pattern is repeatedly repeated so that the extension lines meet each other on the other side. How to. 제1항에 었어서, 상기 원통형 성형체의 형성단계는 상기 불연속적으로 평행한 인쇄패턴에 인접한 측면이 원형축과 평행하게 되도록 감아서 되는 것을 특징으로 하는 방법.The method according to claim 1, wherein the forming of the cylindrical shaped body is wound such that a side adjacent to the discontinuously parallel printed pattern is parallel to a circular axis. 제1항 또는 제2항에 있어서, 상기 절단단계는 상기 불연속적으로 평행한 패턴에 대해 수직한 방향으로 절단을 실시하는 것을 특징으로 하는 방법.The method of claim 1 or 2, wherein the cutting step comprises cutting in a direction perpendicular to the discontinuously parallel pattern.
KR1019930010839A 1993-06-15 1993-06-15 Manufacturing method of chip type noise filter KR0122086B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930010839A KR0122086B1 (en) 1993-06-15 1993-06-15 Manufacturing method of chip type noise filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930010839A KR0122086B1 (en) 1993-06-15 1993-06-15 Manufacturing method of chip type noise filter

Publications (2)

Publication Number Publication Date
KR950001366A KR950001366A (en) 1995-01-03
KR0122086B1 true KR0122086B1 (en) 1997-12-05

Family

ID=19357397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930010839A KR0122086B1 (en) 1993-06-15 1993-06-15 Manufacturing method of chip type noise filter

Country Status (1)

Country Link
KR (1) KR0122086B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723531B1 (en) * 2006-06-13 2007-05-30 삼성전자주식회사 Substrates for semiconductor package

Also Published As

Publication number Publication date
KR950001366A (en) 1995-01-03

Similar Documents

Publication Publication Date Title
US6825748B1 (en) Module and method of manufacture
US6362713B1 (en) Chip inductor, chip inductor array and method of manufacturing same
JP3132786B2 (en) Multilayer chip inductor and method of manufacturing the same
US5764197A (en) Chip antenna
JP2002093623A (en) Laminated inductor
JPH11265823A (en) Laminated inductor and manufacture of the same
KR0122086B1 (en) Manufacturing method of chip type noise filter
EP0055050A1 (en) Lamination-wound chip coil and method for manufacturing the same
CN109659112B (en) Core for winding, method for manufacturing core for winding, and electronic component with winding
JP2000003825A (en) Manufacture of laminated chip component
EP1089302A1 (en) Substrate-mounted common mode choke coil and method of manufacture thereof
JPH11186040A (en) Laminated noise filter
KR100372737B1 (en) Manufacturing surface mounted chip inductor and method therefor
JPH02256214A (en) Chip inductor and its manufacture
JPS6028113Y2 (en) Composite parts that can be trimmed
JPH08330137A (en) Multilayer inductor
JPH11329852A (en) Composite component and manufacture thereof
JPH07320936A (en) Laminated chip inductor
JP2000223315A (en) Laminated chip coil part
JPH082972Y2 (en) Multilayer inductor array
KR100386309B1 (en) Method for manufacturing chip-type common mode choke coil
JPH10125544A (en) Impedance element and its manufacture
KR100367052B1 (en) Method for manufacturing surface mounted chip-type common mode choke coil
JPH0729815U (en) Laminated LC filter and composite laminated LC filter using the same
KR970005749B1 (en) Process for producing a chip type impedance element

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120903

Year of fee payment: 16

EXPY Expiration of term