KR0121286B1

KR0121286B1 - Color signal processing circuit

Info

Publication number: KR0121286B1
Application number: KR1019880010493A
Authority: KR
Inventors: 마사오 오꾸무라; 에우조 야쓰다
Original assignee: 이우에 사또시; 상요덴기 가부시기가이샤
Priority date: 1987-08-19
Filing date: 1988-08-18
Publication date: 1997-11-17
Also published as: KR890004577A

Abstract

내용 없음.No content.

Description

Color signal processing circuit

제1도는 본 발명의 한 실시예를 도시한 회로도.1 is a circuit diagram showing one embodiment of the present invention.

제2도는 종래의 색 신호 처리 회로를 도시한 회로도.2 is a circuit diagram showing a conventional color signal processing circuit.

제3도는 본 발명의 다른 실시예를 도시한 회로도.3 is a circuit diagram showing another embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

13 : ACC 회로 18 : 비교기13: acc circuit 18: comparator

20 : 발진 회로 26 : APC회로20: oscillation circuit 26: APC circuit

본 발명은 가정용 VTR(비디오 테이프 레코더) 등의 색 신호 처리 회로에 관한 것으로, 특히 버스트(burst) 신호에 동기해서 발진하는 전압 제어형 발진 회로의 발진 주파수를 안정되게 하고, 외부 회로의 클럭 신호로서 이용할 수 있도록 한 색 신호 처리 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to color signal processing circuits such as a home video recorder (VTR), and more particularly, to stabilize the oscillation frequency of a voltage controlled oscillation circuit oscillating in synchronization with a burst signal and to use it as a clock signal of an external circuit. To one color signal processing circuit.

가정용 VTR의 색 신호 처리 회로에서는 색 신호의 주파수를 변환하기 위한 주파수 변환 회로를 필요로 하지만, 그와 같은 주파수 변환 회로에는 기록시 버스트 신호에 동기해서 발진하는 VXO(전압 제어형 수정 발진 회로)를 필요로 한다. 제2도는 그와 같은 VXO를 구비한 색 신호 처리 회로를 도시한 회로도로, 기록 모드(EE 모드를 포함함)시, 입력 단자(1)에 인가되는 컬러 영상 신호에서 대역 통과 필터(2)에 의해 크로마 신호가 추출된다. 그리고, 상기 크로마 신호는 ACC회로(3)에서 일정 진폭으로 된 후, 제1주파수 변환 회로(4) 및 버스트 게이트 회로(5)에 인가된다. 버스트 게이트 회로(5)는, 단자(6)로부터의 버스트 게이트 펄스에 따라서 상기 크로마 신호중의 버스트 신호를 추출하는 것으로, 추출된 버스트 신호는 위상 비교 회로(7)에 인가된다. 그리고, 상기 버스트 신호가 VXO(8)의 발진 출력 신호와 위상 비교되고, 그 차이에 따른 오차 전압이 VXO(8)에 인가된다. 그 때문에, VXO(8)의 발진 출력 신호는 상기 버스트 신호에 동기한 것으로 되고, 동기한 발진 출력 신호가 제2주파수 변환 회로(9)에 인가된다. 한편 제2주파수 변환 회로(9)에는 PLL(위상 동기 루프) 체배 회로(10)로부터 수평 동기 신호의 정수배의 주파수로, 상기 수평 동기 신호에 동기한 출력 신호가 인가되고 있다. 그 때문에, 제2주파수 변환 회로(9)는 양 신호의 합과 차이의 출력을 발생하고, 대역 통과 필터(11)에 의해서 합 성분만이 추출되어 제1주파수 변환 회로(4)에 인가된다. 따라서, 제1주파수 변환 회로(4)에 인가된 크로마 신호는 대역 통과 필터(11)의 출력 신호에 기초하여 저역 주파수로 변환되어 출력 단자(12)로 도출된다. 따라서, 제2도의 회로에 의하면, 기록하여야 할 크로마 신호에 동기하고 있는 저역 변환 크로마 신호를 정확하게 얻을 수 있다. 제2도와 같은 색 신호 처리 회로는, 일본국 특허 공보(소) 제61-59,594호 공보에 기재되어 있다.The color signal processing circuit of the home VTR requires a frequency conversion circuit for converting the frequency of the color signal, but such a frequency conversion circuit requires a VXO (voltage controlled crystal oscillation circuit) that oscillates in synchronization with the burst signal at the time of writing. Shall be. FIG. 2 is a circuit diagram showing a color signal processing circuit having such a VXO. In the recording mode (including the EE mode), FIG. 2 shows the bandpass filter 2 in the color image signal applied to the input terminal 1. The chroma signal is extracted. The chroma signal is applied to the first frequency conversion circuit 4 and the burst gate circuit 5 after the chroma signal has a constant amplitude in the ACC circuit 3. The burst gate circuit 5 extracts the burst signal in the chroma signal according to the burst gate pulse from the terminal 6, and the extracted burst signal is applied to the phase comparison circuit 7. The burst signal is phase compared with the oscillation output signal of the VXO 8, and an error voltage corresponding to the difference is applied to the VXO 8. Therefore, the oscillation output signal of the VXO 8 is synchronized with the burst signal, and the synchronized oscillation output signal is applied to the second frequency conversion circuit 9. On the other hand, the output signal in synchronization with the horizontal synchronization signal is applied to the second frequency conversion circuit 9 at a frequency of an integer multiple of the horizontal synchronization signal from the PLL (phase synchronization loop) multiplication circuit 10. Therefore, the second frequency conversion circuit 9 generates an output of the sum and difference of both signals, and only the sum component is extracted by the band pass filter 11 and applied to the first frequency conversion circuit 4. Thus, the chroma signal applied to the first frequency conversion circuit 4 is converted to a low frequency based on the output signal of the band pass filter 11 and is led to the output terminal 12. Therefore, according to the circuit of FIG. 2, it is possible to accurately obtain the low frequency conversion chroma signal synchronized with the chroma signal to be recorded. The color signal processing circuit as shown in Fig. 2 is described in Japanese Patent Laid-Open No. 61-59,594.

그런데, 기록 모드시 ACC회로(3)은 버스트 게이트 펄스에 따라서 크로마 신호중의 버스트 신호를 추출하고, 상기 버스트 신호의 레벨을 검출해서 크로마 신호의 진폭을 일정하게 하는 것이다. 그 때문에, 버스트 신호의 레벨이 극단으로 작아져 버리는 약전계 시의 신호나 이조(離調)시의 신호, 또 버스트 신호 자체가 존재하지 않는 테스트 패턴 신호(모노스코프 신호)등이 ACC회로(3)에 인가될때, 상기 ACC 회로(3) 내의 버스트 신호의 레벨을 검출하는 검출 회로의 출력이 최소로 되고 ACC회로(3)의 이득을 최대로 제어한다. 그 때문에, 크로마 신호 중의 버스트 신호 기간에 VXO(8)로부터 불필요한 복사에 의한 신호나 노이즈가 증폭되어 버린다. 그리고, 그 버스트 신호 기간의 비정상적인 출력 신호(불필요한 성분)이 버스트 게이트 회로(5)를 통해서 위상 비교 회로(7)에 인가되어 버린다. 그러면, VXO(8)의 발진 출력 신호는 상기 비정상적인 출력 신호에 따라서 프리런(free run)주파수 이외의 주파수로 되어 버린다. 그 결과, VXO(8)의 발진 출력 신호를 이용하는 다른 회로에 악 영향을 끼친다는 문제가 생긴다. 예를 들면, VTR이 기록도 재생도 행하고 있지 않은 상태(EE 모드)에 있다고 하면, 이 상태에서, 상기 VTR이 텔레비젼 방송을 수신하고, 수신한 내용을 텔레비전 수상기의 친 화면에 영출함과 동시에, 상기 VTR의 외부 입력 단자에 다른 소오스로부터 영상신호가 인가되고, 상기 영상 신호가 상기 VTR내의 메모리에 기억되어 시간 압축 처리 등이 행해진 후, 상기 텔레비전 수상기의 자 화면에 사출되는 경우가 있다. 이 경우, 상기 메모리에의 영상 신호의 기록이나 판독에는 상기 VXO(8)의 발진 출력 신호가 클럭으로서 이용되고 있다. 또한, 일반적으로, VTR에서는 EE 모드에 있어도 색 신호 처리 회로에 크로마 신호가 공급되어 있다.In the write mode, however, the ACC circuit 3 extracts the burst signal in the chroma signal in accordance with the burst gate pulse, detects the level of the burst signal, and makes the amplitude of the chroma signal constant. Therefore, the ACC circuit (3) includes a signal at the time of weak electric field, a signal at the time of dichotometry, or a test pattern signal (monoscope signal) in which the burst signal itself does not exist. ), The output of the detection circuit for detecting the level of the burst signal in the ACC circuit 3 is minimized and the gain of the ACC circuit 3 is controlled to the maximum. Therefore, in the burst signal period of the chroma signal, a signal or noise due to unnecessary radiation is amplified from the VXO 8. Then, the abnormal output signal (unnecessary component) of the burst signal period is applied to the phase comparison circuit 7 via the burst gate circuit 5. Then, the oscillation output signal of the VXO 8 becomes a frequency other than the free run frequency in accordance with the abnormal output signal. As a result, there arises a problem of adversely affecting other circuits using the oscillating output signal of the VXO 8. For example, if the VTR is in a state in which neither recording nor playback is performed (EE mode), in this state, the VTR receives a television broadcast, broadcasts the received contents to the parent screen of the television receiver, A video signal may be applied to an external input terminal of the VTR from another source, and the video signal may be stored in a memory in the VTR and subjected to time compression processing or the like, and then emitted to the child screen of the television receiver. In this case, the oscillation output signal of the VXO 8 is used as a clock for writing or reading the video signal to the memory. In general, in the VTR, a chroma signal is supplied to the color signal processing circuit even in the EE mode.

본 발명은 상술한 점을 감안하여 이루어진 것으로, ACC회로의 이득을 제어하는 이득 제어 신호가 기준 전압을 비교하는 비교기와, 이 비교기의 출력 신호에 따라서 상기 APC 회로의 VXO 발진을 안정화시키는 수단을 구비하는 것을 특징으로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the foregoing, and includes a comparator in which a gain control signal for controlling the gain of an ACC circuit compares a reference voltage, and means for stabilizing VXO oscillation of the APC circuit in accordance with an output signal of the comparator. Characterized in that.

본 발명에 의하면, 크로마 신호 중의 버스트 신호의 레벨이 소정치 이하로 된 것을 검출하면, APC회로의 루프를 잘라버리도록 하고 있으므로, 상기 APC회로 내의 상기 전압 제어형 발진 회로는 프리런 주파수로 발진하게 된다.According to the present invention, if it is detected that the level of the burst signal in the chroma signal is less than or equal to the predetermined value, the loop of the APC circuit is cut off, so that the voltage-controlled oscillation circuit in the APC circuit oscillates at a free run frequency. .

또한, 본 발명에 의하면, 크로마 신호 중의 버스트 신호의 레벨이 소정치 이하로 된 것을 검출하면, APC회로 내의 발진 회로를 발진 주파수 고정형으로 전환하고 있기 때문에, 상기 발진 회로는 소정 주파수에서 안정하게 발진하게 된다.In addition, according to the present invention, when detecting that the level of the burst signal in the chroma signal is below a predetermined value, the oscillation circuit in the APC circuit is switched to the oscillation frequency fixed type, so that the oscillation circuit oscillates stably at a predetermined frequency. do.

제1도는 본 발명의 한 실시예를 도시한 회로도로, (13)은 버스트 게이트 회로(14), ACC 검파 회로(15), 저역 통과 필터(16) 및 가변 이득 증폭 회로(17)로 이루어진 ACC 회로, (18)은 상기 저역 통과 필터(16)의 출력 신호와 기준 전원(19)의 기준 전압을 비교하는 비교기, (20)은 발진원으로 되는 수정 진동자(21), 이 수정 진동자(21)과 함께 고정형의 발진 회로를 구성하는 제1증폭 회로(22), 및 상기 수정 진동자(21)과 함께 가변형의 발진 회로를 구성하는 제2증폭 회로(23)으로 이루어진 발진 회로, (24)는 상기 제1 및 제2증폭 회로(22) 및 (23)의 동작을 기록 재생의 제어 신호에 따라서 전환하는 모드 전환 스위치, (25)는 상기 발진 회로(20)의 발진 출력 신호가 얻어지는 출력 단자, (26)은 위상 비교 회로(7)과 상기 발진 회로(20)으로 이루어지는 APC(자동 위상 제어) 회로이다. 또한 제1도에 있어서 제2도와 동일한 회로 소자에 대해서는 동일한 부호를 붙이고 그 설명을 생략한다.1 is a circuit diagram showing an embodiment of the present invention, where 13 is an ACC consisting of a burst gate circuit 14, an ACC detection circuit 15, a low pass filter 16, and a variable gain amplifier circuit 17. FIG. Circuit 18 is a comparator for comparing the output signal of the low pass filter 16 with a reference voltage of the reference power supply 19, 20 is a crystal oscillator 21 serving as an oscillation source, and this crystal oscillator 21 And an oscillation circuit composed of a first amplification circuit 22 constituting a fixed oscillation circuit and a second amplification circuit 23 constituting a variable oscillation circuit together with the crystal oscillator 21. A mode switching switch for switching the operations of the first and second amplification circuits 22 and 23 in accordance with the control signal for recording and reproducing, 25 is an output terminal from which the oscillation output signal of the oscillation circuit 20 is obtained, 26 is an APC (automatic phase control) circuit composed of a phase comparison circuit 7 and the oscillation circuit 20. In addition, in FIG. 1, the same code | symbol is attached | subjected about the circuit element similar to FIG. 2, and the description is abbreviate | omitted.

현재, VTR이 기록 모드로 모드 전환 스위치(24)가 도시한 바와 같이 되어 있다고 한다. 이 상태에서 입력 단자(1)에 정상적인 레벨의 버스트 신호를 갖는 컬러 영상 신호가 인가되면, 상기 컬러 영상 신호 중의 크로마 신호가 대역 통과 필터(2)를 통과하여, 가변 이득 증폭 회로(17)에서 증폭된 후, 버스트 게이트 회로(14)에 인가된다. 그리고, 상기 크로마 신호 중의 버스트 신호만이 단자(6)로부터의 버스트 게이트 펄스에 따라서 추출되고 ACC 검파 회로(15)에 인가되어 레벨 검파된다. 그 때문에, 상기 버스트 신호의 레벨에 따른 출력 신호가 저역 통과 필터(16)을 통해서 가변 이득 증폭 회로(17)에 이득 제어 신호로서 인가된다. 그러므로, 가변 이득 증폭 회로(17)의 출력단에서는 버스트 신호의 레벨이 일정하게 되는 크로마 신호를 얻을 수 있다.Presently, it is assumed that the mode changeover switch 24 is in the VTR in the recording mode. When a color image signal having a burst signal of a normal level is applied to the input terminal 1 in this state, the chroma signal in the color image signal passes through the band pass filter 2 and is amplified by the variable gain amplifier circuit 17. After that, it is applied to the burst gate circuit 14. Only the burst signal in the chroma signal is extracted in accordance with the burst gate pulse from the terminal 6, applied to the ACC detection circuit 15, and level detected. Therefore, the output signal corresponding to the level of the burst signal is applied as the gain control signal to the variable gain amplifier circuit 17 through the low pass filter 16. Therefore, at the output terminal of the variable gain amplifier circuit 17, it is possible to obtain a chroma signal whose level of the burst signal is constant.

그런데, 제1도의 ACC회로(13)은 버스트 신호의 레벨이 작으면 저역 통과 필터(16)로부터 가변 이득 증폭 회로(17)에 작은 이득 제어 신호가 인가되어 그 이득을 크게 제어하고, 또 반대로 버스트 신호의 레벨이 크면, 가변 이득 증폭 회로(17)에 큰 이득 제어 신호가 인가되어 그 이득을 작게 제어하도록 구성되어 있다. 또한, 정상적인 레벨의 버스트 신호가 도래하고 있을 때에는, 그 중간 레벨의 이득 제어 신호가 발생하고 있고, 상기 이득 제어 신호는 비교기(18)의 일단에도 인가된다. 여기에서, 상기 비교기(18)의 다른단에 접속되는 기준 전원(19)의 기준 전압을 소정치로 설정하면, 상기 소정치보다 큰 버스트 신호가 인가될 때, 비교기(18)의 출력단에는 H레벨의 제어 신호가 발생하고, 모드 전화 스위치(24)에 인가된다. 그렇지만, 모드 전환 스위치(24)는, H레벨의 제어 신호에 대해서는 반응하지 않아 도시한 상태를 유지한다. 그 때문에, 발진 회로(20)의 제1 증폭 회로(22)가 동작을 정지한 채로, 제2 증폭 회로(23)이 동작 상태를 유지하고 있다. 그 결과, 수정 진동자(21)과 제2 증폭 회로(23)에 의해서 결정되는 가변형의 발진 회로가 구성되고, 그 발진 출력 신호가 출력 단자(25)에서 위상 비교 회로(7)에 인가된다. 또 위상 비교 회로(7)에는 버스트 게이트 회로(5)로부터 버스트 신호가 간헐적으로 도래하고 있고, 양 신호의 위상 비교가 행해져서 그 위상 차에 따른 오차 전압이 제2 증폭 회로(23)에 인가된다. 따라서, 상기 버스트 신호에 동기한 발진 회로(20)의 발진 출력 신호가 출력 단자(25)에서 제2 주파수 변환 회로(9)에 인가된다.However, in the ACC circuit 13 of FIG. 1, when the level of the burst signal is small, a small gain control signal is applied from the low pass filter 16 to the variable gain amplifier circuit 17 to control the gain largely, and vice versa. If the level of the signal is large, a large gain control signal is applied to the variable gain amplifier circuit 17 so as to control the gain small. In addition, when a burst signal of a normal level arrives, a gain control signal of the intermediate level is generated, and the gain control signal is also applied to one end of the comparator 18. Here, when the reference voltage of the reference power supply 19 connected to the other end of the comparator 18 is set to a predetermined value, when a burst signal larger than the predetermined value is applied, the output level of the comparator 18 is H level. Control signal is generated and is applied to the mode telephone switch 24. However, the mode changeover switch 24 does not react to the control signal of the H level and maintains the illustrated state. Therefore, the 2nd amplifier circuit 23 maintains the operation state, with the 1st amplifier circuit 22 of the oscillation circuit 20 stopping operation | movement. As a result, a variable oscillation circuit determined by the crystal oscillator 21 and the second amplifier circuit 23 is configured, and the oscillation output signal is applied from the output terminal 25 to the phase comparison circuit 7. In addition, a burst signal arrives intermittently from the burst gate circuit 5 in the phase comparison circuit 7, and phase comparison of both signals is performed, and an error voltage corresponding to the phase difference is applied to the second amplifier circuit 23. . Therefore, the oscillation output signal of the oscillation circuit 20 in synchronization with the burst signal is applied from the output terminal 25 to the second frequency conversion circuit 9.

다음에, 약전계 시나 이조시에 크로마 신호 중의 버스트 신호의 레벨이 극단으로 작게 되어 있을 때나, 버스트 신호 자체가 존재하고 있지 않는 신호가 대역 통과 필터(2)로부터 가변 이득 증폭 회로(17)을 통해서 버스트 게이트 회로(14)에 인가되면, 상기 크로마 신호 중의 버스트 게이트 기간의 신호가 ACC 검파 회로(15)에서 레벨 검파된다. 이때, 상기 버스트 게이트 기간중의 신호 레벨은 매우 작고, ACC 검파 회로(15)의 출력 이득 제어 신호의 레벨은 작게 되고 가변 이득 증폭 회로(17)의 이득을 최대로 하는 제어가 가해진다. 그 때문에, 매우 큰 이득으로 증폭된 버스트 신호가 버스튼 게이트 회로(5)를 통과해서 위상 비교회로(7)에 인가된다. 한편, 상기 가변 이득 증폭 회로(17)에 인가되는 레벨의 작은 이득 제어 신호는 동시에 비교기(18)의 일단에 인가된다. 여기에서, 상기 이득 제어 신호의 레벨이 매우 작기 때문에 비교기(18)의 출력단에는 L레벨의 제어 신호가 발생하여, 모드 전환 스위치(24)에 인가된다. 그러면, 모드 전환 스위치(24)는 L레벨의 제어 신호에 따라서 도시한 것과 반대 상태로 전환된다. 그 때문에, 발진 회로(20)의 제1증폭 회로(22)가 동작 상태로 됨과 동시에 제2증폭 회로(23)이 동작을 정지한다. 그 결과, 수정 진동자(21)과 제1 증폭 회로(22)에 의해서 결정되는 고정형의 발진 회로가 구성되고, 그 안정된 발진 출력 신호가 출력 단자(25)로부터 제2주파수 변환 회로(9)에 인가된다.Next, when the level of the burst signal in the chroma signal is extremely small at the time of weak electric field or double phase, or the signal in which the burst signal itself does not exist is passed from the band pass filter 2 through the variable gain amplifier circuit 17. When applied to the burst gate circuit 14, the signal of the burst gate period in the chroma signal is level detected by the ACC detection circuit 15. At this time, the signal level during the burst gate period is very small, and the level of the output gain control signal of the ACC detection circuit 15 is reduced and the control which maximizes the gain of the variable gain amplifier circuit 17 is applied. For this reason, the burst signal amplified with a very large gain is applied to the phase comparison circuit 7 through the burst gate circuit 5. On the other hand, a small gain control signal of the level applied to the variable gain amplifier circuit 17 is simultaneously applied to one end of the comparator 18. Here, since the level of the gain control signal is very small, an L level control signal is generated at the output terminal of the comparator 18 and applied to the mode changeover switch 24. Then, the mode changeover switch 24 is switched to the state opposite to that shown in accordance with the L-level control signal. Therefore, the first amplifier circuit 22 of the oscillator circuit 20 is brought into an operating state and the second amplifier circuit 23 stops the operation. As a result, a fixed oscillation circuit determined by the crystal oscillator 21 and the first amplifier circuit 22 is configured, and the stable oscillation output signal is applied from the output terminal 25 to the second frequency conversion circuit 9. do.

그 때, 발진 회로(20)의 발진 출력 신호는 도래하는 버스트 신호에 동기하고 있지 않지만, 불필요한 성분에 의한 비정상적인 주파수로 발진하는 경우보다도 정확한 발진을 행할 수 있다. 발진 회로(20)의 발진 주파수를 고정형과 가변형으로 전환해서 사용하고 있는 이유는 본래 기록과 재생으로 전환하기 때문이다. VTR의 재생시에서는 발진 회로(20)의 발진 출력 신호를 주파수 역 변환을 위한 기준 신호로서 사용하고 있으므로 매우 정밀도가 우수한 것이 요구된다. 그래서, 제1도와 같은 구성으로 하여 재생시의 발진 동작의 안정화를 도모하고 있다. 따라서, 발진 회로(20)을 고정형으로 사용하면, 그 발진 출력 신호는 매우 안정되어 있고, 다른 회로의 클럭으로서 충분히 이용할 수 있다.At that time, the oscillation output signal of the oscillation circuit 20 is not synchronized with the burst signal to come, but more accurate oscillation can be performed than when oscillating at an abnormal frequency due to unnecessary components. The reason why the oscillation frequency of the oscillation circuit 20 is switched between the fixed type and the variable type is that it is originally switched to recording and reproduction. At the time of regeneration of the VTR, since the oscillation output signal of the oscillation circuit 20 is used as a reference signal for frequency inverse conversion, it is required to have very high accuracy. Thus, the oscillation operation at the time of reproduction is stabilized in the configuration as shown in FIG. Therefore, when the oscillation circuit 20 is fixedly used, the oscillation output signal is very stable and can be sufficiently used as a clock of another circuit.

제3도는, 본 발명의 다른 실시예를 도시한 회로도로, (27)은 버스트 게이크 회로(28), ACC 검파 회로(29), 저역 통과 필터(30) 및 가변 이득 증폭 회로(31)로 이루어진 ACC회로, (32)는 상기 저역 통과 필터(30)의 출력 신호와 기준 전원(33)의 기준 전압을 비교하는 비교기, (34)는 상기 비교기(32)의 출력 신호에 따라서 개폐하는 스위치, (35)는 위상 비교 회로(7) 및 크로마 신호 주파수로 발진하는 VXO(8)로 이루어진 APC(자동 위상 제어)회로이다. 또한 제3도에 있어서 제2도와 동일한 회로 소자에 대해서는 동일한 부호를 붙이고 그 설명을 생략한다.3 is a circuit diagram showing another embodiment of the present invention, where 27 is a burst gate circuit 28, an ACC detection circuit 29, a low pass filter 30 and a variable gain amplifier circuit 31. As shown in FIG. ACC circuit, 32 is a comparator for comparing the output signal of the low pass filter 30 and the reference voltage of the reference power supply 33, 34 is a switch for opening and closing according to the output signal of the comparator 32, Reference numeral 35 denotes an APC (automatic phase control) circuit composed of a phase comparison circuit 7 and a VXO 8 oscillating at a chroma signal frequency. In addition, in FIG. 3, the same code | symbol is attached | subjected about the circuit element same as FIG. 2, and the description is abbreviate | omitted.

우선, 정상적인 레벨의 버스트 신호를 갖는 컬러 영상 신호가 입력 단자(1)에 인가되면, 상기 컬러 영상 신호의 크로마 신호만이 대역 통과 필터(2)를 통과하여 가변 이득 증폭 회로(31)에서 증폭된 후, 버스트 게이트 회로(28)에 인가된다. 그리고, 상기 크로마 신호 중의 버스트 신호만이 단자(6)으로부터 버스트 게이트 펄스에 따라서 추출되고 ACC검파 회로(29)에 인가되어 레벨 검파된다. 그 때문에, 상기 버스트 신호의 레벨에 따른 출력 신호가 저역 통과 필터(30)을 통해서 가변 이득 증폭 회로(31)에 이득 제어 신호로서 인가된다. 그러므로, 가변 이득 증폭 회로(31)의 출력단에서는, 버스트 신호의 레벨이 일정하게 되는 크로마 신호를 얻을 수 있다. 그런데 제1도의 ACC회로(27)은, 버스트 신호의 레벨이 작으면 저역 통과 필터(30)로부터 가변 이득 증폭 회로(31)에 작은 이득 제어 신호가 인가되어 그 이득을 크게 제어하고, 또 반대로 버스트 신호의 레벨이 크면, 가변 이득 증폭 회로(31)이 큰 이득 제어 신호가 인가되어 그 이득을 작게 제어하도록 구성되어 있다. 또한 정상적인 레벨의 버스트 신호가 도래하고 있을 때는, 그 중간 레벨의 이득 제어 신호가 발생하고 있고, 상기 이득 제어 신호는 비교기(32)의 일단에도 인가된다. 여기에서, 상기 비교기(32)의 다른 단에 접속되는 기준 전원(33)의 기준 전압을 소정치로 설정하면, 상기 소정치보다 큰 버스트 신호가 인가될 때 비교기(32)의 출력단에는 H레벨의 제어 신호가 발생하여 스위치(34)를 도시한 것과 반대로 폐쇄한다. 그러면 단자(6)으로부터의 버스트 게이트 펄스가 스위치(34)를 통해서 버스트 게이트 회로(5)에 인가된다. 그 때문에, 버스트 게이트 회로(5)를 버스트 신호가 통과하게 되고, 상기 버스트 신호가 위상 비교 회로(7)에 인가되어 VXO(8)의 발진 출력 신호와 위상 비교된다. 그러면, 그 위상차에 따른 오차전압이 VXO(8)에 인가된다. 따라서, VXO(8)의 발진 출력 신호는 상기 크로마 신호 중의 버스트 신호에 동기한 것으로 되어 제 2 주파수 변환 회로(9)에 인가된다.First, when a color image signal having a normal level burst signal is applied to the input terminal 1, only the chroma signal of the color image signal passes through the band pass filter 2 and is amplified by the variable gain amplifier circuit 31. Then, it is applied to the burst gate circuit 28. Only the burst signal in the chroma signal is extracted from the terminal 6 in accordance with the burst gate pulse, applied to the ACC detection circuit 29, and level detected. Therefore, an output signal corresponding to the level of the burst signal is applied as a gain control signal to the variable gain amplifier circuit 31 through the low pass filter 30. Therefore, at the output terminal of the variable gain amplifier circuit 31, it is possible to obtain a chroma signal in which the level of the burst signal is constant. However, in the ACC circuit 27 of FIG. 1, when the level of the burst signal is small, a small gain control signal is applied from the low pass filter 30 to the variable gain amplifier circuit 31 to control the gain largely, and vice versa. If the level of the signal is large, the variable gain amplifier circuit 31 is configured such that a large gain control signal is applied to control the gain small. When a burst signal of a normal level is coming, a gain control signal of the intermediate level is generated, and the gain control signal is also applied to one end of the comparator 32. Here, when the reference voltage of the reference power supply 33 connected to the other end of the comparator 32 is set to a predetermined value, when a burst signal larger than the predetermined value is applied, the output terminal of the comparator 32 has an H level. A control signal is generated to close switch 34 as shown. The burst gate pulse from terminal 6 is then applied to burst gate circuit 5 via switch 34. Therefore, the burst signal passes through the burst gate circuit 5, and the burst signal is applied to the phase comparison circuit 7 to be phase compared with the oscillation output signal of the VXO 8. Then, an error voltage corresponding to the phase difference is applied to the VXO 8. Therefore, the oscillation output signal of the VXO 8 is applied to the second frequency conversion circuit 9 in synchronization with the burst signal in the chroma signal.

다음에, 약전계 시나 이조시에 크로마 신호 중의 버스트 신호의 레벨이 극단으로 작나져 있는 때나, 버스트 신호 자체가 존재하고 있지 않는 신호가 대역 통과 필터(2)로부터 가변 이득 증폭 회로(31)을 통해서 버스트 게이트 회로(28)에 인가되면, 상기 크로마 신호중의 버스트 게이트 기간의 신호가 ACC 검파 회로(29)에서 레벨 검파된다. 이때, 상기 버스트 게이트 기간 중의 신호이 레벨은 매우 작고, ACC 검파 회로(29)의 출력 이득 제어 신호의 레벨은 작게 되어 가변 이득 증폭 회로(31)의 이득을 최대로 하는 제어가 가해진다. 그 때문에, 매우 큰 이득으로 증폭된 크로마 신호가 버스트 게이트 회로(5)에 인가된다. 한편 상기 가변 이득 증폭 회로(31)에 인가되는 레벨의 작은 이득 제어 신호는 동시에 비교기(32)의 일단에 인가된다. 여기에서, 상기 이득 제어 신호의 레벨은 매우 작기 때문에, 비교기(32)의 출력단에는 L 레벨의 제어 신호가 발생하여 스위치(34)를 도시한 바와 같이 개방시킨다. 그러면 버스트 게이트 회로(5)에 버스트 게이트 펄스가 인가되지 않게 되고, 버스트 게이트 회로(5)의 출력 신호는 영으로 된다. 그 때문에 VXO(8)은 수정 진동자에 의해서 결정되는 소정의 프리런 주파수로 발진하게 되고, 그 발진 출력 신호가 제2 주파수 변환 회로(9)에 인가된다. 그때, APC 회로(35)의 발진 출력 신호는 도래하는 비스트 신호에 동기하고 있지 않지만, 불필요한 성분에 의한 비정상적인 주파수로 발전하는 경우보다도 정확한 발진을 행할 수 있으므로 그 발진 출력 신호를 클럭으로 하여 다른 회로에서 이용할 수 있다.Next, when the level of the burst signal in the chroma signal is reduced to the extreme at the time of weak electric field or double phase, or the signal in which the burst signal itself does not exist is passed from the band pass filter 2 through the variable gain amplifier circuit 31. When applied to the burst gate circuit 28, the signal of the burst gate period in the chroma signal is level detected by the ACC detection circuit 29. At this time, the level of the signal in the burst gate period is very small, and the level of the output gain control signal of the ACC detection circuit 29 becomes small, so that the control of maximizing the gain of the variable gain amplifier circuit 31 is applied. Therefore, the chroma signal amplified with a very large gain is applied to the burst gate circuit 5. Meanwhile, a small gain control signal having a level applied to the variable gain amplifier circuit 31 is simultaneously applied to one end of the comparator 32. Here, since the level of the gain control signal is very small, an L level control signal is generated at the output terminal of the comparator 32 to open the switch 34 as shown. Then, the burst gate pulse is not applied to the burst gate circuit 5, and the output signal of the burst gate circuit 5 becomes zero. For this reason, the VXO 8 oscillates at a predetermined free run frequency determined by the crystal oscillator, and the oscillation output signal is applied to the second frequency conversion circuit 9. At this time, the oscillation output signal of the APC circuit 35 is not synchronized with the coming beet signal, but since the oscillation output signal can be oscillated more accurately than when generating an abnormal frequency due to unnecessary components, the oscillation output signal is used as a clock in another circuit. It is available.

그런데, 제3도의 실시예에 있어서는 버스트 신호의 레벨이 작아졌을 때, 버스트 게이트 회로(5)의 동작을 버스트 게이트 펄스를 인가시키지 않으므로써 정지시키고, VXO(8)을 프리런 발진시키고 있으나, 본 발명은 이에 한정되는 것은 아니고, APC회로(35)의 루프를 잘라내서 VXO(8)를 프리런 발진시키면 어떤 수단이라도 좋다. 예를 들면, 위상 비교 회로(7)과 VXO(8)과의 사이에 스위치를 설치하여 VXO(8)을 프리런 발진 시켜도 좋다.By the way, in the embodiment of FIG. 3, when the level of the burst signal decreases, the operation of the burst gate circuit 5 is stopped without applying the burst gate pulse, and the VXO 8 is free-run oscillated. The invention is not limited to this, and any means may be employed by cutting the loop of the APC circuit 35 and free-running the VXO 8. For example, a switch may be provided between the phase comparison circuit 7 and the VXO 8 to cause the VXO 8 to free run.

이상 기술한 바와 같이, 본 발명에 의하면 VTR에 내장되는 VXO이 발진을 향상 안정화할 수 있다. 특히 본 발명에 의하면 버스트 신호의 레벨이 극단으로 작게 되어 있는 약전계시 및 이조시의 신호나 버스트 신호가 존재하지 않는 테스트 패턴 신호가 인가되면 발진 회로를 발진 주파수 고정형으로 전환하고 있기 때문에, 불필요한 성분에 의해서 발진하고 있을 때에 비해서 그 발진 출력 신호가 안정하고, 상기 발진 출력 신호를 이용하는 외부의 회로를 안정하게 동작시킬 수 있다.As described above, according to the present invention, VXO embedded in the VTR can improve and stabilize oscillation. In particular, according to the present invention, since the oscillation circuit is switched to the oscillation frequency fixed type when the signal of the low electric field and the double signal and the test pattern signal in which the burst signal does not exist is applied when the level of the burst signal is extremely small, As a result, the oscillation output signal is more stable than when oscillating, and the external circuit using the oscillation output signal can be stably operated.

또한, 본 발명에 의하면 버스트 신호의 레벨이 극단으로 작게 되어 있는 약전계시나 이조시의 신호나 버스트 신호가 존재하지 않는 테스트 패턴 신호가 인가되어도 전압 제어형 발진 회로가 프리런 주파수로 발진할 수 있기 때문에, 불필요한 성분에 의해서 발진하고 있을 때에 비해서 그 발진 출력 신호를 이용하는 주파수 변환 회로나 다른 회로가 안정하게 동작할 수 있다. 또한, 본 발명에 의하면 버스트 신호의 레벨 검출을 종래부터 존재하고 있던 ACC 검파 회로의 출력 신호를 이용하고 있으므로, 비교기 1개의 스위치 1개를 추가하는 것만으로 좋으며, 소자의 증가를 초래하지 않고 간단한 회로 구성으로 안정한 VXO를 구비한 색신호 처리 회로를 제공 할 수 있다.Further, according to the present invention, the voltage-controlled oscillation circuit can oscillate at the free-run frequency even when a signal of a weak electric field, a double signal, or a test pattern signal in which there is no burst signal is applied, when the level of the burst signal is extremely small. The frequency converter circuit and other circuits using the oscillation output signal can operate stably in comparison with the oscillation caused by unnecessary components. In addition, according to the present invention, since the level signal of the burst signal is conventionally used as the output signal of the ACC detection circuit, it is sufficient to add one switch of one comparator and a simple circuit without causing an increase in elements. The structure can provide a color signal processing circuit having a stable VXO.

Claims

A color signal processing circuit comprising an ACC circuit for controlling the amplitude of a burst signal in a chroma signal of a video color signal, and an APC circuit having a VXO oscillating in synchronization with the burst signal in the chroma signal. A variable gain amplifier circuit for amplifying the chroma signal, and gain control means for controlling the gain of the variable gain amplifier circuit in response to the amplitude of the chroma signal, wherein the APC circuit controls gain from the gain control means. A comparator for comparing a signal and a reference voltage, and means for stabilizing oscillation of the VXO in accordance with an output signal of the comparator.

The color signal processing circuit according to claim 1, wherein said stabilization means comprises means for cutting out a loop of said APC circuit.

2. The color signal processing circuit according to claim 1, wherein said stabilization means comprises means for prohibiting application of a burst signal to said APC circuit.

A color signal processing circuit comprising an ACC circuit for controlling the amplitude of a chroma signal of a video color signal, and an APC circuit having an oscillation circuit which is switched to a fixed oscillation frequency variable type and an oscillation frequency variable type according to a control signal. A variable gain amplifier circuit for amplifying the chroma signal, and gain control means for controlling the gain of the variable gain amplifier circuit in response to an amplitude of the chroma signal, wherein the APC circuit includes a gain from the gain control means. A comparator for comparing a control signal with a reference voltage, and means for converting the oscillation circuit into an oscillation frequency fixed type according to the output signal of the comparator, wherein the oscillation of the oscillation circuit is stabilized. .