KR0120179B1 - Mohs electronic field effect transistor driving circuit - Google Patents

Mohs electronic field effect transistor driving circuit

Info

Publication number
KR0120179B1
KR0120179B1 KR1019940038707A KR19940038707A KR0120179B1 KR 0120179 B1 KR0120179 B1 KR 0120179B1 KR 1019940038707 A KR1019940038707 A KR 1019940038707A KR 19940038707 A KR19940038707 A KR 19940038707A KR 0120179 B1 KR0120179 B1 KR 0120179B1
Authority
KR
South Korea
Prior art keywords
field effect
effect transistor
driving circuit
mos
transformer
Prior art date
Application number
KR1019940038707A
Other languages
Korean (ko)
Other versions
KR960027305A (en
Inventor
허동영
Original Assignee
배순훈
대우전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자주식회사 filed Critical 배순훈
Priority to KR1019940038707A priority Critical patent/KR0120179B1/en
Publication of KR960027305A publication Critical patent/KR960027305A/en
Application granted granted Critical
Publication of KR0120179B1 publication Critical patent/KR0120179B1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Abstract

A MOS-FET driving circuit reduces a switching loss in case of a high switching frequency, and is controlled in a wide frequency range. In a MOS-FET driving circuit for driving a MOS-FET transistor(2) by an output pulse of a trans(TS), the MOS-FET driving circuit includes: a control circuit(5) for generating first and second control signals(S1,S2) by using a control signal(S) generated from a system; a first switch(3) which is connected to one side of the trans(TS), and is operated by the first control signal(S1); and a second switch(4) which is connected to the other side of the trans(TS), and is operated by the second control signal(S2). A power(Vcc) is applied to a center tap terminal of the trans(TS). Accordingly, the MOS-FET driving circuit reduces a switching loss of a driving transistor, and operates in a switching frequency of a wide range under the condition a insulation trans is used.

Description

모스 전계효과 트랜지스터(MOS FET) 구동회로Moss field effect transistor (MOS FET) driving circuit

제1도는 종래 모스 전계효과 트랜지스터 구동회로도.1 is a conventional MOS field effect transistor driving circuit diagram.

제2도는 본 발명에 따른 모스 전계효과 트랜지스터 구동회로도.2 is a MOS field effect transistor driving circuit diagram according to the present invention.

제3도는 본 발명에 따른 각 단의 입출력 파형도.3 is an input and output waveform diagram of each stage according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

2 : 모스 전계효과 트랜지스터 3 : 제1스위칭부2: moss field effect transistor 3: first switching unit

4 : 제2스위칭부 5 : 제어회로4: second switching unit 5: control circuit

ZD1,ZD2 : 제1 및 제2제너다이오드 Q1,Q2 : 제1 및 제2트랜지스터ZD1, ZD2: first and second zener diodes Q1, Q2: first and second transistors

본 발명은 모스 전계효과 트랜지스터(MOS FET) 구동회로에 관한 것으로서, 특히 스위칭 주파수가 높은 경우 스위칭 손실을 감소시키고, 광범위한 주파수 범위에서 제어가 가능토록 한 모스 전계효과 트랜지스터 구동회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a MOS FET driving circuit, and more particularly to a MOS field effect transistor driving circuit which reduces switching losses when the switching frequency is high and enables control over a wide frequency range.

일반적으로 사용되는 모스 전계효과 트랜지스터 구동회로는 제1도에 도시된 바와 같이 시스템 제어신호(S)에 의해 구동되고 NPN 트랜지스터(Q1) 및 PNP 트랜지스터(Q2)가 직렬접속된 드라이브(1)와 상기 드라이브(1)의 제어에 따라 모스 전계효과 트랜지스터(2)에 펄스를 공급하는 트랜스(TS)와, 상기 트랜스(TS)의 입출력단에 접속된 DC 블록킹 콘덴서(C1)(C2)와, 상기 모스 전계효과 트랜지스터(2)의 게이트단에 병렬 연결되어 모스 전계효과 트랜지스터(2)를 보호하는 제너다이오드(ZD)로 이루어져 있다.The MOS field effect transistor driving circuit generally used is driven by a system control signal S and shown in FIG. 1 with the drive 1 having the NPN transistor Q1 and the PNP transistor Q2 connected in series. The transformer TS which supplies a pulse to the MOS field effect transistor 2 under the control of the drive 1, the DC blocking capacitor C1 (C2) connected to the input / output terminal of the transformer TS, and the MOS Zener diode (ZD) is connected to the gate terminal of the field effect transistor 2 in parallel to protect the MOS field effect transistor (2).

상기와 같이 이루어진 종래 모스 전계효과 트랜지스터 구동회로는, 시스템으로부터 출력되는 제어신호(S)가 하이레벨일 경우 NPN 트랜지스터(Q1)는 턴온, PNP 트랜지스터(Q2)는 턴오프 상태가 되어 Vcc 전원은 NPN 트랜지스터(Q1)을 통해 트랜스(TS)로 공급됨으로서 펄스를 출력하게 되며, 이의 펄스에 의해 모스 전계효과 트랜지스터(2)를 구동하게 된다.In the conventional MOS field effect transistor driving circuit, the NPN transistor Q1 is turned on and the PNP transistor Q2 is turned off when the control signal S output from the system is at a high level. The pulse is output by being supplied to the transformer TS through the transistor Q1, and the MOS field effect transistor 2 is driven by the pulse.

또한, 시스템으로부터 출력되는 제어신호(S)가 로우레벨일 경우에는 NPN 트랜지스터(Q1)는 턴오프, PNP 트랜지스터(Q2)는 턴온상태로 전환됨으로서 트랜스(TS)의 구동이 중지되어 모스 전계효과 트랜지스터(2)를 오프시키게 된다.In addition, when the control signal S output from the system is at a low level, the NPN transistor Q1 is turned off and the PNP transistor Q2 is turned on so that the driving of the transformer TS is stopped, and the MOS field effect transistor is stopped. (2) is turned off.

이와같은 종래의 모스 전계효과 트랜지스터 구동회로는, 제어신호(S)가 하이에서 로우로 변하거나 로우에서 하이로 변하는 순간 NPN 및 PNP 트랜지스터(Q1)(Q2)가 동시에 턴온되는 구간이 발생하여 스위칭 손실이 발생할 뿐만 아니라 트랜스(TS)의 특성상 스위칭 주파수가 광범위하게 변할 수 없게 되어 모스 전계효과 트랜지스터를 원활히 제어할 수 없는 문제점이 있는 것이다.In the conventional MOS field effect transistor driving circuit, a switching loss occurs due to a period in which the NPN and the PNP transistors Q1 and Q2 are turned on at the same time when the control signal S changes from high to low or from low to high. As well as the occurrence of the transformer (TS) due to the nature of the switching frequency can not be changed widely, there is a problem that can not control the MOS field effect transistor smoothly.

본 발명은 상기와 같은 문제점을 해소하기 위해 시스템 제어 신호를 이용하여 별도의 특정신호를 인출하고 상기 신호에 의해 구동되는 제1 및 제2스위칭부를 트랜스의 일차측 양단에 접속하여 구동용 트랜지스터의 스위칭 손실을 줄임과 동시에 절연용 트랜스를 사용하면서도 광범위한 스위칭 주파수에서 동작할 수 있도록 한 모스 전계효과 트랜지스터 구동회로를 제공하는데 본 발명의 목적이 있는 것이다.In order to solve the above problems, the present invention draws out a specific signal using a system control signal, and connects the first and second switching units driven by the signal to both ends of the primary side of the transistor to switch the driving transistor. It is an object of the present invention to provide a MOS field effect transistor driving circuit capable of operating at a wide range of switching frequencies while using a transformer for isolation while reducing losses.

이와 같은 목적을 실현하기 위한 본 발명은, 모스 전계효과 트랜지스터(2)를 트랜스(TS)에서 출력되는 펄스로서 구동시키는 모스 전계효과 트랜지스터 구동회로에 있어서, 시스템으로부터 출력되는 제어신호(S)를 이용하여 소정의 제1 및 제2제어신호(S1)(S2)를 발생하는 제어회로(5)와, 상기 트랜스(TS)의 일측에 연결되어 제1제어 신호(S1)에 의해 동작하는 제1스위칭부(3)와, 상기 트랜스(TS)의 타측단에 접속되어 제2제어신호(S2)에 의해 동작하는 제2스위칭부(4)와, 상기 트랜스(TS)의 중간탭단자에 Vcc전원을 인가하여서 된 것이다.The present invention for realizing such an object uses a control signal S output from a system in a MOS field effect transistor driving circuit for driving the MOS field effect transistor 2 as a pulse output from a transformer TS. Control circuit 5 for generating predetermined first and second control signals S1 and S2, and a first switching connected to one side of the transformer TS and operated by a first control signal S1. The Vcc power source is connected to the unit 3, the second switching unit 4 connected to the other end of the transformer TS and operated by the second control signal S2, and the intermediate tap terminal of the transformer TS. It was authorized.

이하 첨부된 도면에 의해 상세히 설명하면 다음과 같다.Hereinafter, described in detail by the accompanying drawings as follows.

제2도는 본 발명에 따른 모스 전계효과 트랜지스터 구동회로도로서, 트랜스(TS)의 일측에는 저항(R1)과 제1트랜지스터(Q1)로 이루어진 제1스위칭부(3)가 연결되며, 트랜스 타측단에는 저항(R2)과 제2트랜지스터(Q2)로 구성된 제2스위칭부(4)가 접속되어 있고, 상기 제1 및 제2스위칭부(3)(4)에는 제어회로(5)로부터 출력되는 제1 및 제2제어신호(S1)(S2)가 각각 공급되며, 상기 트랜스(TS)의 중간탭에는 Vcc전원이 인가되어 있다.FIG. 2 is a MOS field effect transistor driving circuit diagram according to the present invention, in which a first switching part 3 including a resistor R1 and a first transistor Q1 is connected to one side of a transformer TS, and the other end of the transformer TS. A second switching unit 4 composed of a resistor R2 and a second transistor Q2 is connected, and a first output from the control circuit 5 to the first and second switching units 3 and 4. And second control signals S1 and S2 are supplied, respectively, and Vcc power is applied to the intermediate tap of the transformer TS.

또한 상기 트랜스(TS)의 출력측에는 제1제너다이오드(ZD1)를 통해 모스 전계효과 트랜지스터(2)의 게이트단에 접속되며, 상기 모스 전계효과 트랜지스터(2)의 게이트단에 제2제너다이오드(ZD2)가 병력 연결되어 있다.In addition, the output side of the transformer TS is connected to the gate terminal of the MOS field effect transistor 2 through the first zener diode ZD1, and the second zener diode ZD2 is connected to the gate end of the MOS field effect transistor 2. ) Is connected to the troop.

제3도는 본 발명에 따른 모스 전계효과 트랜지스터 구동회로의 각단 입출력 파형도이다.3 is an input / output waveform diagram of each stage of the MOS field effect transistor driving circuit according to the present invention.

이와같이 이루어진 본 발명은, 먼저 제3도의 (A)와 같은 시스템으로부터 생성되는 시스템신호(CS)는 제어회로(5)를 경유함에 따라 제3도의 (B)와 같이 시스템 신호(S)가 하이레벨로 상승될 때 펄스를 출력하는 제1제어신호(S1)와,제3도의 (C)와 같이 시스템 신호(S)가 로우레벨로 하강될 때 펄스를 출력하는 제2제어신호(S2)를 각각 출력하게 된다.In the present invention thus constructed, first, the system signal CS generated from the system as shown in FIG. 3A is high-level as shown in FIG. 3B by the control circuit 5. First control signal S1 for outputting a pulse when rising to < RTI ID = 0.0 > and < / RTI > Will print.

따라서 제1제어신호(S1)의 하이레벨에 제1스위칭부(1)에 인가되면 제1트랜지스터(Q1)는 턴온상태가 되어 Vcc의 전원이 제1스위칭부(3)를 통해 시방향으로 흐름으로서 트랜스(TS)의 이차측에 전달되어 제1 제너다이오드(ZD1)를 거쳐 모스 전계효과 트랜지스터(2)의 게이트단에 인가됨에 따라 게이트와 소스사이의 전압 VCTS가 충전되어 턴온상태가 되고, 제1제어신호(S1)가 로우레벨이 되어 제1트랜지스터(Q1)가 오프되더라도 제1제너다이오드(ZD1)에 의해 VCTS가 방전되는 것을 차단하게 된다.Therefore, when the first switching unit 1 is applied to the first switching unit 1 at the high level of the first control signal S1, the first transistor Q1 is turned on so that the power of Vcc flows in the clockwise direction through the first switching unit 3. As it is transmitted to the secondary side of the transformer TS and applied to the gate terminal of the MOS field effect transistor 2 via the first zener diode ZD1, the voltage V CTS between the gate and the source is charged and turned on. Even when the first control signal S1 becomes low and the first transistor Q1 is turned off, the V CTS is blocked from being discharged by the first zener diode ZD1.

한편, 제2제어신호(S2)의 펼스가 제2스위칭(4)에 인가되면 제2트랜지스터(Q2)는 턴오프상태가 되고, 이 시간 동안 모스 전계효과 트랜지스터(2)의 VCTS는 영으로 감소하여 상기 모스 전계효과 트랜지스터(2)는 오프상태가 되며, 이로인해 모스 전계효과 트랜지스터(2)의 VCTS전압은 0V로 감소하여 턴오프상태로 된다. 그 이유는 제1 및 제2트랜지스터(Q1)(Q2)가 모두 오프될 경우 트랜스(TS)의 1차와 2차 전압이 모두0V로 됨.On the other hand, when the spread of the second control signal S2 is applied to the second switching 4, the second transistor Q2 is turned off, and during this time, the V CTS of the MOS field effect transistor 2 is zero. As a result, the MOS field effect transistor 2 is turned off, whereby the V CTS voltage of the MOS field effect transistor 2 decreases to 0V and is turned off. The reason is that when both the first and second transistors Q1 and Q2 are turned off, both the primary and secondary voltages of the transformer TS become 0V.

여기서 제2제너다이오드(ZD2)는 모스 전계효과 트랜지스터(2)의 VCTS가 높아지는 것과 역으로 충전되는 것을 방지하며, 시스템 신호(S)의 주파수는 변해도 제1 및 제2트랜지스터(2)의 VCTS가 한번 충전되면 방전경로가 없는 관계로 계속 온상태를 유지할 수 있으며, 제1 및 제2트랜지스터(Q1)(Q2)가 동시에 온되는 구간이 없어 스위칭 손실이 없게 되는 것이다.Here, the second zener diode ZD2 prevents the V CTS of the MOS field effect transistor 2 from increasing and being charged in reverse, and the V of the first and second transistors 2 is changed even if the frequency of the system signal S is changed. Once the CTS is charged, it can be kept on because there is no discharge path, and there is no switching loss since the first and second transistors Q1 and Q2 are not simultaneously turned on.

이상에서 상술한 바와같이 본 발명은, 시스템 제어신호를 이용하여 별도의 특정신호를 인출하고 상기 신호에 의해 구동되는 제1 및 제2스위칭부를 트랜스의 일차측 양단에 접속하여 구동용 트랜지스터의 스위칭 손실을 줄임과 동시에 절연용 트랜스를 사용하면서도 광범위한 스위칭 주파수에서 동작할 수 있는 것이다.As described above, the present invention uses a system control signal to draw a separate specific signal and connects the first and second switching units driven by the signal to both ends of the primary side of the transformer, so that the switching loss of the driving transistor. At the same time, it can operate over a wide range of switching frequencies while using an isolation transformer.

Claims (1)

모스 전계효과 트랜지스터(2)를 트랜스(TS)에서 출력되는 펄스로서 구동시키는 모스 전계효과 트랜지스터 구동회로에 있어서, 시스템으로 부터 출력되는 제어신호(S)를 이용하여 소정의 제1 및 제2제어신호(S1)(S2)를 발생하는 제어회로(5)와, 상기 트랜스(TS)의 일측에 연결되어 제1제어신호(S1)에 의해 동작하는 제1스위칭부(3)와, 상기 트랜스(TS)의 타측단에 접속되어 제2신호(S2)에 의해 동작하는 제2스위칭부(4)와, 상기 트랜스(TS)의 중간탭 단자에 Vcc전원을 인가하여서 된 것을 특징으로 하는 모스 전계효과 트랜지스터 구동회로.In a MOS field effect transistor driving circuit which drives the MOS field effect transistor 2 as a pulse output from the transformer TS, predetermined first and second control signals using the control signal S output from the system. (S1) (S2), the control circuit 5 for generating, the first switching unit (3) connected to one side of the transformer (TS) to operate by the first control signal (S1), and the transformer (TS) A MOS field effect transistor, which is connected to the other end of the circuit) and is supplied with a Vcc power supply to the second switching unit 4 operated by the second signal S2 and the middle tap terminal of the transformer TS. Driving circuit.
KR1019940038707A 1994-12-29 1994-12-29 Mohs electronic field effect transistor driving circuit KR0120179B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940038707A KR0120179B1 (en) 1994-12-29 1994-12-29 Mohs electronic field effect transistor driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940038707A KR0120179B1 (en) 1994-12-29 1994-12-29 Mohs electronic field effect transistor driving circuit

Publications (2)

Publication Number Publication Date
KR960027305A KR960027305A (en) 1996-07-22
KR0120179B1 true KR0120179B1 (en) 1997-10-30

Family

ID=19404920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940038707A KR0120179B1 (en) 1994-12-29 1994-12-29 Mohs electronic field effect transistor driving circuit

Country Status (1)

Country Link
KR (1) KR0120179B1 (en)

Also Published As

Publication number Publication date
KR960027305A (en) 1996-07-22

Similar Documents

Publication Publication Date Title
US4511815A (en) Transformer-isolated power MOSFET driver circuit
US5963066A (en) Semiconductor device which drives low-voltage driven switching device, using low-voltage direct current power source, a diode and a capacitor
EP0693825A1 (en) Apparatus and method for generating negative bias for isolated mosfet gate-drive circuits
US4970620A (en) FET bridge protection circuit
US20090231018A1 (en) Circuit Arrangement and a Method for Galvanically Separate Triggering of a Semiconductor Switch
US5168182A (en) 0-100% duty cycle, transformer isolated fet driver
JPH07105448B2 (en) MOS integrated circuit
US5304863A (en) Transformer driver having unlimited duty cycle capability by inserting narrow pulses during unlimited duty cycles
US4443719A (en) Voltage isolated gate drive circuit
US5686854A (en) Isolated driver circuit for high frequency solid-state switches
EP0525869B1 (en) Bootstrap circuit for driving a power MOS transistor in pull-up mode
US5534769A (en) Synchronous rectifying circuit
KR910019331A (en) Switching devices with cascaded switches
KR100504173B1 (en) Piezoelectric transformer driving circuit and cold cathode tube lighting device using the same
KR0120179B1 (en) Mohs electronic field effect transistor driving circuit
US6034448A (en) Semiconductor switch
KR920020511A (en) Output buffer circuit
KR200150912Y1 (en) Control circuit of power mosfet
EP1678704B1 (en) A high-voltage pulse driver with capacitive coupling
KR100440540B1 (en) Lcd with power-off discharging circuit incorporated in driving ic
ATE243384T1 (en) ELECTRONIC SWITCHING POWER SUPPLY
US4906876A (en) Base drive circuit
ES8609847A1 (en) Monolithically integrated, polarity-reversal protected circuit
EP0651510B1 (en) Input/output stage adapted to operate with low and high voltages
JP3232981B2 (en) Control signal level shift circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee