KR0116713Y1 - Error protection circuit in a motor - Google Patents
Error protection circuit in a motorInfo
- Publication number
- KR0116713Y1 KR0116713Y1 KR2019950000556U KR19950000556U KR0116713Y1 KR 0116713 Y1 KR0116713 Y1 KR 0116713Y1 KR 2019950000556 U KR2019950000556 U KR 2019950000556U KR 19950000556 U KR19950000556 U KR 19950000556U KR 0116713 Y1 KR0116713 Y1 KR 0116713Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- transistor
- dpms
- microcomputer
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3265—Power saving in display device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Television Receiver Circuits (AREA)
Abstract
본 고안은 DPMS(Display Power Management System)가 채용된 모니터에 있어서, D-SUB 신호 입력상태에서 서스팬드(suspend)후 수직동기 신호가 정상적으로 입력될때 발생하는 에러현상을 방지하게 위한 DPMS가 채용된 모니터의 에러방지회로에 관한 것이다.The present invention is a monitor adopting DPMS (Display Power Management System), in which the DPMS is adopted to prevent an error occurring when the vertical synchronization signal is normally input after the suspend in the D-SUB signal input state. It is related with the error prevention circuit of a monitor.
본 고안은 선택된 신호원(BNC, D-SUB)의 조건에 따라서 출력상태를 달리하는 마이컴(10)과, 상기 마이컴(10)의 출력에 의해 BNC 신호와 D-SUB 신호가 영상제어용IC에 선택적으로 접속되도록 연결시켜주는 릴레이(20)와, 상기 마이컴(10)의 출력에 의해 G비디오신호를 접지레벨로 전환시켜주는 트랜지스터(Q3)를 포함하여 구성되는 DPMS가 채용된 모니터의 회로에 있어서, 상기 마이컴(10)이 출력단과, 상기 트랜지스터(Q3)의 베이스 입력부에 D-SUB 신호조건에서 서스팬드모드 동작완료후 원상태로 정상 복귀되도록 상기 트랜지스터(Q3)를 제어하는 에러방지회로(30)를 개재하여 구성되어 있다.According to the present invention, a microcomputer 10 having a different output state according to a condition of selected signal sources BNC and D-SUB, and a BNC signal and a D-SUB signal are selected by the output of the microcomputer 10 to the image control IC. In the circuit of the monitor employing a DPMS that comprises a relay (20) for connecting so as to be connected to, and a transistor (Q3) for converting the G video signal to the ground level by the output of the microcomputer (10), An error prevention circuit 30 for controlling the transistor Q3 so that the microcomputer 10 returns to its original state after completion of the suspend mode operation under the D-SUB signal condition at the output terminal and the base input portion of the transistor Q3. It is comprised through the.
따라서, 본 고안은 DPMS 기능을 채용한 모니터에 있어서, D-SUB 신호 조건시, DPMS의 서스팬드동작 완료후 원상태로 회복할때 발생하는 DPMS 기능의 오류현상을 배제시킨 효과와, 상기 DPMS 기능에 대한 에러를 방지하여 줌으로서 제품에 대한 신뢰도를 향상시킬 수 있는 효과가 기대된다.Therefore, the present invention has the effect of excluding the error phenomenon of DPMS function that occurs when the DMS signal is restored to its original state after completion of the DPMS suspend operation in a monitor employing the DPMS function, and the DPMS function. It is expected that the effect of improving the reliability of the product by preventing the error on the product is expected.
Description
제1도는 종래의 DPMS가 채용된 모니터의 주요 회로도,1 is a main circuit diagram of a monitor employing a conventional DPMS,
제2도는 본 고안에 의한 DPMS가 채용된 모니터의 주요 회로도이다.2 is a main circuit diagram of a monitor employing a DPMS according to the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
10 : 마이컴 20 : 릴레이10: microcomputer 20: relay
30 : 에러방지회로 R1~R11 : 저항30: error prevention circuit R1 to R11: resistance
Q1~Q4 : 트랜지스터, IC2 : 앤드케이트Q1 ~ Q4: Transistor, IC2: End Gate
ZD1, ZD2 : 제너다이오드ZD1, ZD2: Zener Diode
본 고안은 DPMS(Display Power Management System)가 채용된 모니터에서 발생될 수 있는 에러방지회로에 관한 것으로, 특히 D-SUB 신호 입력상태에서 서스팬드(suspend)모드 동작후 수직동기신호가 정상적으로 입력될때 발생하는 에러현상을 방지하기 위한 DPMS가 채용된 모니터의 에러방지회로에 관한 것이다.The present invention relates to an error prevention circuit that can be generated in a monitor employing a DPMS (Display Power Management System), especially when a vertical synchronous signal is normally input after a suspend mode operation in a D-SUB signal input state. The present invention relates to an error prevention circuit of a monitor employing a DPMS for preventing an error occurring.
주지한 바와같은 DPMS란, 모니터에 데이터처리장치(예 : Presonal Computer)로 부터 소정의 동기신호입력에 없을때 불필요한 전원이 소비되는 것을 방지(절약)하기 위하여 일부전원을 차단함으로서 정상적인 동작을 못하게 하는 기능으로, 정상모드(normal mode), 오프모드(off mode), 서스팬드(suspend mode) 및 스탠바이모드(stand-by mode) 등의 4가지 기능을 수행하며, 에너지 절약차원에서 최근 모니터에 많이 채용되고 있는 추세이다.As is well known, DPMS is to prevent the normal operation by shutting off some power to prevent unnecessary power consumption when the monitor does not have a predetermined synchronization signal input from the data processing device (eg Presonal Computer). This function performs four functions such as normal mode, off mode, suspend mode and stand-by mode. It is a trend that is being adopted.
부연하자면, 상기 오프모드는 수직·수평동기신호 및 G비디오신호가 없을때 동작하며, 서스팬드모드는 수직동기신호와 G비디오신호가 없을때 동작하며, 스탠바이모드는 수평동기신호와 G비디오신호가 없을때 동작한다.In other words, the off mode operates when there is no vertical / horizontal synchronization signal and a G video signal, and the suspend mode operates when there is no vertical synchronization signal and a G video signal, and the standby mode performs a horizontal synchronization signal and a G video signal. It works when there is no.
특히, 본 고안의 기술배경은 상기 DPMS기능이 채용되고, 데이터처리 장치로 부터 적어도 2가지 이상의 신호원(예 : BNC 및 D-SUB)이 채용되는 모니터에 적용된다.In particular, the technical background of the present invention is applied to a monitor employing the DPMS function and employing at least two signal sources (eg, BNC and D-SUB) from a data processing device.
이와 같은 기술분야에 있어, 종래기술의 문제점을 첨부된 도면, 제1도를 참조하여 설명한다.In this technical field, the problems of the prior art will be described with reference to the accompanying drawings, FIG.
제1도는 종래의 DPMS가 채용된 모니터의 주요 회로도로서, 신호원이 BNC신호 조건일때에는 고전위를 출력하고, 신호원이 D-SUB신호 조건일때에는 저전위를 출력하는 마이컴(10)이, 만약 BNC신호 조건이 선택되어 단자(P)로 고전위신호를 출력하면, 이때 출력된 신호는 저항(R1)을 통해 트랜지스터(Q1)를 턴온시키고, 동시에 트랜지스터(Q2)를 턴오프시켜 릴레이(20)의 코일(21)에 전류의 유동이 없어 스위치(22)는 동작하지 아니하여, BNC신호가 영상제어용IC로 입력되도록 접속된다.FIG. 1 is a main circuit diagram of a monitor employing a conventional DPMS. The microcomputer 10 outputs a high potential when the signal source is a BNC signal condition and a low potential when the signal source is a D-SUB signal condition. If the BNC signal condition is selected and the high potential signal is output to the terminal P, the output signal turns on the transistor Q1 through the resistor R1 and simultaneously turns off the transistor Q2 to relay 20 Since there is no current flow in the coil 21 of the (), the switch 22 does not operate, and is connected so that a BNC signal is input to the image control IC.
또한, D-SUB신호 조건이 선택되어 단자(P)로 마이컴(10)이 저전위신호를 출력하면, 이때 출력된 신호는 저항(R1)을 통해 트랜지스터(Q1)를 턴오프시키고, 동시에 트랜지스터(Q2)를 턴온시켜 릴레이(20)의 코일(21)이 여기되여 스위치(22)가 동작함으로서, D-SUB신호가 영상제어용IC로 입력되도록 절환 접속된다.In addition, when the D-SUB signal condition is selected and the microcomputer 10 outputs a low potential signal to the terminal P, the output signal turns off the transistor Q1 through the resistor R1 and at the same time the transistor ( By turning on Q2), the coil 21 of the relay 20 is excited and the switch 22 is operated so that the D-SUB signal is switched to be input to the image control IC.
한편, 다이오드(D1)의 캐소우드전위가 12V이면 IC1이 항상 온되어 제너다이오드(ZD1) 및 트랜지스터(Q3)가 오프상태를 유지하게 된다. 상기 트랜지스터(Q3)는 G비디오신호(수직/수평동기신호 포함) 동작시 발생되는 노이즈를 순간적으로 제거하는 역할을 하게 된다.On the other hand, when the cathode potential of the diode D1 is 12V, IC1 is always on, and the zener diode ZD1 and the transistor Q3 are kept off. The transistor Q3 serves to instantaneously remove noise generated during the operation of a G video signal (including a vertical / horizontal synchronization signal).
그러나, D-SUB신호 입력상태에서 DPMS의 서스팬드모드 동작후 회복시에 상기 트랜지스터(Q3)가 계속 온상태를 유지하여 정상적인 회복을 하지 못하게 되는 에러가 발생된다.However, when recovering after the DPMS suspend mode operation in the D-SUB signal input state, an error occurs in which the transistor Q3 remains on and fails to recover normally.
이러한 원인은, DPMS의 서스팬드모드 상태에서는 상기 전원(21V)이 드롭(drop)되어 있어 상기 IC1이 오프되고, 상기 D-SUB신호 조건에 기인된 마이컴(10)의 저전위출력으로 트랜지스터(Q1)은 턴오프되어 그 컬랙터에 걸린 전압(5V)에 의해 제너다이오드(ZD1)는 통전되고 트랜지스터(Q3)가 턴온되어 상기 트랜지스터(Q3)의 컬랙터에 연결된 G비디오신호(수직/수평동기신호포함)가 제로레벨(zero lovel)을 유지하기 때문이다.This is caused by the low power output of the microcomputer 10 caused by the D-SUB signal condition due to the drop of the power supply 21V in the suspend mode of the DPMS. Q1) is turned off and the Zener diode ZD1 is energized by the voltage 5V applied to the collector and transistor Q3 is turned on so that the G video signal (vertical / horizontal synchronizer) connected to the collector of the transistor Q3 is turned on. Signal love) maintains zero love.
이것으로 인하여 상기 DPMS의 서스팬드모드후 회복시 회복되지 못하는 에러현상이 야기된다.This causes an error that cannot be recovered upon recovery after the suspend mode of the DPMS.
본 고안은 상기한 문제점을 감안하여 안출된 것으로, 본고안의 목적은 D-SUB신호 조건에서, DPMS의 서스팬드모드 동작후 수직동기신호가 정상적으로 입력되어도 회복되지 않는 에러현상을 방지하여, 결국은 어떤 조건하에서도 완벽한 DPMS동작이 수행되도록 한 DPMS가 채용된 모니터의 에러방지회로를 제공하는 것에 있다.The present invention has been devised in view of the above problems, and the purpose of this paper is to prevent an error from recovering even if the vertical synchronization signal is normally input after the DPMS suspend mode operation under the D-SUB signal condition. An object of the present invention is to provide an error prevention circuit of a monitor employing a DPMS that allows a complete DPMS operation to be performed under any condition.
이와 같은 목적을 달성하기 위한 본 고안은 선택된 신호원(BNC, D-SUB)의 조건에 따라서 출력상태를 달리하는 마이컴과, 상기 마이컴의 출력에 의해 BNC신호와 D-SUB 신호가 영상제어용 IC에 선택적으로 접속되도록 연결시켜주는 릴레이와, 상기 마이컴의 출력의 의해 G비디오신호를 접지레벨로 전환시켜주는 트랜지스터를 포함하여 구성되는 DPMS가 채용된 모니터의 회로에 있어서, 상기 마이컴이 출력단과, 상기 트랜지스터의 베이스 입력부에 D-SUB 신호조건에서 서스팬드모드 동작완료 후 원상태로 정상 복귀되도록 상기 트랜지스터를 제어하는 에러방지회로를 개재하여 구성한 것을 특징으로 한다.The present invention for achieving the above object is a microcomputer that changes the output state according to the conditions of the selected signal source (BNC, D-SUB), and the BNC signal and the D-SUB signal by the output of the microcomputer to the image control IC In a circuit of a monitor employing a DPMS comprising a relay for selectively connecting and a transistor for converting a G video signal to a ground level by the output of the microcomputer, the microcomputer includes an output terminal and the transistor. And an error prevention circuit for controlling the transistor to return to its original state after completion of the suspend mode operation under the D-SUB signal condition.
이하 본 고안의 바람직한 실시예가 첨부된 도면의 참조와 함께 상세히 설명될 것이다. 도면들중 동일한 부품들은 가능한한 어느곳에서든지 동일한 부호를 나타내고 있음을 유의해야 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be noted that the same parts in the figures represent the same reference signs wherever possible.
이하, 첨부된 도면에 의거하여 본 고안을 보다 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제2도는 본 고안에 의한 DPMS가 채용된 모니터의 주요 회로도로서, 신호원이 BNC 신호조건일때에는 고전위를 출력하고, 신호원이 D-SUB 신호조건일때에는 저전위를 출력하는 마이컴(10)의 출력단자(P)가 저항(R1)을 통해 트랜지스터(Q1)의 베이스에 접속되고, 상기 트랜지스터(Q1)의 컬렉터가 풀업저항(R2) 및 저항(R3)을 거쳐 트랜지스터(Q2)의 베이스에 접속되며, 아울러 IC1의 캐소우드 및 제너다이오드(ZD1), 저항(R6)을 통해 트랜지스터(Q3)의 베이스에 연결되며, 상기 트랜지스터(Q2)의 컬렉터가 릴레이(20)의 코일(21)에 연결되고, 아울러 다이오드(D1), 콘덴서(C1) 및 저항(R4)(R5)을 통해 상기 IC1에 연결되고, 상기 릴레이(20)의 스위치(22)에는 BNC신호와 D-SUB 신호가 영상제어용 IC에 선택적으로 접속되도록 연결되며, 상기 트랜지스터(Q3)의 컬렉터에는 G비디오신호(수직/수평신호 포함)가 연결되도록 구성한 회로에 있어서, 상기 마이컴(10)이 출력단의 노드(N1)와, 상기 IC1의 입력단 노드(N2)사이에 에러방지회로(30)를 개재하여 구성한 것이다.2 is a main circuit diagram of a monitor employing a DPMS according to the present invention. The microcomputer 10 outputs a high potential when the signal source is a BNC signal condition and a low potential when the signal source is a D-SUB signal condition. The output terminal P of is connected to the base of the transistor Q1 through the resistor R1, and the collector of the transistor Q1 is connected to the base of the transistor Q2 via the pull-up resistor R2 and the resistor R3. Connected to the base of transistor Q3 through the cathode and zener diode ZD1 and resistor R6 of IC1, and the collector of transistor Q2 connected to coil 21 of relay 20. In addition, it is connected to the IC1 through a diode (D1), a capacitor (C1) and a resistor (R4) (R5), the switch 22 of the relay 20, the BNC signal and the D-SUB signal is an image control IC Is connected to a selector, and a collector of the transistor Q3 is connected to a G video signal (vertical / vertical). According to the signal containing) configured to be connected to the circuit, and to the node (N1) of the microcomputer 10. The output terminal, configured via the error protection circuit 30 between the input node (N2) of the IC1.
또한, 상기 에러방지회로(30)는 상기 마이컴(10)의 출력이 저항(R8)을 통해 앤드게이트(IC2)의 일입력단자에 연결되고 일정전압(5V)이 저항(R9) 및 저항(R10)을 통해 분압되어 상기 앤드게이트(IC2)의 타입력단자에 입력되도록 접속되며, 상기 앤드게이트(IC2)의 출력이 에미터가 접지된 트랜지스터(Q4)의 베이스에 연결되고, 상기 트랜지스터(Q4)의 컬렉터가 풀업저항(R11) 밑 제너다이오드(ZD2)를 거쳐 상기 IC1의 단자에 연결되도록 구성한다.In addition, the error prevention circuit 30 has an output of the microcomputer 10 connected to one input terminal of the AND gate IC2 through a resistor R8, and a constant voltage 5V is a resistor R9 and a resistor R10. The voltage is divided through the N s) and connected to the input force terminal of the AND gate IC2, and the output of the AND gate IC2 is connected to the base of the transistor Q4 having the emitter grounded, and the transistor Q4 The collector of is configured to be connected to the terminal of the IC1 through the zener diode (ZD2) under the pull-up resistor (R11).
상기와 같이 구성시켜서 된 본 고안의 작용을 이하 설명한다.The operation of the present invention constructed as described above will be described below.
먼저, 신호원이 BNC 신호 조건일때에는 마이컴(10)이 고전위신호를 출력하여 트랜지스터(Q1)를 턴온시키고, 트랜지스터(Q2)를 턴오프시켜 릴레이(20)가 동작하지 않음으로서 BNC 신호가 영상제어용IC로 입력되고, 아울러 IC1이 오프되어 제너다이오드(Z1)이 오프되고, 트랜지스터(Q3)가 턴오프 상태를 유지하게 된다.First, when the signal source is a BNC signal condition, the microcomputer 10 outputs a high potential signal to turn on the transistor Q1 and turn off the transistor Q2 so that the relay 20 does not operate so that the BNC signal is displayed. Input to the control IC, the IC1 is turned off, the zener diode Z1 is turned off, and the transistor Q3 is maintained in the turn-off state.
한편, 노드(N1)를 통해 에러방지회로(30)에 입력되는 고전위신호는 저항(R8)을 통해 앤드게이트(IC2)에 입력되어 앤드게이트(IC2)는 고전위신호를 출력하여 트랜지스터(Q4)를 턴온시킴으로서, 그 컬렉터가 저전위로 되어 제너다이오드(ZD2)는 오프되고 상기 IC1에 어떤 영향을 주지 못하게 된다.Meanwhile, the high potential signal input to the error prevention circuit 30 through the node N1 is input to the AND gate IC2 through the resistor R8, and the AND gate IC2 outputs the high potential signal to the transistor Q4. By turning on), the collector becomes low potential so that the zener diode ZD2 is turned off and does not have any effect on the IC1.
또한, D-SUB 신호 조건으로 상기 마이컴(10)을 통해 저전위가 출력되는 경우에는, 트랜지스터(Q1)가 턴오프되고, 트랜지스터(Q2)는 턴온되어 릴레이(20)가 동작되어 스위치(22)가 절환됨으로서 D-SUB 신호가 영상제어용 IC로 입력되고, 상기 트랜지스터(Q1)의 컬렉터에 걸린 전압(5V)이 제너다이오드(ZD1)를 온시켜 트랜지스터(Q3)가 턴온된다.In addition, when the low potential is output through the microcomputer 10 under the D-SUB signal condition, the transistor Q1 is turned off, the transistor Q2 is turned on, and the relay 20 is operated to switch 22. Is switched, the D-SUB signal is input to the image control IC, and the voltage 5V applied to the collector of the transistor Q1 turns on the zener diode ZD1 to turn on the transistor Q3.
따라서, G비디오신호는 접지레벨을 유지하고, 동시에 상기 마이컴(10)의 출력 노드(N1)를 통해 상기 에러방지회로(30)로 입력되는 저전위신호는 저항(R8)을 통해 앤드게이트(IC2)에 입력되어, 상기 앤드게이트(IC2)는 저전위 신호를 출력하여 트랜지스터(Q4)는 턴오프된다.Accordingly, the G video signal maintains the ground level, and at the same time, the low potential signal input to the error prevention circuit 30 through the output node N1 of the microcomputer 10 receives the AND gate IC2 through the resistor R8. ), The AND gate IC2 outputs a low potential signal, and the transistor Q4 is turned off.
따라서, 상기 트랜지스터(Q4)의 턴오프로 저항(R11)에 걸려있던 전압(5V)이 제너다이오드(ZD2)를 통해 상기 IC1에 인가되어 IC1를 온시켜 제너다이오드(ZD1)를 오프시키고, 트랜지스터(Q3)를 턴오프시킨다.Accordingly, the voltage 5V applied to the resistor R11 by turning off the transistor Q4 is applied to the IC1 through the zener diode ZD2 to turn on the IC1 to turn off the zener diode ZD1, Turn off Q3).
결국, D-SUB 신호 조건의 서스팬스모드 상태에서는 상기 트랜지스터(Q3)가 오프되어 다시 정상적인 동작을 수행하게 되는 것이다.As a result, the transistor Q3 is turned off to resume normal operation in the suspend mode state under the D-SUB signal condition.
이상에서와 같이 본 고안은 DPMS 기능을 채용한 모니터에 있어서, D-SUB 신호 조건시, DPMS의 서스팬드동작 완료후 원상태로 회복할때 발생하는 DPMS 기능의 오류현상을 배제시킨 효과와, 상기 DPMS 기능에 대한 에러를 방지하여 줌으로서 제품에 대한 신뢰도를 향상시킬 수 있는 효과가 기대된다.As described above, the present invention has the effect of excluding the error phenomenon of DPMS function that occurs when the DMS signal is restored to its original state after completion of the DPMS suspend operation in the monitor employing the DPMS function. It is expected to improve the reliability of the product by preventing the error of the DPMS function.
이상의 설명은 본 고안의 일실시예에 대한 설명에 불과하며, 본 고안은 그 구성요지의 범위내에서 다양한 변경 및 개조가 가능하다.The above description is only a description of an embodiment of the present invention, and the present invention is capable of various changes and modifications within the scope of its constituent elements.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950000556U KR0116713Y1 (en) | 1995-01-16 | 1995-01-16 | Error protection circuit in a motor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950000556U KR0116713Y1 (en) | 1995-01-16 | 1995-01-16 | Error protection circuit in a motor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960027640U KR960027640U (en) | 1996-08-17 |
| KR0116713Y1 true KR0116713Y1 (en) | 1998-06-01 |
Family
ID=19406733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019950000556U KR0116713Y1 (en) | 1995-01-16 | 1995-01-16 | Error protection circuit in a motor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0116713Y1 (en) |
-
1995
- 1995-01-16 KR KR2019950000556U patent/KR0116713Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960027640U (en) | 1996-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5008846A (en) | Power and signal supply control device | |
| KR100356097B1 (en) | Automatic turn off / on device for error correction | |
| US20120217823A1 (en) | Display device and power-supply necessity determination method of branch device connected to display device | |
| US20190391633A1 (en) | Power Saving Method and Display Controller Capable of Optimizing Power Utilization | |
| KR0116713Y1 (en) | Error protection circuit in a motor | |
| US4309701A (en) | LSI Device including a liquid crystal display drive | |
| JP3189021B2 (en) | Liquid crystal drive | |
| US20230032344A1 (en) | Touch display device and power supply control method | |
| US6310599B1 (en) | Method and apparatus for providing LCD panel protection in an LCD display controller | |
| US11335295B1 (en) | Device and method for driving a display panel | |
| US20100149172A1 (en) | Semiconductor device | |
| JP3556077B2 (en) | Drive circuit protection means for CRT display device | |
| US7644309B2 (en) | Recovering a hardware module from a malfunction | |
| JP2522689Y2 (en) | Computer voltage monitoring circuit | |
| JP2892208B2 (en) | Memory backup circuit | |
| KR200156529Y1 (en) | Circuit for preventing malfunction in a monitor | |
| KR0121487Y1 (en) | Display system of battery state | |
| JP2788744B2 (en) | Oscillation circuit | |
| KR100359817B1 (en) | Method and apparatus controlling for dissipating electricity of multi-input Monitor | |
| CN112214361A (en) | Display function detection system | |
| JP2013041347A (en) | Electronic circuit | |
| KR100628722B1 (en) | Power supply circuit of display apparatus | |
| KR19990035627U (en) | Display device | |
| KR930009344A (en) | TV system protection method | |
| KR890002188B1 (en) | Service interruption detecion-circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| LAPS | Lapse due to unpaid annual fee |