JPWO2020251687A5 - - Google Patents

Download PDF

Info

Publication number
JPWO2020251687A5
JPWO2020251687A5 JP2021573383A JP2021573383A JPWO2020251687A5 JP WO2020251687 A5 JPWO2020251687 A5 JP WO2020251687A5 JP 2021573383 A JP2021573383 A JP 2021573383A JP 2021573383 A JP2021573383 A JP 2021573383A JP WO2020251687 A5 JPWO2020251687 A5 JP WO2020251687A5
Authority
JP
Japan
Prior art keywords
volatile
volatile storage
partition
computing device
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021573383A
Other languages
Japanese (ja)
Other versions
JP2022536681A (en
Publication date
Priority claimed from US16/436,737 external-priority patent/US10996893B2/en
Application filed filed Critical
Publication of JP2022536681A publication Critical patent/JP2022536681A/en
Publication of JPWO2020251687A5 publication Critical patent/JPWO2020251687A5/ja
Pending legal-status Critical Current

Links

Claims (20)

メモリモジュールと、
プロセッサと
を備えたコンピューティングデバイスであって、
前記プロセッサは、
オペレーティングシステムの命令を前記コンピューティングデバイスの第１のブートの間実行することによって、
前記メモリモジュールの不揮発性領域を、前記オペレーティングシステムに割り当てられた第１の不揮発性記憶区画およびシステムファームウェアに割り当てられた第２の不揮発性記憶区画に分割することと、
グローバル一意識別子（ＧＵＩＤ）を前記メモリモジュールの前記不揮発性領域に書き込むことであって、前記ＧＵＩＤは、前記第１の不揮発性記憶区画と前記第２の不揮発性記憶区画との間の境界のロケーションを示す、書き込むことと、
前記第１の不揮発性記憶区画にアクセスすることと
を行い、
前記システムファームウェアの命令を前記コンピューティングデバイスの第２のブートの間実行することによって、
前記境界の前記ロケーションを決定することと、
前記システムファームウェアが前記境界の前記ロケーションを決定することに応答して、前記不揮発性領域における前記境界の前記ロケーションに基づき前記第２の不揮発性記憶区画にアクセスすることであって、前記オペレーティングシステムは、前記第２の不揮発性記憶区画へのアクセスが妨げられ、前記システムファームウェアは、前記第１の不揮発性記憶区画へのアクセスが妨げられる、アクセスすることと
を行う
ように構成される、コンピューティングデバイス。 a memory module;
A computing device comprising a processor and
The processor
by executing operating system instructions during a first boot of the computing device;
dividing the non-volatile region of the memory module into a first non-volatile storage partition assigned to the operating system and a second non-volatile storage partition assigned to system firmware;
writing a globally unique identifier (GUID) to the non-volatile area of the memory module, the GUID being the location of the boundary between the first non-volatile storage section and the second non-volatile storage section; indicating or writing
accessing the first non-volatile storage partition;
by executing the system firmware instructions during a second boot of the computing device;
determining the location of the boundary;
accessing the second non-volatile storage partition based on the location of the boundary in the non-volatile area, in response to the system firmware determining the location of the boundary; , access to the second non-volatile storage partition is blocked, and the system firmware is configured to: access to the first non-volatile storage partition is blocked; device. 請求項１に記載のコンピューティングデバイスであって、前記メモリモジュールは、不揮発性デュアル・インライン・メモリ・モジュール（ＮＶＤＩＭＭ）である、コンピューティングデバイス。 2. A computing device as recited in claim 1, wherein said memory modules are non-volatile dual in-line memory modules (NVDIMMs). 請求項１に記載のコンピューティングデバイスであって、前記プロセッサは、少なくとも部分的に、前記ＧＵＩＤおよび前記境界の前記ロケーションを含む不揮発性記憶割り当てテーブルを生成することによって、前記メモリモジュールの前記不揮発性領域を分割するように構成される、コンピューティングデバイス。 2. The computing device of claim 1, wherein the processor comprises, at least in part, generating a non-volatile storage allocation table that includes the GUID and the location of the boundary in the non-volatile storage of the memory module. A computing device configured to divide regions. 請求項３に記載のコンピューティングデバイスであって、前記プロセッサは、
前記システムファームウェアの命令を実行することによって前記不揮発性記憶割り当てテーブルを前記システムファームウェアに含まれるシステム管理モードドライバに伝送することと、
前記システム管理モードドライバの命令を実行することによって前記不揮発性記憶割り当てテーブルを前記オペレーティングシステムに伝送することと
を行うようにさらに構成される、
コンピューティングデバイス。 4. A computing device as recited in claim 3, wherein said processor:
transmitting the non-volatile storage allocation table to a system management mode driver included in the system firmware by executing instructions of the system firmware;
and transmitting the non-volatile storage allocation table to the operating system by executing instructions of the system management mode driver.
computing device. 請求項１に記載のコンピューティングデバイスであって、前記システムファームウェアの命令を実行することによって、前記プロセッサは、前記ＧＵＩＤが前記不揮発性領域に書き込まれた後、前記コンピューティングデバイスのリブートに続いて、前記境界の前記ロケーションを決定するように構成される、コンピューティングデバイス。 2. The computing device of claim 1, wherein executing the system firmware instructions causes the processor to write the GUID to the non-volatile area following a reboot of the computing device. , a computing device configured to determine said location of said boundary. 請求項１に記載のコンピューティングデバイスであって、前記システムファームウェアの命令を実行することによって、前記プロセッサは、前記オペレーティングシステムから境界ロケーション検索命令を受信することに応答して、前記境界の前記ロケーションを決定するように構成される、コンピューティングデバイス。 2. The computing device of claim 1, wherein executing instructions of said system firmware causes said processor to determine said location of said boundary in response to receiving a boundary location search instruction from said operating system. A computing device configured to determine 請求項１に記載のコンピューティングデバイスであって、前記プロセッサは、前記第１の不揮発性記憶区画と前記第２の不揮発性記憶区画との間の前記境界が、各々が所定の長さを有する複数のメモリ間隔のうちの１つのメモリ間隔と位置合わせされるように、前記不揮発性領域を分割するように構成される、コンピューティングデバイス。 2. The computing device of claim 1, wherein said processor controls said boundaries between said first non-volatile storage partition and said second non-volatile storage partition each having a predetermined length. A computing device configured to divide the non-volatile region so that it is aligned with one memory interval of a plurality of memory intervals. 請求項１に記載のコンピューティングデバイスであって、前記メモリモジュールは、１つまたは複数の揮発性メモリデバイスの第１の揮発性メモリ区画および第２の揮発性メモリ区画を含む揮発性領域をさらに含む、コンピューティングデバイス。 2. The computing device of claim 1, wherein the memory module further comprises a volatile region including a first volatile memory partition and a second volatile memory partition of one or more volatile memory devices. including, computing devices. 請求項８に記載のコンピューティングデバイスであって、前記プロセッサは、
前記第１の揮発性メモリ区画の第１のバックアップを前記第１の不揮発性記憶区画に記憶することと、
前記第２の揮発性メモリ区画の第２のバックアップを前記第２の不揮発性記憶区画に記憶することと
を行うようにさらに構成される、コンピューティングデバイス。 9. A computing device as recited in claim 8, wherein said processor:
storing a first backup of the first volatile memory partition in the first non-volatile storage partition;
and storing a second backup of said second volatile memory partition in said second non-volatile storage partition. 請求項９に記載のコンピューティングデバイスであって、前記プロセッサは、
前記第１の揮発性メモリ区画または前記第２の揮発性メモリ区画が消去されたと決定することと、
消去された前記揮発性メモリ区画を、その揮発性メモリ区画のそれぞれの前記バックアップから復元することと
を行うようにさらに構成される、コンピューティングデバイス。 10. A computing device as recited in claim 9, wherein said processor:
determining that the first volatile memory partition or the second volatile memory partition is erased;
and restoring the erased volatile memory partition from the respective backup of the volatile memory partition. 請求項１に記載のコンピューティングデバイスであって、前記プロセッサは、前記不揮発性領域の合計サイズおよび前記メモリモジュールに含まれる不揮発性記憶ドライブの数に少なくとも部分的に基づいて、前記第１の不揮発性記憶区画の第１の区画サイズおよび前記第２の不揮発性記憶区画の第２の区画サイズを決定するようにさらに構成される、コンピューティングデバイス。 2. The computing device of claim 1, wherein the processor determines the first non-volatile A computing device further configured to determine a first partition size of the persistent storage partition and a second partition size of the second non-volatile storage partition. コンピューティングデバイスと共に使用するための方法であって、
オペレーティングシステムの命令を前記コンピューティングデバイスの第１のブートの間実行することによって、
メモリモジュールの不揮発性領域を、前記オペレーティングシステムに割り当てられた第１の不揮発性記憶区画およびシステムファームウェアに割り当てられた第２の不揮発性記憶区画に分割するステップと、
グローバル一意識別子（ＧＵＩＤ）を前記メモリモジュールの前記不揮発性領域に書き込むステップであって、前記ＧＵＩＤは、前記第１の不揮発性記憶区画と前記第２の不揮発性記憶区画との間の境界のロケーションを示す、書き込むステップと、
前記第１の不揮発性記憶区画にアクセスするステップと
を含み、
システムファームウェアの命令を前記コンピューティングデバイスの第２のブートの間実行することによって、
前記境界の前記ロケーションを決定するステップと、
前記システムファームウェアが前記境界の前記ロケーションを決定することに応答して、前記不揮発性領域における前記境界の前記ロケーションに基づき前記第２の不揮発性記憶区画にアクセスするステップであって、前記オペレーティングシステムは、前記第２の不揮発性記憶区画へのアクセスが妨げられ、前記システムファームウェアは、前記第１の不揮発性記憶区画へのアクセスが妨げられる、アクセスするステップと、
を含む
方法。 A method for use with a computing device, comprising:
by executing operating system instructions during a first boot of the computing device;
dividing a non-volatile region of a memory module into a first non-volatile storage partition assigned to the operating system and a second non-volatile storage partition assigned to system firmware;
writing a globally unique identifier (GUID) to the non-volatile area of the memory module, the GUID being the location of the boundary between the first non-volatile storage partition and the second non-volatile storage partition; writing, indicating
accessing said first non-volatile storage partition;
by executing system firmware instructions during a second boot of the computing device;
determining the location of the boundary;
accessing the second non-volatile storage partition based on the location of the boundary in the non-volatile area in response to the system firmware determining the location of the boundary, wherein the operating system comprises: , access to the second non-volatile storage partition is blocked, and the system firmware accesses the first non-volatile storage partition is blocked;
method including. 請求項１２に記載の方法であって、前記メモリモジュールは不揮発性デュアル・インライン・メモリ・モジュール（ＮＶＤＩＭＭ）である、方法。 13. The method of claim 12, wherein the memory modules are non-volatile dual in-line memory modules (NVDIMMs). 請求項１２に記載の方法であって、前記メモリモジュールの前記不揮発性領域を分割するステップは、前記ＧＵＩＤおよび前記境界の前記ロケーションを示す不揮発性記憶割り当てテーブルを生成するステップを含む、方法。 13. The method of claim 12, wherein dividing the non-volatile region of the memory module comprises generating a non-volatile storage allocation table indicating the location of the GUID and the boundary. 請求項１４に記載の方法であって、
前記システムファームウェアの命令を実行することによって前記不揮発性記憶割り当てテーブルを前記システムファームウェアに含まれるシステム管理モードドライバに伝送するステップと、
前記システム管理モードドライバの命令を実行することによって前記不揮発性記憶割り当てテーブルを前記オペレーティングシステムに伝送するステップと
をさらに含む方法。 15. The method of claim 14, wherein
transmitting the non-volatile storage allocation table to a system management mode driver included in the system firmware by executing instructions in the system firmware;
transmitting said non-volatile storage allocation table to said operating system by executing instructions of said system management mode driver. 請求項１２に記載の方法であって、前記システムファームウェアの命令を実行することによって、前記ＧＵＩＤが前記不揮発性領域に書き込まれた後、前記コンピューティングデバイスのリブートに続いて、前記境界の前記ロケーションが決定される、方法。 13. The method of claim 12, wherein after the GUID is written to the non-volatile area by executing the system firmware instructions, following a reboot of the computing device, the location of the boundary is is determined, the method. 請求項１２に記載の方法であって、前記不揮発性領域は、前記第１の不揮発性記憶区画と前記第２の不揮発性記憶区画との間の前記境界が、各々が所定の長さを有する複数のメモリ間隔のうちの１つのメモリ間隔と位置合わせされるように分割される、方法。 13. The method of claim 12, wherein said non-volatile area is such that said boundaries between said first non-volatile storage section and said second non-volatile storage section each have a predetermined length. The method of dividing so as to align with one memory interval of a plurality of memory intervals. 請求項１２に記載の方法であって、前記メモリモジュールは、１つまたは複数の揮発性メモリデバイスの第１の揮発性メモリ区画および第２の揮発性メモリ区画を含む揮発性領域をさらに含み、前記方法は、
前記第１の揮発性メモリ区画の第１のバックアップを前記第１の不揮発性記憶区画に記憶するステップと、
前記第２の揮発性メモリ区画の第２のバックアップを前記第２の不揮発性記憶区画に記憶するステップと
をさらに含む、方法。 13. The method of claim 12, wherein the memory module further comprises a volatile region including a first volatile memory partition and a second volatile memory partition of one or more volatile memory devices, The method includes:
storing a first backup of said first volatile memory partition in said first non-volatile storage partition;
and storing a second backup of said second volatile memory partition in said second non-volatile storage partition. 請求項１８に記載の方法であって、
前記第１の揮発性メモリ区画または前記第２の揮発性メモリ区画が消去されたと決定するステップと、
消去された前記揮発性メモリ区画を、その揮発性メモリ区画のそれぞれの前記バックアップから復元するステップと
をさらに含む方法。 19. The method of claim 18, wherein
determining that the first volatile memory partition or the second volatile memory partition is erased;
and restoring the erased volatile memory partitions from the respective backup of the volatile memory partitions. 不揮発性デュアル・インライン・メモリ・モジュール（ＮＶＤＩＭＭ）と、
プロセッサと
を備えたコンピューティングデバイスであって、
前記プロセッサは、
オペレーティングシステムの命令を前記コンピューティングデバイスの第１のブートの間実行することによって、
前記ＮＶＤＩＭＭの不揮発性領域を、前記オペレーティングシステムに割り当てられた第１の不揮発性記憶区画およびシステムファームウェアに割り当てられた第２の不揮発性記憶区画に分割することと、
グローバル一意識別子（ＧＵＩＤ）を前記ＮＶＤＩＭＭの前記不揮発性領域に書き込むことであって、前記ＧＵＩＤは、前記第１の不揮発性記憶区画と前記第２の不揮発性記憶区画との間の境界のロケーションを示す、書き込むことと、
前記第１の不揮発性記憶区画にアクセスすることと
を行い、
前記システムファームウェアの命令を前記コンピューティングデバイスの第２のブートであって、前記ＧＵＩＤが前記不揮発性領域に書き込まれた後、前記コンピューティングデバイスのリブートに続く第２のブートの間実行することによって、
前記境界の前記ロケーションを決定することと、
前記システムファームウェアが前記境界の前記ロケーションを決定することに応答して、前記不揮発性領域における前記境界の前記ロケーションに基づき前記第２の不揮発性記憶区画にアクセスすることであって、前記オペレーティングシステムは、前記第２の不揮発性記憶区画へのアクセスが妨げられ、前記システムファームウェアは、前記第１の不揮発性記憶区画へのアクセスが妨げられる、アクセスすることと
を行う
ように構成される、コンピューティングデバイス。 a non-volatile dual in-line memory module (NVDIMM);
A computing device comprising a processor and
The processor
by executing operating system instructions during a first boot of the computing device;
dividing the non-volatile area of the NVDIMM into a first non-volatile storage partition assigned to the operating system and a second non-volatile storage partition assigned to system firmware;
writing a globally unique identifier (GUID) to the non-volatile area of the NVDIMM, the GUID identifying the location of a boundary between the first non-volatile storage partition and the second non-volatile storage partition; indicate, write and
accessing the first non-volatile storage partition;
by executing the system firmware instructions during a second boot of the computing device, following a reboot of the computing device after the GUID has been written to the non-volatile area; ,
determining the location of the boundary;
accessing the second non-volatile storage partition based on the location of the boundary in the non-volatile area, in response to the system firmware determining the location of the boundary; , access to the second non-volatile storage partition is blocked, and the system firmware is configured to: access to the first non-volatile storage partition is blocked; device.
JP2021573383A 2019-06-10 2020-04-29 non-volatile storage identifier Pending JP2022536681A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/436,737 2019-06-10
US16/436,737 US10996893B2 (en) 2019-06-10 2019-06-10 Non-volatile storage partition identifier
PCT/US2020/030329 WO2020251687A1 (en) 2019-06-10 2020-04-29 Non-volatile storage partition identifier

Publications (2)

Publication Number Publication Date
JP2022536681A JP2022536681A (en) 2022-08-18
JPWO2020251687A5 true JPWO2020251687A5 (en) 2023-05-11

Family

ID=70847508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021573383A Pending JP2022536681A (en) 2019-06-10 2020-04-29 non-volatile storage identifier

Country Status (6)

Country Link
US (1) US10996893B2 (en)
EP (1) EP3980897A1 (en)
JP (1) JP2022536681A (en)
KR (1) KR20220018499A (en)
CN (1) CN113950673A (en)
WO (1) WO2020251687A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114035842B (en) * 2022-01-07 2022-04-08 飞腾信息技术有限公司 Firmware configuration method, computing system configuration method, computing device and equipment

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120054734A1 (en) * 2010-08-31 2012-03-01 Apple Inc. Device software upgrade using a dynamically sized partition
US20150128000A1 (en) 2013-11-05 2015-05-07 Samsung Electronics Co., Ltd. Method of operating memory system
TWI502345B (en) 2014-05-12 2015-10-01 Via Tech Inc Flash memory control chip and data storage device and flash memory control method
US10126950B2 (en) 2014-12-22 2018-11-13 Intel Corporation Allocating and configuring persistent memory
US20160378344A1 (en) 2015-06-24 2016-12-29 Intel Corporation Processor and platform assisted nvdimm solution using standard dram and consolidated storage
US9858412B2 (en) * 2015-06-25 2018-01-02 Intel Corporation Secure trusted execution environment data store
US10942658B2 (en) * 2017-10-26 2021-03-09 Insyde Software Corp. System and method for dynamic system memory sizing using non-volatile dual in-line memory modules
US10795581B2 (en) * 2019-01-25 2020-10-06 Dell Products L.P. GPT-based data storage partition securing system

Similar Documents

Publication Publication Date Title
US8806103B2 (en) System and method for interleaving memory
US9600202B2 (en) Method and device for implementing memory migration
US8082400B1 (en) Partitioning a memory pool among plural computing nodes
EP1734444A2 (en) Exchanging data between a guest operating system and a control operating system via memory mapped I/O
US20140254042A1 (en) Dynamic allocation of lba to un-shingled media partition
CA2508044A1 (en) Cross partition sharing of state information
US20110185107A1 (en) Memory system
US20110320755A1 (en) Tracking dynamic memory reallocation using a single storage address configuration table
US20140223075A1 (en) Physical-to-logical address map to speed up a recycle operation in a solid state drive
US10198180B2 (en) Method and apparatus for managing storage device
US10956326B2 (en) Storage system with data management and protection mechanism and method of operation thereof
US10176098B2 (en) Method and apparatus for data cache in converged system
US20240028490A1 (en) Methods and Systems for Rapid Failure Recovery for a Distributed Storage System
US10268592B2 (en) System, method and computer-readable medium for dynamically mapping a non-volatile memory store
US8078798B2 (en) Managing first level storage in a multi-host environment
US7184944B1 (en) Apparatus and method for the simulation of a large main memory address space given limited resources
US7418367B2 (en) System and method for testing a cell
WO2014061068A1 (en) Storage system and method for controlling storage system
US20210132979A1 (en) Goal-directed software-defined numa working set management
JPWO2020251687A5 (en)
US20190155730A1 (en) Storage control apparatus and computer-readable storage medium storing program
US8689230B2 (en) Determination of running status of logical processor
US8250330B2 (en) Memory controller having tables mapping memory addresses to memory modules
CN105095105A (en) Cache partitioning method and device
US10003645B2 (en) Method and apparatus for logical mirroring to a multi-tier target node