JPWO2020156796A5 - - Google Patents

Download PDF

Info

Publication number
JPWO2020156796A5
JPWO2020156796A5 JP2021532167A JP2021532167A JPWO2020156796A5 JP WO2020156796 A5 JPWO2020156796 A5 JP WO2020156796A5 JP 2021532167 A JP2021532167 A JP 2021532167A JP 2021532167 A JP2021532167 A JP 2021532167A JP WO2020156796 A5 JPWO2020156796 A5 JP WO2020156796A5
Authority
JP
Japan
Prior art keywords
data
data processing
input
asynchronous
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021532167A
Other languages
Japanese (ja)
Other versions
JP2022518340A (en
JP7461693B2 (en
Publication date
Application filed filed Critical
Priority claimed from PCT/EP2020/050755 external-priority patent/WO2020156796A1/en
Publication of JP2022518340A publication Critical patent/JP2022518340A/en
Publication of JPWO2020156796A5 publication Critical patent/JPWO2020156796A5/ja
Application granted granted Critical
Publication of JP7461693B2 publication Critical patent/JP7461693B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (22)

入出力ストア命令（３０）をハンドリングするためのデータ処理システム（２１０）であって、入出力バス・コントローラ（２０）によって少なくとも１つの入出力バス（２２）に通信連結されたシステム・ネスト（１８）を備え、
コア（１２）、システム・ファームウェア（１０）、および非同期コア・ネスト・インターフェース（１４）を備えるデータ処理ユニット（２１６）を少なくともさらに備え、
前記データ処理ユニット（２１６）が、集約バッファ（１６）を介して前記システム・ネスト（１８）に通信連結され、
前記システム・ネスト（１８）が、前記入出力バス（２２）に通信連結された少なくとも１つの外部デバイス（２１４）からデータを非同期的にロードすること、または前記少なくとも１つの外部デバイス（２１４）にデータを非同期的にストアすること、あるいはその両方を行うように構成され、
（ｉ）前記データ処理システム（２１０）上で動くオペレーティング・システムが、アドレスを通じたオフセットを伴う入出力機能、移送されることになるデータ、または移送されることになるデータへのポインタ、あるいはその両方、およびデータの長さを少なくとも指定する前記入出力ストア命令（３０）を発行すること、
（ｉｉ）前記データ処理ユニット（２１６）が、前記入出力ストア命令（３０）で指定された前記アドレスによって前記入出力機能を識別するように構成されること、
（ｉｉｉ）前記データ処理ユニット（２１６）が、アドレス空間およびゲスト・インスタンス・レベルで前記入出力機能へのアクセスが許可されるかどうかを検証するように構成され、前記ゲストが前記データ処理システム（２１０）上で動くこと、
（ｉｖ）前記データ処理ユニット（２１６）が、前記システム・ネスト（１８）における前記入出力ストア命令（３０）の実行が完了する前に、前記入出力ストア命令（３０）を完了させるように構成されること、
（ｖ）前記システム・ファームウェア（１０）が、前記入出力ストア命令（３０）の非同期実行中に前記データ処理ユニット（２１６）によってエラーが検出された場合、失敗した前記非同期実行の前記データを伝送することを、割込みを通じて前記オペレーティング・システムに通知するように構成されること
を含む、データ処理システム（２１０）。 A data processing system (210) for handling input / output store instructions (30), which is a system nest (18) communication-connected to at least one input / output bus (22) by an input / output bus controller (20). )
At least an additional data processing unit (216) with core (12), system firmware (10), and asynchronous core nested interface (14).
The data processing unit (216) is communication-connected to the system nest (18) via the aggregation buffer (16).
The system nest (18) asynchronously loads data from at least one external device (214) communication-connected to the input / output bus (22), or to the at least one external device (214). Configured to store data asynchronously, or both,
(I) The operating system running on the data processing system (210) has an input / output function with an offset through the address, data to be transferred, or a pointer to the data to be transferred, or a pointer thereof. Issuing the I / O store instruction (30), which specifies at least both, and the length of the data.
(Ii) The data processing unit (216) is configured to identify the input / output function by the address specified by the input / output store instruction (30).
(Iii) The data processing unit (216) is configured to verify whether access to the input / output function is granted at the address space and guest instance level, and the guest is the data processing system (1). 210) Moving on,
(Iv) The data processing unit (216) is configured to complete the I / O store instruction (30) before the execution of the I / O store instruction (30) in the system nest (18) is complete. To be done,
(V) If the system firmware (10) detects an error by the data processing unit (216) during the asynchronous execution of the input / output store instruction (30), the data of the failed asynchronous execution is transmitted. It is configured to notify the operating system of what to do through an interrupt.
Data processing system (210) , including . 前記集約バッファ（１６）が、前記非同期コア・ネスト・インターフェース（１４）に通信連結される、請求項１に記載のデータ処理システム。 The data processing system according to claim 1, wherein the aggregate buffer (16) is communication-connected to the asynchronous core nested interface (14). 前記データが、前記データの長さが８バイトを超える場合、非同期伝送メカニズムを通じて前記入出力ストア命令（３０）によって、早期完了メッセージとともに複数のデータ・パケットで前記集約バッファ（１６）に移送され、そうでなければ、前記データが、１つのデータ・パケットで移送される、請求項１または２に記載のデータ処理システム。 If the data is longer than 8 bytes, the I / O store instruction (30) transfers the data in multiple data packets with an early completion message to the aggregate buffer (16) through an asynchronous transmission mechanism. The data processing system of claim 1 or 2, wherein otherwise the data is transported in one data packet. 前記システム・ファームウェア（１０）が、前記入出力ストア命令（３０）をハンドリングするための非同期入出力ドライバ・コード（３２）を含む、請求項１ないし３のいずれか一項に記載のデータ処理システム。 The data processing system according to any one of claims 1 to 3, wherein the system firmware (10) includes an asynchronous input / output driver code (32) for handling the input / output store instruction (30). .. 前記コア（１２）が、前記非同期入出力ドライバ・コード（３２）のステータス情報のためのメモリ要件をハンドリングするための非同期セットアップ・コード（３４）を備える、請求項４に記載のデータ処理システム。 The data processing system of claim 4, wherein the core (12) comprises an asynchronous setup code (34) for handling memory requirements for status information of the asynchronous I / O driver code (32). 前記非同期コア・ネスト・インターフェース（１４）が、ローカル完了に伴い前記データを転送するための非同期コア・ネスト・インターフェース転送構成要素（３６）を備える、請求項１ないし５のいずれか一項に記載のデータ処理システム。 The invention according to any one of claims 1 to 5, wherein the asynchronous core nested interface (14) comprises an asynchronous core nested interface transfer component (36) for transferring the data upon local completion. Data processing system. 前記集約バッファ（１６）が、リクエストを送信した後、再使用のための空きがあるというメッセージを配信するための早期完了ロジック（２６）を備える、請求項１ないし６のいずれか一項に記載のデータ処理システム。 13. Data processing system. 前記集約バッファ（１６）が、前記非同期コア・ネスト・インターフェース（１４）に非同期バス（３８）を介して連結される、請求項１ないし７のいずれか一項に記載のデータ処理システム。 The data processing system according to any one of claims 1 to 7, wherein the aggregate buffer (16) is connected to the asynchronous core nested interface (14) via an asynchronous bus (38). 前記システム・ネスト（１８）から、または前記入出力バス・コントローラ（２０）から、あるいはその両方から返された状態を、具体的には、前記システム・ネスト（１８）から完了メッセージを収集する入出力ステータス・バッファ（２４）をさらに備える、請求項１ないし８のいずれか一項に記載のデータ処理システム。 An input that collects completion messages from the system nest (18) and / or from the I / O bus controller (20), specifically from the system nest (18). The data processing system according to any one of claims 1 to 8, further comprising an output status buffer (24). 前記非同期コア・ネスト・インターフェース（１４）が、前記入出力ステータス・バッファ（２４）を備える、請求項９に記載のデータ処理システム。 The data processing system of claim 9, wherein the asynchronous core nested interface (14) comprises the I / O status buffer (24). システム・メッセージが、
－ 階層型物理ターゲット・アドレス、
－ ＳＭＴスレッドまたは集約バッファ識別子の発生源を確認すること、
－ データの長さ、
－ 入出力バス・アドレス、
－ 回復アルゴリズムのためのシーケンス番号
のうちの１つを含む、請求項１ないし１０のいずれか一項に記載のデータ処理システム。 The system message is
-Hierarchical physical target address,
-Identify the source of the SMT thread or aggregate buffer identifier,
-Data length,
-I / O bus address,
-The data processing system of any one of claims 1-10, comprising one of the sequence numbers for the recovery algorithm. データ処理システム（２１０）の少なくとも１つの外部デバイス（２１４）への入出力ストア命令（３０）をハンドリングするための方法であって、前記データ処理システム（２１０）が、
入出力バス・コントローラ（２０）によって少なくとも１つの入出力バス（２２）に通信連結されたシステム・ネスト（１８）を備え、
コア（１２）、システム・ファームウェア（１０）、および非同期コア・ネスト・インターフェース（１４）を備えるデータ処理ユニット（２１６）を少なくともさらに備え、
前記データ処理ユニット（２１６）が、集約バッファ（１６）を介して前記システム・ネスト（１８）に通信連結され、
前記外部デバイス（２１４）が、前記入出力バス（２２）に通信連結され、
前記方法が、
（ｉ）前記データ処理システム（２１０）上で動くオペレーティング・システムが、アドレスを通じたオフセットを伴う入出力機能、移送されることになるデータ、または移送されることになるデータへのポインタ、あるいはその両方、およびデータの長さを少なくとも指定する前記入出力ストア命令（３０）を発行すること、
（ｉｉ）前記データ処理ユニット（２１６）が、前記入出力ストア命令（３０）で指定された前記アドレスによって前記入出力機能を識別するように構成されること、
（ｉｉｉ）前記データ処理ユニット（２１６）が、アドレス空間およびゲスト・インスタンス・レベルで前記入出力機能へのアクセスが許可されるかどうかを検証するように構成され、前記ゲストが前記データ処理システム（２１０）上で動くこと、
（ｉｖ）前記データ処理ユニット（２１６）が、前記システム・ネスト（１８）における前記入出力ストア命令（３０）の実行が完了する前に、前記入出力ストア命令（３０）を完了させるように構成されること、
（ｖ）前記システム・ファームウェア（１０）が、前記入出力ストア命令（３０）の非同期実行中に前記データ処理ユニット（２１６）によってエラーが検出された場合、失敗した前記非同期実行の前記データを伝送することを、割込みを通じて前記オペレーティング・システムに通知するように構成されること
を含む、方法。 A method for handling an input / output store instruction (30) to at least one external device (214) of the data processing system (210), wherein the data processing system (210) is capable of handling the input / output store instruction (30).
A system nest (18) communication-connected to at least one I / O bus (22) by an I / O bus controller (20).
At least an additional data processing unit (216) with core (12), system firmware (10), and asynchronous core nested interface (14).
The data processing unit (216) is communication-connected to the system nest (18) via the aggregation buffer (16).
The external device (214) is communication-connected to the input / output bus (22).
The above method
(I) The operating system running on the data processing system (210) has an input / output function with an offset through the address, data to be transferred, or a pointer to the data to be transferred, or a pointer thereof. Issuing the I / O store instruction (30), which specifies at least both, and the length of the data.
(Ii) The data processing unit (216) is configured to identify the input / output function by the address specified by the input / output store instruction (30).
(Iii) The data processing unit (216) is configured to verify whether access to the input / output function is granted at the address space and guest instance level, and the guest is the data processing system (1). 210) Moving on,
(Iv) The data processing unit (216) is configured to complete the I / O store instruction (30) before the execution of the I / O store instruction (30) in the system nest (18) is complete. To be done,
(V) If the system firmware (10) detects an error by the data processing unit (216) during the asynchronous execution of the input / output store instruction (30), the data of the failed asynchronous execution is transmitted. A method comprising configuring to notify the operating system of what to do through an interrupt. （ｉ）前記オペレーティング・システムが、前記入出力ストア命令（３０）を発行すること、
（ｉｉ）前記データの前記長さに応じて、前記データの長さが８バイトを超える場合、システム・メッセージによって前記データが送信されるまで前記システム・ファームウェア（１０）が待つ間、ストア・ブロックの全てのデータが前記集約バッファ（１６）に転送されるまで前記集約バッファ（１６）にデータ・パケットを送信するために、前記システム・ファームウェア（１０）が前記システム・メッセージを繰り返し発行し、そうでなければ、
前記集約バッファ（１６）に前記データを送信するために、前記システム・ファームウェア（１０）がシステム・メッセージを発行すること、
（ｉｉｉ）前記集約バッファ（１６）が完了メッセージを送信するのを待つ間、単一のネスト・メッセージとして前記データを非同期的に前記入出力バス・コントローラ（２０）に転送するために、前記システム・ファームウェア（１０）が、前記集約バッファ（１６）へのシステム・メッセージを発行すること、
（ｉｖ）前記集約バッファ（１６）が、前記システム・ネスト（１８）に前記ネスト・メッセージを投入することであって、前記集約バッファ（１６）が、送信動作の直後、再使用のための空きがある、投入すること、前記システム・ファームウェア（１０）にシグナリングを返すこと、次に、前記集約バッファ（１６）が、再使用のための空きがあるというメッセージを送信すること、
（ｖ）前記システム・ネスト（１８）が、ターゲット位置に前記メッセージを転送すること、
（ｖｉ）前記入出力バス・コントローラ（２０）が、前記メッセージを受信し、データ・フレーム内のデータを前記入出力バスに転送すること、
（ｖｉｉ）前記入出力バス・コントローラ（２０）が、前記システム・ネスト（１８）に完了メッセージを送信すること、
（ｖｉｉｉ）前記システム・ネスト（１８）が、発信元の集約バッファ（１６）に前記完了メッセージを転送すること、
（ｉｘ）前記集約バッファ（１６）が、前記非同期コア・ネスト・インターフェース（１４）に完了を転送すること、
（ｘ）前記非同期コア・ネスト・インターフェース（１４）が、前記システム・ファームウェア（１０）に動作の完了をシグナリングすること、
（ｘｉ）エラーの場合、前記システム・ファームウェア（１０）が、前記オペレーティング・システムに欠陥を非同期的にシグナリングすること
をさらに含む、請求項１２に記載の方法。 (I) The operating system issues the I / O store instruction (30).
(Ii) Depending on the length of the data, if the length of the data exceeds 8 bytes, the store block while the system firmware (10) waits for the data to be transmitted by a system message. The system firmware (10) repeatedly issues the system message in order to send a data packet to the aggregate buffer (16) until all the data in the data is transferred to the aggregate buffer (16). If not,
The system firmware (10) issues a system message to send the data to the aggregate buffer (16).
(Iii) The system to asynchronously transfer the data to the I / O bus controller (20) as a single nested message while waiting for the aggregate buffer (16) to send a completion message. The firmware (10) issues a system message to the aggregation buffer (16).
(Iv) The aggregate buffer (16) inputs the nested message to the system nest (18), and the aggregate buffer (16) is free for reuse immediately after the transmission operation . Is, is populated, returns signaling to the system firmware (10), and then sends a message that the aggregate buffer (16) is free for reuse.
(V) The system nest (18) transfers the message to the target location.
(Vi) The input / output bus controller (20) receives the message and transfers the data in the data frame to the input / output bus.
(Vii) The input / output bus controller (20) sends a completion message to the system nest (18).
(Viii) The system nest (18) transfers the completion message to the source aggregate buffer (16).
(Ix) The aggregation buffer (16) transfers completion to the asynchronous core nested interface (14).
(X) The asynchronous core nested interface (14) signals the completion of operation to the system firmware (10).
(Xi) The method of claim 12, further comprising signaling the system firmware (10) asynchronously a defect to the operating system in the case of an error. 前記データの前記長さが８バイトを超える場合、非同期伝送メカニズムを通じて前記入出力ストア命令（３０）によって、早期完了メッセージとともに複数のデータ・パケットで前記集約バッファ（１６）に前記データをさらに移送する、請求項１２または１３に記載の方法。 If the length of the data exceeds 8 bytes, the I / O store instruction (30) further transfers the data to the aggregate buffer (16) in multiple data packets with an early completion message through an asynchronous transmission mechanism. , The method according to claim 12 or 13. さらに、前記システム・ファームウェア（１０）が、前記入出力ストア命令（３０）をハンドリングするための非同期入出力ドライバ・コード（３２）を使用する、請求項１２ないし１４のいずれか一項に記載の方法。 Further, according to any one of claims 12 to 14, the system firmware (10) uses an asynchronous input / output driver code (32) for handling the input / output store instruction (30). Method. さらに、前記コア（１２）が、前記非同期入出力ドライバ・コード（３２）のステータス情報のためのメモリ要件をハンドリングするための非同期セットアップ・コード（３４）を使用する、請求項１５に記載の方法。 15. .. さらに、前記非同期コア・ネスト・インターフェース（１４）が、ローカル完了に伴い前記データを転送するための非同期コア・ネスト・インターフェース転送構成要素（３６）を使用する、請求項１２ないし１６のいずれか一項に記載の方法。 Further, any one of claims 12 to 16, wherein the asynchronous core nested interface (14) uses an asynchronous core nested interface transfer component (36) for transferring the data upon local completion. The method described in the section. さらに、前記集約バッファ（１６）が、リクエストを送信した後、再使用のための空きがあるというメッセージを配信するための早期完了ロジック（２６）を使用する、請求項１２ないし１７のいずれか一項に記載の方法。 Further, any one of claims 12 to 17, wherein the aggregate buffer (16) uses early completion logic (26) to deliver a message that there is free space for reuse after sending the request. The method described in the section. さらに、入出力ステータス・バッファ（２４）が、前記システム・ネスト（１８）から、または前記入出力バス・コントローラ（２０）から、あるいはその両方から返された状態を、具体的には、前記システム・ネスト（１８）から完了メッセージを収集する、請求項１２ないし１８のいずれか一項に記載の方法。 Further, the state in which the I / O status buffer (24) is returned from the system nest (18) and / or from the I / O bus controller (20), specifically the system. The method of any one of claims 12-18, wherein a completion message is collected from the nest (18). システム・メッセージが、
－ 階層型物理ターゲット・アドレス、
－ ＳＭＴスレッドまたは集約バッファ識別子の発生源を確認すること、
－ データの長さ、
－ 入出力バス・アドレス、
－ 回復アルゴリズムのためのシーケンス番号
のうちの１つを含む、請求項１２ないし１９のいずれか一項に記載の方法。 The system message is
-Hierarchical physical target address,
-Identify the source of the SMT thread or aggregate buffer identifier,
-Data length,
-I / O bus address,
-The method of any one of claims 12-19, comprising one of the sequence numbers for the recovery algorithm. 請求項１２ないし２０のいずれか一項に記載の方法をコンピュータに実行させる、コンピュータ・プログラム。 A computer program that causes a computer to perform the method according to any one of claims 12 to 20 . 請求項２１に記載の前記コンピュータ・プログラムをコンピュータ可読ストレージ媒体に記録した、ストレージ媒体。 A storage medium in which the computer program according to claim 21 is recorded on a computer-readable storage medium .
JP2021532167A 2019-01-31 2020-01-14 Method, system, and program for handling I/O store instructions Active JP7461693B2 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP19154733.0 2019-01-31
EP19154733 2019-01-31
PCT/EP2020/050755 WO2020156796A1 (en) 2019-01-31 2020-01-14 Handling an input/output store instruction

Publications (3)

Publication Number Publication Date
JP2022518340A JP2022518340A (en) 2022-03-15
JPWO2020156796A5 true JPWO2020156796A5 (en) 2022-06-22
JP7461693B2 JP7461693B2 (en) 2024-04-04

Family

ID=65275982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021532167A Active JP7461693B2 (en) 2019-01-31 2020-01-14 Method, system, and program for handling I/O store instructions

Country Status (9)

Country Link
US (2) US11163566B2 (en)
EP (1) EP3918466A1 (en)
JP (1) JP7461693B2 (en)
CN (1) CN113366433A (en)
AU (1) AU2020214661B2 (en)
CA (1) CA3127852A1 (en)
IL (1) IL284334B2 (en)
TW (1) TWI773959B (en)
WO (1) WO2020156796A1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113366457A (en) 2019-01-31 2021-09-07 国际商业机器公司 Handling input/output store instructions
TWI773959B (en) 2019-01-31 2022-08-11 美商萬國商業機器公司 Data processing system, method and computer program product for handling an input/output store instruction
TWI767175B (en) 2019-01-31 2022-06-11 美商萬國商業機器公司 Data processing system, method and computer program product for handling an input/output store instruction
KR20210108973A (en) 2019-01-31 2021-09-03 인터내셔널 비지네스 머신즈 코포레이션 Handling of input/output storage commands
CN112286466A (en) * 2020-11-18 2021-01-29 合肥沛睿微电子股份有限公司 Electronic device and spatial multiplexing method
US11640270B2 (en) * 2021-07-27 2023-05-02 Beijing Tenafe Electronic Technology Co., Ltd. Firmware-controlled and table-based conditioning for flexible storage controller

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1052278A (en) 1910-11-03 1913-02-04 George I Rockwood Pipe-hanger.
FR2273317B1 (en) 1974-05-28 1976-10-15 Philips Electrologica
US4947316A (en) 1983-12-29 1990-08-07 International Business Machines Corporation Internal bus architecture employing a simplified rapidly executable instruction set
US5131081A (en) * 1989-03-23 1992-07-14 North American Philips Corp., Signetics Div. System having a host independent input/output processor for controlling data transfer between a memory and a plurality of i/o controllers
JPH03288934A (en) 1990-04-05 1991-12-19 Fujitsu Ltd Data transfer control system for virtual computer system
JPH04195418A (en) * 1990-11-28 1992-07-15 Hitachi Ltd Magnetic tape storage device
US5317739A (en) * 1992-03-30 1994-05-31 International Business Machines Corp. Method and apparatus for coupling data processing systems
US5548735A (en) * 1993-09-15 1996-08-20 International Business Machines Corporation System and method for asynchronously processing store instructions to I/O space
US5553302A (en) 1993-12-30 1996-09-03 Unisys Corporation Serial I/O channel having independent and asynchronous facilities with sequence recognition, frame recognition, and frame receiving mechanism for receiving control and user defined data
JPH07302200A (en) 1994-04-28 1995-11-14 Hewlett Packard Co <Hp> Loading instruction method of computer provided with instruction forcing sequencing loading operation and sequencing storage
US5548788A (en) 1994-10-27 1996-08-20 Emc Corporation Disk controller having host processor controls the time for transferring data to disk drive by modifying contents of the memory to indicate data is stored in the memory
DE19631289A1 (en) 1996-08-02 1998-02-05 Ibm Testing second data exchange protocol converter using identical first protocol converter for computer systems
US6072781A (en) * 1996-10-22 2000-06-06 International Business Machines Corporation Multi-tasking adapter for parallel network applications
US6085277A (en) * 1997-10-15 2000-07-04 International Business Machines Corporation Interrupt and message batching apparatus and method
US6038646A (en) 1998-01-23 2000-03-14 Sun Microsystems, Inc. Method and apparatus for enforcing ordered execution of reads and writes across a memory interface
US6247097B1 (en) 1999-01-22 2001-06-12 International Business Machines Corporation Aligned instruction cache handling of instruction fetches across multiple predicted branch instructions
US6189088B1 (en) * 1999-02-03 2001-02-13 International Business Machines Corporation Forwarding stored dara fetched for out-of-order load/read operation to over-taken operation read-accessing same memory location
US6496277B1 (en) * 1999-07-23 2002-12-17 Xerox Corporation Data flow control and storage facility for an image reproduction system
US6725348B1 (en) 1999-10-13 2004-04-20 International Business Machines Corporation Data storage device and method for reducing write misses by completing transfer to a dual-port cache before initiating a disk write of the data from the cache
US6490647B1 (en) * 2000-04-04 2002-12-03 International Business Machines Corporation Flushing stale data from a PCI bus system read prefetch buffer
US6578102B1 (en) * 2000-04-18 2003-06-10 International Business Machines Corporation Tracking and control of prefetch data in a PCI bus system
US7042881B1 (en) 2001-06-29 2006-05-09 Cisco Technology, Inc. Asynchronous transfer mode system and method to verify a connection
US7178019B2 (en) 2003-11-13 2007-02-13 Hewlett-Packard Development Company, L.P. Networked basic input output system read only memory
US7234004B2 (en) 2003-12-19 2007-06-19 International Business Machines Corporation Method, apparatus and program product for low latency I/O adapter queuing in a computer system
US7200626B1 (en) 2004-01-22 2007-04-03 Unisys Corporation System and method for verification of a quiesced database copy
US7079978B2 (en) 2004-05-24 2006-07-18 International Business Machines Corporation Apparatus, system, and method for abbreviated library calibration
US7467325B2 (en) 2005-02-10 2008-12-16 International Business Machines Corporation Processor instruction retry recovery
US7631097B2 (en) 2005-07-21 2009-12-08 National Instruments Corporation Method and apparatus for optimizing the responsiveness and throughput of a system performing packetized data transfers using a transfer count mark
US7827433B1 (en) 2007-05-16 2010-11-02 Altera Corporation Time-multiplexed routing for reducing pipelining registers
US7870351B2 (en) 2007-11-15 2011-01-11 Micron Technology, Inc. System, apparatus, and method for modifying the order of memory accesses
US7991981B2 (en) 2008-02-01 2011-08-02 International Business Machines Corporation Completion of asynchronous memory move in the presence of a barrier operation
US7941627B2 (en) 2008-02-01 2011-05-10 International Business Machines Corporation Specialized memory move barrier operations
JP4623126B2 (en) 2008-04-14 2011-02-02 株式会社日立製作所 Data processing system
US8867344B2 (en) * 2008-07-21 2014-10-21 Mediatek Inc. Methods for bus data transmission and systems utilizing the same
US8650335B2 (en) * 2010-06-23 2014-02-11 International Business Machines Corporation Measurement facility for adapter functions
US8566480B2 (en) * 2010-06-23 2013-10-22 International Business Machines Corporation Load instruction for communicating with adapters
JP5680466B2 (en) 2011-03-29 2015-03-04 三菱重工業株式会社 Parallel processing system and method of operating parallel processing system
EP3058467A4 (en) 2013-10-15 2017-06-28 Mill Computing, Inc. Computer processor employing cache memory storing backless cache lines
US20150261535A1 (en) 2014-03-11 2015-09-17 Cavium, Inc. Method and apparatus for low latency exchange of data between a processor and coprocessor
US10120681B2 (en) 2014-03-14 2018-11-06 International Business Machines Corporation Compare and delay instructions
US9588914B2 (en) 2014-04-09 2017-03-07 International Business Machines Corporation Broadcast and unicast communication between non-coherent processors using coherent address operations
US9460019B2 (en) * 2014-06-26 2016-10-04 Intel Corporation Sending packets using optimized PIO write sequences without SFENCEs
US9477481B2 (en) 2014-06-27 2016-10-25 International Business Machines Corporation Accurate tracking of transactional read and write sets with speculation
US10489158B2 (en) 2014-09-26 2019-11-26 Intel Corporation Processors, methods, systems, and instructions to selectively fence only persistent storage of given data relative to subsequent stores
GB2531011A (en) 2014-10-07 2016-04-13 Ibm Initializing I/O Devices
US9542201B2 (en) 2015-02-25 2017-01-10 Quanta Computer, Inc. Network bios management
JP6493088B2 (en) * 2015-08-24 2019-04-03 富士通株式会社 Arithmetic processing device and control method of arithmetic processing device
US9965187B2 (en) * 2016-02-18 2018-05-08 Lawrence Livermore National Security, Llc Near-memory data reorganization engine
US9971545B1 (en) 2016-03-23 2018-05-15 Crossbar, Inc. Non-volatile write and read cache for storage media
US10248509B2 (en) 2016-11-16 2019-04-02 International Business Machines Corporation Executing computer instruction including asynchronous operation
WO2018125250A1 (en) 2016-12-31 2018-07-05 Intel Corporation Systems, methods, and apparatuses for heterogeneous computing
US10452278B2 (en) * 2017-03-24 2019-10-22 Western Digital Technologies, Inc. System and method for adaptive early completion posting using controller memory buffer
US10606591B2 (en) 2017-10-06 2020-03-31 International Business Machines Corporation Handling effective address synonyms in a load-store unit that operates without address translation
TWI773959B (en) 2019-01-31 2022-08-11 美商萬國商業機器公司 Data processing system, method and computer program product for handling an input/output store instruction
CN113366457A (en) 2019-01-31 2021-09-07 国际商业机器公司 Handling input/output store instructions
TWI767175B (en) 2019-01-31 2022-06-11 美商萬國商業機器公司 Data processing system, method and computer program product for handling an input/output store instruction
KR20210108973A (en) 2019-01-31 2021-09-03 인터내셔널 비지네스 머신즈 코포레이션 Handling of input/output storage commands
US11748101B2 (en) * 2021-07-13 2023-09-05 Arm Limited Handling of single-copy-atomic load/store instruction with a memory access request shared by micro-operations

Similar Documents

Publication Publication Date Title
US7822908B2 (en) Discovery of a bridge device in a SAS communication system
JP4917175B2 (en) Computer program, apparatus, and method for determining state of I / O operation
JP3807250B2 (en) Cluster system, computer and program
TWI773959B (en) Data processing system, method and computer program product for handling an input/output store instruction
EP2312457B1 (en) Data processing apparatus, data processing method and computer-readable medium
JP2011512586A (en) Apparatus, method, and computer program for monitoring input / output operations
WO2006114822A1 (en) Dma controller, node, data transfer control method, and program
CN113366457A (en) Handling input/output store instructions
TWI624787B (en) Apparatus and methods for a distributed memory system including memory nodes
US7962676B2 (en) Debugging multi-port bridge system conforming to serial advanced technology attachment (SATA) or serial attached small computer system interface (SCSI) (SAS) standards using idle/scrambled dwords
JP2006338538A (en) Stream processor
JP2007034392A (en) Information processor and data processing method
JPWO2020156796A5 (en)
US10305772B2 (en) Using a single work item to send multiple messages
JP2010211322A (en) Network processor, reception controller, and data reception processing method
JP3641834B2 (en) Parallel processor system and packet discard method suitable therefor
JP3825692B2 (en) Method and apparatus for handling invalidation requests for processors not present in a computer system
KR102303424B1 (en) Direct memory access control device for at least one processing unit having a random access memory
CN111104060B (en) Interconnect system and method for operating an interconnect system
JPWO2020156798A5 (en)
US20080147906A1 (en) DMA Transferring System, DMA Controller, and DMA Transferring Method
JPWO2020157594A5 (en)
JPWO2020156797A5 (en)
US8914550B2 (en) System and method for transferring data between components of a data processor
JP4170330B2 (en) Information processing device