JPWO2020119132A5 - - Google Patents
Download PDFInfo
- Publication number
- JPWO2020119132A5 JPWO2020119132A5 JP2021508309A JP2021508309A JPWO2020119132A5 JP WO2020119132 A5 JPWO2020119132 A5 JP WO2020119132A5 JP 2021508309 A JP2021508309 A JP 2021508309A JP 2021508309 A JP2021508309 A JP 2021508309A JP WO2020119132 A5 JPWO2020119132 A5 JP WO2020119132A5
- Authority
- JP
- Japan
- Prior art keywords
- sub
- pixel
- pixels
- row
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Description
本発明は、表示技術に関し、特に複数のサブ画素を有する画素配列構造の駆動方法、複数のサブ画素を有する画素配列構造を駆動するための駆動チップ、表示装置及びコンピュータプログラム製品に関するものである。 The present invention relates to display technology, and more particularly to a method for driving a pixel array structure with multiple sub-pixels, a driving chip for driving the pixel array structure with multiple sub-pixels, a display device and a computer program product.
今日、表示装置は、ますます高解像度化が求められている。高解像度の表示装置は、高品質の表示を行うことができる。通常、各サブ画素のサイズと任意の2つの隣接するサブ画素の間の距離を減少することは、表示装置の解像度を向上させることができる。各サブ画素のサイズ及び任意の2つの隣接するサブ画素の間の距離を減少するには、表示装置を製造する精度を高くする必要があり、その結果、表示装置の製造がますます困難になり、且つ表示装置の製造コストが高くなってしまう。 Today, display devices are increasingly required to have higher resolutions. A high resolution display device can provide a high quality display. Generally, reducing the size of each sub-pixel and the distance between any two adjacent sub-pixels can improve the resolution of the display device. Decreasing the size of each sub-pixel and the distance between any two adjacent sub-pixels requires greater precision in manufacturing the display, resulting in increased difficulty in manufacturing the display. In addition, the manufacturing cost of the display device is increased.
サブピクセルレンダリングは、人間の目が異なる色に対して異なる感度を持っているという事実を利用する。画素が赤色サブ画素、緑色サブ画素及び青色サブ画素を有するという画素配置を、人間の目に比較的低い感度の選定色を有する感度を共有する2つ以上のサブ画素の画素配置に変更しすることで、サブ画素の総数を減らすことができると共に、後者の画素配置による表示性能は、前者の画素配置による表示性能と同じに保つことができる。サブ画素の総数を減らすことは、表示パネルの製造の難しさを減らし、表示パネルの製造コストを減らすことができる。 Sub-pixel rendering takes advantage of the fact that the human eye has different sensitivities to different colors. Changing the pixel arrangement in which a pixel has red, green and blue sub-pixels to two or more sub-pixels sharing sensitivities with selected colors that are relatively insensitive to the human eye. As a result, the total number of sub-pixels can be reduced, and the display performance of the latter pixel arrangement can be kept the same as the display performance of the former pixel arrangement. Reducing the total number of sub-pixels can reduce the difficulty of manufacturing the display panel and reduce the manufacturing cost of the display panel.
一態様では、本発明は、第1色の複数の第1サブ画素、第2色の複数の第2サブ画素及び複数の第3サブ画素を含む複数のサブ画素を有する画素配列構造の駆動方法を提供する。前記複数の第3サブ画素は、I列×J行のアレイに配列されており;前記画素配列構造は、複数の最小並進繰り返し単位(minimum translational repeating unit)を含み、前記複数の最小並進繰り返し単位のそれぞれは、前記複数の第1サブ画素のうちの1つ、前記複数の第2サブ画素のうちの1つ、及び前記複数の第3サブ画素のうちの2つを含む。該方法は、第(i-1)列第(j-1)行の第1論理画素からの第1色の第1論理サブ画素の理論データ信号、第(i-1)列第j行の第2論理画素からの第1色の第1論理サブ画素の理論データ信号に基づいて、前記複数の第1サブ画素のうち第i列第j行に位置するサブ画素の第1実データ信号を取得するステップと;第i列第j行の第3論理画素からの第3色の第3論理サブ画素の理論データ信号に基づいて、前記複数の第3サブ画素のうち第i列第j行に位置するサブ画素の第2実データ信号を取得するステップと;第(i+1)列第(j-1)行の第4論理画素の前記第2色の第2論理サブ画素の理論データ信号、第(i+1)列第j行の第5論理画素からの第2色の第2論理サブ画素の理論データ信号に基づいて、前記複数の第2サブ画素のうち第(i+1)列第j行に位置するサブ画素の第3実データ信号を取得するステップと;第i列第(j-1)行の第6論理画素からの第3色の第3論理サブ画素の理論データ信号に基づいて、前記複数の第3サブ画素のうち第i列第(j-1)行に位置するサブ画素の第4実データ信号を取得するステップとを有し、ここで、2≦i≦I,2≦j≦Jである。 In one aspect, the present invention provides a driving method for a pixel array structure having a plurality of sub-pixels including a plurality of first sub-pixels of a first color, a plurality of second sub-pixels of a second color and a plurality of third sub-pixels. I will provide a. The plurality of third sub-pixels are arranged in an array of I columns by J rows; the pixel array structure includes a plurality of minimum translational repeating units, wherein the plurality of minimum translational repeating units includes one of the plurality of first sub-pixels, one of the plurality of second sub-pixels, and two of the plurality of third sub-pixels. The method comprises: the logical data signal of the first logical sub-pixel of the first color from the first logical pixel of the (i−1)th row (j−1)th column, the (i−1)th column, jth row Based on the theoretical data signal of the first logical sub-pixel of the first color from the second logical pixel, the first actual data signal of the sub-pixel located in the i-th column and the j-th row among the plurality of first sub-pixels is generated. obtaining; based on the theoretical data signal of the third logical sub-pixel of the third color from the third logical pixel of the i-th column, j-th row, among the plurality of third sub-pixels of the i-th column, j-th row the theoretical data signal of the second logical sub-pixel of the second color of the fourth logical pixel at column (i+1), row (j-1); based on the theoretical data signal of the second logical sub-pixel of the second color from the fifth logical pixel of the (i+1)-th column and the j-th row of the plurality of second sub-pixels, to the (i+1)-th column and the j-th row of the plurality of second sub-pixels. obtaining the third actual data signal of the located sub-pixel; based on the theoretical data signal of the third logical sub-pixel of the third color from the sixth logical pixel of the i-th column, row (j-1), obtaining a fourth real data signal of a sub-pixel positioned at the i-th column and the (j-1)-th row among the plurality of third sub-pixels, wherein 2≤i≤I, 2≤ j≦J.
選択的には、前記複数の第3サブ画素は、行方向及び列方向に沿って配列された複数の仮想画素にグループ化され;前記複数の第3サブ画素は、複数対の隣接する第3サブ画素にグループ化され;ここで、前記複数の仮想画素のそれぞれの1つは、前記複数対の隣接する第3サブ画素のそれぞれの1対から選択される1つのサブ画素、及び前記複数の第1サブ画素のそれぞれの1つと前記第2サブ画素のそれぞれの1つから選択される1つのサブ画素を含み;ここで、前記複数の仮想画素における前記複数の仮想画素のアレイの第i列第j行に位置する第1仮想画素は、同じ最小並進繰り返し単位における、前記複数の第1サブ画素のうち第i列第j行に位置するサブ画素と前記複数の第3サブ画素のうち第i列第j行に位置するサブ画素を含み;前記複数の仮想画素における前記複数の仮想画素のアレイの第(i+1)列第j行に位置する第2仮想画素は、前記同じ最小並進繰り返し単位における、前記複数の第2サブ画素のうち第(i+1)列第j行に位置するサブ画素を含み;前記複数の仮想画素における前記複数の仮想画素のアレイの第i列第(j-1)行に位置する第3仮想画素は、前記同じ最小並進繰り返し単位における、前記複数の第3サブ画素のうち第i列第(j-1)行に位置するサブ画素を含み;前記複数の第3サブ画素のうち第i列第j行に位置するサブ画素と前記複数の第3サブ画素のうち第i列第(j-1)行に位置するサブ画素は、前記複数対の隣接する第3サブ画素対のうちの1対にグループ化される。 Optionally, the plurality of third sub-pixels are grouped into a plurality of virtual pixels arranged along row and column directions; wherein each one of said plurality of virtual pixels is one sub-pixel selected from a respective pair of said plurality of pairs of adjacent third sub-pixels; a sub-pixel selected from a respective one of the first sub-pixels and a respective one of the second sub-pixels; wherein the i-th column of the array of the plurality of virtual pixels in the plurality of virtual pixels; A first virtual pixel located in the j-th row is a sub-pixel located in the i-th column and the j-th row among the plurality of first sub-pixels and a sub-pixel located in the j-th row among the plurality of third sub-pixels in the same minimum translation repeating unit. a second virtual pixel located at the (i+1)th column and the jth row of the array of the plurality of virtual pixels in the plurality of virtual pixels is the same minimum translation repeating unit. a sub-pixel positioned at the (i+1)-th column and j-th row among the plurality of second sub-pixels in; the third virtual pixel located in a row includes a sub-pixel located in the i-th column and the (j−1)-th row among the plurality of third sub-pixels in the same minimum translation repeating unit; Among the sub-pixels, the sub-pixel positioned at the i-th column and the j-th row and the sub-pixel positioned at the i-th column and the (j−1)th row among the plurality of third sub-pixels are the plurality of pairs of adjacent third sub-pixels. are grouped into one of the sub-pixel pairs.
選択的には、前記複数の第1サブ画素のうち第i列第j行に位置するサブ画素の第1実データ信号は、Xi,j=(α1・xi-1,j-1 γ+α2・xi-1,j γ)1/γの式で表される。ここで、Xi,jは、前記複数の第1サブ画素のうち第i列第j行に位置するサブ画素の第1実データ信号を表し;xi-1,j-1は、第(i-1)列第(j-1)行の第1論理画素からの第1色の第1論理サブ画素の理論データ信号を表し;xi-1,jは、第(i-1)列第j行の第2論理画素からの第1色の第1論理サブ画素の理論データ信号を表し、α1はxi-1,j-1の重みを表し;α2はxi-1,jの重みを表し;且つγは定数である。前記複数の第3サブ画素のうち第i列第j行に位置するサブ画素の第2実データ信号は、Gi,j=gi,jの式で表される。Gi,jは、前記複数の第3サブ画素のうち第i列第j行に位置するサブ画素の第2実データ信号を表し;gi,jは、第i列第j行の第3論理画素からの第3色の第3論理サブ画素の理論データ信号を表す。前記複数の第2サブ画素のうち第(i+1)列第j行に位置するサブ画素の第3実データ信号は、Yi+1,j=(β1・yi+1,j-1 γ+β2・yi+1,j γ)1/γの式で表される。ここで、Yi+1,jは、前記複数の第2サブ画素のうち第(i+1)列第j行に位置するサブ画素の第3実データ信号を表し;yi+1,j-1は、第(i+1)列第(j-1)行の第4論理画素からの第2色の第2論理サブ画素の理論データ信号を表し;yi+1,jは、第(i+1)列第j行の第5論理画素からの第2色の第2論理サブ画素の理論データ信号を表し、β1はyi+1,j-1の重みを表し;β2はyi+1,jの重みを表し;且つγは定数である。前記複数の第3サブ画素のうち第i列第(j-1)行に位置するサブ画素の第4実データ信号は、Gi,j-1=gi,j-1の式で表される。Gi,j-1は、前記複数の第3サブ画素のうち第i列第(j-1)行に位置するサブ画素の第4実データ信号を表し;gi,j-1は、第i列第(j-1)行の第6論理画素からの第3色の第3論理サブ画素の理論データ信号を表す。 Alternatively, the first real data signal of the sub-pixel positioned at the i-th column and the j-th row among the plurality of first sub-pixels is X i,j =(α 1 ·x i−1,j−1 γ +α 2 ·x i−1,j γ ) 1/γ . Here, X i,j represents a first real data signal of a sub-pixel located in the i -th column and j- th row among the plurality of first sub-pixels; i-1) represents the theoretical data signal of the first logical sub-pixel of the first color from the first logical pixel of the i-1)th row (j-1); x i-1,j is the (i-1)th column represents the theoretical data signal of the first logical sub-pixel of the first color from the second logical pixel of the j-th row, α 1 represents the weight of x i-1,j-1 ; α 2 represents the weight of x i-1, represents the weight of j ; and γ is a constant. A second real data signal of a sub-pixel positioned at the i-th column and the j-th row among the plurality of third sub-pixels is represented by the formula G i,j =gi ,j . G i,j represents a second actual data signal of a sub-pixel positioned at the i-th column and the j-th row among the plurality of third sub-pixels; g i,j is the i-th column and the j-th row; 3 represents the theoretical data signal of the third logical sub-pixel of the third color from the logical pixel; A third actual data signal of a sub-pixel positioned at the (i+1)-th column and the j-th row among the plurality of second sub-pixels is Y i+1,j =(β 1 ·y i+1,j−1 γ +β 2 ·y i+1, j γ ) 1/γ . Here, Y i+1,j represents the third real data signal of the sub-pixel positioned at the (i+1)-th column and j-th row among the plurality of second sub-pixels; y i+1,j-1 represents the ( i+1) represents the theoretical data signal of the second logical sub-pixel of the second color from the 4th logical pixel of the i+1)th row (j−1); y i+1,j is the 5th represents the theoretical data signal of the second logical sub-pixel of the second color from the logical pixel, β 1 represents the weight of y i+1,j−1 ; β 2 represents the weight of y i+1,j ; and γ is a constant is. A fourth real data signal of a sub-pixel located in the i-th column and the (j-1)-th row among the plurality of third sub-pixels is represented by the formula G i,j-1 =g i,j-1 be. G i,j-1 represents a fourth real data signal of a sub-pixel located in the i-th column and the (j-1)-th row among the plurality of third sub-pixels; FIG. 10 represents the theoretical data signal of the third logical sub-pixel of the third color from the sixth logical pixel of the i-th row (j−1).
選択的には、α1とα2は、それぞれ0.5であり、β1とβ2は、それぞれ0.5である。 Optionally, α 1 and α 2 are each 0.5 and β 1 and β 2 are each 0.5.
選択的には、第3色は緑色であり;第1色と第2色は、赤色と青色から選出された2つの異なる色である。 Optionally, the third color is green; the first and second colors are two different colors selected from red and blue.
選択的には、行方向と列方向とは実質的に互いに垂直である。 Optionally, the row direction and column direction are substantially perpendicular to each other.
選択的には、前記複数の第1サブ画素のそれぞれの1つは、実質的な六角形の形状を有し、前記複数の第2サブ画素のそれぞれの1つは、実質的な六角形の形状を有し;前記実質的な六角形の形状の互いに対向する任意の2辺は、互いに実質的に平行であり;複数対の隣接する第3サブ画素のそれぞれの1対における各第3サブ画素は、実質的な五角形の形状を有し;前記実質的な五角形の形状は、2本の実質的に平行な辺と、前記2本の実質的に平行な辺に実質的に垂直で、前記実質的に平行な辺を接続する1本の底辺とを有し;前記複数対の隣接する第3サブ画素のそれぞれの1対における1個目の第3サブ画素の底辺は、前記複数対の隣接する第3サブ画素の当該それぞれの1対における2個目の第3サブ画素の底辺に直接隣接し;前記複数の第1サブ画素のそれぞれの1つの6辺の中で最も長い1対の辺、前記複数の第2サブ画素のそれぞれの1つの6辺の中で最も長い1対の辺、及び前記複数対の隣接する第3サブ画素のそれぞれの1対における各第3サブ画素の2本の実質的に平行な辺は、実質的に平行である。 Optionally, each one of the plurality of first sub-pixels has a substantially hexagonal shape and each one of the plurality of second sub-pixels has a substantially hexagonal shape. any two opposing sides of said substantially hexagonal shape are substantially parallel to each other; and each third sub-pixel in a respective pair of a plurality of pairs of adjacent third sub-pixels the pixel has a substantially pentagonal shape; said substantially pentagonal shape having two substantially parallel sides and substantially perpendicular to said two substantially parallel sides; a base side connecting the substantially parallel sides; and a base side of a first third sub-pixel in each pair of the plurality of pairs of adjacent third sub-pixels the longest pair of six sides of each one of said plurality of first sub-pixels; the longest pair of sides among the six sides of each of the plurality of second sub-pixels, and each third sub-pixel in each pair of the plurality of pairs of adjacent third sub-pixels Two substantially parallel sides are substantially parallel.
選択的には、前記複数の最小並進繰り返し単位のそれぞれの1つにおける、前記複数の第1サブ画素のうちの1つ及び前記複数の第2サブ画素のうちの1つは、前記行方向に沿って整列され;前記複数の最小並進繰り返し単位のそれぞれの1つにおける、前記複数対の隣接する第3サブ画素の対応する1対は、前記列方向に沿って整列される。 Optionally, one of the plurality of first sub-pixels and one of the plurality of second sub-pixels in each one of the plurality of minimal translational repeating units are arranged in the row direction. a corresponding pair of said plurality of pairs of adjacent third sub-pixels in each one of said plurality of minimal translational repeating units are aligned along said column direction.
選択的には、前記複数の最小並進繰り返し単位のそれぞれの1つにおいて、前記複数対の隣接する第3サブ画素の対応する1対の、前記列方向に垂直な平面における正投影は、前記複数の第1サブ画素のそれぞれの1つの前記列方向に垂直な平面における正投影と、前記複数の第2サブ画素のそれぞれの1つの前記列方向に垂直な平面における正投影との間に位置する。 Optionally, in each one of the plurality of minimal translation repeating units, the orthographic projection of a corresponding pair of the plurality of pairs of adjacent third sub-pixels on a plane perpendicular to the column direction is the plurality of and an orthographic projection of each one of the plurality of second sub-pixels on the plane perpendicular to the column direction. .
選択的には、前記画素配列構造は、複数の繰り返し行を含み;前記複数の繰り返し行のそれぞれの1つは、行方向に沿って配列された選定数の最小並進繰り返し単位を含み、前記複数の繰り返し行は、列方向に沿って配列され;前記行方向と前記列方向は互いに平行ではない。 Optionally, said pixel array structure comprises a plurality of repeating rows; each one of said plurality of repeating rows comprising a selected number of minimal translational repeating units arranged along a row direction; are arranged along a column direction; said row direction and said column direction are not parallel to each other.
別の態様では、本発明は、複数のサブ画素を有する画素配列構造を駆動するための駆動チップを提供する。前記複数のサブ画素は、第1色の複数の第1サブ画素、第2色の複数の第2サブ画素第3色の複数の第3サブ画素を含み;前記複数の第3サブ画素は、I列×J行の配列に配置され;前記画素配列構造は、複数の最小並進繰り返し単位を含み、前記複数の最小並進繰り返し単位のそれぞれの1つは、前記複数の第1サブ画素のうちの1つ、前記複数の第2サブ画素のうちの1つ、及び前記複数の第3サブ画素のうちの2つを含み;前記駆動チップは、メモリ及び1つ以上のプロセッサを含み;前記メモリと前記1つ以上のプロセッサは互いに接続され;前記メモリは、第(i-1)列第(j-1)行の第1論理画素からの第1色の第1論理サブ画素の理論データ信号、第(i-1)列第j行の第2論理画素からの第1色の第1論理サブ画素の理論データ信号に基づいて、前記複数の第1サブ画素のうち第i列第j行に位置するサブ画素の第1実データ信号を取得し;第i列第j行の第3論理画素からの第3色の第3論理サブ画素の理論データ信号に基づいて、前記複数の第3サブ画素のうち第i列第j行に位置するサブ画素の第2実データ信号を取得し;第(i+1)列第(j-1)行の第4論理画素からの第2色の第2論理サブ画素の理論データ信号、第(i+1)列第j行の第5論理画素からの第2色の第2論理サブ画素の理論データ信号に基づいて、前記複数の第2サブ画素のうち第(i+1)列第j行に位置するサブ画素の第3実データ信号を取得し;第i列第(j-1)行の第6論理画素からの第3色の第3論理サブ画素の理論データ信号に基づいて、前記複数の第3サブ画素のうち第i列第(j-1)行に位置するサブ画素の第4実データ信号を取得するように、1つ以上のプロセッサを制御するためのコンピュータ実行可能指令を記憶する。ここで、2≦i≦I、2≦j≦Jである。 In another aspect, the present invention provides a driving chip for driving a pixel array structure with multiple sub-pixels. The plurality of sub-pixels comprises a plurality of first sub-pixels of a first color, a plurality of second sub-pixels of a second color and a plurality of third sub-pixels of a third color; arranged in an I columns by J rows array; said pixel array structure comprising a plurality of minimal translational repeating units, each one of said plurality of minimal translational repeating units being one of said plurality of first sub-pixels; one of the plurality of second sub-pixels, and two of the plurality of third sub-pixels; the driving chip includes a memory and one or more processors; the memory and the one or more processors are connected to each other; the memory stores a theoretical data signal of a first logical sub-pixel of a first color from a first logical pixel of column (i-1), row (j-1); Based on the theoretical data signal of the first logical sub-pixel of the first color from the second logical pixel of the (i−1)th column and the jth row, among the plurality of first sub-pixels, the i-th column and the j-th row of the plurality of first sub-pixels obtaining a first real data signal of the located sub-pixel; based on the theoretical data signal of the third logical sub-pixel of the third color from the third logical pixel of the i-th column, j-th row, the plurality of third sub-pixels; Obtaining a second real data signal of a sub-pixel located in the i-th column and the j-th row of the pixel; a second logic of the second color from the fourth logic pixel in the (i+1)-th row and the (j-1)-th row. based on the theoretical data signal of the sub-pixel and the theoretical data signal of the second logical sub-pixel of the second color from the fifth logical pixel of the (i+1)-th column and the j-th row, out of the plurality of second sub-pixels, Obtaining the third real data signal of the sub-pixel located at column i+1), row j; obtaining the theoretical data of the third logical sub-pixel of the third color from the sixth logical pixel at column i, row (j-1); for controlling one or more processors to obtain a fourth real data signal of a sub-pixel located at the i-th column and the (j-1)-th row among the plurality of third sub-pixels based on the signal; of computer-executable instructions. Here, 2≤i≤I and 2≤j≤J.
別の態様では、本発明は表示装置を提供する。前記表示装置は、本明細書に記載の駆動チップ、駆動チップに接続された1つ以上の集積回路、及び複数のサブ画素を有する画素配列構造を備える。 In another aspect, the invention provides a display device. The display device comprises a driving chip as described herein, one or more integrated circuits connected to the driving chip, and a pixel array structure having a plurality of sub-pixels.
別の様態では、本発明は、コンピュータプログラム製品を提供する。当該コンピュータプログラム製品は、コンピュータ可読指令を有する非一時的な有形のコンピュータ可読媒体を含み、前記コンピュータ可読指令は、プロセッサによって実行されると、前記プロセッサに、第1色の複数の第1サブ画素、第2色の複数の第2サブ画素、第3色の複数の第3サブ画素を有する画素配列構造を駆動させ;前記複数の第3サブ画素は、I列×J行の配列に配置され;前記画素配列構造は、複数の最小並進繰り返し単位を含み、前記複数の最小並進繰り返し単位のそれぞれの1つは、前記複数の第1サブ画素のうちの1つ、前記複数の第2サブ画素のうちの1つ、及び前記複数の第3サブ画素のうちの2つを含み;前記画素配列構造を駆動することは、前記プロセッサによってコンピュータ可読指令を実行して、前記プロセッサに、第(i-1)列第(j-1)行の第1論理画素からの第1色の第1論理サブ画素の理論データ信号、第(i-1)列第j行の第2論理画素からの第1色の第1論理サブ画素の理論データ信号に基づいて、前記複数の第1サブ画素のうち第i列第j行に位置するサブ画素の第1実データ信号を取得し;第i列第j行の第3論理画素からの第3色の第3論理サブ画素の理論データ信号に基づいて、前記複数の第3サブ画素のうち第i列第j行に位置するサブ画素の第2実データ信号を取得し;第(i+1)列第(j-1)行の第4論理画素からの第2色の第2論理サブ画素の理論データ信号、第(i+1)列第j行の第5論理画素からの第2色の第2論理サブ画素の理論データ信号に基づいて、前記複数の第2サブ画素のうち第(i+1)列第j行に位置するサブ画素の第3実データ信号を取得し;第i列第(j-1)行の第6論理画素からの第3色の第3論理サブ画素の理論データ信号に基づいて、前記複数の第3サブ画素のうち第i列第(j-1)行に位置するサブ画素の第4実データ信号を取得するようにさせる。ここで、2≦i≦I、2≦j≦Jである。 In another aspect, the invention provides a computer program product. The computer program product includes a non-transitory tangible computer readable medium having computer readable instructions which, when executed by a processor, cause the processor to generate a plurality of first subpixels of a first color. , a plurality of second sub-pixels of a second color and a plurality of third sub-pixels of a third color; the plurality of third sub-pixels are arranged in an array of I columns by J rows. the pixel array structure includes a plurality of minimal translational repeating units, each one of the plurality of minimal translational repeating units being one of the plurality of first sub-pixels, the plurality of second sub-pixels; one of the pixels and two of the plurality of third sub-pixels; driving the pixel array structure executes computer readable instructions by the processor to cause the processor to perform a first ( i−1) logical data signal of the first logical sub-pixel of the first color from the first logical pixel of the (j−1)th column of the (i−1)th row, and obtaining a first real data signal of a sub-pixel located in the i-th column and the j-th row among the plurality of first sub-pixels based on the theoretical data signal of the first logical sub-pixel of the first color; Based on the theoretical data signal of the third logical sub-pixel of the third color from the third logical pixel of the j-th row, the second sub-pixel located in the i-th column and the j-th row among the plurality of third sub-pixels obtain the actual data signal; the theoretical data signal of the second logical sub-pixel of the second color from the fourth logical pixel of the (i+1)th row, the (j-1)th column; Based on the theoretical data signal of the second logical sub-pixel of the second color from the five logical pixels, the third actual data signal of the sub-pixel positioned at the (i+1)th column and jth row among the plurality of second sub-pixels. based on the theoretical data signal of the third logical sub-pixel of the third color from the sixth logical pixel of the i-th column (j−1) row, the i-th column among the plurality of third sub-pixels A fourth real data signal of the sub-pixel located in the (j-1)th row is obtained. Here, 2≤i≤I and 2≤j≤J.
別の態様では、本発明は、第1色の複数の第1サブ画素、第2色の複数の第2サブ画素第3色の複数の第3サブ画素を含む複数のサブ画素を有する画素配列構造の駆動方法を提供する。複数の第3サブ画素は、I列×J行のアレイに配列され;画素配列構造は、複数の最小並進繰り返し単位を含み、前記複数の最小並進繰り返し単位のそれぞれの1つは、前記複数の第1サブ画素のうちの1つ、前記複数の第2サブ画素のうちの1つ、及び前記複数の第3サブ画素のうちの2つを含む。前記方法は、第(i-1)列第(j-1)行の第1論理画素からの第1色の第1論理サブ画素の理論データ信号と第i列第(j-1)行の第2論理画素からの第1色の第1論理サブ画素の理論データ信号に基づいて、前記複数の第1サブ画素のうち第i列第j行に位置するサブ画素の第1実データ信号を取得するステップと;第i列第j行の第3論理画素からの第3色の第3論理サブ画素の理論データ信号に基づいて、前記複数の第3サブ画素のうち第i列第j行に位置するサブ画素の第2実データ信号を取得するステップと;第(i-1)列第(j+1)行の第4論理画素からの第2色の第2論理サブ画素の理論データ信号と第i列第(j+1)行の第5論理画素からの第2色の第2論理サブ画素の理論データ信号に基づいて、前記複数の第2サブ画素のうち第i列第(j+1)行に位置するサブ画素の第3実データ信号を取得するステップと;第(i-1)列第j行の第6論理画素からの第3色の第3論理サブ画素の理論データ信号に基づいて、前記複数の第3サブ画素のうち第(i-1)列第j行に位置するサブ画素の第4実データ信号を取得するステップとを有し、2≦i≦I,2≦j≦Jである。 In another aspect, the present invention provides a pixel array having a plurality of sub-pixels including a plurality of first sub-pixels of a first color, a plurality of second sub-pixels of a second color and a plurality of third sub-pixels of a third color. A method of driving the structure is provided. The plurality of third sub-pixels are arranged in an I columns by J rows array; the pixel array structure includes a plurality of minimal translational repeating units, each one of said plurality of minimal translational repeating units being associated with said plurality of One of the first sub-pixels, one of the plurality of second sub-pixels, and two of the plurality of third sub-pixels. The method is based on the theoretical data signal of the first logical sub-pixel of the first color from the first logical pixel of the (i−1)th row (j−1)th row and the logical data signal of the ith column (j−1)th row Based on the theoretical data signal of the first logical sub-pixel of the first color from the second logical pixel, the first actual data signal of the sub-pixel located in the i-th column and the j-th row among the plurality of first sub-pixels is generated. obtaining; based on the theoretical data signal of the third logical sub-pixel of the third color from the third logical pixel of the i-th column, j-th row, among the plurality of third sub-pixels of the i-th column, j-th row and the theoretical data signal of the second logical sub-pixel of the second color from the fourth logical pixel of the (i−1)th row (j+1)th column. Based on the theoretical data signal of the second logical sub-pixel of the second color from the fifth logical pixel in the i-th column (j+1) row, among the plurality of second sub-pixels, the i-th column (j+1) row obtaining the third actual data signal of the located sub-pixel; based on the theoretical data signal of the third logical sub-pixel of the third color from the sixth logical pixel of the (i−1)th row jth row; obtaining a fourth real data signal of a sub-pixel located at the (i−1)th column and the jth row among the plurality of third sub-pixels, wherein 2≦i≦I, 2≦j≦J. is.
選択的には、前記複数の第3サブ画素は、行方向及び列方向に沿って配列された複数の仮想画素にグループ化され;前記複数の第3サブ画素は、複数対の隣接する第3サブ画素にグループ化され;ここで、前記複数の仮想画素のそれぞれの1つは、前記複数対の隣接する第3サブ画素のそれぞれの1対から選択される1つのサブ画素、及び前記複数の第1サブ画素のそれぞれの1つと前記第2サブ画素のそれぞれの1つから選択された1つのサブ画素を含み;ここで、前記複数の仮想画素における前記複数の仮想画素のアレイの第i列第j行に位置する第1仮想画素は、同じ最小並進繰り返し単位における、前記複数の第1サブ画素のうち第i列第j行に位置するサブ画素と前記複数の第3サブ画素のうち第i列第j行に位置するサブ画素を含み;前記複数の仮想画素における前記複数の仮想画素のアレイの第i列第(j+1)行に位置する第2仮想画素は、前記同じ最小並進繰り返し単位における、前記複数の第2サブ画素のうち第i列第(j+1)行に位置するサブ画素を含み;前記複数の仮想画素における前記複数の仮想画素のアレイの第(i-1)列第j行に位置する第3仮想画素は、前記同じ最小並進繰り返し単位における、前記複数の第3サブ画素のうち第(i-1)列第j行に位置するサブ画素を含み;前記複数の第3サブ画素のうち第i列第j行に位置するサブ画素と前記複数の第3サブ画素のうち第(i-1)列第j行に位置するサブ画素は、前記複数対の隣接する第3サブ画素のうちの1対にグループ化される。 Optionally, the plurality of third sub-pixels are grouped into a plurality of virtual pixels arranged along row and column directions; wherein each one of said plurality of virtual pixels is one sub-pixel selected from a respective pair of said plurality of pairs of adjacent third sub-pixels; a sub-pixel selected from a respective one of the first sub-pixels and a respective one of the second sub-pixels; wherein the ith column of the array of the plurality of virtual pixels in the plurality of virtual pixels; A first virtual pixel located in the j-th row is a sub-pixel located in the i-th column and the j-th row among the plurality of first sub-pixels and a sub-pixel located in the j-th row among the plurality of third sub-pixels in the same minimum translation repeating unit. a second virtual pixel located at the i-th column and the j-th row of the array of the plurality of virtual pixels in the plurality of virtual pixels is the same minimum translation repeating unit. a sub-pixel positioned at the i-th column and the (j+1)-th row among the plurality of second sub-pixels in; the third virtual pixel located in a row includes a sub-pixel located in the (i−1)-th column and the j-th row among the plurality of third sub-pixels in the same minimum translation repeating unit; The sub-pixel positioned at the i-th column and j-th row among the sub-pixels and the sub-pixel positioned at the (i−1)-th column and j-th row among the plurality of third sub-pixels are the plurality of pairs of adjacent third sub-pixels. Grouped into pairs of sub-pixels.
選択的には、前記複数の第1サブ画素のうち第i列第j行に位置するサブ画素の第1実データ信号は、Xi,j=(α1・xi-1,j-1 γ+α2・xi,j―1 γ)1/γの式で表される。ここで、Xi,jは、前記複数の第1サブ画素のうち第i列第j行に位置するサブ画素の第1実データ信号を表し;xi-1,j-1は、第(i-1)列第(j-1)行の第1論理画素からの第1色の第1論理サブ画素の理論データ信号を表し;xi,j―1は、第i列第(j-1)行の第2論理画素からの第1色の第1論理サブ画素の理論データ信号を表し、α1はxi-1,j-1の重みを表し;α2はxi,j―1の重みを表し;且つγは定数である。前記複数の第3サブ画素のうち第i列第j行に位置するサブ画素の第2実データ信号は、Gi,j=gi,jの式で表される。Gi,jは、複数の第3サブ画素のうち第i列第j行に位置するサブ画素の第2実データ信号を表し;gi,jは、第i列第j行の第3論理画素からの第3色の第3論理サブ画素の理論データ信号を表す。前記複数の第2サブ画素のうち第i列第(j+1)行に位置するサブ画素の第3実データ信号は、Yi,j+1=(β1・yi-1,j+1 γ+β2・yi,j+1 γ)1/γの式で表される。ここで、Yi,j+1は、前記複数の第2サブ画素のうち第i列第(j+1)行に位置するサブ画素の第3実データ信号を表し;yi-1,j+1は、第(i-1)列第(j+1)行の第4論理画素からの第2色の第2論理サブ画素の理論データ信号を表し;yi,j+1は、第i列第(j+1)行の第5論理画素からの第2色の第2論理サブ画素の理論データ信号を表し、β1はyi-1,j+1の重みを表し;β2はyi,j+1の重みを表し;且つγは定数である。前記複数の第3サブ画素のうち第(i-1)列第j行に位置するサブ画素の第4実データ信号は、Gi-1,j=gi-1,jの式で表される。Gi-1,jは、前記複数の第3サブ画素のうち第(i-1)列第j行に位置するサブ画素の第4実データ信号を表し;gi-1,jは、第(i-1)列第j行の第6論理画素からの第3色の第3論理サブ画素の理論データ信号を表す。 Alternatively, the first real data signal of the sub-pixel positioned at the i-th column and the j-th row among the plurality of first sub-pixels is X i,j =(α 1 ·x i−1,j−1 γ +α 2 ·x i,j−1 γ ) 1/γ . Here, X i,j represents a first real data signal of a sub-pixel located in the i -th column and j- th row among the plurality of first sub-pixels; i-1) represents the theoretical data signal of the first logical sub-pixel of the first color from the first logical pixel of the i-1)th row (j-1); x i,j-1 is the i-th column (j- 1) represents the theoretical data signal of the first logical subpixel of the first color from the second logical pixel of the row, α 1 represents the weight of x i−1,j−1 ; α 2 represents the weight of x i,j− represents a weight of 1 ; and γ is a constant. A second real data signal of a sub-pixel positioned at the i-th column and the j-th row among the plurality of third sub-pixels is represented by the formula G i,j =gi ,j . G i,j represents the second real data signal of the sub-pixel positioned at the i-th column, j-th row among the plurality of third sub-pixels; 3 represents the theoretical data signal of the third logical sub-pixel of the third color from the pixel; A third actual data signal of a sub-pixel located in the i-th column and the (j+1)-th row among the plurality of second sub-pixels is Y i,j+1 =(β 1 ·y i−1,j+1 γ +β 2 ·y i, j+1 γ ) 1/γ . Here, Y i,j+1 represents the third real data signal of the sub-pixel positioned at the i-th column and the (j+1)-th row among the plurality of second sub-pixels; i−1) represents the theoretical data signal of the second logical sub-pixel of the second color from the fourth logical pixel of the i-th column and the ( j +1)-th row; represents the theoretical data signal of the second logical sub-pixel of the second color from the logical pixel, β 1 represents the weight of y i−1,j+1 ; β 2 represents the weight of y i,j+1 ; and γ is a constant is. A fourth real data signal of a sub-pixel positioned at the (i-1)th column and the j-th row among the plurality of third sub-pixels is represented by the formula G i-1,j =g i-1,j be. G i-1,j represents a fourth real data signal of a sub-pixel positioned at the (i-1)th column and the j-th row among the plurality of third sub-pixels; (i-1) represents the theoretical data signal of the third logical sub-pixel of the third color from the sixth logical pixel of the j-th row of the column.
選択的には、α1とα2は、それぞれ0.5であり、β1とβ2は、それぞれ0.5である。 Optionally, α 1 and α 2 are each 0.5 and β 1 and β 2 are each 0.5.
別の態様では、本発明は、複数のサブ画素を有する画素配列構造を駆動するための駆動チップを提供する。前記複数のサブ画素は、第1色の複数の第1サブ画素、第2色の複数の第2サブ画素第3色の複数の第3サブ画素を含み;前記複数の第3サブ画素は、I列×J行の配列に配置され;前記画素配列構造は、複数の最小並進繰り返し単位を含み、前記複数の最小並進繰り返し単位のそれぞれの1つは、前記複数の第1サブ画素のうちの1つ、前記複数の第2サブ画素のうちの1つ、及び前記複数の第3サブ画素のうちの2つを含み;前記駆動チップは、メモリ及び1つ以上のプロセッサを含み;前記メモリと前記1つ以上のプロセッサは互いに接続され;前記メモリは、第(i-1)列第(j-1)行の第1論理画素からの第1色の第1論理サブ画素の理論データ信号、第i列第(j-1)行の第2論理画素からの第1色の第1論理サブ画素の理論データ信号に基づいて、前記複数の第1サブ画素のうち第i列第j行に位置するサブ画素の第1実データ信号を取得し;第i列第j行の第3論理画素からの第3色の第3論理サブ画素の理論データ信号に基づいて、前記複数の第3サブ画素のうち第i列第j行に位置するサブ画素の第2実データ信号を取得し;第(i-1)列第(j+1)行の第4論理画素からの第2色の第2論理サブ画素の理論データ信号、第i列第(j+1)行の第5論理画素からの第2色の第2論理サブ画素の理論データ信号に基づいて、前記複数の第2サブ画素のうち第i列第(j+1)行に位置するサブ画素の第3実データ信号を取得し;第(i-1)列第j行の第6論理画素からの第3色の第3論理サブ画素の理論データ信号に基づいて、前記複数の第3サブ画素のうち第(i-1)列第j行に位置するサブ画素の第4実データ信号を取得するように、前記1つ以上のプロセッサを制御するためのコンピュータ実行可能指令を記憶し、ここで、2≦i≦I、2≦j≦Jである。 In another aspect, the present invention provides a driving chip for driving a pixel array structure with multiple sub-pixels. The plurality of sub-pixels comprises a plurality of first sub-pixels of a first color, a plurality of second sub-pixels of a second color and a plurality of third sub-pixels of a third color; arranged in an I columns by J rows array; said pixel array structure comprising a plurality of minimal translational repeating units, each one of said plurality of minimal translational repeating units being one of said plurality of first sub-pixels; one of the plurality of second sub-pixels, and two of the plurality of third sub-pixels; the driving chip includes a memory and one or more processors; the memory and the one or more processors are connected to each other; the memory stores a theoretical data signal of a first logical sub-pixel of a first color from a first logical pixel of column (i-1), row (j-1); based on the theoretical data signal of the first logical sub-pixel of the first color from the second logical pixel of the i-th column (j−1)-th row, to the i-th column and j-th row among the plurality of first sub-pixels obtaining a first real data signal of the located sub-pixel; based on the theoretical data signal of the third logical sub-pixel of the third color from the third logical pixel of the i-th column, j-th row, the plurality of third sub-pixels; obtaining the second real data signal of the sub-pixel located at the i-th column and the j-th row of the pixel; the second logic of the second color from the fourth logic pixel at the (i-1)th row and the (j+1)th row. based on the theoretical data signal of the sub-pixel and the theoretical data signal of the second logical sub-pixel of the second color from the fifth logical pixel of the i-th column and the (j+1)-th row, the i-th among the plurality of second sub-pixels Obtaining the third real data signal of the sub-pixel located at column (j+1)th row; obtaining the theoretical data of the third color third logical sub-pixel from the sixth logical pixel at column (i-1)th row j controlling the one or more processors to obtain a fourth real data signal of a sub-pixel located at the (i−1)th column and the jth row among the plurality of third sub-pixels based on the signal; , where 2≤i≤I and 2≤j≤J.
別の態様では、本発明は表示装置を提供する。前記表示装置は、本明細書に記載の駆動チップ、前記駆動チップに接続された1つ以上の集積回路、及び複数のサブ画素を有する画素配列構造を備える。 In another aspect, the invention provides a display device. The display device comprises a driving chip as described herein, one or more integrated circuits connected to the driving chip, and a pixel array structure having a plurality of sub-pixels.
別の様態では、本発明は、コンピュータプログラム製品を提供する。前記コンピュータプログラム製品は、コンピュータ可読指令を有する非一時的な有形のコンピュータ可読媒体を含み、前記コンピュータ可読指令は、プロセッサによって実行されると、前記プロセッサに、第1色の複数の第1サブ画素、第2色の複数の第2サブ画素第3色の複数の第3サブ画素を有する画素配列構造を駆動させ;前記複数の第3サブ画素は、I列×J行の配列に配置され;前記画素配列構造は、複数の最小並進繰り返し単位を含み、前記複数の最小並進繰り返し単位のそれぞれの1つは、前記複数の第1サブ画素のうちの1つ、前記複数の第2サブ画素のうちの1つ、及び前記複数の第3サブ画素のうちの2つを含む。画素配列構造を駆動することは、プロセッサによってコンピュータ可読指令を実行して、プロセッサに、第(i-1)列第(j-1)行の第1論理画素からの第1色の第1論理サブ画素の理論データ信号、第i列第(j-1)行の第2論理画素からの第1色の第1論理サブ画素の理論データ信号に基づいて、前記複数の第1サブ画素のうち第i列第j行に位置するサブ画素の第1実データ信号を取得し;第i列第j行の第3論理画素からの第3色の第3論理サブ画素の理論データ信号に基づいて、前記複数の第3サブ画素のうち第i列第j行に位置するサブ画素の第2実データ信号を取得し;第(i-1)列第(j+1)行の第4論理画素からの第2色の第2論理サブ画素の理論データ信号、第i列第(j+1)行の第5論理画素からの第2色の第2論理サブ画素の理論データ信号に基づいて、前記複数の第2サブ画素のうち第i列第(j+1)行に位置するサブ画素の第3実データ信号を取得し;第(i-1)列第j行の第6論理画素からの第3色の第3論理サブ画素の理論データ信号に基づいて、前記複数の第3サブ画素のうち第(i-1)列第j行に位置するサブ画素の第4実データ信号を取得するようにさせ、ここで、2≦i≦I、2≦j≦Jである。 In another aspect, the invention provides a computer program product. The computer program product includes a non-transitory tangible computer readable medium having computer readable instructions which, when executed by a processor, cause the processor to cause a plurality of first subpixels of a first color to , driving a pixel array structure having a plurality of second sub-pixels of a second color and a plurality of third sub-pixels of a third color; said plurality of third sub-pixels being arranged in an array of I columns by J rows; said pixel array structure comprises a plurality of minimal translational repeating units, each one of said plurality of minimal translational repeating units being one of said plurality of first sub-pixels, said plurality of second sub-pixels; and two of the plurality of third sub-pixels. Driving the pixel array structure executes computer readable instructions by the processor to instruct the processor to select the first logical pixel of the first color from the first logical pixel of the (i−1)th row and the (j−1)th column. out of the plurality of first sub-pixels based on the theoretical data signal of the sub-pixel and the theoretical data signal of the first logical sub-pixel of the first color from the second logical pixel of the i-th column and the (j−1)-th row Obtaining the first real data signal of the sub-pixel located at the i-th column, j-th row; based on the theoretical data signal of the third logical sub-pixel of the third color from the third logical pixel of the i-th column, j-th row , acquiring a second actual data signal of a sub-pixel positioned at the i-th column and the j-th row among the plurality of third sub-pixels; Based on the theoretical data signal of the second logical sub-pixel of the second color and the logical data signal of the second logical sub-pixel of the second color from the fifth logical pixel of the i-th column and the (j+1)-th row, the plurality of obtaining the third actual data signal of the sub-pixel located at the i-th column and the (j+1)-th row among the two sub-pixels; obtaining a fourth real data signal of a sub-pixel positioned at the (i−1)th column and the jth row among the plurality of third sub-pixels based on the theoretical data signal of the three logical sub-pixels; , 2≤i≤I and 2≤j≤J.
以下の図面は、開示された種々の実施形態による例示目的の一例にすぎなく、本発明の範囲を限定することを意図するものではない。 The following drawings are merely one example for illustrative purposes according to various disclosed embodiments and are not intended to limit the scope of the invention.
以下の実施例を参照して、本開示をさらに具体的に説明する。なお、幾つかの実施例は、例示及び説明を目的として提示されているが、網羅的であること及び開示された実施例に限定されることを意図しない。 The present disclosure is further illustrated with reference to the following examples. It should be noted that several examples have been presented for purposes of illustration and description, and are not intended to be exhaustive or limited to the examples disclosed.
本開示は、特に複数のサブ画素を有する画素配列構造の駆動方法、複数のサブ画素を有する画素配列構造を駆動するための駆動チップ、表示装置及びコンピュータプログラム製品を提供し、それは、実質的に関連技術の制限及び欠点に起因する1つ以上の問題を回避する。一態様では、本開示は、第1色の複数の第1サブ画素、第2色の複数の第2サブ画素、第3色の複数の第3サブ画素を含む複数のサブ画素を有する画素配列構造の駆動方法を提供する。幾つかの実施例において、当該画素配列構造の駆動方法は、第(i-1)列第(j-1)行の第1論理画素からの第1色の第1論理サブ画素の理論データ信号と第(i-1)列第j行の第2論理画素からの第1色の第1論理サブ画素の理論データ信号に基づいて、複数の第1サブ画素のうち第i列第j行に位置するサブ画素の第1実データ信号を取得するステップと;第i列第j行の第3論理画素からの第3色の第3論理サブ画素の理論データ信号に基づいて、複数の第3サブ画素のうち第i列第j行に位置するサブ画素の第2実データ信号を取得するステップと;第(i+1)列第(j-1)行の第4論理画素からの第2色の第2論理サブ画素の理論データ信号と第(i+1)列第j行の第5論理画素からの第2色の第2論理サブ画素の理論データ信号に基づいて、複数の第2サブ画素のうち第(i+1)列第j行に位置するサブ画素の第3実データ信号を取得するステップと;第i列第(j-1)行の第6論理画素からの第3色の第3論理サブ画素の理論データ信号に基づいて、複数の第3サブ画素のうち第i列第(j-1)行に位置するサブ画素の第4実データ信号を取得するステップとを有し、2≦i≦I,2≦j≦Jである。選択的には、当該複数の第3サブ画素は、I列×J行のアレイに配列される。選択的には、当該画素配列構造は、複数の最小並進繰り返し単位を含む。選択的には、当該複数の最小並進繰り返し単位のそれぞれの1つは、当該複数の第1サブ画素のうちの1つ、当該複数の第2サブ画素のうちの1つ、及び当該複数の第3サブ画素のうちの2つを含む。 The present disclosure particularly provides a method for driving a pixel array structure with multiple sub-pixels, a driving chip for driving the pixel array structure with multiple sub-pixels, a display device and a computer program product, which substantially comprise: It avoids one or more problems due to limitations and shortcomings of related art. In one aspect, the present disclosure provides a pixel array having a plurality of sub-pixels including a plurality of first sub-pixels of a first color, a plurality of second sub-pixels of a second color, and a plurality of third sub-pixels of a third color. A method of driving the structure is provided. In some embodiments, the driving method of the pixel array structure is the logical data signal of the first logical sub-pixel of the first color from the first logical pixel of the (i-1)th row (j-1)th column. and the logical data signal of the first logical sub-pixel of the first color from the second logical pixel of the (i−1)th column and the jth row of the plurality of first sub-pixels, to the i-th column and the j-th row of the plurality of first sub-pixels obtaining a first real data signal of the located sub-pixel; based on the theoretical data signal of the third logical sub-pixel of the third color from the third logical pixel of the i-th column, j-th row, a plurality of third acquiring a second real data signal of a sub-pixel located at the i-th column and the j-th row among the sub-pixels; out of the plurality of second sub-pixels based on the theoretical data signal of the second logical sub-pixel and the theoretical data signal of the second logical sub-pixel of the second color from the fifth logical pixel in the (i+1)-th column and the j-th row obtaining a third real data signal of a sub-pixel located at column (i+1), row j; obtaining a fourth real data signal of a sub-pixel located in the i-th column and the (j-1)-th row among the plurality of third sub-pixels based on the theoretical data signal of the pixel, wherein 2≤i ≤I, 2≤j≤J. Optionally, the plurality of third sub-pixels are arranged in an array of I columns by J rows. Optionally, the pixel array structure includes a plurality of minimal translational repeating units. Optionally, each one of the plurality of minimal translational repeating units comprises one of the plurality of first sub-pixels, one of the plurality of second sub-pixels and one of the plurality of second sub-pixels. Contains two of the three sub-pixels.
表示装置におけるサブ画素は、画像を表示するための最小単位である。表示装置において、複数のサブ画素は、複数の赤色(R)サブ画素、複数の緑色(G)サブ画素、及び複数の青色(B)サブ画素を含み、これらは、表示装置によって異なる色の表示に用いられる。1つの赤色サブ画素、1つの緑色サブ画素、及び1つの青色サブ画素を有する画素は、リアルRGB(real-RGB)画素と呼ばれる。多くの表示装置はリアルRGB画素を使用し、リアルRGB画素を有する表示装置の駆動方法は、単にリアルRGB画素を駆動するように設計されている。 A sub-pixel in a display device is the minimum unit for displaying an image. In the display device, the plurality of sub-pixels includes a plurality of red (R) sub-pixels, a plurality of green (G) sub-pixels, and a plurality of blue (B) sub-pixels, which display different colors depending on the display device. used for A pixel with one red subpixel, one green subpixel, and one blue subpixel is called a real-RGB pixel. Many display devices use real RGB pixels, and driving methods for displays with real RGB pixels are designed to drive only real RGB pixels.
表示パネルの表示解像度が人間の目の解像度と実質的に同等である場合、仮想画素技術を使用して、従来の3サブ画素画素配列を置き換えることができる。より確実的には、人間の目の異なる色に対する異なる感度に基づいて、異なる色の2つのサブ画素を含む仮想画素を使用して、知覚される視覚的解像度を含まずに、同じ色の表示を実現することができる。 If the display resolution of the display panel is substantially equivalent to the resolution of the human eye, virtual pixel technology can be used to replace the conventional 3-subpixel pixel array. More reliably, based on the different sensitivities of the human eye to different colors, a virtual pixel containing two sub-pixels of different colors can be used to display the same color without perceiving visual resolution. can be realized.
サブピクセルレンダリングを使用して仮想画素技術を実現することができ、サブピクセルレンダリングは、それぞれ2つ以上の隣接するリアルRGB画素の2つ以上の隣接する赤色論理サブ画素の理論データ信号に基づいて、仮想画素における赤色サブ画素の実データ信号を取得し、さらにそれぞれ2つ以上の隣接するリアルRGB画素の2つ以上の隣接する青色論理サブ画素の理論データ信号に基づいて、同じ仮想画素における青色サブ画素の実データ信号を取得することができる。サブピクセルレンダリングを使用する仮想画素技術は、仮想画素のサブ画素が、リアルRGB画素の2つ以上の隣接する理論サブ画素の理論データ信号を有することを可能にし、これにより、仮想画素のサブ画素は、2つ以上の隣接する理論サブ画素からのより多くの情報を表現できるようになる。従って、サブ画素の総数が減少しても、リアルRGB画素からの有効な情報を極大に使用して、知覚される視覚的解像度を実質的に変更しないようにすることができる。 Virtual pixel technology can be realized using sub-pixel rendering, which is based on theoretical data signals of two or more adjacent red logical sub-pixels of two or more adjacent real RGB pixels respectively. , obtaining the real data signal of the red sub-pixel in the virtual pixel, and further based on the theoretical data signal of the two or more adjacent blue logical sub-pixels of the two or more adjacent real RGB pixels, respectively, blue in the same virtual pixel Sub-pixel real data signals can be obtained. A virtual pixel technique using sub-pixel rendering allows a sub-pixel of a virtual pixel to have the theoretical data signals of two or more adjacent theoretical sub-pixels of a real RGB pixel, thereby allowing sub-pixels of the virtual pixel becomes able to represent more information from two or more neighboring theoretical sub-pixels. Therefore, even though the total number of sub-pixels is reduced, the available information from the real RGB pixels can be maximally used without substantially changing the perceived visual resolution.
幾つかの実施例において、仮想画素配列の列及び行は、複数の第3サブ画素の配列によって限定される。選択的には、第3サブ画素の行は仮想画素の行に対応する。選択的には、第3サブ画素の列は仮想画素の列に対応する。選択的には、仮想画素のそれぞれの1つは、前記複数の第3サブ画素のそれぞれの1つを含む。選択的には、2つの仮想画素が同じ第3サブ画素を共有しない。 In some embodiments, the columns and rows of the virtual pixel array are defined by an array of multiple third sub-pixels. Alternatively, the third sub-pixel row corresponds to the virtual pixel row. Alternatively, the third sub-pixel column corresponds to the virtual pixel column. Optionally, each one of the virtual pixels includes a respective one of said plurality of third sub-pixels. Optionally, no two virtual pixels share the same third sub-pixel.
サブピクセルレンダリングで用いられる複数のアルゴリズムのうちの1つは、複数の隣接するリアルRGB画素の理論データ信号に基づいて仮想画素の実データ信号を取得する。例えば、前記複数の隣接するリアルRGB画素が同じ行に位置する場合、仮想画素の実データ信号と複数の隣接するリアルRGB画素の理論データ信号との間の変換は、単純な行内変換(transition in row)と見なされる。例えば、仮想画素における緑色サブ画素の実データ信号は、対応するリアルRGB画素における緑色論理サブ画素の理論データ信号に基づき、当該仮想画素の赤色サブ画素の実データ信号は、2つの対応する隣接するリアルRGB画素の2つの赤色論理サブ画素からの2つの理論データ信号の合計の平均値に基づき、当該仮想画素における青色サブ画素の実データ信号は、2つの対応する隣接するリアルRGB画素の2つの青色論理サブ画素からの2つの理論データ信号の合計の平均値に基づく。 One of the algorithms used in sub-pixel rendering obtains the real data signal of a virtual pixel based on the theoretical data signal of multiple adjacent real RGB pixels. For example, if the plurality of adjacent real RGB pixels are located in the same row, the conversion between the real data signal of the virtual pixel and the theoretical data signal of the plurality of adjacent real RGB pixels is a simple transition in row. row). For example, the real data signal of the green subpixel in a virtual pixel is based on the theoretical data signal of the logical green subpixel in the corresponding real RGB pixel, and the real data signal of the red subpixel of that virtual pixel is based on the two corresponding adjacent Based on the average value of the sum of the two theoretical data signals from the two logical red sub-pixels of the real RGB pixel, the real data signal of the blue sub-pixel at that virtual pixel is the sum of the two logical data signals of two corresponding adjacent real RGB pixels. Based on the average sum of the two theoretical data signals from the blue logical sub-pixels.
図1は、本開示の幾つかの実施例に係る画素配列構造における複数のサブ画素を駆動する時に用いられるサブピクセルレンダリングのアルゴリズムを示す図である。図1に示すように、幾つかの実施例において、第i列第j行に位置する仮想画素は、赤色サブ画素R及び緑色サブ画素Gを含む。第(i+1)列第j行に位置する仮想画素は、青色サブ画素B及び緑色サブ画素Gを含む。これらの仮想画素におけるサブ画素は、RGBG-stripeの配列方式で配列される。選択的には、複数のリアルRGB画素のそれぞれは、いずれも赤色論理サブ画素r、緑色論理サブ画素g、及び青色論理サブ画素bを含む。これらのリアルRGB画素における論理サブ画素は、RGBRGB-stripeの配列方式で配列される。 FIG. 1 illustrates a sub-pixel rendering algorithm used when driving multiple sub-pixels in a pixel array structure according to some embodiments of the present disclosure. As shown in FIG. 1, in some embodiments, the virtual pixel located at the i-th column and the j-th row includes a red sub-pixel R and a green sub-pixel G. As shown in FIG. A virtual pixel located at the (i+1)-th column and the j-th row includes a blue sub-pixel B and a green sub-pixel G. FIG. Sub-pixels in these virtual pixels are arranged in an RGBG-stripe arrangement. Alternatively, each of the plurality of real RGB pixels includes a red logical sub-pixel r, a green logical sub-pixel g and a blue logical sub-pixel b. The logical sub-pixels in these real RGB pixels are arranged in the RGBRGB-stripe arrangement method.
一例では、第i列第j行に位置する仮想画素の実データ信号は、第(i-1)列第j行に位置するリアルRGB画素の理論データ信号第i列第j行に位置するリアルRGB画素の理論データ信号に基づく。他の一例では、第(i+1)列第j行に位置する仮想画素の実データ信号は、第i列第j行に位置するリアルRGB画素の理論データ信号第(i+1)列第j行に位置するリアルRGB画素の理論データ信号に基づく。 In one example, the real data signal of the virtual pixel located at the i-th column, j-th row is the theoretical data signal of the real RGB pixel located at the (i−1)-th column, j-th row, and the real data signal located at the i-th column, j-th row. Based on the theoretical data signal of RGB pixels. In another example, the real data signal of the virtual pixel located at the (i+1)-th column, j-th row is the theoretical data signal of the real RGB pixel located at the i-th column, j-th row, located at the (i+1)-th column, j-th row. based on theoretical data signals of real RGB pixels.
例えば、仮想画素の実データ信号は、仮想画素における赤色サブ画素Rの実データ信号、仮想画素における青色サブ画素Bの実データ信号及び仮想画素における緑色サブ画素Gの実データ信号を含む。例えば、リアルRGB画素の理論データ信号は、リアルRGB画素における赤色倫理画素rの理論データ信号、リアルRGB画素における青色倫理画素bの理論データ信号及びリアルRGB画素における緑色倫理画素gの理論データ信号を含む。 For example, the virtual pixel real data signal includes a red subpixel R real data signal in the virtual pixel, a blue subpixel B real data signal in the virtual pixel, and a green subpixel G real data signal in the virtual pixel. For example, the theoretical data signals of the real RGB pixels are the theoretical data signal of the red logic pixel r in the real RGB pixels, the theoretical data signal of the blue logic pixel b in the real RGB pixels, and the green logic pixel in the real RGB pixels . contains the theoretical data signal of g.
図1に示すアルゴリズムに基づいて、第i列第j行に位置する仮想画素における赤色サブ画素Rの実データ信号は、次式で表される:
ここで、R0 i,jは、第i列第j行に位置する仮想画素における赤色サブ画素Rの実データ信号を表し;ri-1,jは、第(i-1)列第j行に位置するリアルRGB画素における赤色論理サブ画素rの理論データ信号を表し;ri,jは、第i列第j行に位置するリアルRGB画素における赤色論理サブ画素rの理論データ信号を表し;且つγは定数である。 where R 0 i,j represents the real data signal of the red sub-pixel R in the virtual pixel located at the i-th column, j-th row; r i−1,j is the (i−1)-th column, j-th ri represents the theoretical data signal of the red logical sub-pixel r in the real RGB pixel located in the row; r i,j represents the theoretical data signal of the red logical sub-pixel r in the real RGB pixel located in the i-th column and the j-th row and γ is a constant.
第i列第j行に位置する仮想画素における緑色サブ画素Gの実データ信号は、以下の式によって表される:
ここで、G0 i,jは、第i列第j行に位置する仮想画素における緑色サブ画素Gの実データ信号を表し;gi,jは、第i列第j行に位置するリアルRGB画素における緑色論理サブ画素gの理論データ信号を表す。 where G 0 i,j represents the real data signal of the green sub-pixel G in the virtual pixel located at the i-th column, j-th row; g i,j is the real RGB signal located at the i-th column, j-th row Represents the theoretical data signal for the green logical sub-pixel g in the pixel.
第(i+1)列第j行に位置する仮想画素における青色サブ画素Bの実データ信号は、以下の式によって表される:
ここで、B0 i+1,jは、第(i+1)列第j行に位置する仮想画素における青色サブ画素Bの実データ信号を表し;bi,jは、第i列第j行に位置するリアルRGB画素における青色論理サブ画素bの理論データ信号を表し;bi+1,jは、第(i+1)列第j行に位置するリアルRGB画素における青色論理サブ画素bの理論データ信号を表し;且つγは定数である。 where B 0 i+1,j represents the real data signal of the blue sub-pixel B in the virtual pixel located at the (i+1)th column and the jth row; b i,j is located at the ith column and the jth row. b i+1,j represents the theoretical data signal of the blue logical sub-pixel b in the real RGB pixel; b i+1,j represents the logical data signal of the blue logical sub-pixel b in the real RGB pixel located at the (i+1)th column and the jth row; and γ is a constant.
第(i+1)列第j行に位置する仮想画素における緑色サブ画素Gの実データ信号は、以下の式によって表される:
ここで、G0 i+1,jは、第(i+1)列第j行に位置する仮想画素における緑色サブ画素Gの実データ信号を表し;gi+1,jは、第(i+1)列第j行に位置するリアルRGB画素における緑色論理サブ画素gの理論データ信号を表す。 where G 0 i+1,j represents the real data signal of green sub-pixel G in the virtual pixel located at column (i+1), row j; Figure 3 represents the theoretical data signal of the green logical sub-pixel g in the located real RGB pixel;
図2Aは、本開示の幾つかの実施例に係る画素配列構造が実質的に白色の横線を表示していることを示す図である。図2Bは、本開示の幾つかの実施例に係る画素配列構造が実質的に白色の縦線を表示していることを示す図である。 FIG. 2A is a diagram illustrating a pixel array structure displaying a substantially white horizontal line according to some embodiments of the present disclosure; FIG. 2B is a diagram illustrating a pixel array structure displaying a substantially white vertical line according to some embodiments of the present disclosure;
幾つかの実施例において、図2A及び図2Bに示すように、画素配列構造は、RGBG-diamondの配列方式を有する。選択的には、画素配列構造の各行の複数のサブ画素のうちのサブ画素は、RGBGの配列方式で配列される。例えば、前記複数の仮想画素のそれぞれは、複数の緑色サブ画素のそれぞれの1つから選択された1つのサブ画素、及び複数の赤色サブ画素のそれぞれの1つと青色サブ画素のそれぞれの1つから選択された1つのサブ画素を含む。例えば、2つの隣接する画素のうちの1つは、赤色サブ画素と緑色サブ画素を有し、当該2つの隣接する画素のうちの他の1つは、青色サブ画素と緑色サブ画素を有する。 In some embodiments, the pixel array structure has an RGBG-diamond array scheme, as shown in FIGS. 2A and 2B. Alternatively, sub-pixels among a plurality of sub-pixels in each row of the pixel array structure are arranged in an RGBG arrangement manner. For example, each of the plurality of virtual pixels is a sub-pixel selected from a respective one of a plurality of green sub-pixels and a respective one of a plurality of red sub-pixels and a respective one of the blue sub-pixels. Contains one selected sub-pixel. For example, one of two adjacent pixels has red and green subpixels and the other of the two adjacent pixels has blue and green subpixels.
幾つかの実施例において、図2Aに示すように、画素配列構造は、実質的に白色の横線を表示している。第i列第j行に位置する仮想画素21は、第i列第j行に位置する赤色サブ画素R第i列第j行に位置する緑色サブ画素Gを有する。第(i+1)列第j行に位置する仮想画素22は、第(i+1)列第j行に位置する青色サブ画素B第(i+1)列第j行に位置する緑色サブ画素Gを有する。 In some embodiments, the pixel array structure displays a substantially white horizontal line, as shown in FIG. 2A. The virtual pixel 21 located at the i-th column, j-th row has a red sub-pixel R located at the i-th column, j-th row, and a green sub-pixel G located at the i-th column, j-th row. The virtual pixel 22 located at the (i+1)-th column, j-th row has a blue sub-pixel B located at the (i+1)-th column, j-th row, and a green sub-pixel G located at the (i+1)-th column, j-th row.
画素配列構造が第j行に実質的に白色の横線を表示する場合、第j行に位置するすべてのサブ画素が発光するべきである。例えば、第i列第j行に位置する赤色サブ画素R、第i列第j行に位置する緑色サブ画素G、第(i+1)列第j行に位置する青色サブ画素B、第(i+1)列第j行に位置する緑色サブ画素Gが発光し、これらのサブ画素の輝度が100%(例えば、これらのサブ画素の階調が225)であるため、第j行において実質的に白色の横線を表示する。図2Aにおける空白のサブ画素に示されているサブ画素には信号が送信されない、例えば、図2Aに示す空白のサブ画素は発光しない。空白のサブ画素は、図においてパターンが充填されていないサブ画素である。 If the pixel array structure displays a substantially white horizontal line in the jth row, all sub-pixels located in the jth row should emit light. For example, red sub-pixel R located at i-th column j-th row, green sub-pixel G located at i-th column j-th row, blue sub-pixel B located at (i+1)-th column j-th row, (i+1)th Since the green sub-pixels G located in the j-th column and row emit light and the luminance of these sub-pixels is 100% (eg, the gray level of these sub-pixels is 225), a substantially white color is emitted in the j-th row. Show horizontal lines. No signal is sent to the sub-pixels shown as blank sub-pixels in FIG. 2A, eg, the blank sub-pixels shown in FIG. 2A do not emit light. A blank sub-pixel is a sub-pixel that is not filled with a pattern in the figure.
幾つかの実施例において、図2Bに示すように、画素配列構造は、実質的に白色の縦線を表示している。第i列第j行に位置する仮想画素21は、第i列第j行に位置する赤色サブ画素R第i列第j行に位置する緑色サブ画素Gを含む。第(i+1)列第j行に位置する仮想画素22は、第(i+1)列第j行に位置する青色サブ画素B第(i+1)列第j行に位置する緑色サブ画素Gを含む。第i列第(j+1)行に位置する仮想画素23は、第i列第(j+1)行に位置する青色サブ画素B第i列第(j+1)行に位置する緑色サブ画素Gを含む。第(i+1)列第(j+1)行に位置する仮想画素24は、第(i+1)列第(j+1)行に位置する赤色サブ画素R第(i+1)列第(j+1)行に位置する緑色サブ画素Gを含む。 In some embodiments, the pixel array structure displays substantially white vertical lines, as shown in FIG. 2B. The virtual pixel 21 located at the i-th column, j-th row includes the red sub-pixel R located at the i-th column, j-th row, and the green sub-pixel G located at the i-th column, j-th row. The virtual pixel 22 located at the (i+1)-th column, j-th row includes the blue sub-pixel B located at the (i+1)-th column, j-th row, and the green sub-pixel G located at the (i+1)-th column, j-th row. The virtual pixel 23 located at the i-th column (j+1) row includes the blue sub-pixel B located at the i-th column, row (j+1) and the green sub-pixel G located at the i-th column, row (j+1). The virtual pixel 24 located at the (i+1)-th column and the (j+1) -th row is a red sub-pixel located at the (i+1)-th column and the (j+1)-th row. It contains pixel G.
画素配列構造が第i列に実質的に白色の縦線を表示する場合、第i列に位置するすべてのサブ画素が発光し、且つ第(i+1)列に位置するすべての赤色サブ画素第(i+1)列に位置するすべての青色サブ画素が発光するべきである。例えば、第i列第j行に位置する赤色サブ画素R、第i列第j行に位置する緑色サブ画素G、第(i+1)列第j行に位置する青色サブ画素B、第i列第(j+1)行に位置する青色サブ画素B、第i列第(j+1)行に位置する緑色サブ画素G、第(i+1)列第(j+1)行に位置する赤色サブ画素Rがすべて発光する。図2Bに示す空白のサブ画素には信号が送信されない、例えば、図2Aに示す空白のサブ画素は発光しない。第i列に位置する赤色サブ画素及び青色サブ画素の輝度が50%(例えば、これらのサブ画素の階調が128)、第i列に位置する緑色サブ画素の輝度が100%(例えば、これらのサブ画素の階調が225)、第(i+1)列に位置する赤色サブ画素及び青色サブ画素の輝度が50%であるため、第i列において実質的に白色の縦線を表示する。 If the pixel array structure displays a substantially white vertical line in the i-th column, all the sub-pixels located in the i-th column emit light, and all the red sub-pixels located in the (i+1)-th column emit light. All blue sub-pixels located in column i+1) should emit light. For example, the red sub-pixel R located at the i-th column and the j-th row, the green sub-pixel G located at the i-th column and the j-th row, the blue sub-pixel B located at the (i+1)-th column and the j-th row, the i-th column and the j-th row. The blue sub-pixel B located in the (j+1) row, the green sub-pixel G located in the i-th column, row (j+1), and the red sub-pixel R located in the (i+1)-th column, row (j+1) all emit light. No signal is sent to the blank sub-pixels shown in FIG. 2B, eg, the blank sub-pixels shown in FIG. 2A do not emit light. The luminance of the red sub-pixel and the blue sub-pixel located in the i-th column is 50% (for example, the gradation of these sub-pixels is 128), and the luminance of the green sub-pixel located in the i-th column is 100% (for example, these 225), and the brightness of the red and blue sub-pixels located in the (i+1)-th column is 50%, so that the i-th column substantially displays a white vertical line.
幾つかの実施例において、仮想画素の輝度中心は、当該仮想画素における緑色サブ画素と当該緑色サブ画素に隣接する赤色サブ画素の間に位置し、当該仮想画素の輝度中心と当該緑色サブ画素の間の距離は、当該仮想画素の輝度中心と当該赤色サブ画素の間より短い。 In some embodiments, the center of luminance of the virtual pixel is located between the green subpixel and the red subpixel adjacent to the green subpixel in the virtual pixel, and the center of luminance of the virtual pixel and the green subpixel are located between the green subpixel and the green subpixel. The distance between is less than between the luminance center of the virtual pixel and the red sub-pixel.
選択的には、図2A及び図2Bに示すように、複数の仮想画素のそれぞれの1つにおいて、及び、前記複数の仮想画素のそれぞれの1つにおける複数の緑色サブ画素のそれぞれと、前記複数の緑色サブ画素のそれぞれに隣接する複数の赤色サブ画素のそれぞれとの間において、白色の円形は、前記複数の仮想画素のうちの当該それぞれの1つの輝度中心を表す。 Optionally, as shown in FIGS. 2A and 2B, in a respective one of a plurality of virtual pixels and each of a plurality of green sub-pixels in a respective one of said plurality of virtual pixels and said plurality of A white circle represents the luminance center of the respective one of the plurality of virtual pixels, between each of the plurality of red sub-pixels adjacent to each of the green sub-pixels of .
例えば、第i列第j行の仮想画素21の輝度中心は、第i列第j行の赤色サブ画素Rと第i列第j行の緑色サブ画素との間に位置する。第(i+1)列第j行の仮想画素22の輝度中心は、第(i+1)列第j行の緑色サブ画素と第(i+2)列第j行の赤色サブ画素との間に位置する。 For example, the luminance center of the virtual pixel 21 at the i-th column, j-th row is positioned between the red sub-pixel R at the i-th column, j-th row and the green sub-pixel R at the i-th column, j-th row. The luminance center of the virtual pixel 22 at the (i+1)th column, the jth row is located between the green subpixel at the (i+1)th row, the jth row and the red subpixel at the (i+2)th column, the jth row.
幾つかの実施例において、図2Aに示すように、画素配列構造が第j行に実質的に白色の横線を表示する時、第j行の仮想画素の輝度中心は、行方向に実質的に平行な同じ直線上に位置する。 In some embodiments, when the pixel array structure displays a substantially white horizontal line on the j-th row, as shown in FIG. 2A, the luminance center of the virtual pixel on the j-th row is substantially located on the same parallel straight line.
図2A及び図2Bに示すように、選択的には、同じ行の赤色サブ画素の中心及び青色サブ画素の中心は、行方向に実質的に平行な同じR&B直線上に位置する。同じ行の緑色サブ画素の中心は、行方向に実質的に平行な同じG直線上に位置するが、同じR&B直線は同じG直線と重ならないようになっている。 Optionally, as shown in FIGS. 2A and 2B, the centers of the red sub-pixels and the centers of the blue sub-pixels in the same row are located on the same R&B straight line substantially parallel to the row direction. The centers of green sub-pixels in the same row are positioned on the same G straight line substantially parallel to the row direction, but the same R&B straight line does not overlap the same G straight line.
選択的には、図2Aに示すように、上記の式(1.1)及び式(1.4)におけるサブピクセルレンダリングアルゴリズムを用いる時、第j行では、実質的な白色の横線を形成するように第j行において発光する緑色サブ画素配列は、第j行の仮想画素の第(j+1)行に近い側に位置するため、実質的に白色の横線が第j行に表示される場合、第j行の第(j+1)行に近い側は、緑色を帯びた実質的な白色を有し、第j行の第(j-1)行に近い側は、紫色を帯びた実質的な白色を有する。 Alternatively, as shown in FIG. 2A, when using the sub-pixel rendering algorithm in equations (1.1) and (1.4) above, the j-th row forms a substantially white horizontal line. Thus, the green sub-pixel array that emits light in the j-th row is located on the side closer to the (j+1)-th row of the j-th virtual pixel. Therefore, when a substantially white horizontal line is displayed in the j-th row, The j-th row closer to the (j+1)-th row has a substantially greenish white color, and the j-th row closer to the (j-1)-th row has a substantially more purplish white color. have
選択的には、図2Bに示すように、画素配列構造が第i列に実質的に白色の縦線を表示する時、第i列に位置する仮想画素の輝度中心は、列方向に実質的に平行な同じ直線上に位置しない。 Alternatively, as shown in FIG. 2B, when the pixel array structure displays a substantially white vertical line in the i-th column, the luminance center of the virtual pixel located in the i-th column is substantially not on the same straight line parallel to
幾つかの実施例において、図2A及び図2Bに示すように、行方向に沿って、2つの緑色サブ画素の列方向に垂直な平面における正投影は、2つの隣接する赤色サブ画素の列方向に垂直な平面における正投影の間に位置する。選択的には、任意の2つの隣接する赤色サブ画素の間には、赤色サブ画素が存在しないが、任意の2つの隣接する赤色サブ画素の間には、赤色以外の他の色のサブ画素が存在する可能性があり、例えば、任意の2つの隣接する赤色サブ画素の間には、1つの青色サブ画素が存在する。 In some embodiments, as shown in FIGS. 2A and 2B, along the row direction, the orthographic projection in a plane perpendicular to the column direction of two green subpixels is the column direction projection of two adjacent red subpixels. lies between the orthographic projections in the plane perpendicular to . Optionally, between any two adjacent red sub-pixels there are no red sub-pixels, but between any two adjacent red sub-pixels there are sub-pixels of other colors other than red. There may be, for example, one blue subpixel between any two adjacent red subpixels.
例えば、第i列第j行の赤色サブ画素Rは、第i列第j行の緑色サブ画素Gの第(i+1)列第(j+1)行から離れた側に位置する。第(i+2)列第j行の赤色サブ画素Rは、第(i+1)列第j行の緑色サブ画素Gの第i列第(j+1)行から離れた側に位置する。従って、第(i+1)列第j行に位置する仮想画素22の輝度中心は、第(i+2)列に近いが、第i列第j行に位置する仮想画素21の輝度中心は、第(i+1)列に近いため、輝度中心が均等に分布せず、これらのサブ画素によって表示される画像の粒状性がさらに生じする。 For example, the red sub-pixel R at the i-th column, j-th row is located on the side away from the (i+1)-th column, row (j+1)-th row of the green sub-pixel G at the i-th column, j-th row. The red subpixel R at the (i+2)th column, jth row is located on the side away from the ith column, row (j+1)th of the green subpixel G at the (i+1)th row, jth row. Therefore, the luminance center of the virtual pixel 22 located at the (i+1)-th column, j-th row is close to the (i+2)-th column, but the luminance center of the virtual pixel 21 located at the i-th column, j-th row is located at the ( i +1)-th row. ) columns, the luminance centers are not evenly distributed, further causing graininess in the image displayed by these sub-pixels.
本開示の幾つかの実施例において、本開示は、画素配列構造の駆動方法、当該画素配列構造の駆動方法を用いる駆動チップ、当該画素配列構造の駆動方法を用いる表示装置、及び当該画素配列構造の駆動方法を用いるコンピュータプログラム製品を提供する。画素配列構造の駆動方法は、同じ列であるが隣接する行に位置する2つの論理サブ画素を用いて仮想画素におけるサブ画素の実データ信号を決定し、行方向又は列方向に沿って実質的に白色の線を表示することを含む。従って、本明細書に記載の方法を使用することにより、同じ行又は同じ列の仮想画素の輝度中心は、行方向又は列方向に沿う直線上に位置し、これは、白色線の色分離を実質的に低減又は排除でき、輝度中心の分布ムラを減少して、画像の粒状性をさらに低減させる。 In some embodiments of the present disclosure, the present disclosure provides a method for driving a pixel array structure, a driving chip using the method for driving the pixel array structure, a display device using the method for driving the pixel array structure, and the pixel array structure. provides a computer program product using the driving method of The driving method of the pixel array structure uses two logical sub-pixels located in the same column but adjacent rows to determine the real data signal of the sub-pixel in the virtual pixel, substantially along the row direction or the column direction. including displaying a white line in the Therefore, by using the method described herein, the luminance centers of virtual pixels in the same row or the same column are located on a straight line along the row or column direction, which makes the color separation of the white line It can be substantially reduced or eliminated, reducing unevenness in the center of luminance distribution, further reducing image graininess.
図3Aは、本開示の幾つかの実施例に係る画素配列構造の部分概略構造図である。図3Bは、本開示の幾つかの実施例に係る複数の最小並進繰り返し単位のそれぞれの1つの概略構造図である。図3Cは、本開示の幾つかの実施例に係る複数の最小並進繰り返し単位のそれぞれの1つの概略構造図である。図4は、本開示の幾つかの実施例に係る画素配列構造の駆動方法のフローチャートである。 FIG. 3A is a partial schematic structural diagram of a pixel array structure according to some embodiments of the disclosure. FIG. 3B is a schematic structural diagram of each one of a plurality of minimal translational repeating units according to some embodiments of the present disclosure; FIG. 3C is a schematic structural diagram of each one of a plurality of minimal translational repeating units according to some embodiments of the present disclosure; FIG. 4 is a flow chart of a driving method for a pixel array structure according to some embodiments of the present disclosure.
幾つかの実施例において、図3A及び図3Bに示すように、本開示に記載の方法によって駆動される画素配列構造100は、第1色の複数の第1サブ画素401、第2色の複数の第2サブ画素402、第3色の複数の第3サブ画素403を含む。選択的には、前記複数の第3サブ画素403は、I列×J行のアレイに配列される。選択的には、画素配列構造100は、複数の最小並進繰り返し単位40を含む。 In some embodiments, as shown in FIGS. 3A and 3B, the pixel array structure 100 driven by the method described in this disclosure includes a plurality of first sub-pixels 401 of a first color, a plurality of and a plurality of third sub-pixels 403 of a third color. Optionally, the plurality of third sub-pixels 403 are arranged in an array of I columns by J rows. Optionally, pixel array structure 100 includes a plurality of minimal translational repeat units 40 .
幾つかの実施例において、画素配列構造100は、複数の繰り返し行を含む。選択的には、前記複数の繰り返し行のそれぞれは、行方向Xに沿って配列された選定数の最小並進繰り返し単位40を含む。例えば、図3Aは、前記複数の繰り返し行における、第(p-1)繰り返し行、第p繰り返し行、第(p+1)繰り返し行、及び第(p+1)繰り返し行を含む4つの繰り返し行を示す。pは2以上の正の整数である。 In some embodiments, pixel array structure 100 includes multiple repeating rows. Optionally, each of said plurality of repeating rows includes a selected number of minimal translational repeating units 40 arranged along the row direction X. For example, FIG. 3A shows four repeating rows including the (p−1)th repeating row, the pth repeating row, the (p+1)th repeating row, and the (p+1)th repeating row in the plurality of repeating rows. p is a positive integer of 2 or more.
図3Dは、本開示の幾つかの実施例に係る複数の最小並進繰り返し単位の配列方式を示す図である。幾つかの実施例において、図3A及び図3Dに示すように、複数の繰り返し行が列方向Yに沿って配列されるので、複数の最小並進繰り返し単位40は、行方向X及び列方向Yに沿ってアレイ状に配列される。選択的には、列方向Yと行方向Xとは、異なる方向である。選択的には、列方向Yと行方向Xとは互いに垂直である。 FIG. 3D is a diagram illustrating an arrangement scheme for multiple minimal translational repeating units according to some embodiments of the present disclosure. In some embodiments, the plurality of minimal translational repeating units 40 are aligned in the row direction X and the column direction Y so that the plurality of repeating rows are arranged along the column direction Y, as shown in FIGS. 3A and 3D. arranged in an array along the Optionally, the column direction Y and the row direction X are different directions. Optionally, the column direction Y and the row direction X are perpendicular to each other.
幾つかの実施例において、複数の最小並進繰り返し単位40は、第1方向A第2方向Bに沿って配列される。選択的には、第1方向Aと第2方向Bとは2つの異なる方向である。選択的には、第1方向Aと第2方向Bとは互いに垂直である。選択的には、第1方向Aは列方向Yと同じである。選択的には、第2方向Bは行方向Xと同じである。 In some embodiments, the plurality of minimal translational repeating units 40 are arranged along a first direction A and a second direction B. FIG. Alternatively, the first direction A and the second direction B are two different directions. Alternatively, the first direction A and the second direction B are perpendicular to each other. Alternatively, the first direction A is the same as the column direction Y. Optionally, the second direction B is the same as the row direction X.
幾つかの実施例において、図3Bに示すように、複数の最小並進繰り返し単位40のそれぞれの1つは、複数の第1サブ画素401のうちの1つ、複数の第2サブ画素402のうちの1つ、及び複数の第3サブ画素403のうちの2つを含む(即ち、前記複数の第1サブ画素401のうちの1つは、前記複数の最小並進繰り返し単位40のうちのそれぞれの1つを構成するには不十分であり;前記複数の第2サブ画素402のうちの1つは、前記複数の最小並進繰り返し単位40のうちのそれぞれの1つを構成するには不十分であり;前記複数の第3サブ画素403のうちの1つは、前記複数の最小並進繰り返し単位40のうちのそれぞれの1つを構成するには不十分である)。 In some embodiments, each one of the plurality of minimal translational repeating units 40 includes one of the plurality of first sub-pixels 401 and one of the plurality of second sub-pixels 402, as shown in FIG. 3B. and two of the plurality of third sub-pixels 403 (i.e., one of the plurality of first sub-pixels 401 is included in each of the plurality of minimal translational repeating units 40). one of the plurality of second sub-pixels 402 is insufficient to form a respective one of the plurality of minimal translational repeating units 40; Yes; one of said plurality of third sub-pixels 403 is insufficient to form a respective one of said plurality of minimal translational repeating units 40).
幾つかの実施例において、複数の第3サブ画素403は、複数対の隣接する第3サブ画素にグループ化される。例えば、前記複数対の隣接する第3サブ画素のそれぞれの1対は、前記複数対の隣接する第3サブ画素の当該それぞれの1対における1個目の第3サブ画素403aと、前記複数対の隣接する第3サブ画素の当該それぞれの1対における2個目の第3サブ画素403bとを含む。 In some embodiments, the plurality of third sub-pixels 403 are grouped into pairs of adjacent third sub-pixels. For example, each pair of the plurality of pairs of adjacent third sub-pixels includes the first third sub-pixel 403a in each pair of the plurality of pairs of adjacent third sub-pixels, and the plurality of pairs of adjacent third sub-pixels. and the second third sub-pixel 403b in the respective pair of adjacent third sub-pixels.
選択的には、複数の最小並進繰り返し単位のそれぞれの1つにおける、複数の第1サブ画素に位置する1つと複数の第2サブ画素に位置する1つは、行方向に沿って整列され;複数の最小並進繰り返し単位のそれぞれの1つにおける、複数対の隣接する第3サブ画素に位置するそれぞれの1対は、列方向に沿って整列される。 optionally, one located at the plurality of first sub-pixels and one located at the plurality of second sub-pixels in each one of the plurality of minimal translational repeating units are aligned along the row direction; Each pair of adjacent third sub-pixels in each one of the plurality of minimal translation repeating units are aligned along the column direction.
選択的には、複数の最小並進繰り返し単位のそれぞれの1つにおいて、複数対の隣接する第3サブ画素のそれぞれの1対の列方向に垂直な平面における正投影は、複数の第1サブ画素のそれぞれの1つの列方向に垂直な平面における正投影と、複数の第2サブ画素のそれぞれの1つの列方向に垂直な平面における正投影との間に位置する。 Optionally, in each one of the plurality of minimal translational repeating units, the orthographic projection in a plane perpendicular to the column direction of each pair of the plurality of pairs of adjacent third sub-pixels is the plurality of first sub-pixels and the orthographic projection of each of the plurality of second sub-pixels on a plane perpendicular to the column direction.
幾つかの実施例において、画素配列構造の複数のサブ画素は、複数の仮想画素を構成する。選択的には、複数の第3サブ画素は、行方向X及び列方向Yに沿って配列された複数の仮想画素にグループ化される。選択的には、複数の第3サブ画素のアレイによって限定された列及び行は、複数の仮想画素のアレイによって限定された列及び行と同等である(例えば、同様)。 In some embodiments, multiple sub-pixels of the pixel array structure constitute multiple virtual pixels. Alternatively, the plurality of third sub-pixels are grouped into a plurality of virtual pixels arranged along the row direction X and the column direction Y. FIG. Optionally, the columns and rows defined by the array of third sub-pixels are equivalent (eg, similar) to the columns and rows defined by the array of virtual pixels.
選択的には、複数の仮想画素のそれぞれの1つは、複数対の隣接する第3サブ画素のそれぞれの1対から選択される1つのサブ画素、及び複数の第1サブ画素のそれぞれの1つと複数の第2サブ画素のそれぞれの1つから選択される1つのサブ画素を含む。選択的には、複数の仮想画素は、異なる駆動方法に基づいて異なる方式で限定してもよい。選択的には、複数の最小並進繰り返し単位40のそれぞれの1つにおける4つのサブ画素は、複数の仮想画素における3つの異なる仮想画素に割り当てられる。 Optionally, each one of the plurality of virtual pixels includes one sub-pixel selected from each pair of the plurality of pairs of adjacent third sub-pixels and each one of the plurality of first sub-pixels. and one sub-pixel selected from each one of the plurality of second sub-pixels. Alternatively, multiple virtual pixels may be defined in different ways based on different driving methods. Optionally, four sub-pixels in each one of the plurality of minimal translational repeating units 40 are assigned to three different virtual pixels in the plurality of virtual pixels.
図5Aは、本開示の幾つかの実施例に係る画素配列構造の複数の仮想画素のアレイの部分概略構造図である。図5Bは、本開示の幾つかの実施例に係る画素配列構造の複数の仮想画素のアレイの部分概略構造図である。 FIG. 5A is a partial schematic structural diagram of an array of multiple virtual pixels of a pixel array structure according to some embodiments of the present disclosure. FIG. 5B is a partial schematic structural diagram of an array of multiple virtual pixels of a pixel array structure according to some embodiments of the present disclosure.
幾つかの実施例において、図3A及び図5Aに示すように、第p繰り返し行は、第1最小並進繰り返し単位41を含む。第(p+1)繰り返し行は、第2最小並進繰り返し単位42及び第3最小並進繰り返し単位43を含む。第(p+2)繰り返し行は、第4最小並進繰り返し単位44を含む。 In some embodiments, the pth repeating row includes the first minimal translational repeating unit 41, as shown in FIGS. 3A and 5A. The (p+1)th repeating row includes a second minimal translational repeating unit 42 and a third minimal translational repeating unit 43 . The (p+2)th repeating row contains a fourth minimal translational repeating unit 44 .
選択的には、複数の仮想画素のうち第i列第j行に位置する第1仮想画素700は、複数の第1サブ画素401のうち第i列第j行に位置するサブ画素411、及び複数の第3サブ画素403のうち第i列第j行に位置するサブ画素413bを含む。前記複数の第1サブ画素401におけるサブ画素411及び前記複数の第3サブ画素403におけるサブ画素413bの両方は、いずれも同じ最小並進繰り返し単位(例えば、第1最小並進繰り返し単位41)に位置する。 Alternatively, the first virtual pixel 700 located at the i-th column and the j-th row among the plurality of virtual pixels, the sub-pixel 411 located at the i-th column and the j-th row among the plurality of first sub-pixels 401, and Among the plurality of third sub-pixels 403, a sub-pixel 413b positioned at the i-th column and the j-th row is included. Both the sub-pixel 411 in the plurality of first sub-pixels 401 and the sub-pixel 413b in the plurality of third sub-pixels 403 are located in the same minimal translational repeating unit (eg, the first minimal translational repeating unit 41). .
選択的には、複数の仮想画素のうち第(i+1)列第j行に位置する第2仮想画素710は、複数の第2サブ画素402における、サブ画素411と同じ最小並進繰り返し単位(例えば、第1最小並進繰り返し単位41)に位置する第(i+1)列第j行のサブ画素412を含む。 Alternatively, the second virtual pixel 710 located at the (i+1)-th column and the j-th row among the plurality of virtual pixels is the same minimum translation repeating unit as the sub-pixel 411 in the plurality of second sub-pixels 402 (for example, It includes a sub-pixel 412 at the (i+1)-th column and the j-th row located in the first minimal translational repeating unit 41).
選択的には、複数の仮想画素のうち第i列第(j-1)行に位置する第3仮想画素720は、複数の第3サブ画素403における、サブ画素411と同じ最小並進繰り返し単位(例えば、第1最小並進繰り返し単位41)に位置する第i列第(j-1)行のサブ画素413aを含む。 Alternatively, the third virtual pixel 720 located at the i-th column and the (j−1)-th row among the plurality of virtual pixels is the same minimum translation repeating unit ( For example, it includes the sub-pixel 413a at the i-th column and the (j-1)-th row located in the first minimal translational repeating unit 41).
選択的には、複数の第3サブ画素403のうち第i列第j行に位置するサブ画素413bと複数の第3サブ画素403のうち第i列第(j-1)行に位置するサブ画素413aは、複数対の隣接する第3サブ画素のうちの1対にグループ化される。 Alternatively, the sub-pixel 413b positioned at the i-th column and the j-th row among the plurality of third sub-pixels 403 and the sub-pixel 413b positioned at the i-th column and the (j-1)th row among the plurality of third sub-pixels 403 Pixel 413a is grouped into one of a plurality of pairs of adjacent third sub-pixels.
第1最小並進繰り返し単位41において、複数の第1サブ画素401のうち第i列第j行に位置するサブ画素411、複数の第3サブ画素403のうち第i列第(j-1)行に位置するサブ画素413a、及び複数の第3サブ画素403のうち第i列第j行に位置するサブ画素413bは、同じ列(例えば、第i列)に位置する。複数の第2サブ画素402のうち第(i+1)列第j行に位置するサブ画素412は、第(i+1)列に位置する。 In the first minimum translation repeating unit 41, the sub-pixel 411 located at the i-th column and j-th row among the plurality of first sub-pixels 401, and the i-th column and (j−1) row among the plurality of third sub-pixels 403 and the sub-pixel 413b located at the i-th column and the j-th row among the plurality of third sub-pixels 403 are located at the same column (for example, the i-th column). Among the plurality of second sub-pixels 402, the sub-pixel 412 positioned at the (i+1)-th column and the j-th row is positioned at the (i+1)-th column.
第1最小並進繰り返し単位41において、複数の第1サブ画素401のうち第i列第j行に位置するサブ画素411、複数の第2サブ画素402のうち第(i+1)列第j行に位置するサブ画素412、及び複数の第3サブ画素のうち第i列第j行に位置するサブ画素413bは、同じ行(例えば、第j行)に位置する。複数の第3サブ画素403のうち第i列第(j-1)行に位置するサブ画素413aは、第(j-1)行に位置する。 In the first minimum translation repeating unit 41, the sub-pixel 411 located at the i-th column and j-th row among the plurality of first sub-pixels 401 and the (i+1)-th column and j-th row among the plurality of second sub-pixels 402 The sub-pixel 412 , which is located on the i-th column and the j-th row among the plurality of third sub-pixels, is located on the same row (for example, the j-th row). Among the plurality of third sub-pixels 403, the sub-pixel 413a positioned at the i-th column and the (j-1)-th row is positioned at the (j-1)-th row.
幾つかの実施例において、複数の仮想画素は、複数の第1型仮想画素と複数の第2型仮想画素を含む。一例では、前記複数の第1型仮想画素のそれぞれの1つは、同じ最小並進繰り返し単位からの複数の第1サブ画素401の1つ及び複数の第3サブ画素403の1つを含む。他の一例では、複数の第2型仮想画素のそれぞれの1つは、異なる最小並進繰り返し単位からの複数の第2サブ画素402の1つ及び複数の第3サブ画素403の1つを含む。 In some embodiments, the plurality of virtual pixels includes a plurality of first type virtual pixels and a plurality of second type virtual pixels. In one example, each one of the plurality of first type virtual pixels includes one of the plurality of first sub-pixels 401 and one of the plurality of third sub-pixels 403 from the same minimal translational repeating unit. In another example, each one of the plurality of second type virtual pixels includes one of the plurality of second sub-pixels 402 and one of the plurality of third sub-pixels 403 from different minimal translational repeating units.
一例では、複数の仮想画素のうち第i列第j行に位置する第1仮想画素700は、複数の第1型仮想画素の1つである。複数の第1サブ画素401のうち第i列第j行に位置するサブ画素411及び複数の第3サブ画素403のうち第i列第j行に位置するサブ画素413bは、同じ並進繰り返し単位(例えば、第1最小並進繰り返し単位41)からのものである。 In one example, the first virtual pixel 700 located at the i-th column and the j-th row among the plurality of virtual pixels is one of the plurality of first-type virtual pixels. The sub-pixel 411 located at the i-th column and j-th row among the plurality of first sub-pixels 401 and the sub-pixel 413b located at the i-th column and j-th row among the plurality of third sub-pixels 403 are the same translational repeating unit ( For example, from the first minimal translational repeating unit 41).
他の一例では、複数の仮想画素のうち第(i+1)列第j行に位置する第2仮想画素710は、複数の第2型仮想画素の1つである。複数の第2サブ画素402のうち第(i+1)列第j行に位置するサブ画素412は、第1最小並進繰り返し単位41からのものであり、複数の第3サブ画素403のうち第(i+1)列第j行に位置するサブ画素423aは、第2最小並進繰り返し単位42からのものであり、当該第2最小並進繰り返し単位42は、第1最小並進繰り返し単位41と異なる。 In another example, the second virtual pixel 710 located at the (i+1)th column and the jth row among the plurality of virtual pixels is one of the plurality of second type virtual pixels. Among the plurality of second sub-pixels 402, the sub-pixel 412 located at the (i+1)th column and the j-th row is from the first minimal translation repeating unit 41, and among the plurality of third sub-pixels 403, the (i+1)th sub-pixel 412 ) sub-pixel 423 a located at column j row is from the second minimal translational repeating unit 42 , which is different from the first minimal translational repeating unit 41 .
選択的には、複数の第1型仮想画素及び複数の第2型仮想画素は、行方向Xに沿って交互に配列される。選択的には、複数の第1型仮想画素及び複数の第2型仮想画素は、列方向Yに沿って交互に配列される。 Alternatively, the plurality of first-type virtual pixels and the plurality of second-type virtual pixels are alternately arranged along the row direction X. FIG. Alternatively, the plurality of first-type virtual pixels and the plurality of second-type virtual pixels are alternately arranged along the column direction Y. FIG.
選択的には、行方向Xに沿って、複数の第3サブ画素403における2つの隣接する仮想画素に位置する2つのサブ画素は、2つの異なる最小並進繰り返し単位からのものである。 Optionally, two sub-pixels located in two adjacent virtual pixels in the plurality of third sub-pixels 403 along the row direction X are from two different minimal translation repeating units.
選択的には、複数の第1型仮想画素のそれぞれの2つのサブ画素の中心を結ぶ中心連結線は、同じ第1接続方向を有する。複数の第2型仮想画素のそれぞれの2つのサブ画素の中心を結ぶ中心連結線は、同じ第2接続方向を有する。選択的には、第1接続方向と第2接続方向とは異なる。 Alternatively, center connecting lines connecting centers of two sub-pixels of each of the plurality of first-type virtual pixels have the same first connecting direction. A central connecting line connecting the centers of two sub-pixels of each of the plurality of second-type virtual pixels has the same second connecting direction. Optionally, the first connection direction and the second connection direction are different.
例えば、複数の第1サブ画素401のうち第i列第j行に位置するサブ画素411の中心と、複数の第3サブ画素403のうち第i列第j行に位置するサブ画素413bの中心とを結ぶ第1線701の方向は、複数の第2サブ画素402のうち第(i+1)列第j行に位置するサブ画素412の中心と、複数の第3サブ画素403のうち第(i+1)列第j行に位置するサブ画素423aの中心とを結ぶ第2線711の方向とは異なる。 For example, among the plurality of first sub-pixels 401, the center of the sub-pixel 411 located in the i-th column, j-th row and the center of the sub-pixel 413b located in the i-th column, j-th row among the plurality of third sub-pixels 403 and the center of the sub-pixel 412 located at the (i+1)-th column and j-th row among the plurality of second sub-pixels 402 and the (i+1-th) among the plurality of third sub-pixels 403 . ) different from the direction of the second line 711 connecting the center of the sub-pixel 423a located in the j-th row of the column.
幾つかの実施例において、同じ列におけるすべての第3サブ画素(第1型仮想画素からの第3サブ画素第2型仮想画素からの第3サブ画素を含む)の中心は、列方向Yに平行な方向を有する直線上に位置する。同じ列の第1型仮想画素からのすべての第1サブ画素の中心は、列方向Yに平行な方向を有する直線上に位置する。同じ列の第2型仮想画素からのすべての第2サブ画素の中心は、列方向Yに平行な方向を有する直線上に位置する。これらの3本の直線は互いに重ならない。 In some embodiments, the center of all the third sub-pixels in the same column (including the third sub-pixel from the first type virtual pixel and the third sub-pixel from the second type virtual pixel) is in the column direction Y Located on straight lines with parallel directions. The centers of all the first sub-pixels from the first type virtual pixels in the same column lie on a straight line with a direction parallel to the column direction Y. The centers of all the second sub-pixels from the second type virtual pixels in the same column lie on a straight line with a direction parallel to the column direction Y. These three straight lines do not overlap each other.
幾つかの実施例において、同じ行における第1型仮想画素からのすべての第1サブ画素の中心及び第2型仮想画素からのすべての第2サブ画素の中心は、行方向Xに平行な方向を有する直線上に位置する。同じ行におけるすべての第3サブ画素(第1型仮想画素からの第3サブ画素及び第2型仮想画素からの第3サブ画素を含む)の中心は、行方向Xに平行な方向を有する直線上に位置する。これらの2本の直線は互いに重ならない。 In some embodiments, the centers of all first sub-pixels from first-type virtual pixels and all second sub-pixel centers from second-type virtual pixels in the same row are aligned in a direction parallel to row direction X. located on a straight line with The center of all the third sub-pixels in the same row (including the third sub-pixel from the first-type virtual pixel and the third sub-pixel from the second-type virtual pixel) is a straight line having a direction parallel to the row direction X. located above. These two straight lines do not overlap each other.
幾つかの実施例において、図4に示すように、当該画素配列構造の駆動方法は、第(i-1)列第(j-1)行の第1論理画素からの第1色の第1論理サブ画素の理論データ信号と第(i-1)列第j行の第2論理画素からの第1色の第1論理サブ画素の理論データ信号に基づいて、複数の第1サブ画素のうち第i列第j行に位置するサブ画素の第1実データ信号を取得するステップと;第i列第j行の第3論理画素からの第3色の第3論理サブ画素の理論データ信号に基づいて、複数の第3サブ画素のうち第i列第j行に位置するサブ画素の第2実データ信号を取得するステップと;第(i+1)列第(j-1)行の第4論理画素からの第2色の第2論理サブ画素の理論データ信号と第(i+1)列第j行の第5論理画素からの第2色の第2論理サブ画素の理論データ信号に基づいて、複数の第2サブ画素のうち第(i+1)列第j行に位置するサブ画素の第3実データ信号を取得するステップと;第i列第(j-1)行の第6論理画素からの第3色の第3論理サブ画素の理論データ信号に基づいて、複数の第3サブ画素のうち第i列第(j-1)行に位置するサブ画素の第4実データ信号を取得するステップとを備え、2≦i≦I,2≦j≦Jである。 In some embodiments, as shown in FIG. 4, the driving method of the pixel array structure is to drive the first pixel of the first color from the first logic pixel of the (i−1)th row (j−1)th column. Based on the logical data signal of the logical sub-pixel and the logical data signal of the first logical sub-pixel of the first color from the second logical pixel of the (i−1)th row and the jth row, out of the plurality of first subpixels obtaining the first real data signal of the sub-pixel located at the i-th column and the j-th row; and obtaining the theoretical data signal of the third logical sub-pixel of the third color from the i-th column and the j-th row of the third logical pixel. obtaining a second real data signal of a sub-pixel located at the i-th column and the j-th row among the plurality of third sub-pixels based on the fourth logic at the (i+1)th column and the (j-1)th row A plurality of obtaining a third real data signal of a sub-pixel located at the (i+1)th column and the jth row among the second subpixels of the above; obtaining a fourth real data signal of a sub-pixel positioned at the i-th column and the (j−1)-th row among the plurality of third sub-pixels based on the theoretical data signal of the third logical sub-pixel of three colors; with 2≤i≤I and 2≤j≤J.
幾つかの実施例において、複数の論理画素は、第1論理画素、第2論理画素、第3論理画素、第4論理画素、第5論理画素、第6論理画素を含む。選択的には、複数の論理画素のそれぞれの1つは、第1色の第1論理サブ画素、第2色の第2論理サブ画素、第3色の第3論理サブ画素を含む。従って、複数の論理画素のそれぞれの1つは、すべての種類の色を独立に表示することができる。しかしながら、複数の仮想画素のそれぞれの1つは、幾つかの色しか表示することができず、例えば、複数の仮想画素のそれぞれの1つは、実質的に白色を表示することができない。 In some embodiments, the plurality of logical pixels includes a first logical pixel, a second logical pixel, a third logical pixel, a fourth logical pixel, a fifth logical pixel, and a sixth logical pixel. Optionally, each one of the plurality of logical pixels includes a first logical sub-pixel of a first color, a second logical sub-pixel of a second color and a third logical sub-pixel of a third color. Therefore, each one of the plurality of logical pixels can independently display all kinds of colors. However, each one of the plurality of virtual pixels can only display some colors, for example each one of the plurality of virtual pixels can substantially not display white.
幾つかの実施例において、本開示では、複数の論理画素のそれぞれの1つの理論データ信号は、画像信号システムによって限定された座標及び輝度情報を含み、且つ表示装置の物理的構造とは無関係である。 In some embodiments, in the present disclosure, one theoretical data signal for each of the plurality of logical pixels contains coordinate and luminance information defined by the image signal system and is independent of the physical structure of the display device. be.
例えば、複数の論理画素のそれぞれの1つの理論データ信号を表示する場合、データドライバは、第1論理サブ画素の理論データ信号、第2論理サブ画素の理論データ信号及び第3論理サブ画素の理論データ信号を含む3つの理論データ信号を生成する。複数の論理画素のそれぞれの1つにおいて、第1論理サブ画素の階調、第2論理サブ画素の階調、第3論理サブ画素の階調がいずれも225である場合、前記複数の論理画素のそれぞれの1つは、実質的に白色を表示することができる。 For example, when displaying one theoretical data signal for each of a plurality of logical pixels, the data driver may combine the theoretical data signal for the first logical sub-pixel, the theoretical data signal for the second logical sub-pixel, and the theoretical data signal for the third logical sub-pixel. Generate three theoretical data signals containing the data signal. In each one of the plurality of logical pixels, when the gradation of the first logical sub-pixel, the gradation of the second logical sub-pixel, and the gradation of the third logical sub-pixel are all 225, the plurality of logical pixels can display a substantially white color.
複数の論理画素のそれぞれの1つは、2つのサブ画素のみを含むのに対し、複数の論理画素のそれぞれの1つは、3つのサブ画素を含むため、複数の論理サブ画素についてデータドライバによって生成されるデータの量は、画素配列構造におけるサブ画素の数と一致することができない。従って、データドライバによって生成されたデータの量を複数の仮想画素に直接転送することはできない。又は、データドライバによって生成されたデータの量は、複数の仮想画素の実データ信号を取得するように、サブピクセルレンダリングを使用して変換する必要がある。実データ信号は、データ線から画素配列構造における複数の仮想画素に送信される信号である。 Since each one of the plurality of logical pixels includes only two sub-pixels, whereas each one of the plurality of logical pixels includes three sub-pixels, the data driver for the plurality of logical sub-pixels The amount of data generated cannot match the number of sub-pixels in the pixel array structure. Therefore, the amount of data generated by the data driver cannot be directly transferred to multiple virtual pixels. Alternatively, the amount of data generated by the data driver needs to be transformed using sub-pixel rendering to obtain the real data signal of multiple virtual pixels. A real data signal is a signal sent from a data line to a plurality of virtual pixels in a pixel array structure.
選択的には、複数の論理画素は、RGBRGB-stripeの配列方式で配列される。選択的には、複数の論理画素が行方向及び列方向に沿ってアレイ状に配列される。例えば、複数の論理画素は、実際に存在する画素ではない。しかしながら、複数の仮想画素におけるサブ画素は、画素配列構造内の実際に存在するサブ画素である。 Alternatively, the plurality of logical pixels are arranged in an RGBRGB-stripe arrangement. Alternatively, a plurality of logic pixels are arranged in an array along the row direction and the column direction. For example, logical pixels are not actually existing pixels. However, sub-pixels in a plurality of virtual pixels are sub-pixels that actually exist within the pixel array structure.
選択的には、複数の論理画素の数は、複数の仮想画素の数と同じである。複数の論理画素のそれぞれの1つは、複数の仮想画素のそれぞれの1つに対応する。 Alternatively, the number of logical pixels is the same as the number of virtual pixels. A respective one of the plurality of logical pixels corresponds to a respective one of the plurality of virtual pixels.
選択的には、複数の論理画素のそれぞれの1つは、赤色サブ画素、緑色サブ画素、及び青色サブ画素を含む。複数の仮想画素のそれぞれの1つは、緑色サブ画素、及び赤色サブ画素と青色サブ画素から選択された1つのサブ画素を含む。 Optionally, each one of the plurality of logical pixels includes red sub-pixels, green sub-pixels and blue sub-pixels. Each one of the plurality of virtual pixels includes a green sub-pixel and one sub -pixel selected from a red sub-pixel and a blue sub-pixel.
選択的には、表示パネルは、h1行及びh2列の複数の仮想画素のアレイを有するため、仮想画素の数は、h1×h2である。従って、複数の仮想画素のうち第i列第j行に位置する仮想画素は、複数の論理画素のうち第i列第j行に位置する論理画素に対応する。複数の論理画素のうち第i列第j行に位置する論理画素の理論データ信号に基づいて、複数の仮想画素のうち第i列第j行に位置する仮想画素の実データ信号を取得する。 Alternatively, the display panel has an array of multiple virtual pixels with h1 rows and h2 columns, so that the number of virtual pixels is h1×h2. Therefore, the virtual pixel located at the i-th column and the j-th row among the plurality of virtual pixels corresponds to the logical pixel located at the i-th column and the j-th row among the plurality of logical pixels. Based on the theoretical data signal of the logical pixel located in the i-th column and the j-th row among the plurality of logical pixels, the real data signal of the virtual pixel located in the i-th column and the j-th row among the plurality of virtual pixels is obtained.
幾つかの実施例において、複数の仮想画素の位置と複数の論理画素の位置との間の異なる関係、及び異なる表示要件に基づいて、複数の論理画素のそれぞれの1つからの選定色の論理サブ画素の理論データ信号、及び前記複数の論理画素における、前記複数の論理画素の当該それぞれの1つに隣接する1つの論理画素からの当該選定色の論理サブ画素の理論データ信号に基づいて、前記複数の仮想画素のそれぞれの1つにおける当該選定色のサブ画素の実データ信号を算出する。 In some embodiments, logic selects a color from each one of the plurality of logical pixels based on different relationships between virtual pixel locations and logical pixel locations and different display requirements. based on the sub-pixel theoretical data signal and the theoretical data signal of the logical sub-pixel of the selected color from one logical pixel adjacent to the respective one of the plurality of logical pixels in the plurality of logical pixels; A real data signal for a sub-pixel of the selected color in each one of the plurality of virtual pixels is calculated.
幾つかの実施例において、複数の第1サブ画素のうち第i列第j行に位置するサブ画素の第1実データ信号は、
ここで、Xi,jは、複数の第1サブ画素のうち第i列第j行に位置するサブ画素の第1実データ信号を表し;xi-1,j-1は、第(i-1)列第(j-1)行の第1論理画素からの第1色の第1論理サブ画素の理論データ信号を表し;xi-1,jは、第(i-1)列第j行の第2論理画素からの第1色の第1論理サブ画素の理論データ信号を表し、α1はxi-1,j-1の重みを表し、α2はxi-1,jの重みを表し、且つγは定数である。 Here, X i,j represents the first real data signal of the sub-pixel positioned at the i -th column and j- th row among the plurality of first sub-pixels; -1) represents the theoretical data signal of the first logical sub-pixel of the first color from the first logical pixel of the (j−1)th column; x i−1,j is the (i−1)th column represents the theoretical data signal of the first logical subpixel of the first color from the second logical pixel of the j row, α 1 represents the weight of x i−1,j−1 , α 2 represents the weight of x i−1,j and γ is a constant.
幾つかの実施例において、α1とα2との比率は1:1である。選択的には、α1とα2は、同じ値を有する。例えば、α1とα2は、それぞれ0.5である。選択的には、α1とα2とは、異なる値を有する。例えば、α1は0.4、α2は0.6である。 In some embodiments, the ratio of α 1 to α 2 is 1:1. Optionally, α 1 and α 2 have the same value. For example, α 1 and α 2 are each 0.5. Optionally, α 1 and α 2 have different values. For example, α 1 is 0.4 and α 2 is 0.6.
例えば、同じ行又は同じ列の2つの隣接する仮想画素は、2つの隣接する仮想画素における第1サブ画素と第2サブ画素との間の中心線に関して対称であり、2つの隣接する仮想画素における第3サブ画素は、これらの2つの隣接する仮想画素における第1サブ画素と第2サブ画素との中心線に関して対称である。従って、第1サブ画素は2つの隣接する論理画素によって1:1の比率で共有され、第2サブ画素は2つの隣接する論理画素によって1:1の比率で共有される。 For example, two adjacent virtual pixels in the same row or same column are symmetrical about a centerline between a first sub-pixel and a second sub-pixel in the two adjacent virtual pixels, and The third subpixel is symmetrical about the centerline of the first and second subpixels in these two adjacent virtual pixels. Thus, the first sub-pixel is shared by two adjacent logical pixels in a 1:1 ratio and the second sub-pixel is shared by two adjacent logical pixels in a 1:1 ratio.
幾つかの実施例において、複数の第3サブ画素のうち第i列第j行に位置するサブ画素の第2実データ信号は、次式で表される:
ここで、Gi,jは、複数の第3サブ画素のうち第i列第j行に位置するサブ画素の第2実データ信号を表し;gi,jは、第i列第j行の第3論理画素からの第3色の第3論理サブ画素の理論データ信号を表す。 Here, G i,j represents the second actual data signal of the sub-pixel positioned at the i-th column and j-th row among the plurality of third sub-pixels; g i,j represents the i-th column and j-th row. 3 represents the theoretical data signal of the third logical sub-pixel of the third color from the third logical pixel;
幾つかの実施例において、複数の第2サブ画素のうちの第(i+1)列第j行に位置するサブ画素の第3実データ信号は、次式で表される:
ここで、Yi+1,jは、複数の第2サブ画素のうち第(i+1)列第j行に位置するサブ画素の第3実データ信号を表し;yi+1,j-1は、第(i+1)列第(j-1)行の第4論理画素からの第2色の第2論理サブ画素の理論データ信号を表し;yi+1,jは、第(i+1)列第j行の第5論理画素からの第2色の第2論理サブ画素の理論データ信号を表し、β1はyi+1,j-1の重みを表し;β2はyi+1,jの重みを表し;且つγは定数である。 Here, Y i+1,j represents the third real data signal of the sub-pixel positioned at the (i+1)th column and the jth row among the plurality of second sub-pixels; ) represents the theoretical data signal of the second logical sub-pixel of the second color from the fourth logical pixel of column (j−1), row; y i+1,j represents the fifth logical of column (i+1), row j. represents the theoretical data signal of the second logical sub-pixel of the second color from the pixel, β 1 represents the weight of y i+1,j−1 ; β 2 represents the weight of y i+1,j ; be.
幾つかの実施例において、β1とβ2との比率は1:1である。選択的には、β1とβ2は、同じ値を有する。例えば、β1とβ2は、それぞれ0.5である。選択的には、β1とβ2とは、異なる値を有する。例えば、β1は0.4、β2は0.6である。 In some embodiments, the ratio of β 1 and β 2 is 1:1. Optionally, β 1 and β 2 have the same value. For example, β 1 and β 2 are each 0.5. Optionally, β 1 and β 2 have different values. For example, β 1 is 0.4 and β 2 is 0.6.
例えば、同じ行又は同じ列の2つの隣接する仮想画素は、2つの隣接する仮想画素における第1サブ画素と第2サブ画素との間の中心線に関して対称であり、2つの隣接する仮想画素における第3サブ画素は、これらの2つの隣接する仮想画素における第1サブ画素と第2サブ画素との中心線に関して対称である。従って、第1サブ画素は2つの隣接する論理画素によって1:1の比率で共有され、第2サブ画素は2つの隣接する論理画素によって1:1の比率で共有される。 For example, two adjacent virtual pixels in the same row or same column are symmetrical about a centerline between a first sub-pixel and a second sub-pixel in the two adjacent virtual pixels, and The third subpixel is symmetrical about the centerline of the first and second subpixels in these two adjacent virtual pixels. Thus, the first sub-pixel is shared by two adjacent logical pixels in a 1:1 ratio and the second sub-pixel is shared by two adjacent logical pixels in a 1:1 ratio.
幾つかの実施例において、複数の第3サブ画素のうち第i列第(j-1)行に位置するサブ画素の第4実データ信号は、次式で表される:
ここで、Gi,j-1は、複数の第3サブ画素のうち第i列第(j-1)行に位置するサブ画素の第4実データ信号を表し;gi,j-1は、第i列第(j-1)行の第6論理画素からの第3色の第3論理サブ画素の理論データ信号を表す。 Here, G i,j-1 represents the fourth real data signal of the sub-pixel positioned at the i-th column and the (j-1)-th row among the plurality of third sub-pixels; , represents the theoretical data signal of the third logical sub-pixel of the third color from the sixth logical pixel of the i-th column and the (j−1)-th row.
幾つかの実施例において、表示パネルの表示領域の周縁で色ずれが発生することを防止するため、複数の論理サブピクセルのうち、表示領域の周縁に位置する複数の論理サブピクセルの加重値が減少されるので、上記(2.1)式のα1、α2は1未満、上記(2.3)式のβ1、β2は1未満となる可能性がある。 In some embodiments, in order to prevent color shift from occurring at the edge of the display area of the display panel, among the plurality of logical sub-pixels, the weight values of the plurality of logical sub-pixels located at the edge of the display area are Therefore, α 1 and α 2 in the above equation (2.1) may be less than 1, and β 1 and β 2 in the above equation (2.3) may be less than 1.
幾つかの実施例において、表示パネルに表示されるパターンの周縁の、第1サブ画素における複数のサブ画素と第2サブ画素における複数のサブ画素について、色ずれを回避するようにα1、α2、β1及びβ2を調整する必要もある。 In some embodiments, for the plurality of sub-pixels in the first sub-pixel and the plurality of sub-pixels in the second sub-pixel at the perimeter of the pattern displayed on the display panel, α 1 , α 2 , β 1 and β 2 also need to be adjusted.
幾つかの実施例において、表示パネルに特殊な図形や特殊なパターンが表示される場合、特殊な図形や特殊なパターンが画素配列構造におけるサブ画素を干渉するため、歪みが発生する可能性があり、従って、歪みを避けるようにα1、α2、β1及びβ2を調整する必要がある。例えば、特殊な図形や特殊なパターンの輝度が大きく変動しないため、α1とα2のそれぞれはいずれもそれぞれ1であり、β1とβ2のそれぞれはいずれもそれぞれ1である。 In some embodiments, when special graphics or patterns are displayed on the display panel, distortion may occur because the special graphics or patterns interfere with sub-pixels in the pixel array structure. , so it is necessary to adjust α 1 , α 2 , β 1 and β 2 to avoid distortion. For example, since the brightness of a special figure or pattern does not vary greatly, α 1 and α 2 are both 1, and β 1 and β 2 are both 1.
幾つかの実施例において、γは、実データ信号と表示輝度との間の関係を表す。一例では、Xi,jは、複数の第1サブ画素のうち第i列第j行に位置するサブ画素の第1実データ信号を表す時、複数の第1サブ画素のうち第i列第j行に位置するサブ画素の輝度は、LX=CX・Xi,j γという式で表され、ここで、LXは、複数の第1サブ画素のうち第i列第j行に位置するサブ画素の輝度を表し、CXは、複数の第1サブ画素のうち第i列第j行に位置するサブ画素の物理的特性によって決定される。 In some embodiments, γ represents the relationship between the actual data signal and display brightness. In one example, when X i,j represents a first real data signal of a sub-pixel located in the i-th column and the j-th row among the plurality of first sub-pixels, X i,j represents the i-th column among the plurality of first sub-pixels. The luminance of the sub-pixel located in the j row is represented by the formula L X =C X ·X i,j γ , where L X is the i-th column and j-th row of the plurality of first sub-pixels. CX represents the luminance of the located sub-pixel, and is determined by the physical characteristics of the sub-pixel located at the i-th column and the j-th row among the plurality of first sub-pixels.
他の一例では、Yi+1,jは、複数の第2サブ画素のうち第(i+1)列第j行に位置するサブ画素の第3実データ信号を表す時、複数の第2サブ画素のうち第(i+1)列第j行に位置するサブ画素の輝度は、LY=CY・Yi+1,j γという式の式で表され、ここで、LYは、複数の第2サブ画素のうち第(i+1)列第j行に位置するサブ画素の輝度を表し、CYは、複数の第2サブ画素のうち第(i+1)列第j行に位置するサブ画素の物理的特性によって決定される。 In another example, when Yi+1,j represents the third real data signal of the sub-pixel located at the (i+1)th column and the j-th row among the plurality of second sub-pixels, The luminance of the sub-pixel positioned at the (i+1)-th column and the j-th row is represented by the following formula: LY = CY.Yi +1,jγ , where LY is the number of second sub-pixels. CY represents the luminance of the sub-pixel located at the (i+1)th column and the jth row among the plurality of second subpixels, and C Y is determined by the physical characteristics of the subpixel located at the (i+1)th column and the jth row among the plurality of second sub-pixels. be done.
一例では、xi-1,j-1が第(i-1)列第(j-1)行の第1論理画素からの第1色の第1論理サブ画素の理論データ信号を表す時、第(i-1)列第(j-1)行の第1論理画素からの第1論理サブ画素の輝度は、Lx=Cx・xi-1,j-1 γという式の式で表され、ここで、Lxは、第(i-1)列第(j-1)行の第1論理画素からの第1色の第1論理サブ画素からの輝度を表し、Cxは、第(i-1)列第(j-1)行の第1論理画素からの第1論理サブ画素の物理的特性によって決定される。 In one example, when x i-1,j-1 represents the theoretical data signal of the first logical sub-pixel of the first color from the first logical pixel at column (i-1), row (j-1), The luminance of the first logical sub-pixel from the first logical pixel in the (i-1)th column and the (j-1)th row is expressed by the formula L x =C x x i-1, j-1 γ where L x represents the luminance from the first logical sub-pixel of the first color from the first logical pixel at column (i−1), row (j−1), and C x is: It is determined by the physical characteristics of the first logical sub-pixel from the first logical pixel at column (i-1), row (j-1).
他の一例では、yi+1,j-1が第(i+1)列第(j-1)行の第4論理画素からの第2色の第2論理サブ画素の理論データ信号を表す時、第(i+1)列第(j-1)行の第4論理画素からの第2色の第2論理サブ画素からの輝度は、Ly=Cy・yi+1,j-1 γという式の式で表され、ここで、Lyは、第(i+1)列第(j-1)行の第4論理画素からの第2色の第2論理サブ画素からの輝度を表し、Cyは、第(i+1)列第(j-1)行からの第4論理画素の第2色の第2論理サブ画素の物理的特性によって決定される。 In another example, when yi+1,j-1 represents the theoretical data signal of the second logical sub-pixel of the second color from the fourth logical pixel of the (i+1)th row (j-1)th, then the th ( The luminance from the second logical sub-pixel of the second color from the fourth logical pixel in the i+1)th row (j−1)th row is expressed by the formula L y =C y ·y i+1, j−1 γ . where L y represents the luminance from the second logical sub-pixel of the second color from the fourth logical pixel of the (i+1)th row (j−1)th, and C y represents the (i+1th) ) is determined by the physical characteristics of the second color second logical sub-pixel of the fourth logical pixel from column (j-1) row.
幾つかの実施例において、式(2.1)及び式(2.4)では、下付き文字i及び下付き文字jは、画素アドレッシング座標を表す(例えば、複数の仮想画素のそれぞれの1つにおけるサブ画素の画素アドレッシング座標、及び複数の論理画素のそれぞれの1つにおける論理サブ画素の画素アドレッシング座標を含む)。 In some embodiments, in equations (2.1) and (2.4), subscript i and subscript j represent pixel addressing coordinates (e.g., each one of a plurality of virtual pixels and the pixel addressing coordinates of the logical sub-pixels in each one of the plurality of logical pixels).
幾つかの実施例において、式(2.1)によれば、複数の第1サブ画素のうち第i列第j行に位置するサブ画素の第1実データ信号は、第(i-1)列第(j-1)行の第1論理画素からの第1色の第1論理サブ画素の理論データ信号、及び第(i-1)列第j行の第2論理画素からの第1色の第1論理サブ画素の理論データ信号によって決定される。第(i-1)列第(j-1)行に位置する第1論理画素と第(i-1)列第j行に位置する第2論理画素は、同じ列にあるが、異なる行にあることが発見された。 In some embodiments, according to equation (2.1), the first real data signal of the sub-pixel located at the i-th column and the j-th row among the plurality of first sub-pixels is the (i-1)th The theoretical data signal of the first logical sub-pixel of the first color from the first logical pixel of column (j−1) row and the first color from the second logical pixel of column (i−1) row j is determined by the theoretical data signal of the first logical sub-pixel of . The first logical pixel located at the (i−1)th column and the (j−1)th row and the second logical pixel located at the (i−1)th column and the jth row are in the same column but in different rows. Something was discovered.
幾つかの実施例において、式(2.3)によれば、複数の第2サブ画素のうち第(i+1)列第j行に位置するサブ画素の第3実データ信号は、第(i+1)列第(j-1)行の第4論理画素からの第2色の第2論理サブ画素の理論データ信号、及び第(i+1)列第j行の第5論理画素からの第2色の第2論理サブ画素の理論データ信号によって決定される。第(i+1)列第(j-1)行に位置する第4論理画素と第(i+1)列第j行に位置する第5論理画素は、同じ列にあるが、異なる行にあることが発見された。 In some embodiments, according to equation (2.3), the third real data signal of the sub-pixel located at the (i+1)-th column and the j-th row among the plurality of second sub-pixels is the (i+1)-th The theoretical data signal of the second logical sub-pixel of the second color from the fourth logical pixel of the column (j−1)-th row and the logical data signal of the second color from the fifth logical pixel of the (i+1)-th column and the j-th row It is determined by the theoretical data signal of two logical sub-pixels. It is found that the fourth logical pixel located at column (i+1), row (j-1) and the fifth logical pixel located at column (i+1), row j are in the same column but in different rows. was done.
幾つかの実施例において、式(2.2)及び式(2.4)によれば、複数の第3サブ画素のそれぞれの1つの実データ信号は、複数の論理画素のそれぞれの1つからの第3論理サブ画素の理論データ信号によって決定され、これは、前記複数の第3サブ画素のそれぞれの1つは、前記複数の論理画素のそれぞれの1つからの第3論理サブ画素に対応するからである。
幾つかの実施例において、図3Cに示すように、複数の最小並進繰り返し単位40のそれぞれの1つは、図3Bに示す複数の最小並進繰り返し単位40のそれぞれの1つの配列方式と異なる配列方式で配列されている。
In some embodiments, according to equations (2.2) and (2.4), one actual data signal for each of the plurality of third sub-pixels is obtained from a respective one of the plurality of logical pixels. wherein each one of said plurality of third sub-pixels corresponds to a third logical sub-pixel from each one of said plurality of logical pixels Because it does.
In some embodiments, as shown in FIG. 3C, each one of the plurality of minimal translational repeating units 40 has a different alignment scheme than each one of the plurality of minimal translational repeating units 40 shown in FIG. 3B. are arranged in
幾つかの実施例において、複数の最小並進繰り返し単位40のそれぞれの1つは、複数の第1サブ画素401のうちの1つ、複数の第2サブ画素402のうちの1つ、及び複数の第3サブ画素403のうちの2つを含む(即ち、複数の第1サブ画素401のうちの1つは、複数の最小並進繰り返し単位40の当該それぞれの1つを構成するには不十分であり;複数の第2サブ画素402のうちの1つは、複数の最小並進繰り返し単位40の当該それぞれの1つを構成するには不十分であり;複数の第3サブ画素403のうちの1つは、複数の最小並進繰り返し単位40の当該それぞれの1つを構成するには不十分である)。 In some embodiments, each one of the plurality of minimal translational repeating units 40 includes one of the plurality of first sub-pixels 401, one of the plurality of second sub-pixels 402, and a plurality of including two of the third sub-pixels 403 (i.e., one of the plurality of first sub-pixels 401 is insufficient to constitute that respective one of the plurality of minimal translational repeating units 40); Yes; one of the plurality of second sub-pixels 402 is insufficient to form that respective one of the plurality of minimal translational repeating units 40; one of the plurality of third sub-pixels 403 is insufficient to constitute that respective one of the plurality of minimal translational repeating units 40).
幾つかの実施例において、複数の第3サブ画素403は、複数対の隣接する第3サブ画素にグループ化される。例えば、複数対の隣接する第3サブ画素のそれぞれの1対は、複数対の隣接する第3サブ画素の当該それぞれの1対における1個目の第3サブ画素403aと、複数対の隣接する第3サブ画素のそれぞれの1対における2個目の第3サブ画素403bとを含む。 In some embodiments, the plurality of third sub-pixels 403 are grouped into pairs of adjacent third sub-pixels. For example, each pair of the plurality of pairs of adjacent third sub-pixels is the first third sub-pixel 403a in the respective pair of the plurality of pairs of adjacent third sub-pixels, and the plurality of pairs of adjacent third sub-pixels. and a second third sub-pixel 403b in each pair of third sub-pixels.
幾つかの実施例において、複数の最小並進繰り返し単位40のそれぞれの1つにおいて、複数の第1サブ画素401のそれぞれの1つの行方向Xに垂直な平面における正投影、及び複数の第2サブ画素402のそれぞれの1つの行方向Xに垂直な平面における正投影は、複数対の隣接する第3サブ画素のそれぞれの1対(例えば、403a及び403b)の行方向Xに垂直な平面における正投影の間に位置する。 In some embodiments, in each one of the plurality of minimal translational repeating units 40, each one of the plurality of first sub-pixels 401 is orthographically projected in a plane perpendicular to the row direction X and the plurality of second sub-pixels An orthographic projection of each one of the pixels 402 in a plane perpendicular to the row direction X is an orthogonal projection in a plane perpendicular to the row direction X of each pair of adjacent third sub-pixels (eg, 403a and 403b). Located between projections.
選択的には、複数の最小並進繰り返し単位40のそれぞれの1つにおいて、複数の第1サブ画素401におけるサブ画素の中心と複数の第2サブ画素402におけるサブ画素の中心を結ぶ中心連結線の長さは、複数の第3サブ画素403における2つのサブ画素(例えば、403a及び403b)の中心を結ぶ中心連結線の長さより長い。 Alternatively, in each one of the plurality of minimal translation repeating units 40, a central connecting line connecting the sub-pixel centers of the plurality of first sub-pixels 401 and the sub-pixel centers of the plurality of second sub-pixels 402 The length is longer than the length of the central connecting line connecting the centers of two sub-pixels (eg, 403a and 403b) in the plurality of third sub-pixels 403 .
選択的には、複数の最小並進繰り返し単位40のそれぞれの1つにおいて、複数の第1サブ画素401におけるサブ画素の中心と複数の第2サブ画素402におけるサブ画素の中心を結ぶ中心連結線は、複数の第3サブ画素403における2つのサブ画素(例えば、403a及び403b)の中心を結ぶ中心連結線に垂直である。選択的には、複数の第1サブ画素401におけるサブ画素の中心と複数の第2サブ画素402におけるサブ画素の中心を結ぶ中心連結線は、複数の第3サブ画素403における2つのサブ画素(例えば、403a及び403b)の中心を結ぶ中心連結線の中点と交差する。 Alternatively, in each one of the plurality of minimal translation repeating units 40, a central connecting line connecting the sub-pixel centers of the plurality of first sub-pixels 401 and the sub-pixel centers of the plurality of second sub-pixels 402 is , is perpendicular to a central connecting line connecting the centers of two sub-pixels (eg, 403 a and 403 b ) in the plurality of third sub-pixels 403 . Alternatively, a central connecting line connecting the centers of the sub-pixels of the plurality of first sub-pixels 401 and the centers of the sub-pixels of the plurality of second sub-pixels 402 is connected to two sub-pixels of the plurality of third sub-pixels 403 ( For example, it intersects the midpoint of the central connecting line connecting the centers of 403a and 403b).
図5Bは、図3Cに示す複数の最小並進繰り返し単位40のそれぞれの1つを有する画素配列構造の部分構造を示す。幾つかの実施例において、複数の最小並進繰り返し単位40は、第5最小並進繰り返し単位45を含む。選択的には、第5最小並進繰り返し単位45は、複数の第3サブ画素403のうち第i列第j行に位置するサブ画素453b、複数の第1サブ画素401のうち第(i+1)列第(j+1)行に位置するサブ画素451、複数の第2サブ画素402のうち第i列第(j+1)行に位置するサブ画素452、及び複数の第3サブ画素403のうち第i列第(j+1)行に位置するサブ画素453aを含む。 FIG. 5B shows a partial structure of a pixel array structure having each one of the plurality of minimal translational repeating units 40 shown in FIG. 3C. In some embodiments, plurality of minimal translational repeating units 40 includes a fifth minimal translational repeating unit 45 . Alternatively, the fifth minimum translational repeating unit 45 is the sub-pixel 453b located at the i-th column and the j-th row among the plurality of third sub-pixels 403, and the (i+1)-th column among the plurality of first sub-pixels 401. The sub-pixel 451 located in the (j+1)th row, the sub-pixel 452 located in the i-th column (j+1)th row among the plurality of second sub-pixels 402, and the i-th column among the plurality of third sub-pixels 403 It includes a sub-pixel 453a located in the (j+1) row.
幾つかの実施例において、図3C及び図5Bに示すように、第5最小並進繰り返し単位45において、複数の第3サブ画素403のうち第i列第j行に位置するサブ画素453bの第5実データ信号は、次式で表される:
ここで、Gi,jは、複数の第3サブ画素403のうち第i列第j行に位置するサブ画素453bの第5実データ信号を表し;gi,jは、第i列第j行の第3論理画素からの第3色の第3論理サブ画素の理論データ信号を表す。 Here, G i,j represents the fifth real data signal of the sub-pixel 453b located at the i-th column, j-th row among the plurality of third sub-pixels 403; g i,j is the i-th column, j-th 3 represents the logical data signal of the third logical sub-pixel of the third color from the third logical pixel of the row;
幾つかの実施例において、複数の第1サブ画素401のうち第(i+1)列第(j+1)行に位置するサブ画素451の第6実データ信号は、次式表される:
ここで、Xi+1,j+1は、複数の第1サブ画素401のうち第(i+1)列第(j+1)行に位置するサブ画素451の第6実データ信号を表し;xi,jは、第i列第j行の第3論理画素の第1色の第1論理サブ画素の理論データ信号を表し;xi,j+1は、第i列第(j+1)行の第7論理画素の第1色の第1論理サブ画素の理論データ信号を表し、α1はxi,jの重みを表し;α2はxi,j+1の重みを表し;且つγは定数である。 Here, X i +1,j+1 represents the sixth real data signal of the sub-pixel 451 located at the (i+1)-th column and the (j+1)-th row among the plurality of first sub-pixels 401; represents the theoretical data signal of the first logical sub-pixel of the first color of the third logical pixel of column i, row j; x i,j+1 is the first color of the seventh logical pixel of column i, row (j+1) where α 1 represents the weight of x i,j ; α 2 represents the weight of x i,j+1 ; and γ is a constant.
幾つかの実施例において、複数の第2サブ画素402のうち第i列第(j+1)行に位置するサブ画素452の第7実データ信号は、次式で表される:
ここで、Yi,j+1は、複数の第2サブ画素402のうち第i列第(j+1)行に位置するサブ画素452の第7実データ信号を表し;yi,jは、第i列第j行の第3論理画素からの第2色の第2論理サブ画素の理論データ信号を表し;yi,j+1は、第i列第(j+1)行の第7論理画素からの第2色の第2論理サブ画素の理論データ信号を表し、β1はyi,jの重みを表し;β2はyi,j+1の重みを表し;且つγは定数である。 where Y i,j+1 represents the seventh real data signal of the sub-pixel 452 located at the i-th column and the (j+1)-th row among the plurality of second sub-pixels 402; y i,j is the i-th column. represents the theoretical data signal of the second logical sub-pixel of the second color from the third logical pixel of the jth row; yi,j+1 is the second color from the seventh logical pixel of the ith column and row (j+1) where β 1 represents the weight of y i,j ; β 2 represents the weight of y i,j+1 ; and γ is a constant.
幾つかの実施例において、複数の第3サブ画素403のうち第i列第(j+1)行に位置するサブ画素453aの第8実データ信号は、次式で表される:
ここで、Gi,j+1は、複数の第3サブ画素403のうち第i列第(j+1)行に位置するサブ画素453aの第8実データ信号を表し;gi,j+1は、第i列第(j+1)行の第7論理画素からの第3色の第3論理サブ画素の理論データ信号を表す。 Here, G i,j+1 represents the eighth real data signal of the sub-pixel 453a located at the i-th column and the (j+1)-th row among the plurality of third sub-pixels 403; g i,j+1 is the i-th column. FIG. 10 represents the theoretical data signal of the third color third logical sub-pixel from the seventh logical pixel of the (j+1)th row; FIG.
幾つかの実施例において、複数の最小並進繰り返し単位のそれぞれの1つが図3Cに従って配置される場合、複数の最小並進繰り返し単位のそれぞれの1つにおける4つのサブ画素の実データ信号は、複数の論理画素の2つの対応する論理画素(例えば、第i列第j行に位置する第3論理画素と第i列第(j+1)行に位置する第7論理画素)の理論データ信号によって決定することができる。 In some embodiments, when each one of the plurality of minimal translational repeating units is arranged according to FIG. Determined by the logical data signals of two corresponding logical pixels of the logical pixel (e.g., the third logical pixel located at the i-th column, j-th row and the seventh logical pixel located at the i-th column, row (j+1)) can do.
幾つかの実施例において、図3A及び図3Bに示すように、第1色と第2色は、赤色と青色から選択された2つの異なる色であり、第3色は緑色である。 In some embodiments, the first and second colors are two different colors selected from red and blue, and the third color is green, as shown in FIGS. 3A and 3B.
一例では、複数の第1サブ画素401のそれぞれの1つは赤色である。複数の第2サブ画素402のそれぞれの1つは青色である。複数の第3サブ画素403のそれぞれの1つは緑色である。例えば、複数対の隣接する第3サブ画素のそれぞれの1対における1個目の第3サブ画素403aは緑色、複数対の隣接する第3サブ画素の当該1対における2個目の第3サブ画素403bは緑色である。従って、複数の論理画素のそれぞれの1つにおける第1論理サブ画素は赤色、複数の論理画素のそれぞれの1つにおける第2論理サブ画素は青色、複数の論理画素のそれぞれの1つにおける第3論理サブ画素は緑色である。 In one example, each one of the plurality of first sub-pixels 401 is red. Each one of the plurality of second sub-pixels 402 is blue. Each one of the plurality of third sub-pixels 403 is green. For example, the first third sub-pixel 403a in each pair of the plurality of adjacent third sub-pixels is green, and the second third sub-pixel 403a in the pair of the plurality of adjacent third sub-pixels is green. Pixel 403b is green. Thus, the first logical sub-pixel in each one of the plurality of logical pixels is red, the second logical sub-pixel in each one of the plurality of logical pixels is blue, and the third logical sub-pixel in each one of the plurality of logical pixels is blue. Logical subpixels are green.
他の一例では、複数の第1サブ画素401のそれぞれの1つは青色である。複数の第2サブ画素402のそれぞれの1つは赤色である。複数の第3サブ画素403のそれぞれの1つは緑色である。従って、複数の論理画素のそれぞれの1つにおける第1論理サブ画素は青色、複数の論理画素のそれぞれの1つにおける第2論理サブ画素は赤色、複数の論理画素のそれぞれの1つにおける第3論理サブ画素は緑色である。 In another example, each one of the plurality of first sub-pixels 401 is blue. Each one of the plurality of second sub-pixels 402 is red. Each one of the plurality of third sub-pixels 403 is green. Thus, the first logical sub-pixel in each one of the plurality of logical pixels is blue, the second logical sub-pixel in each one of the plurality of logical pixels is red, and the third logical sub-pixel in each one of the plurality of logical pixels is red. Logical subpixels are green.
図3B及び図5Aに示すように、幾つかの実施例において、i=2且つj=2となり、従って、偶数行では、複数の第1サブ画素のそれぞれの1つは偶数列に位置し、複数の第2サブ画素のそれぞれの1つは奇数列に位置する。奇数行では、複数の第1サブ画素のそれぞれの1つは奇数列に位置し、複数の第2サブ画素のそれぞれの1つは偶数列に位置する。 In some embodiments, as shown in FIGS. 3B and 5A, i=2 and j=2, so that in even rows, each one of the plurality of first sub-pixels is located in an even column; Each one of the plurality of second sub-pixels is located in an odd column . In odd rows, each one of the plurality of first sub-pixels is located in odd columns and each one of the plurality of second sub-pixels is located in even columns.
一例では、図5Aに示すように、第1最小並進繰り返し単位41において、複数の第1サブ画素401におけるサブ画素411は、第i列(例えば、偶数列)第j行(例えば、偶数行)に位置する。複数の第2サブ画素402におけるサブ画素412は、第(i+1)列(例えば、奇数列)第j行(例えば、偶数行)に位置する。 In one example, as shown in FIG. 5A, in the first minimal translational repeating unit 41, the sub-pixel 411 in the plurality of first sub-pixels 401 is the i-th column (eg, even column) j-th row (eg, even row) Located in A sub-pixel 412 in the plurality of second sub-pixels 402 is located in the (i+1)-th column (eg, odd column) and j-th row (eg, even row).
他の一例では、第2最小並進繰り返し単位42において、複数の第1サブ画素401におけるサブ画素421は、第(i+1)列(例えば、奇数列)第(j+1)行(例えば、奇数行)に位置する。複数の第2サブ画素402におけるサブ画素422は、第(i+2)列(例えば、偶数列)第(j+1)行(例えば、奇数行)に位置する。 In another example, in the second minimal translation repeating unit 42, the sub-pixel 421 in the plurality of first sub-pixels 401 is located at the (i+1)th column (eg, odd column) and the (j+1)th row (eg, odd row). To position. A sub-pixel 422 in the plurality of second sub-pixels 402 is located at the (i+2)th column (eg, even column) and the (j+1)th row (eg, odd row).
幾つかの実施例において、第2最小並進繰り返し単位42において、複数の第1サブ画素401のうち第(i+1)列第(j+1)行に位置するサブ画素421、及び複数の第3サブ画素403のうち第(i+1)列第(j+1)行に位置するサブ画素423bは、複数の仮想画素のうち第(i+1)列第(j+1)行に位置する仮想画素に属する。複数の第2サブ画素402のうち第(i+2)列第(j+1)行に位置するサブ画素422は、複数の仮想画素のうち第(i+2)列第(j+1)行に位置する仮想画素に属する。複数の第3サブ画素403のうち第(i+1)列第j行に位置するサブ画素423aは、第(i+1)列第j行に位置する第2仮想画素710に属する。 In some embodiments, in the second minimal translational repeating unit 42 , the sub-pixel 421 located at the (i+1)-th column and the (j+1)-th row among the plurality of first sub-pixels 401 and the plurality of third sub-pixels 403 . Among the virtual pixels , the sub-pixel 423b located at the (i+1)th column and the (j+1)th row belongs to the virtual pixel located at the (i+1)th column and the (j+1)th row among the plurality of virtual pixels. A sub-pixel 422 located at the (i+2)th column and the (j+1)th row among the plurality of second subpixels 402 is a virtual pixel located at the (i+2)th column and the (j+1)th row among the plurality of virtual pixels. belongs to a pixel . Among the plurality of third sub-pixels 403, the sub-pixel 423a located at the (i+1)-th column and the j-th row belongs to the second virtual pixel 710 located at the (i+1)-th column and the j-th row.
幾つかの実施例において、第2最小並進繰り返し単位42では、複数の第1サブ画素401のうち第(i+1)列第(j+1)行に位置するサブ画素421の第9実データ信号は、次式で表される:
ここで、Xi+1,j+1は、複数の第1サブ画素401のうち第(i+1)列第(j+1)行に位置するサブ画素421の第9実データ信号を表し;xi,jは、第i列第j行の第3論理画素からの第1色の第1論理サブ画素画素の理論データ信号を表し;xi,j+1は、第i列第(j+1)行の第7論理画素からの第1色の第1論理サブ画素画素の理論データ信号を表し、α1はxi,jの重みを表し;α2はxi,j+1の重みを表し;且つγは定数である。 Here, X i +1,j+1 represents the ninth real data signal of the sub-pixel 421 located at the (i+1)-th column and the (j+1)-th row among the plurality of first sub-pixels 401; represents the theoretical data signal of the first logical sub-pixel pixel of the first color from the 3rd logical pixel at column i , row j ; represents the theoretical data signal of the first logical subpixel pixel of the first color, α 1 represents the weight of x i,j ; α 2 represents the weight of x i,j+1 ; and γ is a constant.
幾つかの実施例において、複数の第3サブ画素403のうち第(i+1)列第(j+1)行に位置するサブ画素423bの第10実データ信号は、次式で表される:
ここで、Gi+1,j+1は、複数の第3サブ画素403のうち第(i+1)列第(j+1)行に位置するサブ画素423bの第10実データ信号を表し;gi+1,j+1は、第(i+1)列第(j+1)行の第8論理画素からの第3色の第3論理サブ画素画素の理論データ信号を表す。 Here, G i+1,j+1 represents the tenth real data signal of the sub-pixel 423b located at the (i+1)-th row (j+1)-th row among the plurality of third sub-pixels 403; FIG. 10 represents the theoretical data signal of the third color 3rd logical sub-pixel pixel from the 8th logical pixel of the (i+1)th row (j+1)th row.
幾つかの実施例において、複数の第2サブ画素402のうち第(i+2)列第(j+1)行に位置するサブ画素422の第11実データ信号は、次式で表される:
ここで、Yi+2,j+1は、複数の第2サブ画素402のうち第(i+2)列第(j+1)行に位置するサブ画素422の第11実データ信号を表し;yi+2,jは、第(i+2)列第j行の第9論理画素からの第2色の第2論理サブ画素画素の理論データ信号を表し;yi+2,j+1は、第(i+2)列第(j+1)行の第10論理画素からの第2色の第2論理サブ画素の理論データ信号を表し、β1はyi+2,jの重みを表し;β2はyi+2,j+1の重みを表し;且つγは定数である。 Here, Yi+2,j+1 represents the 11th real data signal of the sub-pixel 422 located at the (i+2)th column and the (j+1)th row among the plurality of second subpixels 402; yi+2,j+1 represents the theoretical data signal of the second color second logical sub-pixel pixel from the 9th logical pixel at column (i+2), row j; represents the theoretical data signal of the second logical subpixel of the second color from the logical pixel, β1 represents the weight of yi+2,j ; β2 represents the weight of yi+ 2 ,j+1 ; and γ is a constant .
幾つかの実施例において、複数の第3サブ画素403のうち第(i+1)列第j行に位置するサブ画素423aの第12実データ信号は、次式で表される:
ここで、Gi+1,jは、複数の第3サブ画素403のうち第(i+1)列第j行に位置するサブ画素423aの第12実データ信号を表し;gi+1,jは、第(i+1)列第j行に位置する第5論理画素からの第3色の第3論理サブ画素の理論データ信号を表す。 Here, G i+1,j represents the 12th real data signal of the sub-pixel 423a located at the (i+1)-th column and j-th row among the plurality of third sub-pixels 403; ) represents the theoretical data signal of the 3rd color 3rd logical sub-pixel from the 5th logical pixel located in column j row.
図6は、本開示の幾つかの実施例に係る画素配列構造の部分概略構造図である。図6に示すように、奇数行では、複数の第1サブ画素401は奇数列に位置し、複数の第2サブ画素402は偶数列に位置する。偶数行では、複数の第1サブ画素401は偶数列に位置し、複数の第2サブ画素402は奇数列に位置する。 FIG. 6 is a partial schematic structural diagram of a pixel array structure according to some embodiments of the present disclosure. As shown in FIG. 6, in odd rows, the plurality of first sub-pixels 401 are located in odd-numbered columns and the plurality of second sub-pixels 402 are located in even-numbered columns. In even rows, the plurality of first sub-pixels 401 are located in even-numbered columns and the plurality of second sub-pixels 402 are located in odd-numbered columns.
選択的には、複数の仮想画素は、第(m+1)列と第(n+1)行を有するアレイに配列される。選択的には、mとnはそれぞれ正の整数で、且つmとnのそれぞれは偶数の値を有する。 Alternatively, the plurality of virtual pixels are arranged in an array having (m+1)th columns and (n+1)th rows. Optionally, m and n are each positive integers and each of m and n has an even value.
選択的には、複数の第1サブ画素401のうちの第1サブ画素は、画素配列構造の第1列に配列されておらず、図6に示すように、複数の第1サブ画素401における点線で囲まれた2つの第1サブ画素は、この2つの第1サブ画素が画素配列構造の第1列に配列されていないことを意味する。例えば、画素配列構造の第1列は、複数の第2サブ画素402における複数の第2サブ画素及び複数の第3サブ画素403における複数の第3サブ画素のみを含む。 Alternatively, a first sub-pixel of the plurality of first sub-pixels 401 is not arranged in the first column of the pixel array structure, and as shown in FIG. Two first sub-pixels surrounded by dotted lines mean that the two first sub-pixels are not arranged in the first column of the pixel arrangement structure. For example, the first column of the pixel array structure includes only the second sub-pixels in the second sub-pixels 402 and the third sub-pixels in the third sub-pixels 403 .
選択的には、画素配列構造の第(m+1)列は、複数の第1サブ画素401における複数の第1サブ画素のみを含む。 Alternatively, the (m+1) th column of the pixel array structure includes only the plurality of first sub-pixels in the plurality of first sub-pixels 401 .
選択的には、画素配列構造の第(n+1)行は、複数の第1サブ画素401における複数の第1サブ画素及び複数の第2サブ画素402における複数の第2サブ画素のみを含む。
幾つかの実施例において、複数の第1サブ画素のうち第(m+1)列第1行に位置するサブ画素の実データ信号は、次式で表される:
In some embodiments, the actual data signal of the sub-pixel located at the (m+1)th column and the first row among the plurality of first sub-pixels is expressed by the following equation:
ここで、Xm+1,1は、複数の第1サブ画素のうち第(m+1)列第1行に位置するサブ画素の実データ信号を表し;xm,1は、第m列第1行の論理画素の第1色の第1論理サブ画素の理論データ信号を表す。 Here, X m+1,1 represents the actual data signal of the sub-pixel positioned at the (m+1)-th column, first row among the plurality of first sub-pixels; x m,1 represents the m-th column, first row FIG. 4 represents the theoretical data signal for the first logical sub-pixel of the first color of the logical pixel; FIG.
複数の第1サブ画素のうち第(m+1)列第1行に位置するサブ画素の以外、複数の第1サブ画素のうち第(m+1)列に位置する残りのサブ画素は、次式で表される:
ここで、jは整数であり、j=3、5、7、……、n-1であり;Xm+1,jは、複数の第1サブ画素のうち第(m+1)列第j行に位置するサブ画素(複数の第1サブ画素のうち第(m+1)列第1行に位置するサブ画素を含まない)の実データ信号を表し;xm,j-1は、第m列第(j-1)行の論理画素からの第1色の第1論理画素の理論データ信号を表し;xm,jは、第m列第j行の論理画素からの第1色の第1論理画素の理論データ信号を表す。 where j is an integer, j=3, 5, 7, . . . , n− 1 ; represents the actual data signal of the sub-pixel (out of the plurality of first sub-pixels, the sub-pixel located in the ( m +1)th column and the first row); -1) represents the theoretical data signal of the first logical pixel of the first color from the logical pixel of the row; represents the theoretical data signal.
nは偶数の値を有するため、複数の第1サブ画素401のうち第(n+1)行に位置する複数の第1サブ画素が奇数列に位置し、複数の第2サブ画素402のうち第(n+1)行に位置する複数の第2サブ画素が偶数列に位置する。 Since n has an even value, the plurality of first sub-pixels located in the (n+1)th row among the plurality of first sub-pixels 401 are located in odd-numbered columns, and the plurality of second sub-pixels 402 are located in the (n+1)th row. A plurality of second sub-pixels located in the n+1) row are located in the even columns.
第1列には、第1サブ画素が存在していないため、第(n+1)行では、第(n+1)行第1列には、第1サブ画素が配置存在しなく、且つ第(n+1)行第1列には、サブ画素が存在していない。 Since the first sub-pixel does not exist in the first column, in the (n+1)-th row, the (n+1)-th row and the first column does not have the first sub-pixel, and the (n+1)-th There are no sub-pixels in the first column of the row.
幾つかの実施例において、複数の第1サブ画素のうち第(n+1)行に位置するサブ画素の実データ信号は、次式で表される:
ここで、iは整数であり、且つi=2、4、6、……、mであり;Xi+1,n+1は、複数の第1サブ画素のうち第(i+1)列第(n+1)行に位置するサブ画素の実データ信号を表し;xi,nは、第i列第n行の論理画素の第1色の第1論理サブ画素の理論データ信号を表す。 where i is an integer and i = 2, 4, 6, . . . , m; represents the actual data signal of the located sub-pixel; x i,n represents the theoretical data signal of the first logical sub- pixel of the first color of the logical pixel of the i-th column and n-th row.
幾つかの実施例において、複数の第2サブ画素のうち第(n+1)行に位置するサブ画素の実データ信号は、次式で表される:
ここで、iは整数であり、且つi=2、4、6、……、mであり;Yi,n+1は、複数の第2サブ画素のうち第i列第(n+1)行に位置するサブ画素の実データ信号を表し;yi,nは、第i列第n行の論理画素からの第2色の第2論理サブ画素の理論データ信号を表す。
幾つかの実施例において、図3Bに示すように、当該複数の最小並進繰り返し単位40のそれぞれの1つは、複数の第1サブ画素401のうちの1つ、複数の第2サブ画素402のうちの1つ、及び複数の第3サブ画素403のうちの2つを含む。選択的には、複数の最小並進繰り返し単位40のそれぞれの1つにおける複数の第1サブ画素401における当該1つ及び複数の第2サブ画素402における当該1つは、行方向Xに沿って配列される。
where i is an integer and i = 2, 4, 6, . . . , m; represents the actual data signal of the sub-pixel; yi,n represents the theoretical data signal of the second logical sub- pixel of the second color from the logical pixel of the i-th column and n-th row.
In some embodiments, each one of the plurality of minimal translational repeating units 40 includes one of the plurality of first sub-pixels 401, one of the plurality of second sub-pixels 402, as shown in FIG. 3B. , and two of the plurality of third sub-pixels 403 . Optionally, the one in the plurality of first sub-pixels 401 and the one in the plurality of second sub-pixels 402 in each one of the plurality of minimal translational repeating units 40 are arranged along the row direction X be done.
選択的には、複数の第3サブ画素403は、複数対の隣接する第3サブ画素にグループ化される。例えば、複数対の隣接する第3サブ画素の各対は、前記複数対の隣接する第3サブ画素の当該1対における1個目の第3サブ画素403a、及び前記複数対の隣接する第3サブ画素の当該1対における2個目の第3サブ画素403bを含む。選択的には、前記複数対の隣接する第3サブ画素の当該1対における1個目の第3サブ画素403a、及び前記複数対の隣接する第3サブ画素の当該1対における2個目の第3サブ画素403bは、列方向Yに沿って配列される。 Optionally, the plurality of third sub-pixels 403 are grouped into pairs of adjacent third sub-pixels. For example, each pair of the plurality of pairs of adjacent third sub-pixels includes the first third sub-pixel 403a in the pair of the plurality of pairs of adjacent third sub-pixels and the plurality of pairs of adjacent third sub-pixels. It includes a second third subpixel 403b in the pair of subpixels. Optionally, the first third sub-pixel 403a in the pair of the plurality of pairs of adjacent third sub-pixels and the second sub-pixel 403a in the pair of the plurality of pairs of adjacent third sub-pixels The third sub-pixels 403b are arranged along the Y column direction.
選択的には、複数の最小並進繰り返し単位40のそれぞれの1つにおいて、複数対の隣接する第3サブ画素のそれぞれの1対の列方向Yに垂直な平面における正投影は、複数の第1サブ画素のそれぞれの1つの列方向Yに垂直な平面における正投影と、複数の第2サブ画素のそれぞれの1つの列方向Yに垂直な平面における正投影との間に位置する。 Optionally, in each one of the plurality of minimal translational repeating units 40, the orthographic projection of each pair of the plurality of adjacent third sub-pixels on a plane perpendicular to the column direction Y is the plurality of first It is positioned between the orthographic projection on the plane perpendicular to the column direction Y of each one of the sub-pixels and the orthographic projection on the plane perpendicular to the column direction Y of each of the plurality of second sub-pixels.
選択的には、複数の最小並進繰り返し単位40のそれぞれの1つにおいて、複数の第1サブ画素401における1つ及び複数の第2サブ画素402における1つは、同じ順序で配列される。選択的には、同じ列において、複数の第1サブ画素401における複数のサブ画素と複数のサブ画素402における複数のサブ画素とは、交互に配列される。 Optionally, in each one of the plurality of minimal translation repeating units 40, one in the plurality of first sub-pixels 401 and one in the plurality of second sub-pixels 402 are arranged in the same order. Alternatively, the plurality of sub-pixels in the plurality of first sub-pixels 401 and the plurality of sub-pixels in the plurality of sub-pixels 402 are alternately arranged in the same column.
選択的には、複数の最小並進繰り返し単位40のそれぞれの1つにおいて、複数の第1サブ画素401における1つは、複数対の隣接する第3サブ画素のうちの1対における、複数第2サブ画素402のうちの1つから離れた第1側に位置し、複数の第2サブ画素402のうちの1つは、複数対の隣接する第3サブ画素のうちの1対における、複数第1サブ画素401のうちの1つから離れた第2側に位置する。 Optionally, in each one of the plurality of minimal translation repeating units 40, one in the plurality of first sub-pixels 401 is a plurality of second sub-pixels in one pair of the plurality of pairs of adjacent third sub-pixels. Located on a first side away from one of the sub-pixels 402, one of the plurality of second sub-pixels 402 is a plurality of second sub-pixels in one pair of the plurality of pairs of adjacent third sub-pixels. It is located on the second side away from one of the 1 sub-pixels 401 .
図3A及び図5Aに示すように、一例では、第1最小並進繰り返し単位41において、行方向Xに沿って、複数の第1サブ画素401のうちの第i列第j行のサブ画素411は、複数の第3サブ画素のうち第i列第(j-1)行のサブ画素413a、及び複数の第3サブ画素のうち第i列第j行のサブ画素413bを含む群の、複数の第2サブ画素402のうちの第(i+1)列第j行のサブ画素412から離れた第1側に位置する。例えば、第1側は、画素413a及び画素413bを含む群の左側である。 As shown in FIGS. 3A and 5A , in one example, in the first minimal translational repeating unit 41, along the row direction X, among the plurality of first sub-pixels 401, the sub-pixel 411 at the i-th column and the j-th row is , a sub-pixel 413a in the i-th column and the (j−1)-th row among the plurality of third sub-pixels, and a sub-pixel 413b in the i-th column and the j-th row among the plurality of third sub-pixels. It is located on the first side of the second sub-pixel 402 away from the sub-pixel 412 of the (i+1)th column and the jth row. For example, the first side is the left side of the group containing pixel 413a and pixel 413b.
他の一例では、第1最小並進繰り返し単位41において、行方向Xに沿って、複数の第2サブ画素402のうちの第(i+1)列第j行のサブ画素412は、サブ画素413a及びサブ画素413bを含む群の、複数の第1サブ画素401のうちの第i列第j行のサブ画素411から離れた第2側に位置する。例えば、第2側は、画素413a及び画素413bを含む群の右側である。 In another example, in the first minimal translational repeating unit 41, along the row direction X, among the plurality of second sub-pixels 402, the sub-pixel 412 at the (i+1)-th column and the j-th row includes sub-pixel 413a and sub-pixel 413a. The group including the pixel 413b is located on the second side away from the sub-pixel 411 of the i-th column and the j-th row among the plurality of first sub-pixels 401 . For example, the second side is the right side of the group containing pixel 413a and pixel 413b.
一例では、第2最小並進繰り返し単位42において、行方向Xに沿って、複数の第1サブ画素401のうちの第(i+1)列第(j+1)行のサブ画素412は、複数の第3サブ画素403のうちの第(i+1)列第j行のサブ画素423a、及び複数の第3サブ画素403のうちの第(i+1)列第(j+1)行のサブ画素423bを含む群の、複数の第2サブ画素402のうちの第(i+2)列第(j+1)行のサブ画素422から離れた第1側に位置する。 In one example, in the second minimal translational repeating unit 42, along the row direction X, among the plurality of first sub-pixels 401, the sub-pixel 412 at the (i+1)-th column and the (j+1)-th row corresponds to the plurality of third sub-pixels. A group including a sub-pixel 423a at the (i+1)th column and the jth row among the pixels 403 and a subpixel 423b at the (i+1)th column and the (j+1)th row among the plurality of third sub-pixels 403, a plurality of It is located on the first side of the second sub-pixel 402 away from the sub-pixel 422 of the (i+2)th row (j+1)th row.
他の一例では、第2最小並進繰り返し単位42において、行方向Xに沿って、複数の第2サブ画素402のうちの第(i+2)列第(j+1)行のサブ画素412は、複数の第3サブ画素403のうちの第(i+1)列第j行のサブ画素423a、及び複数の第3サブ画素403のうちの第(i+1)列第(j+1)行のサブ画素423bを含む群の、複数の第1サブ画素401における第(i+1)列第(j+1)行のサブ画素421から離れた第2側に位置する。 In another example, in the second minimal translational repeating unit 42 , along the row direction X, the sub-pixel 412 at the (i+2)-th column and the (j+1)-th row among the plurality of second sub-pixels 402 is the plurality of the second sub-pixels 402 . Of the three sub-pixels 403, the sub-pixel 423a of the (i+1)-th column and the j-th row, and the sub-pixel 423b of the (i+1)-th column and the (j+1)-th row of the plurality of third sub-pixels 403, It is located on the second side away from the sub-pixel 421 of the (i+1)th row (j+1)th row in the plurality of first sub-pixels 401 .
幾つかの実施例において、行方向Xに沿って、複数の第1サブ画素401における任意の2つの隣接するサブ画素の間には、複数の第2サブ画素402における少なくとも1つのサブ画素、及び複数の第3サブ画素403における2つのサブ画素が存在する。 In some embodiments, between any two adjacent sub-pixels in the plurality of first sub-pixels 401 along the row direction X, at least one sub-pixel in the plurality of second sub-pixels 402, and There are two sub-pixels in the plurality of third sub-pixels 403 .
幾つかの実施例において、行方向に沿って、複数の第2サブ画素402における任意の2つの隣接するサブ画素の間には、複数の第1サブ画素401における少なくとも1つのサブ画素、及び複数の第3サブ画素403における2つのサブ画素が存在する。 In some embodiments, between any two adjacent sub-pixels in the plurality of second sub-pixels 402 along the row direction, at least one sub-pixel in the plurality of first sub-pixels 401 and a plurality of There are two sub-pixels in the third sub-pixel 403 of .
図3Bに示すように、幾つかの実施例において、複数の最小並進繰り返し単位40のそれぞれの1つにおいて、第1中心接続線501は、複数の第1サブ画素401における1つのサブ画素の第1中心C1と、複数の第2サブ画素402における1つのサブ画素の第2中心C2とを結ぶ。第2中心接続線502は、複数対の隣接する第3サブ画素のうちの1対の2つの中心を結ぶ、例えば、第2中心接続線502は、複数対の隣接する第3サブ画素におけるそれぞれの1対の1個目の第3サブ画素403aの第3中心C3と、前記複数対の隣接する第3サブ画素における当該それぞれの1対の2個目の第3サブ画素403bの第4中心C4とを結ぶ。 As shown in FIG. 3B, in each one of the plurality of minimal translational repeating units 40, in some embodiments, the first center connection line 501 is the first line of one sub-pixel in the plurality of first sub-pixels 401. One center C1 and a second center C2 of one sub-pixel among the plurality of second sub-pixels 402 are connected. A second central connecting line 502 connects two centers of a pair of the plurality of pairs of adjacent third sub-pixels, for example, the second central connecting line 502 connects each of the plurality of pairs of adjacent third sub-pixels. and the fourth center C3 of the pair of second third sub-pixels 403b in the plurality of pairs of adjacent third sub-pixels. Connect with C4.
選択的には、第1中央接続線501の長さは、第2中央接続線502の長さより長い。選択的には、第1中央接続線501は、第2中央接続線502に垂直である。選択的には、第1中央接続線501は、行方向Xに平行である。選択的には、第2中央接続線502は、列方向Yに平行である。選択的には、第1中央接続線501は、第2中央接続線502の中点と交差する。 Alternatively, the length of the first central connecting line 501 is longer than the length of the second central connecting line 502 . Optionally, the first central connection line 501 is perpendicular to the second central connection line 502 . Alternatively, the first central connection line 501 is parallel to the row direction X. Alternatively, the second central connection line 502 is parallel to the Y column direction. Alternatively, the first central connecting line 501 intersects the midpoint of the second central connecting line 502 .
選択的には、複数の第1サブ画素401における1つのサブ画素の第1中心C1は、複数の第1サブ画素401における当該1つの複数のサブ画素の重心である。選択的には、複数の第2サブ画素402における1つのサブ画素の第2中心C2は、複数の第2サブ画素402における当該1つの複数のサブ画素の重心である。選択的には、複数対の隣接する第3サブ画素のそれぞれの1対における1個目の第3サブ画素403aの第3中心C3は、前記複数対の隣接する第3サブ画素の当該それぞれの1対における1個目の第3サブ画素403aの重心である。選択的には、複数対の隣接する第3サブ画素のそれぞれの1対における2個目の第3サブ画素403bの第4中心C4は、前記複数対の隣接する第3サブ画素の当該それぞれの1対における2個目の第3サブ画素403bの重心である。 Alternatively, the first center C1 of one sub-pixel in the plurality of first sub-pixels 401 is the centroid of the one sub-pixel in the plurality of first sub-pixels 401 . Alternatively, the second center C2 of one sub-pixel in the plurality of second sub-pixels 402 is the center of gravity of the one sub-pixel in the plurality of second sub-pixels 402 . Alternatively, the third center C3 of the first third sub-pixel 403a in each pair of the plurality of pairs of adjacent third sub-pixels is aligned with each of the plurality of pairs of adjacent third sub-pixels. It is the center of gravity of the first third sub-pixel 403a in the pair. Alternatively, the fourth center C4 of the second third sub-pixel 403b in each pair of the plurality of pairs of adjacent third sub-pixels is located at the respective one of the plurality of pairs of adjacent third sub-pixels. It is the centroid of the second third sub-pixel 403b in the pair.
選択的には、複数の最小並進繰り返し単位40のそれぞれの1つにおいて、複数の第1サブ画素401における1つのサブ画素の第1中心C1と、複数の第2サブ画素402における1つのサブ画素の第2中心C2とは、第2中心接続線502に関して鏡面対称である。複数対の隣接する第3サブ画素のそれぞれの1対における1個目の第3サブ画素403aの第3中心C3と、前記複数対の隣接する第3サブ画素の当該それぞれの1対における2個目の第3サブ画素403aの第4中心C4とは、第1中心接続線501に関して鏡面対称である。 Optionally, in each one of the plurality of minimal translation repeating units 40, one sub-pixel first center C1 in the plurality of first sub-pixels 401 and one sub -pixel in the plurality of second sub-pixels 402 is mirror-symmetrical with respect to the second center connection line 502 . a third center C3 of the first third sub-pixel 403a in each pair of the plurality of pairs of adjacent third sub-pixels, and two in each pair of the plurality of pairs of adjacent third sub-pixels; The fourth center C4 of the eye third sub-pixel 403a is mirror-symmetrical with respect to the first center connecting line 501. FIG.
例えば、複数の第1サブ画素401における1つのサブ画素の第1中心C1、複数の第2サブ画素402における1つのサブ画素の第2中心C2、複数対の隣接する第3サブ画素のそれぞれの1対における1個目の第3サブ画素403aの第3中心C3、及び複数対の隣接する第3サブ画素の当該それぞれの1対における2個目の第3サブ画素403aの第4中心C4は、第1中心接続線501第2中心接続線502を対角線とする菱形の4つの頂点である。 For example, a first center C1 of one sub-pixel in the plurality of first sub-pixels 401, a second center C2 of one sub-pixel in the plurality of second sub-pixels 402, and each of a plurality of pairs of adjacent third sub-pixels. A third center C3 of the first third sub-pixel 403a in a pair and a fourth center C4 of the second third sub-pixel 403a in each pair of a plurality of adjacent third sub-pixels are , a first central connecting line 501 and a second central connecting line 502 as diagonals.
幾つかの実施例において、複数の第1サブ画素401のそれぞれの1つの面積は、複数の第3サブ画素403におけるそれぞれの1つの面積より大きい。複数の第2サブ画素402のそれぞれの1つの面積は、複数の第3サブ画素403におけるそれぞれの1つの面積より大きい。 In some embodiments, the area of each one of the plurality of first sub-pixels 401 is larger than the area of each one of the plurality of third sub-pixels 403 . An area of each of the plurality of second sub-pixels 402 is larger than an area of each of the plurality of third sub-pixels 403 .
選択的には、複数の第1サブ画素401のそれぞれの1つの面積は、複数対の隣接する第3サブ画素のそれぞれの1対の面積の合計に等しい。複数の第2サブ画素402のそれぞれの1つの面積は、複数対の隣接する第3サブ画素のそれぞれの1対の面積の合計に等しい。 Alternatively, the area of each one of the plurality of first sub-pixels 401 is equal to the sum of the area of each pair of the plurality of pairs of adjacent third sub-pixels. The area of each one of the plurality of second sub-pixels 402 is equal to the sum of the areas of each pair of the plurality of pairs of adjacent third sub-pixels.
選択的には、複数のサブ画素のそれぞれの1つの面積は、複数のサブ画素の当該それぞれの1つを形成する発光材料の発光効率によって決定される。一例では、複数のサブ画素のそれぞれの1つは、高発光効率を有する発光材料によって形成され、前記複数のサブ画素のそれぞれの1つの面積は、比較的小さくすることができる。他の一例では、複数のサブ画素のそれぞれの1つは、低発光効率を有する発光材料によって形成され、前記複数のサブ画素の当該それぞれの1つの面積は、比較的大きいことが望ましい。 Alternatively, the area of each one of the plurality of sub-pixels is determined by the luminous efficiency of the luminescent material forming that respective one of the plurality of sub-pixels. In one example, each one of the plurality of sub-pixels is made of a luminescent material with high luminous efficiency, and the area of each one of the plurality of sub-pixels can be relatively small. In another example, it is desirable that each one of the plurality of sub-pixels is made of a light-emitting material with low luminous efficiency, and the area of the one of the plurality of sub-pixels is relatively large.
選択的には、複数の第1サブ画素401のそれぞれの1つと複数の第2サブ画素402のそれぞれの1つとは、同じ形状と同じ面積を有する。複数対の隣接する第3サブ画素のそれぞれの1対における2つのサブ画素は、同じ形状と同じ面積を有する。 Optionally, each one of the plurality of first sub-pixels 401 and each one of the plurality of second sub-pixels 402 have the same shape and the same area. Two sub-pixels in each pair of the plurality of pairs of adjacent third sub-pixels have the same shape and the same area.
選択的には、複数の第1サブ画素401のそれぞれの1つは、実質的な六角形の形状を有する。選択的には、複数の第2サブ画素402のそれぞれの1つは、実質的な六角形の形状を有する。選択的には、実質的な六角形の形状の互いに対向する任意の2辺は、互いに実質的に平行である。 Optionally, each one of the plurality of first sub-pixels 401 has a substantially hexagonal shape. Optionally, each one of the plurality of second sub-pixels 402 has a substantially hexagonal shape. Optionally, any two opposing sides of the substantially hexagonal shape are substantially parallel to each other.
本明細書で使用される場合、「実質的な六角形の形状」という用語は、6辺を有する形状又は幾何学的形状を含み得る(6辺が直線、曲線、又はその他を含むか否かに係わらない)。 As used herein, the term "substantially hexagonal shape" may include shapes or geometric shapes having six sides (whether the six sides include straight lines, curves, or other regardless of).
本明細書で使用される場合、「実質的に平行」という用語は、角度が0度から約45度の範囲にあることを意味し、例えば、0度から約5度、0度から約10度、0度から約15度、0度から約20度、0度から約25度、0度から約30度である。例えば、実質的な六角形の形状の互いに対向する任意の2辺の間の角度は、0度から約45度の範囲にある。 As used herein, the term "substantially parallel" means that the angle ranges from 0 degrees to about 45 degrees, e.g. degrees, 0 degrees to about 15 degrees, 0 degrees to about 20 degrees, 0 degrees to about 25 degrees, 0 degrees to about 30 degrees. For example, the angle between any two opposing sides of the substantially hexagonal shape ranges from 0 degrees to about 45 degrees.
選択的には、複数対の第3サブ画素403のそれぞれの1対における各第3サブ画素は、実質的な五角形の形状を有する。選択的には、実質的な五角形の形状は、2本の実質的に平行な辺、及び前記2本の実質的に平行な辺に実質的に垂直であって、前記実質的に平行な辺を接続する底辺を有する。 Optionally, each third sub-pixel in each pair of the plurality of pairs of third sub-pixels 403 has a substantially pentagonal shape. Optionally, the substantially pentagonal shape comprises two substantially parallel sides and substantially perpendicular to said two substantially parallel sides and said substantially parallel sides has a base that connects
選択的には、複数対の隣接する第3サブ画素のそれぞれの1対における1個目の第3サブ画素403aの底辺は、複数対の隣接する第3サブ画素のそれぞれの当該1対における2個目の第3サブ画素403bの底辺に直接隣接する。 Alternatively, the base of the first third sub-pixel 403a in each pair of the plurality of pairs of adjacent third sub-pixels is 2 in each pair of the plurality of pairs of adjacent third sub-pixels. It is directly adjacent to the bottom edge of the th third sub-pixel 403b.
選択的には、複数の第1サブ画素401のそれぞれの1つの6辺の中で最も長い辺を有する1対の辺、複数の第2サブ画素402のそれぞれの1つの6辺の中で最も長い辺を有する1対の辺、及び複数対の隣接する第3サブ画素のそれぞれの1対における各第3サブ画素の2本の実質的に平行な辺は、実質的に平行である。 Alternatively, a pair of sides having the longest sides among the six sides of each of the plurality of first sub-pixels 401 and the longest side of the six sides of each of the plurality of second sub-pixels 402 are selected. The pair of sides having the longer sides and the two substantially parallel sides of each third sub-pixel in each pair of the plurality of pairs of adjacent third sub-pixels are substantially parallel.
複数の第1サブ画素401のそれぞれの1つを形成するために様々な適切な形状を使用することができる。複数の第1サブ画素401のそれぞれの1つを形成するのに適した形状の例には、長方形及び楕円形が含まれるが、これらに限定されない。 Various suitable shapes can be used to form each one of the plurality of first sub-pixels 401 . Examples of shapes suitable for forming each one of the plurality of first sub-pixels 401 include, but are not limited to, rectangular and elliptical.
複数の第2サブ画素402のそれぞれの1つを形成するために様々な適切な形状を使用することができる。複数の第2サブ画素402のそれぞれの1つを形成するのに適した形状の例には、長方形及び楕円形が含まれるが、これらに限定されない。 Various suitable shapes can be used to form each one of the plurality of second sub-pixels 402 . Examples of shapes suitable for forming each one of the plurality of second sub-pixels 402 include, but are not limited to, rectangular and elliptical.
複数の第3サブ画素403のそれぞれの1つを形成するために様々な適切な形状を使用することができる。複数の第3サブ画素403のそれぞれの1つを形成するのに適した形状の例には、長方形、正方形及び菱形が含まれるが、これらに限定されない。 Various suitable shapes can be used to form each one of the plurality of third sub-pixels 403 . Examples of shapes suitable for forming each one of the plurality of third sub-pixels 403 include, but are not limited to, rectangles, squares, and diamonds.
選択的には、複数の第1サブ画素401のそれぞれの1つの形状は、複数の第1サブ画素401の当該それぞれの1つの照明領域の形状である。選択的には、複数の第2サブ画素402のそれぞれの1つの形状は、複数の第2サブ画素402の当該それぞれの1つの照明領域の形状である。選択的には、複数の第3サブ画素403のそれぞれの1つの形状は、複数の第3サブ画素403の当該それぞれの1つの照明領域の形状である。 Optionally, the shape of each one of the plurality of first sub-pixels 401 is the shape of the respective one illumination area of the plurality of first sub-pixels 401 . Optionally, the shape of each one of the plurality of second sub-pixels 402 is the shape of the respective one illumination area of the plurality of second sub-pixels 402 . Optionally, the shape of each one of the plurality of third sub-pixels 403 is the shape of the respective one illumination area of the plurality of third sub-pixels 403 .
選択的には、複数の第1サブ画素401のそれぞれの1つの列方向Yに沿った第1幅W1は、複数の第1サブ画素401のそれぞれの1つの行方向Xに沿った第2幅W2より大きい。選択的には、複数の第2サブ画素402のそれぞれの1つの列方向Yに沿った第3幅W3は、複数の第2サブ画素402のそれぞれの1つの行方向Xに沿った第4幅W4より大きい。 Alternatively, the first width W1 along the column direction Y of each of the plurality of first sub-pixels 401 is the second width along the row direction X of each of the plurality of first sub-pixels 401. Greater than W2. Alternatively, the third width W3 along the column direction Y of each of the plurality of second sub-pixels 402 is the fourth width along the row direction X of each of the plurality of second sub-pixels 402. Larger than W4.
一例では、複数の第1サブ画素401のそれぞれの1つが長方形の形状を有する場合、当該長方形の形状の列方向Yに沿った辺は、当該長方形の形状の行方向Xに沿った辺より長い。他の一例では、複数の第1サブ画素401のそれぞれの1つが楕円形の形状を有する場合、当該楕円形の形状の2つの焦点を結ぶ線は、実質的に列方向Yに平行である。 In one example, when each one of the plurality of first sub-pixels 401 has a rectangular shape, the sides of the rectangular shape along the column direction Y are longer than the sides of the rectangular shape along the row direction X. . In another example, if each one of the plurality of first sub-pixels 401 has an elliptical shape, a line connecting two focal points of the elliptical shape is substantially parallel to the column direction Y.
選択的には、複数の第1サブ画素401のそれぞれの1つは、第1中心接続線501の延長線に関して鏡面対称である。選択的には、複数の第2サブ画素402のそれぞれの1つは、第1中心接続線501の延長線に関して鏡面対称である。選択的には、複数対の隣接する第3サブ画素のそれぞれの1対における1個目の第3サブ画素403aと、2個目の第3サブ画素403bとは、第1中心接続線501に関して鏡面対称である。 Alternatively, each one of the plurality of first sub-pixels 401 is mirror-symmetrical with respect to the extension of the first center connecting line 501 . Alternatively, each one of the plurality of second sub-pixels 402 is mirror-symmetrical with respect to the extension of the first central connecting line 501 . Alternatively, the first third sub-pixel 403a and the second third sub-pixel 403b in each pair of the plurality of pairs of adjacent third sub-pixels are It has mirror symmetry.
幾つかの実施例において、複数の繰り返し行が列方向に沿って整列されないため、複数の繰り返し行のそれぞれの1つの最小並進繰り返し単位は、前記複数の繰り返し行の直接隣接する繰り返し行における最小並進繰り返し単位と列方向に沿って整列されない。 In some embodiments, since the plurality of repeating rows are not aligned along the column direction, one minimal translational repeating unit in each of the plurality of repeating rows is the smallest translational repeating unit in an immediately adjacent repeating row of the plurality of repeating rows. Not aligned along the repeating unit and column direction.
例えば、図3Aに示すように、複数の繰り返し行の第p繰り返し行における第1最小並進繰り返し単位41における2つの第3サブ画素の2つの中心を結ぶ中心連結線の延長線は、前記複数の繰り返し行の第(p+1)繰り返し行における第2最小並進繰り返し単位42における2つの第3サブ画素の2つの中心を結ぶ中心連結線と重ならなく、且つ前記複数の繰り返し行の第(p+1)繰り返し行の第3最小並進繰り返し単位43における2つの第3サブ画素の2つの中心を結ぶ中心連結線と重ならない。 For example, as shown in FIG. 3A, an extension line of a center connecting line connecting two centers of two third sub-pixels in the first minimal translational repeating unit 41 in the p-th repeating row of the plurality of repeating rows is the extension of the plurality of repeating rows. not overlap with a central connecting line connecting two centers of two third sub-pixels in the second minimum translational repeating unit 42 in the (p+1)-th repetition row of the repetition rows and the (p+1)-th repetition of the plurality of repetition rows; It does not overlap the center connecting line connecting the two centers of the two third sub-pixels in the third minimum translation repeating unit 43 of the row.
幾つかの実施例において、Pは偶数の値を有する。選択的には、複数の繰り返し行における奇数番目に配置された行は同じ配列方式を有し、且つ列方向に沿って整列される。例えば、図3Aに示すように、第(p-1)繰り返し行第(p+1)繰り返し行は、複数の最小並進繰り返し単位に関して同じ配列方式を有する。 In some embodiments, P has an even value. Optionally, odd-numbered rows in the plurality of repeating rows have the same alignment scheme and are aligned along the column direction. For example, as shown in FIG. 3A, the (p−1)th repeating row and the (p+1)th repeating row have the same ordering scheme with respect to the plurality of minimal translational repeating units.
選択的には、複数の繰り返し行における偶数番目に配置された行は同じ配列方式を有し、且つ列方向に整列される。例えば、第p繰り返し行第(p+2)繰り返し行は、複数の最小並進繰り返し単位に関して同じ配列方式を有する。選択的には、複数の繰り返し行における奇数番目に配置された行と複数の繰り返し行における偶数番目に配置された行とは、列方向に沿って整列されない。 Optionally, even-numbered rows in the plurality of repeating rows have the same ordering scheme and are aligned in the column direction. For example, the pth repeat row to the (p+2)th repeat row have the same ordering scheme with respect to the minimum translational repeat units. Optionally, odd-numbered rows in the plurality of repeating rows and even-numbered rows in the plurality of repeating rows are not aligned along the column direction.
選択的には、複数の繰り返し行のそれぞれの1つにおける最小並進繰り返し単位内の1対の隣接する第3サブ画素の中心点を結ぶ中心連結線の延長線は、前記複数の繰り返し行における直接隣接する繰り返し行に位置し、且つ当該1対の隣接する第3サブ画素に直接隣接する第1サブ画素の中心と、前記複数の繰り返し行における直接隣接する繰り返し行に位置し、且つ当該1対の隣接する第3サブ画素に直接隣接する第2サブ画素の中心とを結ぶ中心連結線の中点と交差する。 Optionally, an extension of a center connecting line connecting center points of a pair of adjacent third sub-pixels in the minimal translational repeating unit in each one of the plurality of repeating rows is directly in the plurality of repeating rows. The center of the first sub-pixel located in the adjacent repeated row and directly adjacent to the pair of adjacent third sub-pixels and the center of the first sub-pixel located in the directly adjacent repeated row among the plurality of repeated rows and the pair intersects the midpoint of the center connecting line connecting the center of the second sub-pixel directly adjacent to the adjacent third sub-pixel.
例えば、第(p+1)繰り返し行は、第3最小並進繰り返し単位43をさらに含む。第3最小並進繰り返し単位43は、第2最小並進繰り返し単位42に直接隣接する。第3最小並進繰り返し単位43は、複数の第1サブ画素401のうちのサブ画素431、複数の第2サブ画素402のうちのサブ画素432、複数の第3サブ画素403のうちのサブ画素433a、及び複数の第3サブ画素403のうちのサブ画素433bを含む。複数の第3サブ画素403のうちのサブ画素433aと複数の第3サブ画素403のうちのサブ画素433bは、複数対の隣接する第3サブ画素のうちの1対を構成する。複数の第1サブ画素401における第2最小並進繰り返し単位42に位置するサブ画素421は、複数の第3サブ画素403における第1最小並進繰り返し単位41に位置するサブ画素413a及びサブ画素413bに直接隣接し、複数の第2サブ画素402における第3最小並進繰り返し単位43に位置するサブ画素432は、複数の第3サブ画素403における第1最小並進繰り返し単位41に位置するサブ画素413a及びサブ画素413bに直接隣接する。複数の第3サブ画素403における第p繰り返し行に位置する第1最小並進繰り返し単位41内のサブ画素413a及びサブ画素413bの中心を結ぶ中心連結線の延長線は、複数の第1サブ画素401における第(p+1)繰り返し行に位置する第2最小並進繰り返し単位42内のサブ画素421と、複数の第2サブ画素402における第(p+1)繰り返し行に位置する第3最小並進繰り返し単位43内のサブ画素432との間に位置する。 For example, the (p+1) th repeating row further includes a third minimal translational repeating unit 43 . The third minimal translational repeating unit 43 is directly adjacent to the second minimal translational repeating unit 42 . The third minimum translation repeating unit 43 includes a sub-pixel 431 of the plurality of first sub-pixels 401, a sub-pixel 432 of the plurality of second sub-pixels 402, and a sub-pixel 433a of the plurality of third sub-pixels 403. , and a sub-pixel 433 b of the plurality of third sub-pixels 403 . A sub-pixel 433a of the plurality of third sub-pixels 403 and a sub-pixel 433b of the plurality of third sub-pixels 403 form one pair of a plurality of pairs of adjacent third sub-pixels. The sub-pixel 421 located in the second minimal translational repeating unit 42 in the plurality of first sub-pixels 401 is directly connected to the sub-pixel 413a and the sub-pixel 413b located in the first minimal translational repeating unit 41 in the plurality of third sub-pixels 403. The sub-pixel 432 adjacent to and located in the third minimum translational repeating unit 43 among the plurality of second sub-pixels 402 is the sub-pixel 413a located in the first minimum translational repeating unit 41 among the plurality of third sub-pixels 403 and the sub-pixel 413a. directly adjacent to 413b. The extension line of the central connecting line connecting the centers of the sub-pixels 413a and 413b in the first minimum translation repeating unit 41 located in the p-th repetition row in the plurality of third sub-pixels 403 sub-pixel 421 in the second minimal translational repeating unit 42 located in the (p+1)th repeated row in and the third minimal translational repeating unit 43 located in the (p+1)th repeated row in the plurality of second sub-pixels 402 in It is positioned between the sub-pixel 432 and the sub-pixel 432 .
例えば、第(p+2)繰り返し行は、第4最小並進繰り返し単位44を含む。第4最小並進繰り返し単位44は、複数の第1サブ画素401におけるサブ画素441、複数の第2サブ画素402におけるサブ画素442、複数の第3サブ画素403におけるサブ画素443a、及び複数の第3サブ画素403におけるサブ画素443bを含む。複数の第3サブ画素403におけるサブ画素443aと複数の第3サブ画素403におけるサブ画素443bは、複数対の隣接する第3サブ画素のうちの1対を構成する。第p繰り返し行と第(p+1)繰り返し行とは互いに直接隣接する。第(p+1)繰り返し行と第(p+2)繰り返し行とは、互いに直接隣接する。 For example, the (p+2) th repeating row contains the fourth minimal translational repeating unit 44 . The fourth minimal translation repeating unit 44 includes a sub-pixel 441 in the plurality of first sub-pixels 401, a sub-pixel 442 in the plurality of second sub-pixels 402, a sub-pixel 443a in the plurality of third sub-pixels 403, and a plurality of third Including sub-pixel 443 b in sub-pixel 403 . A sub-pixel 443a in the plurality of third sub-pixels 403 and a sub-pixel 443b in the plurality of third sub-pixels 403 form one pair of a plurality of pairs of adjacent third sub-pixels. The pth repetition row and the (p+1)th repetition row are directly adjacent to each other. The (p+1)th repetition row and the (p+2)th repetition row are directly adjacent to each other.
列方向Yに沿って、第1最小並進繰り返し単位41は、第2最小並進繰り返し単位42に直接隣接し、且つ第3最小並進繰り返し単位43に直接隣接する。第4最小並進繰り返し単位44は、第2最小並進繰り返し単位42に直接隣接し、且つ第3最小並進繰り返し単位43に直接隣接する。 Along the column direction Y, the first minimal translational repeating unit 41 is directly adjacent to the second minimal translational repeating unit 42 and directly adjacent to the third minimal translational repeating unit 43 . A fourth minimal translational repeating unit 44 is directly adjacent to the second minimal translational repeating unit 42 and directly adjacent to the third minimal translational repeating unit 43 .
複数の第3サブ画素403における第p繰り返し行に位置する第1最小並進繰り返し単位41内のサブ画素413a及びサブ画素413bの中心を結ぶ中心連結線の延長線は、複数の第3サブ画素403における第4最小並進繰り返し単位42に位置するサブ画素443aとサブ画素443bとの中心を結ぶ中心連結線の延長線と重なる。従って、複数の第3サブ画素403における第1最小並進繰り返し単位41に位置するサブ画素413a及びサブ画素413bの中心と、複数の第3サブ画素403における第4最小並進繰り返し単位42に位置するサブ画素443a及びサブ画素443bの中心とは、同じ直線に位置する。 The extension line of the central connecting line connecting the centers of the sub-pixels 413a and 413b in the first minimum translation repeating unit 41 located in the p-th repetition row of the plurality of third sub-pixels 403 overlaps the extension line of the central connecting line connecting the centers of the sub-pixels 443a and 443b located in the fourth minimum translation repeating unit 42 in . Therefore, the centers of the sub-pixels 413a and 413b positioned in the first minimal translational repeating unit 41 in the plurality of third sub-pixels 403 and the sub-pixels 413a and 413b positioned in the fourth minimal translational repeating unit 42 in the plurality of third sub-pixels 403 The centers of the pixel 443a and the sub-pixel 443b are located on the same straight line.
複数の第1サブ画素401における第1最小並進繰り返し単位41に位置するサブ画素411の中心と、複数の第1サブ画素401における第4最小並進繰り返し単位44に位置するサブ画素441の中心とを結ぶ中心連結線は、複数の第3サブ画素403における第1最小並進繰り返し単位41に位置するサブ画素413aとサブ画素413bとの中心を結ぶ中心連結線に平行である。 The center of the sub-pixel 411 located in the first minimum translational repeating unit 41 among the plurality of first sub-pixels 401 and the center of the sub-pixel 441 located in the fourth minimum translational repeating unit 44 among the plurality of first sub-pixels 401 The central connecting line is parallel to the central connecting line connecting the centers of the sub-pixels 413 a and 413 b located in the first minimum translational repeat unit 41 in the plurality of third sub-pixels 403 .
複数の第2サブ画素402における第1最小並進繰り返し単位41に位置するサブ画素412の中心と、複数の第2サブ画素402における第4最小並進繰り返し単位44に位置するサブ画素442の中心とを結ぶ中心連結線は、複数の第3サブ画素403における第1最小並進繰り返し単位41に位置するサブ画素413aとサブ画素413bとの中心を結ぶ中心連結線に平行である。 The center of the sub-pixel 412 positioned in the first minimal translational repeating unit 41 in the plurality of second sub-pixels 402 and the center of the sub-pixel 442 positioned in the fourth minimal translational repeating unit 44 in the plurality of second sub-pixels 402 The central connecting line is parallel to the central connecting line connecting the centers of the sub-pixels 413 a and 413 b located in the first minimum translational repeat unit 41 in the plurality of third sub-pixels 403 .
図7Aは、本開示の幾つかの実施例に係る画素配列構造がサブピクセルレンダリングを使用して実質的に白色の横線を表示していることを示す図である。図7Bは、本開示の幾つかの実施例に係る画素配列構造がサブピクセルレンダリングを使用して実質的に白色の縦線を表示していることを示す図である。 FIG. 7A is a diagram illustrating a pixel array structure displaying a substantially white horizontal line using sub-pixel rendering according to some embodiments of the present disclosure; FIG. 7B is a diagram illustrating a pixel array structure displaying substantially white vertical lines using sub-pixel rendering according to some embodiments of the present disclosure;
幾つかの実施例において、図7Aに示すように、画素配列構造は、複数の仮想画素のうち第i列第j行に位置する第1仮想画素700、複数の仮想画素のうち第(i+1)列第j行に位置する第2仮想画素710、及び複数の仮想画素のうち第(i+2)列第j行に位置する第4仮想画素730を含む。 In some embodiments, as shown in FIG. 7A, the pixel array structure is such that the first virtual pixel 700 located at the i-th column and the j-th row among the plurality of virtual pixels, the (i+1)th among the plurality of virtual pixels. It includes a second virtual pixel 710 positioned at the j-th column and a fourth virtual pixel 730 positioned at the (i+2)-th column and the j-th row among the plurality of virtual pixels.
選択的には、第1仮想画素700は、複数の第1サブ画素401のうち第i列第j行に位置するサブ画素Ri,j、及び複数の第3サブ画素403のうち第i列第j行に位置するサブ画素Gi,jを含む。 Alternatively, the first virtual pixel 700 includes a sub-pixel R i,j located at the i-th column and the j-th row among the plurality of first sub-pixels 401 and the i-th column among the plurality of third sub-pixels 403 . It includes a sub-pixel G i,j located in the j-th row.
選択的には、第2仮想画素710は、複数の第2サブ画素402のうち第(i+1)列第j行に位置するサブ画素Bi+1,j、及び複数の第3サブ画素403のうち第(i+1)列第j行に位置するサブ画素Gi+1,jを含む。 Alternatively, the second virtual pixel 710 may be a sub-pixel B i+1,j located at the (i+1)-th column and the j-th row among the plurality of second sub-pixels 402 and a sub-pixel B i+1,j among the plurality of third sub-pixels 403 . It includes a sub-pixel G i+1,j located at the (i+1) column and the j-th row.
選択的には、第4仮想画素730は、複数の第1サブ画素401のうち第(i+2)列第j行に位置するサブ画素Ri+2,j、及び複数の第3サブ画素403のうち第(i+2)列第j行に位置するサブ画素Gi+2,jを含む。 Alternatively, the fourth virtual pixel 730 may be a sub-pixel R i+2,j located at the (i+2)-th column and j-th row among the plurality of first sub-pixels 401 and a sub-pixel R i+2,j among the plurality of third sub-pixels 403 . It includes a sub-pixel G i+2,j located at the (i+2) column and the j-th row.
選択的には、式(1.1)から式(1.4)で表されるサブピクセルレンダリングのためのアルゴリズムを使用して、画素配列構造を駆動し、実質的に白色の横線を表示する。 Optionally, the algorithms for sub-pixel rendering represented by equations (1.1) through (1.4) are used to drive the pixel array structure to display substantially white horizontal lines. .
第j行に実質的に白色の横線を表示する場合、第j行におけるすべてのサブ画素は発光する。例えば、第1仮想画素700、第2仮想画素710第4仮想画素730は、発光する。また、第j行のすべてのサブ画素の輝度は100%である(例えば、第j行のすべてのサブ画素の諧調は225である)。選択的には、第j行に実質的に白色の横線を表示する場合、複数の第3サブ画素403におけるサブ画素Gi-1,j、及びサブ画素Bi+3,jは、発光する。サブ画素Gi-1,j、及びサブ画素Bi+3,jの輝度は、100%である。従って、表示パネルは、第j行に実質的に白色の横線を表示する。 When displaying a substantially white horizontal line in the j-th row, all sub-pixels in the j-th row emit light. For example, the first virtual pixel 700, the second virtual pixel 710 and the fourth virtual pixel 730 emit light. Also, the brightness of all sub-pixels in the j-th row is 100% (eg, the grayscale level of all sub-pixels in the j-th row is 225). Alternatively, when displaying a substantially white horizontal line in the j-th row, sub-pixel G i−1,j and sub-pixel B i+3,j in the plurality of third sub-pixels 403 emit light. The luminance of sub-pixel G i−1,j and sub-pixel B i+3,j is 100%. Accordingly, the display panel displays a substantially white horizontal line on the jth row.
図7Bに示すように、幾つかの実施例において、画素配列構造は、複数の仮想画素のうち第i列第(j+1)行に位置する第5仮想画素740をさらに含む。選択的には、複数の仮想画素のうち第5仮想画素740は、複数の第2サブ画素402のうち第i列第(j+1)行に位置するサブ画素Bi,j+1、及び複数の第3サブ画素403のうち第i列第(j+1)行に位置するサブ画素Gi,j+1を含む。 As shown in FIG. 7B, in some embodiments, the pixel array structure further includes a fifth virtual pixel 740 located at the i-th column and the (j+1)-th row of the plurality of virtual pixels. Alternatively, the fifth virtual pixel 740 among the plurality of virtual pixels is the sub-pixel B i,j+1 located at the i-th column and the (j+1)-th row among the plurality of second sub-pixels 402 and the plurality of third virtual pixels 740 . Among the sub-pixels 403, the sub-pixel G i,j+1 located at the i-th column and the (j+1)-th row is included.
選択的には、式(1.1)から式(1.4)で表されるサブピクセルレンダリングのためのアルゴリズムを使用して、画素配列構造を駆動し、実質的に白色の縦線を表示する。第i列に実質的に白色の縦線を表示する場合、第i列におけるすべてのサブ画素は、いずれも発光する。且つ、第(i+1)列におけるすべての第1サブ画素第2サブ画素は、すべて発光する。 Optionally, the algorithms for sub-pixel rendering represented by equations (1.1) through (1.4) are used to drive the pixel array structure to display substantially white vertical lines. do. When displaying a substantially white vertical line in the i-th column, all sub-pixels in the i-th column emit light. And all the first sub-pixels and the second sub-pixels in the (i+1)th column emit light.
例えば、複数の第1サブ画素401のうち第1仮想画素700に位置するサブ画素Ri,j、複数の第3サブ画素403のうち第1仮想画素700に位置するサブ画素Gi,j、複数の第2サブ画素402のうち第2仮想画素710に位置するサブ画素Bi+1,j、複数の第2サブ画素402のうち第5仮想画素740に位置するサブ画素Bi,j+1、及び複数の第3サブ画素403のうち第5仮想画素740に位置するサブ画素Gi,j+1は、発光する。 For example, a sub-pixel R i,j located at the first virtual pixel 700 among the plurality of first sub-pixels 401 , a sub-pixel G i,j located at the first virtual pixel 700 among the plurality of third sub-pixels 403 , A sub-pixel B i+1,j located in the second virtual pixel 710 among the plurality of second sub-pixels 402 , a sub-pixel B i,j+1 located in the fifth virtual pixel 740 among the plurality of second sub-pixels 402 , and a plurality of Of the third sub-pixels 403 in , the sub-pixel G i,j+1 positioned at the fifth virtual pixel 740 emits light.
選択的には、第i列に位置するすべての第1サブ画素とすべての第2サブ画素の輝度は50%である(例えば、第i列に位置するすべての第1サブ画素とすべての第2サブ画素の諧調は128である)。第i列に位置するすべての第3サブ画素の輝度は100%である(例えば、第i列に位置するすべての第3サブ画素の諧調は255である)。第(i+1)列に位置するすべての第1サブ画素及びすべての第2サブ画素の輝度は、50%である。 Optionally, the brightness of all first sub-pixels and all second sub-pixels located in the i-th column is 50% (e.g., all first sub-pixels located in the i-th column and all The gradation of two sub-pixels is 128). The brightness of all the third sub-pixels located in the i-th column is 100% (eg, the gray scale of all the third sub-pixels located in the i-th column is 255). The luminance of all first sub-pixels and all second sub-pixels located in the (i+1)th column is 50%.
例えば、複数の第1サブ画素401のうち第1仮想画素700に位置するサブ画素Ri,j、複数の第2サブ画素402のうち第2仮想画素710に位置するサブ画素Bi+1,j、及び複数の第2サブ画素402のうち第5仮想画素740に位置するサブ画素Bi,j+1は、50%の輝度を有する。複数の第3サブ画素403のうち第1仮想画素700に位置するサブ画素Gi,j、及び複数の第3サブ画素403のうち第5仮想画素740に位置するサブ画素Gi,j+1は、100%の輝度を有する。複数の第3サブ画素403のうち第2仮想画素710に位置するサブ画素Gi+1,jは、発光しない。従って、表示パネルは、第i列に実質的に白色の縦線を表示することができる。 For example, the sub-pixel R i,j located at the first virtual pixel 700 among the plurality of first sub-pixels 401 , the sub-pixel B i+1,j located at the second virtual pixel 710 among the plurality of second sub-pixels 402 , And the sub-pixel B i,j+1 located at the fifth virtual pixel 740 among the plurality of second sub-pixels 402 has a brightness of 50%. The sub-pixel G i,j positioned at the first virtual pixel 700 among the plurality of third sub-pixels 403 and the sub-pixel G i,j+1 positioned at the fifth virtual pixel 740 among the plurality of third sub-pixels 403 are It has 100% brightness. Of the plurality of third sub-pixels 403, the sub-pixel G i+1,j positioned at the second virtual pixel 710 does not emit light. Therefore, the display panel can display a substantially white vertical line in the i-th column.
選択的には、図7Bは、さらに、複数の第3サブ画素403のうち第i列第(j-1)行に位置するサブ画素Gi,j-1、複数の第1サブ画素401のうち第(i+1)列第(j+1)行に位置するサブ画素Ri+1,j+1、複数の第1サブ画素401のうち第i列第(j+2)行に位置するサブ画素Ri,j+2、及び複数の第2サブ画素402のうち第(i+1)列第(j+2)行に位置するサブ画素Bi+1,j+2を示す。第i列に実質的に白色を表示する場合、サブ画素Gi,j-1、サブ画素Ri+1,j+1、サブ画素Ri,j+2及びサブ画素Bi+1,j+2は、発光する。選択的には、サブ画素Ri+1,j+1、サブ画素Ri,j+2、サブ画素Bi+1,j+2は、50%の輝度を有し、サブ画素Gi,j-1は、100%の輝度を有する。 Alternatively, FIG. 7B further shows the sub-pixel G i,j-1 located in the i-th column and the (j-1)-th row among the plurality of third sub-pixels 403, and the plurality of first sub-pixels 401. Among them, the sub-pixel R i+1,j+1 positioned at the (i+1)th column and the ( j +1)th row, the subpixel R i,j+2 positioned at the i-th column and the (j+2)th row among the plurality of first sub-pixels 401, and A sub-pixel B i+1, j+2 located at the (i+1)-th column and the (j+2)-th row among the plurality of second sub-pixels 402 is shown. When displaying a substantially white color in the i-th column, sub-pixel G i,j−1 , sub-pixel R i+1,j+1 , sub-pixel R i,j+2 and sub-pixel B i+1,j+2 emit light. Alternatively, sub-pixels R i+1,j+1 , sub-pixels R i,j+2 , sub-pixels B i+1,j+2 have 50% luminance and sub-pixels G i,j−1 have 100% luminance. have.
幾つかの実施例において、サブ画素配列構造において、複数の仮想画素のそれぞれの1つの輝度中心は、同じ仮想画素のうち第1サブ画素と第3サブ画素との間に位置する。例えば、複数の仮想画素のそれぞれの1つの輝度中心は、第1サブ画素の中心と第3サブ画素の中心とを結ぶ線の3分の1のスポットに位置し、且つ、このスポットは第3サブ画素により近い。
幾つかの実施例において、図7A及び図7Bに示すように、第1サブ画素と第3サブ画素との間の白色の円形は、複数の仮想画素のうちの1つの輝度中心を表す。黒色の円形Pは、複数の論理画素における1つの論理輝度中心を表す。
In some embodiments, in the sub-pixel array structure, one luminance center of each of the plurality of virtual pixels is located between the first sub-pixel and the third sub-pixel of the same virtual pixel. For example, one luminance center of each of the plurality of virtual pixels is located at a spot one-third of the line connecting the center of the first sub-pixel and the center of the third sub-pixel, and this spot is located at the third Closer to sub-pixels.
In some embodiments, the white circle between the first sub-pixel and the third sub-pixel represents the luminance center of one of the virtual pixels, as shown in FIGS. 7A and 7B. A black circle P represents one logical luminance center in a plurality of logical pixels.
選択的には、P(i,j)は、複数の論理画素のうち第i列第j行に位置する第3論理画素の輝度中心を表す。式(1.1)から式(1.3)に示すように、第i列第j行に位置する第3論理画素の理論データ信号は、複数の第1サブ画素401のうち第1仮想画素700に位置するサブ画素Ri,j、複数の第3サブ画素403のうち第1仮想画素700に位置するサブ画素Gi,j、及び複数の第2サブ画素402のうち第2仮想画素710に位置するサブ画素Bi+1,jに割り当てられるため、複数の第1サブ画素401におけるサブ画素Ri,j、複数の第3サブ画素403におけるサブ画素Gi,j、及び複数の第2サブ画素402におけるサブ画素Bi+1,jが発光する時、輝度中心は、複数の第1サブ画素401におけるサブ画素Ri,jと複数の第3サブ画素403におけるサブ画素Gi,jとの間に位置する。 Alternatively, P(i,j) represents the luminance center of a third logical pixel located at the i-th column and the j-th row among the plurality of logical pixels. As shown in equations (1.1) to (1.3), the theoretical data signal of the third logical pixel located at the i-th column and the j-th row is the first virtual pixel among the plurality of first sub-pixels 401. A sub-pixel R i,j located at 700 , a sub-pixel G i,j located at a first virtual pixel 700 among the plurality of third sub-pixels 403 , and a second virtual pixel 710 among the plurality of second sub-pixels 402 . , sub-pixels R i,j in the plurality of first sub-pixels 401 , sub-pixels G i,j in the plurality of third sub-pixels 403 , and the plurality of second sub-pixels B i+1,j . When the sub-pixel B i+1,j in the pixel 402 emits light, the luminance center is between the sub-pixel R i,j in the plurality of first sub-pixels 401 and the sub-pixel G i,j in the plurality of third sub-pixels 403 . Located in
選択的には、P(i+1,j)は、複数の論理画素のうち第(i+1)列第j行に位置する第5論理画素の輝度中心を表す。式(1.1)、式(1.3)及び式(1.4)に示すように、第(i+1)列第j行に位置する第5論理画素の理論データ信号は、複数の第1サブ画素401のうち第4仮想画素730に位置するサブ画素Ri+2,j、複数の第2サブ画素402のうち第2仮想画素710に位置するサブ画素Bi+1,j、及び複数の第3サブ画素403のうち第2仮想画素710に位置するサブ画素Gi+1,jに割り当てられるため、複数の第1サブ画素401におけるサブ画素Ri+2,j、複数の第2サブ画素402におけるサブ画素Bi+1,j、及び複数の第3サブ画素403におけるサブ画素Gi+1,jが発光する時、輝度中心は、複数の第1サブ画素401におけるサブ画素Ri+2,jと複数の第3サブ画素403におけるサブ画素Gi+1,jとの間に位置する。 Alternatively, P(i+1,j) represents the luminance center of a fifth logical pixel located at the (i+1)th column and the jth row among the plurality of logical pixels. As shown in equations (1.1), (1.3), and (1.4), the theoretical data signal of the fifth logical pixel located in the (i+1)-th column, the j-th row is obtained by a plurality of first A sub-pixel R i+2,j located in the fourth virtual pixel 730 among the sub-pixels 401 , a sub-pixel B i+1,j located in the second virtual pixel 710 among the plurality of second sub-pixels 402 , and a plurality of third sub-pixels Among the pixels 403, the sub-pixel G i+1,j located in the second virtual pixel 710 is assigned, so the sub-pixel R i+2,j in the plurality of first sub-pixels 401 and the sub-pixel B i+1 in the plurality of second sub-pixels 402 , j , and sub-pixel G i+1,j in the plurality of third sub-pixels 403 emit light, the luminance center is located at sub-pixel R i+2,j in the plurality of first sub-pixels 401 and in the plurality of third sub-pixels 403 . sub-pixel G i+1,j .
選択的には、P(i+2,j)は、複数の論理画素のうち第(i+2)列第j行に位置する第9論理画素の輝度中心を表す。第(i+2)列第j行に位置する第9論理画素の理論データ信号は、複数の第1サブ画素401のうち第4仮想画素730に位置するサブ画素Ri+2,j、複数の第3サブ画素403のうち第4仮想画素730に位置するサブ画素Gi+2,j、及び複数の第2サブ画素402のうち第(i+3)列第j行に位置するサブ画素Bi+3,jに割り当てられるため、複数の第1サブ画素401におけるサブ画素Ri+2,j、複数の第3サブ画素403におけるサブ画素Gi+2,j、及び複数の第2サブ画素402におけるサブ画素Bi+3,jが発光する時、輝度中心は、複数の第1サブ画素401におけるサブ画素Ri+2,jと複数の第3サブ画素403におけるサブ画素Gi+2,jとの間に位置する。 Alternatively, P(i+2,j) represents the luminance center of the ninth logical pixel located at the (i+2)th column and the jth row among the plurality of logical pixels. The theoretical data signal of the ninth logical pixel located at the (i+2)-th column, the j-th row is the sub-pixel R i+2,j located at the fourth virtual pixel 730 among the plurality of first sub-pixels 401 and the plurality of third sub-pixels 401 . Because it is assigned to the sub-pixel G i+2,j located in the fourth virtual pixel 730 among the pixels 403 and the sub-pixel B i+3,j located in the (i+3)-th column and j-th row among the plurality of second sub-pixels 402 , sub-pixel R i+2,j in the plurality of first sub-pixels 401 , sub-pixel G i+2,j in the plurality of third sub-pixels 403 , and sub-pixel B i+3,j in the plurality of second sub-pixels 402 emit light. , the luminance center is located between the sub-pixel R i+2,j in the plurality of first sub-pixels 401 and the sub-pixel G i+2,j in the plurality of third sub-pixels 403 .
選択的には、図7Bに示すように、P(i,j+1)は、第i列第(j+1)行に位置する第7論理画素の輝度中心を表す。第i列第(j+1)行に位置する第7論理画素の理論データ信号は、複数の第2サブ画素402のうち第5仮想画素740に位置するサブ画素Bi,j+1、複数の第3サブ画素403のうち第5仮想画素740に位置するサブ画素Gi,j+1、及び複数の第1サブ画素401のうち第(i+1)列第(j+1)行に位置するサブ画素Ri+1,j+1に割り当てられるため、複数の第2サブ画素402におけるサブ画素Bi,j+1、複数の第3サブ画素403におけるサブ画素Gi,j+1、及び複数の第1サブ画素401におけるサブ画素Ri+1,j+1が発光する時、輝度中心は、複数の第1サブ画素401におけるサブ画素Ri+1,j+1と複数の第3サブ画素403におけるサブ画素Gi,j+1との間に位置する。 Alternatively, as shown in FIG. 7B, P(i,j+1) represents the luminance center of the seventh logical pixel located at the i-th column and the (j+1)-th row. The theoretical data signal of the seventh logical pixel located at the i-th column and the (j+1)-th row is the sub-pixel B i,j+1 located at the fifth virtual pixel 740 among the plurality of second sub-pixels 402 and the plurality of third sub-pixels 402 . Assigned to the sub-pixel G i,j+1 located in the fifth virtual pixel 740 among the pixels 403 and the sub-pixel R i+1,j+1 located in the (i+1)-th column and the (j+1)-th row among the plurality of first sub-pixels 401 Therefore, sub-pixel B i,j+1 in the plurality of second sub-pixels 402 , sub-pixel G i,j+1 in the plurality of third sub-pixels 403 , and sub-pixel R i+1,j+1 in the plurality of first sub-pixels 401 emit light. Then, the luminance center is located between the sub-pixel R i+1,j+1 in the plurality of first sub-pixels 401 and the sub-pixel G i,j+1 in the plurality of third sub-pixels 403 .
図7Aに示すように、第j行に実質的に白色の横線を表示する時、第j行に位置する仮想サブ画素の輝度中心は、同じ直線上に位置しない。図7Bに示すように、第i列に実質的に白色の縦線を表示する時、第i列に位置する仮想サブ画素の輝度中心は、同じ直線上に位置しない。 As shown in FIG. 7A, when displaying a substantially white horizontal line on the j-th row , the brightness centers of the virtual sub-pixels located on the j-th row are not located on the same straight line. As shown in FIG. 7B, when displaying a substantially white vertical line in the i-th column , the brightness centers of the virtual sub-pixels located in the i-th column are not located on the same straight line.
図7A及び図7Bに示すように、空白のサブ画素は発光しない。矢印の付いた点線はサブ画素アドレッシングを表す。 Blank sub-pixels do not emit light, as shown in FIGS. 7A and 7B. Dotted lines with arrows represent sub-pixel addressing.
図7Cは、本開示の幾つかの実施例に係る画素配列構造がサブピクセルレンダリングを使用して実質的に白色の横線を表示していることを示す図である。図7Dは、本開示の幾つかの実施例に係る画素配列構造がサブピクセルレンダリングを使用して実質的に白色の縦線を表示していることを示す図である。 FIG. 7C is a diagram illustrating a pixel array structure displaying a substantially white horizontal line using sub-pixel rendering according to some embodiments of the present disclosure; FIG. 7D is a diagram illustrating a pixel array structure displaying substantially white vertical lines using sub-pixel rendering according to some embodiments of the present disclosure;
図7A及び図7Bに示すように、複数の最小並進繰り返し単位40のそれぞれの1つにおける4つのサブ画素は、3つの異なる仮想画素に属する。選択的には、図7C及び図7Dに示すように、複数の最小並進繰り返し単位のそれぞれの1つにおける4つのサブ画素は、2つの異なる仮想画素に属する。 As shown in FIGS. 7A and 7B, the four sub-pixels in each one of the plurality of minimal translational repeating units 40 belong to three different virtual pixels . Alternatively, as shown in Figures 7C and 7D, the four sub-pixels in each one of the plurality of minimal translational repeating units belong to two different virtual pixels .
図7Cに示すように、幾つかの実施例において、当該複数の最小並進繰り返し単位40のそれぞれの1つは、複数の仮想画素のうちの第1仮想画素700’、及び複数の仮想画素のうちの第2仮想画素710’を含む。選択的には、第1仮想画素700’は、複数の第1サブ画素401のうちの1つのサブ画素、及び複数の第3サブ画素403のうちの1つのサブ画素を含む。選択的には、第2仮想画素710’は、複数の第2サブ画素402のうちの1つのサブ画素、及び複数の第3サブ画素403のうちの1つのサブ画素を含む。複数の第3サブ画素403のうち第1仮想画素700’に位置するサブ画素と複数の第3サブ画素403のうち第2仮想画素710’に位置するサブ画素は、複数対の隣接する第3サブ画素のうちの1対にグループ化される。 As shown in FIG. 7C, in some embodiments, each one of the plurality of minimal translational repeating units 40 is a first virtual pixel 700' of the plurality of virtual pixels and a virtual pixel 700' of the plurality of virtual pixels. second virtual pixel 710'. Alternatively, the first virtual pixel 700 ′ includes one sub-pixel of the plurality of first sub-pixels 401 and one sub-pixel of the plurality of third sub-pixels 403 . Optionally, the second virtual pixel 710 ′ includes one sub-pixel of the plurality of second sub-pixels 402 and one sub-pixel of the plurality of third sub-pixels 403 . Among the plurality of third sub-pixels 403, the sub-pixel located in the first virtual pixel 700' and the sub-pixel located in the second virtual pixel 710' among the plurality of third sub-pixels 403 are paired with adjacent third pixels. Grouped into pairs of sub-pixels.
例えば、同じ最小並進繰り返し単位において、複数の第1サブ画素401における1つのサブ画素及び複数の第3サブ画素403における1つのサブ画素は、第i列第j行に位置する第1仮想画素700’を構成し;同じ最小並進繰り返し単位において、複数の第2サブ画素402における1つのサブ画素及び複数の第3サブ画素403における他の1つのサブ画素は、第(i+1)列第j行に位置する第2仮想画素710’を構成する。 For example, in the same minimum translation repeating unit, one sub-pixel in the plurality of first sub-pixels 401 and one sub-pixel in the plurality of third sub-pixels 403 are the first virtual pixel 700 located at the i-th column and the j-th row. in the same minimum translation repeating unit, one sub-pixel in the plurality of second sub-pixels 402 and another sub-pixel in the plurality of third sub-pixels 403 are located at the (i+1)th column and the jth row. constitute a second virtual pixel 710' located.
幾つかの実施例において、図7Cに示すように、画素配列構造は、第i列第j行に位置する第1仮想画素700’、第(i+1)列第j行に位置する第2仮想画素710’、第(i+2)列第j行に位置する第4仮想画素730’を含む。 In some embodiments, as shown in FIG. 7C, the pixel array structure is a first virtual pixel 700′ located at the i-th column, j-th row, and a second virtual pixel 700′ located at the (i+1)-th column, j-th row. 710' includes a fourth virtual pixel 730' located at column (i+2) and row j.
選択的には、第1仮想画素700’は、複数の第1サブ画素401のうち第i列第j行に位置するサブ画素Ri,j、及び複数の第3サブ画素403のうち第i列第j行に位置するサブ画素Gi,jを含む。 Alternatively, the first virtual pixel 700 ′ includes a sub-pixel R i,j located at the i-th column and the j-th row among the plurality of first sub-pixels 401 and the i-th sub-pixel among the plurality of third sub-pixels 403 . It contains a sub-pixel G i,j located at the jth column and row.
選択的には、第2仮想画素710’は、複数の第2サブ画素402のうち第(i+1)列第j行に位置するサブ画素Bi+1,j、及び複数の第3サブ画素403のうち第(i+1)列第j行に位置するサブ画素Gi+1,jを含む。 Alternatively, the second virtual pixel 710′ is the sub-pixel B i+1,j located at the (i+1)-th column and the j-th row among the plurality of second sub-pixels 402 and the plurality of third sub-pixels 403. It includes a sub-pixel G i+1,j located at the (i+1)th column and the jth row.
選択的には、第4仮想画素730’は、複数の第1サブ画素401のうち第(i+2)列第j行に位置するサブ画素Ri+2,j、及び複数の第3サブ画素403のうち第(i+2)列第j行に位置するサブ画素Gi+2,jを含む。 Alternatively, the fourth virtual pixel 730′ is the sub-pixel R i+2,j located at the (i+2)-th column and the j-th row among the plurality of first sub-pixels 401 and the plurality of third sub-pixels 403. It includes a sub-pixel G i+2,j located at the (i+2)th column and the jth row.
選択的には、式(1.1)から式(1.4)で表されるサブピクセルレンダリングのためのアルゴリズムを使用して、画素配列構造を駆動し、実質的に白色の横線を表示する。 Optionally, the algorithms for sub-pixel rendering represented by equations (1.1) through (1.4) are used to drive the pixel array structure to display substantially white horizontal lines. .
第j行に実質的に白色の横線を表示する場合、第j行に位置するすべてのサブ画素は、発光する。例えば、第1仮想画素700’、第2仮想画素710’第4仮想画素730’は、発光する。また、第j行に位置するすべてのサブ画素の輝度は100%である(例えば、第j行に位置するすべてのサブ画素の諧調は225である)。従って、表示パネルは、第j行に実質的に白色の横線を表示することができる。 When displaying a substantially white horizontal line in the j-th row, all sub-pixels located in the j-th row emit light. For example, the first virtual pixel 700', the second virtual pixel 710', and the fourth virtual pixel 730' emit light. Also, the luminance of all sub-pixels located in the j-th row is 100% (for example, the gray scale of all sub-pixels located in the j-th row is 225). Therefore, the display panel can display a substantially white horizontal line on the j-th row.
図7Dに示すように、幾つかの実施例において、画素配列構造は、複数の仮想画素のうち第i列第(j+1)行に位置する第5仮想画素740’をさらに含む。選択的には、複数の仮想画素のうちの第5仮想画素740’は、複数の第2サブ画素402のうち第i列第(j+1)行に位置するサブ画素Bi,j+1、及び複数の第3サブ画素403のうち第i列第(j+1)行に位置するサブ画素Gi,j+1を含む。 As shown in FIG. 7D, in some embodiments, the pixel array structure further includes a fifth virtual pixel 740′ located at the i-th column and the (j+1)-th row of the plurality of virtual pixels. Alternatively, the fifth virtual pixel 740′ among the plurality of virtual pixels is the sub-pixel B i,j+1 located at the i-th column and the (j+1)-th row among the plurality of second sub-pixels 402, and the plurality of The third sub-pixel 403 includes a sub-pixel G i,j+1 located at the i-th column and the (j+1)-th row.
選択的には、式(1.1)から式(1.4)で表されるサブピクセルレンダリングのためのアルゴリズムを使用して、画素配列構造を駆動し、実質的に白色の縦線を表示する。第i列に実質的に白色の縦線を表示する場合、第i列に位置するすべてのサブ画素は、いずれも発光する。且つ、第(i+1)列に位置するすべての第1サブ画素及びすべての第2サブ画素は、いずれも発光する。 Optionally, the algorithms for sub-pixel rendering represented by equations (1.1) through (1.4) are used to drive the pixel array structure to display substantially white vertical lines. do. When displaying a substantially white vertical line in the i-th column, all sub-pixels located in the i-th column emit light. Also, all the first sub-pixels and all the second sub-pixels located in the (i+1)th column emit light.
例えば、複数の第1サブ画素401のうち第1仮想画素700’に位置するサブ画素Ri,j、複数の第3サブ画素403のうち第1仮想画素700’に位置するサブ画素Gi,j、複数の第2サブ画素402のうち第2仮想画素710’に位置するサブ画素Bi+1,j、複数の第2サブ画素402のうち第5仮想画素740’に位置するサブ画素Bi,j+1、及び複数の第3サブ画素403のうち第5仮想画素740’に位置するサブ画素Gi,j+1は、発光する。 For example, the sub-pixel R i,j positioned at the first virtual pixel 700 ′ among the plurality of first sub-pixels 401 , the sub-pixel G i,j positioned at the first virtual pixel 700 ′ among the plurality of third sub-pixels 403 , j , the sub-pixel B i+1,j located at the second virtual pixel 710 ′ among the plurality of second sub-pixels 402 , the sub-pixel B i located at the fifth virtual pixel 740 ′ among the plurality of second sub-pixels 402 , j+1 and the sub-pixel G i,j+1 located at the fifth virtual pixel 740′ among the plurality of third sub-pixels 403 emit light.
選択的には、第i列に位置するすべての第1サブ画素とすべての第2サブ画素の輝度は50%である(例えば、第i列に位置するすべての第1サブ画素とすべての第2サブ画素の諧調は128である)。第i列に位置するすべての第3サブ画素の輝度は100%である(例えば、第i列に位置するすべての第3サブ画素の諧調は255である)。第(i+1)列に位置するすべての第1サブ画素及びすべての第2サブ画素の輝度は、50%である。 Optionally, the brightness of all first sub-pixels and all second sub-pixels located in the i-th column is 50% (e.g., all first sub-pixels located in the i-th column and all The gradation of two sub-pixels is 128). The brightness of all the third sub-pixels located in the i-th column is 100% (eg, the gray scale of all the third sub-pixels located in the i-th column is 255). The luminance of all first sub-pixels and all second sub-pixels located in the (i+1)th column is 50%.
例えば、複数の第1サブ画素401のうち第1仮想画素700’に位置するサブ画素Ri,j、複数の第2サブ画素402のうち第2仮想画素710’に位置するサブ画素Bi+1,j、及び複数の第2サブ画素402のうち第5仮想画素740’に位置するサブ画素Bi,j+1は、50%の輝度を有する。複数の第3サブ画素403のうち第1仮想画素700’に位置するサブ画素Gi,j、及び複数の第3サブ画素403のうち第5仮想画素740’に位置するサブ画素Gi,j+1は、100%の輝度を有する。複数の第3サブ画素403のうち第2仮想画素710’に位置するサブ画素Gi+1,jは、発光しない。従って、表示パネルは、第i列に実質的に白色の縦線を表示することができる。 For example, the sub-pixel R i,j located in the first virtual pixel 700 ′ among the plurality of first sub-pixels 401 , the sub-pixel B i+1 located in the second virtual pixel 710 ′ among the plurality of second sub-pixels 402 , j and the sub-pixel B i,j+1 located at the fifth virtual pixel 740′ among the plurality of second sub-pixels 402 has a luminance of 50%. A sub-pixel G i,j positioned at the first virtual pixel 700 ′ among the plurality of third sub-pixels 403 and a sub-pixel G i,j+1 positioned at the fifth virtual pixel 740 ′ among the plurality of third sub-pixels 403 . has a brightness of 100%. Of the plurality of third sub-pixels 403, the sub-pixel G i+1,j located in the second virtual pixel 710' does not emit light. Therefore, the display panel can display a substantially white vertical line in the i-th column.
選択的には、図7Dは、複数の第1サブ画素401のうち第(i+1)列第(j+1)行に位置するサブ画素Ri+1,j+1、複数の第1サブ画素401のうち第i列第(j+2)行に位置するサブ画素Ri,j+2、及び複数の第2サブ画素402のうち第(i+1)列第(j+2)行に位置するサブ画素Bi+1,j+2をさらに示す。第i列に実質的に白色を表示する場合、サブ画素Ri+1,j+1、サブ画素Ri,j+2及びサブ画素Bi+1,j+2は、発光する。選択的には、サブ画素Ri+1,j+1、サブ画素Ri,j+2、及びサブ画素Bi+1,j+2は、50%の輝度を有する。 Alternatively, FIG. 7D shows the sub-pixel R i+1,j+1 located at the (i+1)-th column and ( j +1)-th row among the plurality of first sub-pixels 401 and the i-th among the plurality of first sub-pixels 401 . The sub-pixel R i,j+2 located at the (j+2)th column and the sub-pixel B i+1,j+2 located at the (i+1)th column and the (j+2)th row among the plurality of second subpixels 402 are further shown. When displaying a substantially white color in the i-th column, the sub-pixels R i+1,j+1 , R i,j+2 and B i+1,j+2 emit light. Optionally, sub-pixel R i+1,j+1 , sub-pixel R i,j+2 and sub-pixel B i+1,j+2 have a luminance of 50%.
幾つかの実施例において、図7C及び図7Dに示すように、複数の仮想画素のうち第1仮想画素700’の輝度中心は、複数の第1サブ画素401のうちのサブ画素Ri,jと複数の第3サブ画素403のうちのサブ画素Gi,jとの間の白色の円形に位置する。複数の仮想画素のうちの第2仮想画素710’の輝度中心は、複数の第2サブ画素402のうちのサブ画素Bi+1,jと複数の第3サブ画素403のうちのサブ画素Gi+1,jとの間の白色の円形に位置する。 In some embodiments, as shown in FIGS. 7C and 7D, the luminance center of the first virtual pixel 700′ of the plurality of virtual pixels is the sub-pixel R i,j and the sub-pixel G i,j among the plurality of third sub-pixels 403 . The luminance centers of the second virtual pixel 710′ among the plurality of virtual pixels are the sub-pixel B i+1,j among the plurality of second sub-pixels 402 and the sub-pixel G i+ 1,j among the plurality of third sub-pixels 403. located in the white circle between j .
選択的には、黒色の円形Pは、複数の論理画素のうちの1つの論理輝度中心を表す。選択的には、P(i,j)は、複数の論理画素のうち第i列第j行に位置する第3論理画素の輝度中心を表す。式(1.1)から式(1.3)に示すように、第i列第j行に位置する第3論理画素の理論データ信号は、複数の第1サブ画素401のうち第1仮想画素700’に位置するサブ画素Ri,j、複数の第3サブ画素403のうち第1仮想画素700’に位置するサブ画素Gi,j、及び複数の第2サブ画素402のうち第2仮想画素710’に位置するサブ画素Bi+1,jに割り当てられるため、複数の第1サブ画素401のうちのサブ画素Ri,j、複数の第3サブ画素403のうちのサブ画素Gi,j、及び複数の第2サブ画素402のうちのサブ画素Bi+1,jが発光する時、輝度中心は、複数の第1サブ画素401のうちのサブ画素Ri,jと複数の第3サブ画素403のうちのサブ画素Gi,jとの間に位置する。 Alternatively, the black circle P represents one logical luminance center of the plurality of logical pixels. Alternatively, P(i,j) represents the luminance center of a third logical pixel located at the i-th column and the j-th row among the plurality of logical pixels. As shown in equations (1.1) to (1.3), the theoretical data signal of the third logical pixel located at the i-th column and the j-th row is the first virtual pixel among the plurality of first sub-pixels 401. 700′, the first sub-pixel G i,j among the plurality of third sub-pixels 403 located in the virtual pixel 700′, and the second virtual pixel among the plurality of second sub-pixels 402; Since it is assigned to the sub-pixel B i+1,j located in the pixel 710 ′, the sub-pixel R i,j among the plurality of first sub-pixels 401 and the sub-pixel G i,j among the plurality of third sub-pixels 403 , and when the sub-pixel B i+1,j among the plurality of second sub-pixels 402 emits light, the luminance center is located at the sub-pixel R i,j among the plurality of first sub-pixels 401 and the plurality of third sub-pixels 403 and the sub-pixel Gi ,j .
選択的には、P(i+1,j)は、複数の論理画素のうち第(i+1)列第j行に位置する第5論理画素の輝度中心を表す。式(1.1)、式(1.3)及び式(1.4)に示すように、第(i+1)列第j行に位置する第5論理画素の理論データ信号は、複数の第1サブ画素401のうち第4仮想画素730’に位置するサブ画素Ri+2,j、複数の第2サブ画素402のうち第2仮想画素710’に位置するサブ画素Bi+1,j、及び複数の第3サブ画素403のうち第2仮想画素710’に位置するサブ画素Gi+1,jに割り当てられるため、複数の第1サブ画素401のうちサブ画素Ri+2,j、複数の第2サブ画素402のうちサブ画素Bi+1,j、及び複数の第3サブ画素403のうちサブ画素Gi+1,jが発光する時、輝度中心は、複数の第3サブ画素403のうち第2仮想画素710’に位置するサブ画素Gi+1,jと複数の第1サブ画素401のうち第4仮想画素730’に位置するサブ画素Ri+2,jとの間に位置する。複数の第2サブ画素402のうちのサブ画素Bi+1,jも、複数の第3サブ画素403のうちのサブ画素Gi+1,jと複数の第1サブ画素401のうちのサブ画素Ri+2,jとの間に位置するため、輝度中心は、複数の第3サブ画素403のうちのサブ画素Gi+1,jと複数の第2サブ画素402のうちのサブ画素Bi+1,jとの間に位置する。 Alternatively, P(i+1,j) represents the luminance center of a fifth logical pixel located at the (i+1)th column and the jth row among the plurality of logical pixels. As shown in equations (1.1), (1.3), and (1.4), the theoretical data signal of the fifth logical pixel located in the (i+1)-th column, the j-th row is obtained by a plurality of first Among the sub-pixels 401, the sub-pixel R i+2,j located at the fourth virtual pixel 730′, the sub-pixel B i+1,j located at the second virtual pixel 710′ among the plurality of second sub-pixels 402, and the plurality of Among the three sub-pixels 403, the sub-pixel G i+1,j located in the second virtual pixel 710′ is assigned to the sub-pixel R i+2,j among the plurality of first sub-pixels 401 and the sub-pixel R i+2,j of the plurality of second sub-pixels 402. When sub-pixel B i+1,j among the plurality of third sub-pixels 403 and sub-pixel G i+1,j among the plurality of third sub-pixels 403 emit light, the luminance center is positioned at the second virtual pixel 710 ′ among the plurality of third sub-pixels 403 . and the sub-pixel R i +2,j located at the fourth virtual pixel 730 ′ among the plurality of first sub-pixels 401 . The sub-pixel B i+1,j among the plurality of second sub-pixels 402 is also the sub-pixel G i+1,j among the plurality of third sub-pixels 403 and the sub-pixel R i+2, j among the plurality of first sub-pixels 401 . j , the luminance center is located between the sub-pixel Gi +1,j of the plurality of third sub-pixels 403 and the sub-pixel B i+1,j of the plurality of second sub-pixels 402. To position.
選択的には、P(i+2,j)は、複数の論理画素のうち第(i+2)列第j行に位置する第9論理画素の輝度中心を表す。第(i+2)列第j行に位置する第9論理画素の理論データ信号は、複数の第1サブ画素401のうち第4仮想画素730’に位置するサブ画素Ri+2,j、複数の第3サブ画素403のうち第4仮想画素730’に位置するサブ画素Gi+2,j、及び複数の第2サブ画素402のうち第(i+3)列第j行に位置するサブ画素Bi+3,jに割り当てられるため、複数の第1サブ画素401のうちサブ画素Ri+2,j、複数の第3サブ画素403のうちサブ画素Gi+2,j、及び複数の第2サブ画素402のうちサブ画素Bi+3,jが発光する時、輝度中心は、複数の第1サブ画素401のうちのサブ画素Ri+2,jと複数の第3サブ画素403のうちのサブ画素Gi+2,jとの間に位置する。 Alternatively, P(i+2,j) represents the luminance center of the ninth logical pixel located at the (i+2)th column and the jth row among the plurality of logical pixels. The theoretical data signal of the ninth logical pixel located at the (i+2)-th column, j-th row is the sub-pixel R i+2,j located at the fourth virtual pixel 730′ among the plurality of first sub-pixels 401, the plurality of third Assigned to the sub-pixel G i+2,j located in the fourth virtual pixel 730 ′ among the sub-pixels 403 and the sub-pixel B i+3,j located in the (i+3)-th column and j-th row among the plurality of second sub-pixels 402 . Therefore, the sub-pixel R i+2,j among the plurality of first sub-pixels 401 , the sub-pixel G i+2,j among the plurality of third sub-pixels 403 , and the sub-pixel B i+3, among the plurality of second sub-pixels 402 When j emits light, the luminance center is located between the sub-pixel R i+2,j among the plurality of first sub-pixels 401 and the sub-pixel G i+2,j among the plurality of third sub-pixels 403 .
選択的には、図7Dに示すように、P(i,j+1)は、第i列第(j+1)行に位置する第7論理画素の輝度中心を表す。第i列第(j+1)行に位置する第7論理画素の理論データ信号は、複数の第2サブ画素402のうち第5仮想画素740’に位置するサブ画素Bi,j+1、複数の第3サブ画素403のうち第5仮想画素740’に位置するサブ画素Gi+1,j、及び複数の第1サブ画素401のうち第(i+1)列第(j+1)行に位置するサブ画素Ri+1,j+1に割り当てられるため、複数の第2サブ画素402のうちサブ画素Bi,j+1、複数の第3サブ画素403のうちサブ画素Gi+1,j、及び複数の第1サブ画素401のうちサブ画素Ri+1,j+1が発光する時、輝度中心は、複数の第2サブ画素402のうちサブ画素Bi,j+1と複数の第3サブ画素403のうちサブ画素Gi+1,jとの間に位置する。 Alternatively, as shown in FIG. 7D, P(i,j+1) represents the luminance center of the seventh logical pixel located at the i-th column and the (j+1)-th row. The theoretical data signal of the seventh logical pixel located at the i-th column and the (j+1)-th row is the sub-pixel B i,j+1 located at the fifth virtual pixel 740 ′ among the plurality of second sub-pixels 402 , the plurality of third The sub-pixel G i+1,j located in the fifth virtual pixel 740′ among the sub-pixels 403 and the sub-pixel R i+1, j located in the (i+1)-th column and ( j +1)-th row among the first sub-pixels 401 j+1 , sub-pixel B i,j+1 among the plurality of second sub-pixels 402 , sub-pixel G i+1,j among the plurality of third sub-pixels 403 , and sub-pixel among the plurality of first sub-pixels 401 When R i+1,j+1 emits light, the luminance center is located between the sub-pixel B i,j+1 of the plurality of second sub-pixels 402 and the sub-pixel G i+1,j of the plurality of third sub-pixels 403 . .
図7Cに示すように、第j行に実質的に白色の横線を表示する時、第j行に位置する仮想画素の輝度中心は、同じ直線上に位置しない。図7Dに示すように、第i列に実質的に白色の縦線を表示する時、第i列に位置する仮想画素の輝度中心は、同じ直線上に位置しない。 As shown in FIG. 7C, when displaying a substantially white horizontal line on the j-th row , the brightness centers of the virtual pixels located on the j-th row are not on the same straight line. As shown in FIG. 7D, when a substantially white vertical line is displayed in the i-th column , the brightness centers of the virtual pixels located in the i-th column do not lie on the same straight line.
図7C及び図7Dに示すように、空白のサブ画素は発光しない。矢印の付いた点線はサブ画素アドレスを表す。 Blank sub-pixels do not emit light, as shown in FIGS. 7C and 7D. Dotted lines with arrows represent sub-pixel addresses.
図8Aは、本開示の幾つかの実施例に係る画素配列構造が画素配列構造の駆動方法を使用して実質的に白色の横線を表示していることを示す図である。図8Bは、本開示の幾つかの実施例に係る画素配列構造が画素配列構造の駆動方法を使用して実質的に白色の縦線を表示していることを示す図である。 FIG. 8A is a diagram illustrating a pixel array structure displaying a substantially white horizontal line using a pixel array structure driving method according to some embodiments of the present disclosure. FIG. 8B is a diagram illustrating a pixel array structure displaying substantially white vertical lines using a pixel array structure driving method according to some embodiments of the present disclosure.
幾つかの実施例において、(2.1)から(2.4)の式で表されるアルゴリズムは、実質的に白色の横線を表示するように画素配列構造を駆動することを表す。 In some embodiments, the algorithm represented by equations (2.1) through (2.4) represents driving the pixel array structure to display a substantially white horizontal line.
図8Aに示すように、第j行に実質的に白色の横線を表示する場合、第j行に位置するすべてのサブ画素は、発光する。例えば、第1仮想画素700、第2仮想画素710第4仮想画素730は、発光する。第(j+1)行に位置するすべての第1サブ画素及びすべての第2サブ画素は、いずれも発光し、例えば、複数の第2サブ画素402のうち第i列第(j+1)行に位置するサブ画素Bi,j+1、複数の第1サブ画素401のうち第(i+1)列第(j+1)行に位置するサブ画素Ri+1,j+1、複数の第2サブ画素402のうち第(i+2)列第(j+1)行に位置するサブ画素Bi+2,j+1、及び複数の第1サブ画素401のうち第(i+3)列第(j+1)行に位置するサブ画素Ri+3,j+1は、発光する。 As shown in FIG. 8A, when displaying a substantially white horizontal line in the j-th row, all sub-pixels located in the j-th row emit light. For example, the first virtual pixel 700, the second virtual pixel 710 and the fourth virtual pixel 730 emit light. All the first sub-pixels and all the second sub-pixels located in the (j+1)-th row emit light, for example, located in the i-th column and the (j+1)-th row among the plurality of second sub-pixels 402 sub-pixel B i,j+1 , sub-pixel R i+1,j+1 positioned at the (i+1)-th column and (j+1)-th row among the plurality of first sub-pixels 401 , (i+2)-th column among the plurality of second sub-pixels 402 The sub-pixel B i+2,j+1 located in the (j+1)th row and the sub-pixel R i+3,j+1 located in the (i+3)th column and the (j+1)th row among the plurality of first subpixels 401 emit light.
選択的には、第j行に位置するすべての第1サブ画素とすべての第2サブ画素の輝度はいずれも50%(例えば、第j行に位置するすべての第1サブ画素とすべての第2サブ画素の諧調は128である)、第j行に位置するすべての第3サブ画素の輝度はいずれも100%である(例えば、第j行に位置するすべての第3サブ画素の諧調は225である)。選択的には、第(j+1)行に位置するすべての第1サブ画素及びすべての第2サブ画素の輝度は、いずれも50%である。例えば、複数の第2サブ画素402のうちのサブ画素Bi,j+1、複数の第1サブ画素401のうちのサブ画素Ri+1,j+1、複数の第2サブ画素402のうちのサブ画素Bi+2,j+1、及び複数の第1サブ画素401のうちのサブ画素Ri+3,j+1は、50%の輝度を有する。従って、表示パネルは、第j行に実質的に白色の横線を表示する。 Alternatively, the brightness of all first sub-pixels and all second sub-pixels located in the j-th row are both 50% (e.g., all first sub-pixels located in the j-th row and all second sub-pixels are 50%). The brightness of all the third sub-pixels located in the j-th row is 100% (for example, the brightness of all the third sub-pixels located in the j-th row is 128). 225). Alternatively, the brightness of all the first sub-pixels and all the second sub-pixels located in the (j+1)th row are both 50%. For example, sub-pixel B i,j+1 among the plurality of second sub-pixels 402 , sub-pixel R i+1,j+1 among the plurality of first sub-pixels 401 , sub-pixel B i+2 among the plurality of second sub-pixels 402 , j+1 and sub-pixel R i+3, j+1 of the plurality of first sub-pixels 401 have a luminance of 50%. Accordingly, the display panel displays a substantially white horizontal line on the jth row.
選択的には、図8Aは、複数の第3サブ画素403のうち第(i-1)列第j行に位置するサブ画素Gi-1,jをさらに示す。第j行が実質的に白色の横線を表示する時、複数の第3サブ画素403のうちのサブ画素Gi-1,jも発光し、複数の第3サブ画素403のうちのサブ画素Gi-1,jの輝度は100%である。 Alternatively, FIG. 8A further shows a sub-pixel G i−1,j located at the (i−1)th column and the jth row among the plurality of third subpixels 403 . When the j-th row displays a substantially white horizontal line, the sub-pixel G i−1,j among the plurality of third sub-pixels 403 also emits light, and the sub-pixel G among the plurality of third sub-pixels 403 emits light. The brightness of i-1,j is 100%.
幾つかの実施例において、式(2.1)から式(2.4)で表されるアルゴリズムは、実質的に白色の縦線を表示するように画素配列構造を駆動する方法を表す。図8Bに示すように、第i列に実質的に白色の縦線を表示する場合、第i列に位置するすべての第2サブ画素及びすべての第3サブ画素は、いずれも発光する。第(i+1)列に位置するすべての第1サブ画素は、いずれも発光する。 In some embodiments, the algorithms represented by equations (2.1) through (2.4) represent methods of driving a pixel array structure to display a substantially white vertical line. As shown in FIG. 8B, when displaying a substantially white vertical line in the i-th column, all the second sub-pixels and all the third sub-pixels located in the i-th column emit light. All the first sub-pixels located in the (i+1)th column emit light.
例えば、複数の第3サブ画素403のうち第1仮想画素700に位置するサブ画素Gi,j、複数の第2サブ画素402のうち第5仮想画素740に位置するサブ画素Bi,j+1、複数の第3サブ画素403のうち第5仮想画素740に位置するサブ画素Gi,j+1、複数の第3サブ画素403のうち第i列第(j-1)行に位置するサブ画素Gi,j-1、及び複数の第1サブ画素401のうち第(i+1)列第(j+1)行に位置するサブ画素Ri+1,j+1は、発光する。 For example, the sub-pixel G i,j located at the first virtual pixel 700 among the plurality of third sub-pixels 403 , the sub-pixel B i,j+1 located at the fifth virtual pixel 740 among the plurality of second sub-pixels 402 , The sub-pixel G i,j+1 located at the fifth virtual pixel 740 among the plurality of third sub-pixels 403 , the sub-pixel G i located at the i-th column and (j−1)-th row among the plurality of third sub-pixels 403 , j−1 and the sub-pixel R i+1, j+1 located at the (i+1)-th column and the (j+1)-th row among the plurality of first sub-pixels 401 emit light.
選択的には、第i列に位置するすべての第2サブ画素とすべての第3サブ画素の輝度は、いずれも100%である(例えば、第i列に位置するすべての第2サブ画素とすべての第3サブ画素の諧調は255である)。第(i+1)列に位置するすべての第1サブ画素の輝度は、いずれも100%である(例えば、第(i+1)列に位置するすべての第1サブ画素の諧調はいずれも255である)。 Alternatively, the brightness of all the second sub-pixels and all the third sub-pixels located in the i-th column are both 100% (e.g., all the second sub-pixels located in the i-th column and All third sub-pixels have a gray scale of 255). The brightness of all the first sub-pixels located in the (i+1)th column is 100% (for example, the gray scale of all the first sub-pixels located in the (i+1)th column is 255). .
例えば、複数の第3サブ画素403のうち第1仮想画素700に位置するサブ画素Gi,j、複数の第2サブ画素402のうち第5仮想画素740に位置するサブ画素Bi,j+1、複数の第3サブ画素403のうち第5仮想画素740に位置するサブ画素Gi,j+1、複数の第3サブ画素403のうち第i列第(j-1)行に位置するサブ画素Gi,j-1、及び複数の第1サブ画素401のうち第(i+1)列第(j+1)行に位置するサブ画素Ri+1,j+1の輝度は、いずれも100%である。従って、表示パネルは、第i列に実質的に白色の縦線を表示する。 For example, the sub-pixel G i,j located at the first virtual pixel 700 among the plurality of third sub-pixels 403 , the sub-pixel B i,j+1 located at the fifth virtual pixel 740 among the plurality of second sub-pixels 402 , The sub-pixel G i,j+1 located at the fifth virtual pixel 740 among the plurality of third sub-pixels 403 , the sub-pixel G i located at the i-th column and (j−1)-th row among the plurality of third sub-pixels 403 , j−1 and the sub-pixel R i+1, j+1 located at the (i+1)-th column and the (j+1)-th row among the plurality of first sub-pixels 401 are 100%. Accordingly, the display panel displays a substantially white vertical line in the i-th column.
選択的には、第i列に実質的に白色の縦線を表示するため、第i列に位置するすべての第1サブ画素は、発光しない。 Alternatively, to display a substantially white vertical line in the i-th column, all the first sub-pixels located in the i-th column do not emit light.
幾つかの実施例において、図8A及び図8Bに示すように、第1サブ画素と第3サブ画素との間の白色の円形は、複数の仮想画素のうちの1つの輝度中心を表す。黒色の円形Pは、複数の論理画素のうちの1つの論理輝度中心を表す。 In some embodiments, the white circle between the first sub-pixel and the third sub-pixel represents the luminance center of one of the plurality of virtual pixels, as shown in FIGS. 8A and 8B. A black circle P represents one logical luminance center of a plurality of logical pixels.
例えば、P(i,j)は、複数の論理画素のうち第i列第j行に位置する第3論理画素の輝度中心を表す。P(i+1,j)は、複数の論理画素のうち第(i+1)列第j行に位置する第5論理画素の輝度中心を表す。P(i+2,j)は、複数の論理画素のうち第(i+2)列第j行に位置する第9論理画素の輝度中心を表す。P(i,j+1)は、第i列第(j+1)行に位置する第7論理画素の輝度中心を表す。 For example, P(i,j) represents the luminance center of the third logical pixel located at the i-th column and the j-th row among the plurality of logical pixels. P(i+1, j) represents the luminance center of the fifth logical pixel located at the (i+1)-th column and the j-th row among the plurality of logical pixels. P(i+2, j) represents the luminance center of the ninth logical pixel located at the (i+2)-th column and the j-th row among the plurality of logical pixels. P(i, j+1) represents the luminance center of the seventh logical pixel located at the i-th column and the (j+1)-th row.
式(2.1)から式(2.3)に示すように、第i列第j行に位置する第3論理画素の理論データ信号は、複数の第3サブ画素403のうち第1仮想画素700に位置するサブ画素Gi,j、複数の第2サブ画素402のうち第i列第(j+1)行に位置するサブ画素Bi,j+1、及び複数の第1サブ画素401のうち第(i+1)列第(j+1)行に位置するサブ画素Ri+1,j+1に割り当てられるため、複数の第3サブ画素403のうちのサブ画素Gi,j、複数の第2サブ画素402のうちのサブ画素Bi,j+1、及び複数の第1サブ画素401のうちのサブ画素Ri+1,j+1が発光する時、輝度中心は、複数の第3サブ画素403のうちのサブ画素Gi,jと複数の第1サブ画素401のうちのサブ画素Ri+1,j+1との間に位置する。 As shown in equations (2.1) to (2.3), the theoretical data signal of the third logical pixel located at the i-th column and the j-th row is the first virtual pixel among the plurality of third sub-pixels 403. sub-pixel G i,j located at 700 , sub-pixel B i,j+1 located at the i-th column (j+1)-th row among the plurality of second sub-pixels 402 , and the ( Since it is assigned to the sub-pixel R i+1,j+1 located at the i+1)-th column and the (j+1)-th row, the sub-pixel G i,j among the plurality of third sub-pixels 403 and the sub-pixel G i,j among the plurality of second sub-pixels 402 are assigned. When the pixel B i,j+1 and the sub-pixel R i+1,j+1 among the plurality of first sub-pixels 401 emit light, the luminance center is located between the sub-pixel G i,j among the plurality of third sub-pixels 403 and a plurality of and the sub-pixel R i+1,j+1 of the first sub-pixel 401 of .
選択的には、第(i+1)列第j行に位置する第5論理画素の理論データ信号は、複数の第2サブ画素402のうち第2仮想画素710に位置するサブ画素Bi+1,j、複数の第3サブ画素403のうち第2仮想画素710に位置するサブ画素Gi+1,j、及び複数の第1サブ画素401のうち第4仮想画素730に位置するサブ画素Ri+2,jに割り当てられるため、複数の第2サブ画素402のうちサブ画素Bi+1,j、複数の第3サブ画素403のうちサブ画素Gi+1,j、及び複数の第1サブ画素401のうちサブ画素Ri+2,jが発光する時、輝度中心は、複数の第1サブ画素401のうちのサブ画素Ri+2,jと複数の第3サブ画素403のうちのサブ画素Gi+1,jとの間に位置する。 Alternatively, the theoretical data signal of the fifth logical pixel located at the (i+1)th column and the jth row is the subpixel B i+1,j located at the second virtual pixel 710 among the plurality of second subpixels 402 , Assigned to the sub-pixel G i+1,j located at the second virtual pixel 710 among the plurality of third sub-pixels 403 and the sub-pixel R i+2,j located at the fourth virtual pixel 730 among the plurality of first sub-pixels 401 Therefore, sub-pixel B i+1,j among the plurality of second sub-pixels 402 , sub-pixel G i+1,j among the plurality of third sub-pixels 403 , and sub-pixel R i+2, among the plurality of first sub-pixels 401 When j emits light, the luminance center is located between sub-pixel R i+2,j among the plurality of first sub-pixels 401 and sub-pixel G i+1,j among the plurality of third sub-pixels 403 .
選択的には、第(i+2)列第j行に位置する第9論理画素の理論データ信号は、複数の第3サブ画素403のうち第4仮想画素730に位置するサブ画素Gi+2,j、複数の第2サブ画素402のうち第(i+2)列第(j+1)行に位置するサブ画素Bi+2,j+1、及び複数の第1サブ画素401のうち第(i+3)列第(j+1)行に位置するサブ画素Ri+3,j+1に割り当てられるため、複数の第3サブ画素403のうちのサブ画素Gi+2,j、複数の第2サブ画素402のうちのサブ画素B i+2,j+1 、及び複数の第1サブ画素401のうちのサブ画素Ri+3,j+1が発光する時、輝度中心は、複数の第3サブ画素403のうちのサブ画素Gi+2,jと複数の第1サブ画素401のうちのサブ画素Ri+3,j+1との間に位置する。 Alternatively, the theoretical data signal of the ninth logical pixel located at the (i+2)-th column, j-th row is the sub-pixel G i+2,j located at the fourth virtual pixel 730 among the plurality of third sub-pixels 403 , The sub-pixel B i+2,j+1 located at the (i+2)th column and the (j+1)th row among the plurality of second subpixels 402 and the (i+3)th column and the (j+1)th row among the plurality of first subpixels 401 sub-pixel G i+2,j among the plurality of third sub-pixels 403, sub-pixel B i+2,j+1 among the plurality of second sub-pixels 402, and a plurality of When the sub-pixel Ri +3,j+1 among the first sub-pixels 401 emits light, the center of luminance is the sub-pixel Gi+2,j among the plurality of third sub-pixels 403 and the sub-pixel Gi +2,j among the plurality of first sub-pixels 401 . It is located between the sub-pixels Ri+3, j+1 .
選択的には、第i列第(j+1)行に位置する第7論理画素の理論データ信号は、複数の第2サブ画素402のうち第5仮想画素740に位置するサブ画素Bi,j+1、複数の第3サブ画素403のうち第5仮想画素740に位置するサブ画素Gi,j+1、及び複数の第1サブ画素401のうち第(i+1)列第(j+1)行に位置するサブ画素Ri+1,j+1に割り当てられるため、複数の第2サブ画素402のうちのサブ画素Bi,j+1、複数の第3サブ画素403のうちのサブ画素Gi,j+1、及び複数の第1サブ画素401のうちのサブ画素Ri+1,j+1が発光する時、輝度中心は、複数の第1サブ画素401のうちのサブ画素Ri+1,j+1と複数の第3サブ画素403のうちのサブ画素Gi,j+1との間に位置する。 Alternatively, the theoretical data signal of the seventh logical pixel located at the i-th column (j+1)-th row is the sub-pixel B i,j+1 located at the fifth virtual pixel 740 among the plurality of second sub-pixels 402 , A sub-pixel G i,j+1 located in the fifth virtual pixel 740 among the plurality of third sub-pixels 403 and a sub-pixel located in the (i+1)-th column and ( j +1)-th row among the plurality of first sub-pixels 401 R i+1,j+1 , sub-pixel B i,j+1 of the plurality of second sub-pixels 402 , sub-pixel G i,j+1 of the plurality of third sub-pixels 403 , and the plurality of first sub-pixels When the sub-pixel R i+1,j+1 among the plurality of sub-pixels 401 emits light, the luminance centers are the sub-pixel R i+1, j+1 among the plurality of first sub-pixels 401 and the sub-pixel G i among the plurality of third sub-pixels 403 . , j+1 .
図8Aに示すように、第j列に実質的に白色の横線を表示する時、第j行に位置する仮想画素の輝度中心は、同じ直線上に位置する。図8Bに示すように、第i列に実質的に白色の縦線を表示する時、第i列に位置する仮想画素の輝度中心は、同じ直線上に位置する。 As shown in FIG. 8A, when a substantially white horizontal line is displayed on the j-th column, the brightness centers of the virtual pixels located on the j-th row are located on the same straight line. As shown in FIG. 8B, when a substantially white vertical line is displayed in the i-th column , the brightness centers of the virtual pixels located in the i-th column are located on the same straight line.
図8A及び図8Bに示すように、空白のサブ画素は発光しない。矢印の付いた点線はサブ画素アドレッシングを表す。 Blank sub-pixels do not emit light, as shown in FIGS. 8A and 8B. Dotted lines with arrows represent sub-pixel addressing.
図9Aは、本開示の幾つかの実施例に係る画素配列構造の部分概略構造図である。図9Bは、本開示の幾つかの実施例に係る複数の最小並進繰り返し単位のそれぞれの1つの概略構造図である。図10は、本開示の幾つかの実施例に係る画素配列構造の駆動方法のフローチャートである。 FIG. 9A is a partial schematic structural diagram of a pixel array structure according to some embodiments of the disclosure. FIG. 9B is a schematic structural diagram of each one of a plurality of minimal translational repeat units according to some embodiments of the present disclosure; FIG. 10 is a flow chart of a method for driving a pixel array structure according to some embodiments of the present disclosure.
幾つかの実施例において、図9Bに示すように、複数の最小並進繰り返し単位40のそれぞれの1つは、図3Bに示す複数の最小並進繰り返し単位40のそれぞれの1つの配列方式及び図3Cに示す配列方式の何れとも異なる配列方式で配列されている。 In some embodiments, each one of the plurality of minimal translational repeating units 40, as shown in FIG. 9B, is arranged in a respective one of the plurality of minimal translational repeating units 40 shown in FIG. 3B and in FIG. 3C. They are arranged in an arrangement scheme different from any of the arrangement schemes shown.
幾つかの実施例において、複数の最小並進繰り返し単位40のそれぞれの1つは、複数の第1サブ画素401のうちの1つ、複数の第2サブ画素402のうちの1つ、及び複数の第3サブ画素403のうちの2つを含む(即ち、複数の第1サブ画素401のうちの1つは、複数の最小並進繰り返し単位40の当該それぞれの1つを構成するには不十分であり;複数の第2サブ画素402のうちの1つは、複数の最小並進繰り返し単位40の当該それぞれの1つを構成するには不十分であり;複数の第3サブ画素403のうちの1つは、複数の最小並進繰り返し単位40の当該それぞれの1つを構成するには不十分である)。 In some embodiments, each one of the plurality of minimal translational repeating units 40 includes one of the plurality of first sub-pixels 401, one of the plurality of second sub-pixels 402, and a plurality of including two of the third sub-pixels 403 (i.e., one of the plurality of first sub-pixels 401 is insufficient to constitute that respective one of the plurality of minimal translational repeating units 40); Yes; one of the plurality of second sub-pixels 402 is insufficient to form that respective one of the plurality of minimal translational repeating units 40; one of the plurality of third sub-pixels 403 is insufficient to constitute that respective one of the plurality of minimal translational repeating units 40).
幾つかの実施例において、複数の第3サブ画素403は、複数対の隣接する第3サブ画素にグループ化される。例えば、複数対の隣接する第3サブ画素のそれぞれの1対は、複数対の隣接する第3サブ画素の当該それぞれの1対における1個目の第3サブ画素403aと、複数対の隣接する第3サブ画素の当該それぞれの1対における2個目の第3サブ画素403bとを含む。 In some embodiments, the plurality of third sub-pixels 403 are grouped into pairs of adjacent third sub-pixels. For example, each pair of the plurality of pairs of adjacent third sub-pixels is the first third sub-pixel 403a in the respective pair of the plurality of pairs of adjacent third sub-pixels, and the plurality of pairs of adjacent third sub-pixels. and a second third sub-pixel 403b in the respective pair of third sub-pixels.
図9Aは、図9Bに示す複数の最小並進繰り返し単位40を有する画素配列構造100の部分構造を示す。複数の最小並進繰り返し単位40は、列方向Y及び行方向Xに沿って配列される。選択的には、複数の最小並進繰り返し単位40のうち同じ列に配列された選定数の最小並進繰り返し単位は、複数の繰り返し列のうちの1つの繰り返し列を構成する。例えば、図9Aは、例えば、第(q-1)繰り返し行、第q繰り返し行、第(q+1)繰り返し行、第(q+2)繰り返し行である4つの繰り返し行を示す。qは2以上の正の整数である。選択的には、複数の繰り返し列は、行方向Xに沿って配列される。 FIG. 9A shows a partial structure of a pixel array structure 100 having multiple minimal translational repeating units 40 shown in FIG. 9B. A plurality of minimal translation repeating units 40 are arranged along the column direction Y and the row direction X. As shown in FIG. Optionally, a selected number of minimal translational repeating units of the plurality of minimal translational repeating units 40 arranged in the same row constitute one repeating row of the plurality of repeating rows. For example, FIG. 9A shows four repetition rows, eg, the (q−1)th repetition row, the qth repetition row, the (q+1)th repetition row, and the (q+2)th repetition row. q is a positive integer of 2 or more. Optionally, the plurality of repeating columns are arranged along the row direction X.
選択的には、列方向Yと行方向Xとは、異なる方向である。選択的には、列方向Yは、行方向Xに垂直である。 Optionally, the column direction Y and the row direction X are different directions. Optionally, the column direction Y is perpendicular to the row direction X.
選択的には、図9Aに示すように、第q繰り返し行は、第6最小並進繰り返し単位46を含む。第(q+1)繰り返し行は、第7最小並進繰り返し単位47を含む。 Optionally, the qth repeating row includes a sixth minimal translational repeating unit 46, as shown in FIG. 9A. The (q+1)th repeating row contains the seventh minimal translational repeating unit 47 .
一例では、第6最小並進繰り返し単位46は、複数の第3サブ画素403のうちのサブ画素463b、複数の第1サブ画素401のうちのサブ画素461、複数の第2サブ画素402のうちのサブ画素462、及び複数の第3サブ画素403のうちのサブ画素463aを含む。 In one example, the sixth minimal translational repeating unit 46 includes sub-pixel 463b of the plurality of third sub-pixels 403, sub-pixel 461 of the plurality of first sub-pixels 401, and sub-pixel of the plurality of second sub-pixels 402. A sub-pixel 462 and a sub-pixel 463 a of the plurality of third sub-pixels 403 are included.
他の一例では、第7最小並進繰り返し単位47は、複数の第3サブ画素403のうちのサブ画素473b、複数の第1サブ画素401のうちのサブ画素471、複数の第2サブ画素402のうちのサブ画素472、及び複数の第3サブ画素403のうちのサブ画素473aを含む。 In another example, the seventh minimal translation repeating unit 47 includes sub-pixel 473b of the plurality of third sub-pixels 403, sub-pixel 471 of the plurality of first sub-pixels 401, and sub-pixel 471 of the plurality of second sub-pixels 402. and a sub-pixel 473 a of the plurality of third sub-pixels 403 .
例えば、複数の第1サブ画素401のうち第7最小並進繰り返し単位47に位置するサブ画素471と複数の第3サブ画素403のうち第7最小並進繰り返し単位47に位置するサブ画素473bは、複数の仮想画素のうち1つの仮想画素を構成する。複数の第2サブ画素402のうち第7最小並進繰り返し単位47に位置するサブ画素472と複数の第3サブ画素403のうち第6最小並進繰り返し単位46に位置するサブ画素463aは、複数の仮想画素のうち1つの仮想画素を構成する。 For example, the sub-pixel 471 positioned in the seventh minimum translational repeating unit 47 among the plurality of first sub-pixels 401 and the sub-pixel 473b positioned in the seventh minimum translational repeating unit 47 among the plurality of third sub-pixels 403 are constitutes one virtual pixel among the virtual pixels of A sub-pixel 472 positioned in the seventh minimum translational repeating unit 47 among the plurality of second sub-pixels 402 and a sub-pixel 463a positioned in the sixth minimum translational repeating unit 46 among the plurality of third sub-pixels 403 are divided into a plurality of virtual pixels. One of the pixels constitutes a virtual pixel.
図11は、本開示の幾つかの実施例に係る画素配列構造の部分概略構造図である。図11に示すように、複数の仮想画素は、行方向X及び列方向Yに沿ってアレイ状に配列される。選択的には、同じ最小並進繰り返し単位において、複数の第1サブ画素401のうちの1つのサブ画素及び複数の第3サブ画素403のうちの2つのサブ画素のうちの1つのサブ画素は、第i列第j行に位置する仮想画素を構成し、複数の第2サブ画素402のうちの1つのサブ画素は、第i列第(j+1)行の仮想画素に位置し、複数の第3サブ画素403のうちの2つのサブ画素のうちの他の1つのサブ画素は、第(i-1)列第j行の仮想画素に位置する。 FIG. 11 is a partial schematic structural diagram of a pixel array structure according to some embodiments of the present disclosure. As shown in FIG. 11, a plurality of virtual pixels are arranged in an array along the row direction X and the column direction Y. As shown in FIG. Optionally, in the same minimum translation repeating unit, one sub-pixel of the plurality of first sub-pixels 401 and one sub-pixel of the two sub-pixels of the plurality of third sub-pixels 403 are One of the plurality of second sub-pixels 402 constitutes a virtual pixel positioned at the i-th column and the j-th row, and one sub-pixel is positioned at the i-th column and the (j+1)-th row virtual pixel, and a plurality of third The other sub-pixel of the two sub-pixels of the sub-pixel 403 is located in the virtual pixel of the (i−1)-th column and the j-th row.
例えば、第6最小並進繰り返し単位46において、複数の第1サブ画素401のうちのサブ画素461及び複数の第3サブ画素403のうちのサブ画素463aは、第i列第j行に位置する仮想画素を構成し、複数の第2サブ画素402のうちのサブ画素462は、第i列第(j+1)行の仮想画素に位置し、複数の第3サブ画素403のうちのサブ画素463bは、第(i-1)列第j行の仮想画素に位置する。従って、第6最小並進繰り返し単位46において、複数の第1サブ画素401のうちのサブ画素461、複数の第3サブ画素403のうちのサブ画素463a及び複数の第3サブ画素403のうちのサブ画素463bは、同じ行(例えば、第j行)に位置し;複数の第2サブ画素402のうちのサブ画素462は、第(j+1)行に位置し;複数の第1サブ画素401のうちのサブ画素461、複数の第2サブ画素402のうちのサブ画素462及び複数の第3サブ画素403のうちのサブ画素463aは、同じ列(例えば、第i列)に位置し;複数の第3サブ画素403のうちのサブ画素463bは、第(i-1)列に位置する。 For example, in the sixth minimum translational repeating unit 46, the sub-pixel 461 of the plurality of first sub-pixels 401 and the sub-pixel 463a of the plurality of third sub-pixels 403 are located at the i-th column and the j-th row. The sub-pixel 462 of the plurality of second sub-pixels 402 constituting the pixel is located in the virtual pixel of the i-th column and the (j+1)-th row, and the sub-pixel 463b of the plurality of third sub-pixels 403 is: Located at the (i−1)th column, jth row virtual pixel. Therefore, in the sixth minimum translation repeating unit 46, the sub-pixel 461 of the plurality of first sub-pixels 401, the sub-pixel 463a of the plurality of third sub-pixels 403, and the sub-pixel 463a of the plurality of third sub-pixels 403 Pixel 463b is located in the same row (eg, j-th row); sub-pixel 462 of the plurality of second sub-pixels 402 is located in the (j+1)-th row; sub-pixel 461 of the plurality of second sub-pixels 402, sub-pixel 462 of the plurality of second sub-pixels 402, and sub-pixel 463a of the plurality of third sub-pixels 403 are located in the same column (eg, the i-th column); A sub-pixel 463b of the three sub-pixels 403 is located in the (i−1)th column.
選択的には、図9Aに示す画素配列構造の配列方式は、図3Aに示す画素配列構造の配列方式を時計回りに90度回転させることによって得られる。 Alternatively, the arrangement scheme of the pixel array structure shown in FIG. 9A can be obtained by rotating the arrangement scheme of the pixel array structure shown in FIG. 3A clockwise by 90 degrees.
図10は、画素配列構造の駆動方法のフローチャートを示す。図10に示すように、幾つかの実施例において、画素配列構造は、第1色の複数の第1サブ画素、第2色の複数の第2サブ画素、第3色の複数の第3サブ画素を含む複数のサブ画素を有する。選択的には、複数の第3サブ画素は、I列×J行のアレイに配列される。選択的には、画素配列構造は、複数の最小並進繰り返し単位を含む。選択的には、複数の最小並進繰り返し単位のそれぞれの1つは、複数の第1サブ画素のうちの1つ、複数の第2サブ画素のうちの1つ、及び複数の第3サブ画素のうちの2つを含む。 FIG. 10 shows a flowchart of a method for driving the pixel array structure. As shown in FIG. 10, in some embodiments, the pixel array structure is a plurality of first sub-pixels of a first color, a plurality of second sub-pixels of a second color, and a plurality of third sub-pixels of a third color. A pixel has a plurality of sub-pixels. Optionally, the plurality of third sub-pixels are arranged in an array of I columns by J rows. Optionally, the pixel array structure includes multiple minimal translational repeating units. Optionally, each one of the plurality of minimal translational repeating units comprises one of the plurality of first sub-pixels, one of the plurality of second sub-pixels and one of the plurality of third sub-pixels. Including two of them.
幾つかの実施例において、複数の第3サブ画素は、行方向及び列方向に沿って配列された複数の仮想画素にグループ化される。選択的には、複数の第3サブ画素は、複数対の隣接する第3サブ画素にグループ化される。選択的には、複数の仮想画素のそれぞれの1つは、複数対の隣接する第3サブ画素のそれぞれの1対から選択される1つのサブ画素、及び複数の第1サブ画素のそれぞれの1つと第2サブ画素のそれぞれの1つから選択される1つのサブ画素を含む。 In some embodiments, the plurality of third sub-pixels are grouped into a plurality of virtual pixels arranged along rows and columns. Optionally, the plurality of third sub-pixels are grouped into pairs of adjacent third sub-pixels. Optionally, each one of the plurality of virtual pixels includes one sub-pixel selected from each pair of the plurality of pairs of adjacent third sub-pixels and each one of the plurality of first sub-pixels. one sub-pixel selected from each one of the first and second sub-pixels.
選択的には、複数の仮想画素のうち複数の仮想画素のアレイ内の第i列第j行に位置する第1仮想画素は、同じ最小並進繰り返し単位における、複数の第1サブ画素のうち第i列第j行に位置するサブ画素、及び複数の第3サブ画素のうち第i列第j行に位置するサブ画素を含む。選択的には、複数の仮想画素のうち複数の仮想画素のアレイ内の第i列第(j+1)行に位置する第2仮想画素は、同じ最小並進繰り返し単位のうち、複数の第2サブ画素のうち第i列第(j+1)行に位置するサブ画素を含む。選択的には、複数の仮想画素のうち複数の仮想画素のアレイ内の第(i-1)列第j行に位置する第3仮想画素は、同じ最小並進繰り返し単位における、複数の第3サブ画素のうち第(i-1)列第j行に位置するサブ画素を含む。選択的には、複数の第3サブ画素のうち第i列第j行に位置するサブ画素と複数の第3サブ画素のうち第(i-1)列第j行に位置するサブ画素は、複数対の隣接する第3サブ画素の1対にグループ化される。 Optionally, the first virtual pixel located at the i-th column and the j-th row in the array of virtual pixels of the plurality of virtual pixels is the first virtual pixel of the plurality of first sub-pixels in the same minimal translational repeating unit. It includes a sub-pixel positioned at the i-th column, j-th row, and a sub-pixel positioned at the i-th column, j-th row among the plurality of third sub-pixels. Optionally, the second virtual pixel located at the i-th column and the (j+1)-th row in the array of virtual pixels among the plurality of virtual pixels is a plurality of second sub-pixels of the same minimal translational repeating unit. includes the sub-pixel positioned at the i-th column and the (j+1)-th row. Optionally, the third virtual pixel located at the (i−1)th column and the jth row in the array of virtual pixels among the plurality of virtual pixels is a plurality of third sub-pixels in the same minimal translational repeating unit. It includes a sub-pixel positioned at the (i−1)th column and the jth row of the pixel. Optionally, the sub-pixel positioned at the i-th column and the j-th row among the plurality of third sub-pixels and the sub-pixel positioned at the (i−1)-th column and the j-th row among the plurality of third sub-pixels are A plurality of pairs of adjacent third sub-pixels are grouped into pairs.
幾つかの実施例において、画素配列構造の駆動方法は、第(i-1)列第(j-1)行の第1論理画素からの第1色の第1論理サブ画素の理論データ信号と第i-列第(j-1)行の第2論理画素からの第1色の第1論理サブ画素の理論データ信号に基づいて、複数の第1サブ画素のうち第i列第j行に位置するサブ画素の第1実データ信号を取得するステップと;第i列第j行の第3論理画素の第3色の第3論理サブ画素の理論データ信号に基づいて、複数の第3サブ画素のうち第i列第j行に位置するサブ画素の第2実データ信号を取得するステップと;第(i-1)列第(j+1)行の第4論理画素の第2色の第2論理サブ画素の理論データ信号と第i列第(j+1)行の第5論理画素の第2色の第2論理サブ画素の理論データ信号に基づいて、複数の第2サブ画素のうち第i列第(j+1)行に位置するサブ画素の第3実データ信号を取得するステップと;第(i-1)列第j行の第6論理画素の第3色の第3論理サブ画素の理論データ信号に基づいて、複数の第3サブ画素のうち第(i-1)列第j行に位置するサブ画素の第4実データ信号を取得するステップとを有し、2≦i≦I,2≦j≦Jである。 In some embodiments, the driving method of the pixel array structure is the theoretical data signal of the first logical sub-pixel of the first color from the first logical pixel of the (i−1)th row (j−1)th column and Based on the theoretical data signal of the first logical sub-pixel of the first color from the second logical pixel of the i-th column (j−1)-th row, the i-th column and the j-th row of the plurality of first sub-pixels obtaining a first real data signal of the located sub-pixel; based on the theoretical data signal of the third logical sub-pixel of the third color of the third logical pixel of the i-th column and j-th row, a plurality of third sub-pixels; acquiring a second real data signal of a sub-pixel located at the i-th column and the j-th row among the pixels; Based on the logical data signal of the logical sub-pixel and the theoretical data signal of the second logical sub-pixel of the second color of the fifth logical pixel in the i-th column and row (j+1), the i-th column among the plurality of second sub-pixels obtaining the third real data signal of the sub-pixel located in the (j+1)-th row; and the theoretical data of the third logical sub-pixel of the third color of the sixth logical pixel in the (i-1)-th row and j-th row. obtaining a fourth real data signal of a sub-pixel located in the (i-1)th column and the jth row among the plurality of third sub-pixels based on the signal, wherein 2≤i≤I,2 ≤j≤J.
選択的には、複数の第1サブ画素のうち第i列第j行に位置するサブ画素の第1実データ信号は、次式で表される:
ここで、Xi,jは、複数の第1サブ画素のうち第i列第j行に位置するサブ画素の第1実データ信号を表し;xi-1,j-1は、第(i-1)列第(j-1)行の第1論理画素の第1色の第1論理サブ画素の理論データ信号を表し;xi,j-1は、第i列第(j-1)行の第2論理画素の第1色の第1論理サブ画素の理論データ信号を表し、α1はxi-1,j-1の重みを表し;α2はxi,j-1の重みを表し;且つγは定数である。 Here, X i,j represents the first real data signal of the sub-pixel positioned at the i -th column and j- th row among the plurality of first sub-pixels; -1) represents the theoretical data signal of the first logical sub-pixel of the first color of the first logical pixel of the (j-1)th column; x i,j-1 is the (j-1)th of the ith column; represents the theoretical data signal of the first logical subpixel of the first color of the second logical pixel of the row, α 1 represents the weight of x i−1,j−1 ; α 2 represents the weight of x i,j−1 and γ is a constant.
選択的には、α1とα2は、同じ値を有する。例えば、α1とα2は、それぞれ0.5である。選択的には、α1とα2とは、異なる値を有する。例えば、α1は0.4であり、α2は0.6である。 Optionally, α 1 and α 2 have the same value. For example, α 1 and α 2 are each 0.5. Optionally, α 1 and α 2 have different values. For example, α 1 is 0.4 and α 2 is 0.6.
選択的には、複数の第3サブ画素のうち第i列第j行に位置するサブ画素の第2実データ信号は、次式で表される:
ここで、Gi,jは、複数の第3サブ画素のうち第i列第j行に位置するサブ画素の第2実データ信号を表し;gi,jは、第i列第j行の第3論理画素の第3色の第3論理サブ画素の理論データ信号を表す。 Here, G i,j represents the second actual data signal of the sub-pixel positioned at the i-th column and j-th row among the plurality of third sub-pixels; g i,j represents the i-th column and j-th row. FIG. 13 represents the theoretical data signal of the third logical sub-pixel of the third color of the third logical pixel; FIG.
選択的には、複数の第2サブ画素のうち第i列第(j+1)行に位置するサブ画素の第3実データ信号は、次式で表される:
ここで、Yi,j+1は、複数の第2サブ画素のうち第i列第(j+1)行に位置するサブ画素の第3実データ信号を表し;yi-1,j+1は、第(i-1)列第(j+1)行の第4論理画素の第2色の第2論理サブ画素の理論データ信号を表し;yi,j+1は、第i列第(j+1)行の第5論理画素の第2色の第2論理サブ画素の理論データ信号を表し、β1はyi-1,j+1の重みを表し;β2はyi,j+1の重みを表し;且つγは定数である。 Here, Y i,j+1 represents the third real data signal of the sub-pixel positioned at the i-th column and the (j+1)-th row among the plurality of second sub-pixels; -1) represents the theoretical data signal of the second logical sub-pixel of the second color of the fourth logical pixel of column (j+1); y i,j+1 is the fifth logical pixel of column ith (j+1); β 1 represents the weight of y i−1,j+1 ; β 2 represents the weight of y i,j+1 ; and γ is a constant.
選択的には、β1とβ2は、同じ値を有する。例えば、β1とβ2は、それぞれ0.5である。選択的には、β1とβ2とは、異なる値を有する。例えば、β1は0.4であり、β2は0.6である。 Optionally, β 1 and β 2 have the same value. For example, β 1 and β 2 are each 0.5. Optionally, β 1 and β 2 have different values. For example, β 1 is 0.4 and β 2 is 0.6.
選択的には、複数の第3サブ画素のうち第i列第j行に位置するサブ画素の第4実データ信号は、次式で表される:
ここで、Gi-1,jは、複数の第3サブ画素のうち第(i-1)列第j行に位置するサブ画素の第4実データ信号を表し;gi-1,jは、第(i-1)列第j行の第6論理画素の第3色の第3論理サブ画素の理論データ信号を表す。 Here, G i-1,j represents the fourth real data signal of the sub-pixel positioned at the (i-1)th column and the j-th row among the plurality of third sub-pixels; g i-1,j is , represents the theoretical data signal of the third logical sub-pixel of the third color of the sixth logical pixel of the (i−1)th column and the jth row.
幾つかの実施例において、γは、実データ信号と表示輝度との間の関係を表す。選択的には、γは2.2である。 In some embodiments, γ represents the relationship between the actual data signal and display brightness. Optionally, γ is 2.2.
幾つかの実施例において、図9Bに示すように、複数の最小並進繰り返し単位40のそれぞれの1つにおいて、複数の第1サブ画素401のうちの1つのサブ画素及び複数の第2サブ画素402のうちの1つのサブ画素は、列方向Yに沿って配列され、複数の第3サブ画素403のうちの2つのサブ画素は、行方向Xに沿って配列される。 In some embodiments, one sub-pixel of first sub-pixels 401 and a plurality of second sub-pixels 402 in each one of the plurality of minimal translational repeating units 40, as shown in FIG. 9B. One sub-pixel among the third sub-pixels 403 is arranged along the column direction Y, and two sub-pixels among the plurality of third sub-pixels 403 are arranged along the row direction X.
幾つかの実施例において、複数の第3サブ画素403のうちの2つのサブ画素(例えば、403a及び403b)の行方向Xに垂直な平面における正投影は、複数の第1サブ画素401のうちの1つのサブ画素と複数の第2サブ画素402のうちの1つのサブ画素の行方向Xに垂直な平面における正投影の間に位置する。 In some embodiments, two sub-pixels (eg, 403a and 403b) of the plurality of third sub-pixels 403 are orthographically projected on a plane perpendicular to the row direction X of the plurality of first sub-pixels 401. and one sub-pixel of the plurality of second sub-pixels 402 on a plane perpendicular to the row direction X.
幾つかの実施例において、qは偶数の値を有する。選択的には、複数の繰り返し列のうちの奇数番目に配置された列は同じ配列方式を有し、且つ列方向に沿って整列される。例えば、図9Aに示すように、第(q-1)繰り返し列第(q+1)繰り返し列は、同じ配列方式を有する。選択的には、複数の繰り返し列のうちの偶数番目に配置された列は同じ配列方式を有し、且つ列方向に沿って整列される。例えば、第q繰り返し列第(q+2)繰り返し列は、同じ配列方式を有する。選択的には、複数の繰り返し列のうちの奇数番目に配置された列と複数の繰り返し列のうちの偶数番目に配置された列とは、列方向に沿って整列されない。 In some embodiments, q has an even value. Optionally, odd-numbered columns of the plurality of repeating columns have the same arrangement scheme and are aligned along the column direction. For example, as shown in FIG. 9A, the (q−1) th repeating column and the (q+1) th repeating column have the same arrangement scheme. Optionally, even-numbered columns among the plurality of repeating columns have the same arrangement scheme and are aligned along the column direction. For example, the q-th repeating column and the (q+2)-th repeating column have the same ordering scheme. Optionally, odd-numbered columns of the plurality of repeating columns and even-numbered columns of the plurality of repeating columns are not aligned along the column direction.
選択的には、複数の繰り返し列のそれぞれの1つにおける最小並進繰り返し単位内の1対の隣接する第3サブ画素の中心点を結ぶ中心連結線の延長線は、複数の繰り返し列のうちの直接隣接する繰り返し列に位置し、且つ当該1対の隣接する第3サブ画素に直接隣接する第1サブ画素の中心と、複数の繰り返し列のうちの直接隣接する繰り返し列に位置し、且つ当該1対の隣接する第3サブ画素に直接隣接する第2サブ画素の中心とを結ぶ中心連結線の中点と交差する。 Optionally, an extension of a center connecting line connecting center points of a pair of adjacent third sub-pixels in the minimal translational repeating unit in each one of the plurality of repeating columns is The center of the first sub-pixel located in the directly adjacent repeating column and directly adjacent to the pair of adjacent third sub-pixels and the center of the first sub-pixel located in the directly adjacent repeating column among the plurality of repeating columns and It intersects the midpoint of a center connecting line connecting a pair of adjacent third sub-pixels with the centers of the immediately adjacent second sub-pixels.
図12Aは、本開示の幾つかの実施例に係る画素配列構造が画素配列構造の駆動方法を使用して実質的に白色の横線を表示していることを示す図である。図12Bは、本開示の幾つかの実施例に係る画素配列構造が画素配列構造の駆動方法を使用して実質的に白色の縦線を表示していることを示す図である。 FIG. 12A is a diagram illustrating a pixel array structure displaying a substantially white horizontal line using a driving method of the pixel array structure according to some embodiments of the present disclosure; FIG. 12B is a diagram illustrating a pixel array structure displaying a substantially white vertical line using a driving method of the pixel array structure according to some embodiments of the present disclosure;
図12Aに示すように、式(3.1)から式(3.4)で表される、画素配列構造の駆動方法を表すアルゴリズムは、実質的に白色の横線を表示するように用いられる。選択的には、第j行に実質的に白色の横線を表示し、第j行に位置するすべての第2サブ画素及びすべての第3サブ画素は、発光し、且つ第(j+1)行に位置するすべての第1サブ画素は、発光する。 As shown in FIG. 12A, the algorithm representing the driving method of the pixel array structure represented by equations (3.1) to (3.4) is used to display a substantially white horizontal line. Alternatively, displaying a substantially white horizontal line in the j-th row, all the second sub-pixels and all the third sub-pixels located in the j-th row emit light, and in the (j+1)-th row All located first sub-pixels emit light.
例えば、複数の第3サブ画素403のうち第(i-1)列第j行に位置するサブ画素Gi-1,j、複数の第3サブ画素403のうち第i列第j行に位置するサブ画素Gi,j、複数の第2サブ画素402のうち第(i+1)列第j行に位置するサブ画素Bi+1,j、複数の第3サブ画素403のうち第(i+1)列第j行に位置するサブ画素Gi+1,j、及び複数の第1サブ画素401のうち第(i+1)列第(j+1)行に位置するサブ画素Ri+1,j+1は、発光する。第j行に位置するすべての第2サブ画素及びすべての第3サブ画素の輝度は、100%である。第(j+1)行に位置するすべての第1サブ画素の輝度は、100%である。従って、表示パネルは、第j行に実質的に白色の水平光を表示することができる。 For example, the sub-pixel G i−1,j located at the (i−1)th column and the jth row among the plurality of third subpixels 403 , a sub-pixel G i,j located at the (i+1)-th column and j-th row among the plurality of second sub-pixels 402 , a sub-pixel B i+1,j located at the (i+1)-th column among the plurality of third sub-pixels 403 , and the (i+1)-th column among the plurality of third sub-pixels 403 The sub-pixel G i+1,j located in the j row and the sub-pixel R i+1,j+1 located in the (i+1)-th column and the (j+1)-th row among the plurality of first sub-pixels 401 emit light. The brightness of all second sub-pixels and all third sub-pixels located in the j-th row is 100%. The luminance of all first sub-pixels located in the (j+1)th row is 100%. Therefore, the display panel can display substantially white horizontal light on the j-th row.
選択的には、第j行に実質的に白色の水平光を表示する場合、第j行に位置するすべての第1サブ画素は、すべて発光しない。 Alternatively, when displaying substantially white horizontal light in the j-th row, all first sub-pixels located in the j-th row do not emit light.
図12Bに示すように、式(3.1)から式(3.4)で表される、画素配列構造の駆動方法を表すアルゴリズムは、実質的に白色の縦線を表示するように用いられる。選択的には、第i列に実質的に白色の縦線を表示し、第i列に位置するすべてのサブ画素は発光し、且つ第(i+1)列に位置するすべての第1サブ画素及びすべての第2サブ画素は、発光する。
例えば、複数の第1サブ画素401のうち第i列第j行に位置するサブ画素Ri,j、複数の第3サブ画素403のうち第i列第j行に位置するサブ画素Gi,j、複数の第2サブ画素402のうち第i列第(j+1)行に位置するサブ画素Bi,j+1、複数の第3サブ画素403のうち第i列第(j+1)行に位置するサブ画素Gi,j+1、複数の第1サブ画素401のうち第i列第(j+2)行に位置するサブ画素Ri,j+2、複数の第2サブ画素402のうち第(i+1)列第j行に位置するサブ画素Bi+1,j、複数の第1サブ画素401のうち第(i+1)列第(j+1)行に位置するサブ画素Ri+1,j+1、複数の第2サブ画素402のうち第(i+1)列第(j+2)行に位置するサブ画素Bi+1,j+2、及び複数の第1サブ画素401のうち第(i+1)列第(j+3)行に位置するサブ画素Ri+1,j+3は、発光する。
As shown in FIG. 12B, the algorithm representing the driving method of the pixel array structure represented by equations (3.1) to (3.4) is used to display a substantially white vertical line. . Alternatively, displaying a substantially white vertical line in the i-th column, all sub-pixels located in the i-th column emit light, and all the first sub-pixels located in the (i+1)-th column and All second sub-pixels emit light.
For example, the sub-pixel Ri,j located at the i -th column and j -th row among the plurality of first sub-pixels 401 and the sub-pixel G i,j located at the i-th column and j-th row among the plurality of third sub-pixels 403 , the sub-pixel B i,j+1 located at the i -th column (j+1) row among the plurality of second sub-pixels 402, and the sub-pixel located at the i-th column (j+1) row among the plurality of third sub-pixels 403 G i,j+1 , the sub-pixel R i,j+2 positioned at the i-th column and the (j+2)-th row among the plurality of first sub-pixels 401 , the (i+1)-th column and the j-th row among the plurality of second sub-pixels 402 the sub-pixel B i+1,j , the sub-pixel R i+1,j+1 positioned at the (i+1)-th column and the (j+1)-th row among the plurality of first sub-pixels 401 , the (i+1-th) among the plurality of second sub-pixels 402 ), the sub-pixel B i+1,j+2 positioned in the (j+2)th row and the sub-pixel R i+1,j+3 positioned in the (i+1)th column, the (j+3)th row among the plurality of first sub-pixels 401 emit light. .
選択的には、第i列に位置するすべての第1サブ画素とすべての第2サブ画素の輝度は、いずれも50%である(例えば、第i列に位置するすべての第1サブ画素とすべての第2サブ画素の諧調はいずれも128である)。第i列に位置するすべての第3サブ画素の輝度は100%である(例えば、第i列に位置するすべての第3サブ画素の諧調は255である)。第(i+1)列に位置するすべての第1サブ画素及びすべての第2サブ画素の輝度は、いずれも50%である。従って、表示パネルは、第i列に実質的に白色の垂直光を表示することができる。 Alternatively, the brightness of all the first sub-pixels and all the second sub-pixels located in the i-th column are both 50% (e.g., all the first sub-pixels located in the i-th column and All second sub-pixels have gradations of 128). The brightness of all the third sub-pixels located in the i-th column is 100% (eg, the gray scale of all the third sub-pixels located in the i-th column is 255). The brightness of all the first sub-pixels and all the second sub-pixels located in the (i+1)th column are both 50%. Therefore, the display panel can display substantially white vertical light on the i-th column.
幾つかの実施例において、図12A及び図12Bに示すように、第1サブ画素と第3サブ画素との間の白色の円形は、複数の仮想画素のうちの1つの輝度中心を表す。黒色の円形Pは、複数の論理画素のうちの1つの論理輝度中心を表す。 In some embodiments, the white circle between the first sub-pixel and the third sub-pixel represents the luminance center of one of the plurality of virtual pixels, as shown in FIGS. 12A and 12B. A black circle P represents one logical luminance center of a plurality of logical pixels.
図12Aに示すように、第j列に実質的に白色の横線を表示する時、第j行に位置する仮想画素の輝度中心は、同じ直線上に位置する。図12Bに示すように、第i列に実質的に白色の縦線を表示する時、第i列に位置する仮想画素の輝度中心は、同じ直線上に位置する。 As shown in FIG. 12A, when a substantially white horizontal line is displayed on the j-th column, the brightness centers of the virtual pixels located on the j-th row are located on the same straight line. As shown in FIG. 12B, when a substantially white vertical line is displayed in the i-th column , the brightness centers of virtual pixels located in the i-th column are located on the same straight line.
別の態様では、本開示は、複数のサブ画素を有する画素配列構造を駆動するための駆動チップをさらに提供する。幾つかの実施例において、図3A及び図3Bに示すように、複数のサブ画素は、第1色の複数の第1サブ画素、第2色の複数の第2サブ画素、及び第3色の複数の第3サブ画素を含む。選択的には、複数の第3サブ画素は、I列×J行のアレイに配列される。選択的には、画素配列構造は、複数の最小並進繰り返し単位を含む。選択的には、複数の最小並進繰り返し単位のそれぞれの1つは、複数の第1サブ画素のうちの1つ、複数の第2サブ画素のうちの1つ、及び複数の第3サブ画素のうちの2つを含む。選択的には、複数の最小並進繰り返し単位のそれぞれの1つの配列方式は、図3Bに示されている。 In another aspect, the present disclosure further provides a driving chip for driving a pixel array structure having multiple sub-pixels. In some embodiments, the plurality of sub-pixels is a plurality of first sub-pixels of a first color, a plurality of second sub-pixels of a second color, and a plurality of sub-pixels of a third color, as shown in FIGS. 3A and 3B. It includes a plurality of third sub-pixels. Optionally, the plurality of third sub-pixels are arranged in an array of I columns by J rows. Optionally, the pixel array structure includes multiple minimal translational repeating units. Optionally, each one of the plurality of minimal translational repeating units comprises one of the plurality of first sub-pixels, one of the plurality of second sub-pixels and one of the plurality of third sub-pixels. Including two of them. Optionally, one arrangement scheme for each of the plurality of minimal translational repeating units is shown in FIG. 3B.
図13は、本開示の幾つかの実施例に係る駆動チップの概略構造図である。選択的には、図13に示すように、駆動チップ300は、メモリ301及び1つ以上のプロセッサ302を含む。選択的には、メモリと当該1つ以上のプロセッサ302とは、互いに接続されている。 FIG. 13 is a schematic structural diagram of a driving chip according to some embodiments of the present disclosure; Optionally, as shown in FIG. 13, driver chip 300 includes memory 301 and one or more processors 302 . Optionally, memory and the one or more processors 302 are coupled together.
選択的には、図8A及び図8Bに示すように、メモリは、第(i-1)列第(j-1)行の第1論理画素からの第1色の第1論理サブ画素の理論データ信号、及び第(i-1)列第j行の第2論理画素からの第1色の第1論理サブ画素の理論データ信号に基づいて、複数の第1サブ画素のうち第i列第j行に位置するサブ画素の第1実データ信号を取得し;第i列第j行の第3論理画素の第3色の第3論理サブ画素の理論データ信号に基づいて、複数の第3サブ画素のうち第i列第j行に位置するサブ画素の第2実データ信号を取得し;第(i+1)列第(j-1)行の第4論理画素の第2色の第2論理サブ画素の理論データ信号、及び第(i+1)列第j行の第5論理画素の第2色の第2論理サブ画素の理論データ信号に基づいて、複数の第2サブ画素のうち第(i+1)列第j行に位置するサブ画素の第3実データ信号を取得し;第i列第(j-1)行の第6論理画素の第3色の第3論理サブ画素の理論データ信号に基づいて、複数の第3サブ画素のうち第i列第(j-1)行に位置するサブ画素の第4実データ信号を取得するように、前記1つ以上のプロセッサを制御するためのコンピュータ実行可能指令を記憶し、ここで、2≦i≦I、2≦j≦Jである。 Alternatively, as shown in FIGS. 8A and 8B, the memory stores the logic of the first logical sub-pixel of the first color from the first logical pixel of column (i-1), row (j-1). Based on the data signal and the theoretical data signal of the first logical sub-pixel of the first color from the second logical pixel in the j-th row of the (i−1)-th column, out of the plurality of first sub-pixels, the i-th column obtain a first real data signal of a sub-pixel located in row j; and obtain a plurality of third obtaining a second real data signal of the sub-pixel located at the i-th column and the j-th row among the sub-pixels; obtaining the second logic of the second color of the fourth logic pixel at the (i+1)-th row and the (j-1)-th row; Based on the theoretical data signal of the sub-pixel and the theoretical data signal of the second logical sub-pixel of the second color of the fifth logical pixel of the (i+1)-th column and the j-th row, the (i+1-th) of the plurality of second sub-pixels ) obtain the third real data signal of the sub-pixel located in the j-th row of the column; a computer for controlling the one or more processors to obtain a fourth real data signal of a sub-pixel located in the i-th column and the (j-1)-th row among the plurality of third sub-pixels based on Store executable commands, where 2≤i≤I and 2≤j≤J.
幾つかの実施例において、本開示は、図9A及び図9Bに示すように、第1色の複数の第1サブ画素、第2色の複数の第2サブ画素、及び第3色の複数の第3サブ画素を含む複数のサブ画素を有する画素配列構造を駆動するための駆動チップをさらに提供する。選択的には、複数の第3サブ画素は、I列×J行のアレイに配列される。選択的には、画素配列構造は、複数の最小並進繰り返し単位を含む。選択的には、複数の最小並進繰り返し単位のそれぞれの1つは、複数の第1サブ画素のうちの1つ、複数の第2サブ画素のうちの1つ、及び複数の第3サブ画素のうちの2つを含む。選択的には、複数の最小並進繰り返し単位のそれぞれの1つの配列方式は、図9Bに示されている。 In some embodiments, the present disclosure provides a plurality of first sub-pixels of a first color, a plurality of second sub-pixels of a second color, and a plurality of third color sub-pixels, as shown in FIGS. A driving chip for driving a pixel array structure having a plurality of sub-pixels including a third sub-pixel is further provided. Optionally, the plurality of third sub-pixels are arranged in an array of I columns by J rows. Optionally, the pixel array structure includes multiple minimal translational repeating units. Optionally, each one of the plurality of minimal translational repeating units comprises one of the plurality of first sub-pixels, one of the plurality of second sub-pixels and one of the plurality of third sub-pixels. Including two of them. Alternatively, one arrangement scheme for each of the plurality of minimal translational repeating units is shown in FIG. 9B.
選択的には、図13に示すように、駆動チップ300は、メモリ301及び1つ以上のプロセッサ302を含む。選択的には、メモリと当該1つ以上のプロセッサ302とは、互いに接続されている。 Optionally, as shown in FIG. 13, driver chip 300 includes memory 301 and one or more processors 302 . Optionally, memory and the one or more processors 302 are coupled together.
選択的には、図12A及び図12Bに示すように、メモリは、第(i-1)列第(j-1)行の第1論理画素からの第1色の第1論理サブ画素の理論データ信号、及び第i列第(j-1)行の第2論理画素からの第1色の第1論理サブ画素の理論データ信号に基づいて、複数の第1サブ画素のうち第i列第j行に位置するサブ画素の第1実データ信号を取得し;第i列第j行の第3論理画素の第3色の第3論理サブ画素の理論データ信号に基づいて、複数の第3サブ画素のうち第i列第j行に位置するサブ画素の第2実データ信号を取得し;第(i-1)列第(j+1)行の第4論理画素の第2色の第2論理サブ画素の理論データ信号、及び第i列第(j+1)行の第5論理画素の第2色の第2論理サブ画素の理論データ信号に基づいて、複数の第2サブ画素のうち第i列第(j+1)行に位置するサブ画素の第3実データ信号を取得し;第(i-1)列第j行の第6論理画素の第3色の第3論理サブ画素の理論データ信号に基づいて、複数の第3サブ画素のうち第(i-1)列第j行に位置するサブ画素の第4実データ信号を取得するように、前記1つ以上のプロセッサを制御するためのコンピュータ実行可能指令を記憶し、ここで、2≦i≦I、2≦j≦Jである。 Alternatively, as shown in FIGS. 12A and 12B, the memory stores the logic of the first logical sub-pixel of the first color from the first logical pixel of column (i-1), row (j-1). Based on the data signal and the theoretical data signal of the first logical sub-pixel of the first color from the second logical pixel in the i-th column (j−1) row, the i-th column among the plurality of first sub-pixels obtain a first real data signal of a sub-pixel located in row j; and obtain a plurality of third obtaining a second real data signal of the sub-pixel located at the i-th column and the j-th row among the sub-pixels; obtaining the second logic of the second color of the fourth logic pixel at the (i-1)-th row and the (j+1)-th row; Based on the theoretical data signal of the sub-pixel and the theoretical data signal of the second logical sub-pixel of the second color of the fifth logical pixel in the i-th column and row (j+1), the i-th column among the plurality of second sub-pixels Obtaining the third real data signal of the sub-pixel located in the (j+1)th row; obtaining the theoretical data signal of the third logical sub-pixel of the third color of the (i-1)th row jth logical pixel a computer for controlling the one or more processors to acquire a fourth real data signal of a sub-pixel located in the (i−1)th column and jth row among the plurality of third sub-pixels based on Store executable commands, where 2≤i≤I and 2≤j≤J.
本駆動チップでは、様々な適切なメモリを使用できる。適切なメモリの例には、例えば、ランダムアクセスメモリ(RAM)、読み取り専用メモリ(ROM)、不揮発性ランダムアクセスメモリ(NVRAM)、プログラマブル読み出し専用メモリ(PROM)、消去可能プログラマブル読み取り専用メモリ(EPROM)、電気的消去可能PROM(EEPROM)、フラッシュメモリ、磁気又は光データストレージ、レジスタ、磁気ディスク又はテープ、コンパクトディスク(CD)又はDVD(デジタル多用途ディスク)のような光ストレージメディア、及びその他の非一時的な(non-transitory)メディア等の様々なタイプのプロセッサ可読メディアが含まれているが、これらに限定されない。選択的には、当該メモリは非一時的なメモリである。本仮想画像表示装置では、様々な好適なプロセッサを使用できる。好適なプロセッサの例には、汎用プロセッサ、中央処理装置(CPU)、マイクロプロセッサ、デジタル信号プロセッサ(DSP)、コントローラ、マイクロコントローラ、ステートマシン等が挙げられるが、これらに限定されない。 Various suitable memories can be used in the driver chip. Examples of suitable memory include, for example, random access memory (RAM), read only memory (ROM), non-volatile random access memory (NVRAM), programmable read only memory (PROM), erasable programmable read only memory (EPROM). , electrically erasable PROM (EEPROM), flash memory, magnetic or optical data storage, registers, optical storage media such as magnetic disks or tapes, compact disks (CDs) or DVDs (Digital Versatile Disks), and other non- Various types of processor readable media include, but are not limited to, non-transitory media. Optionally, the memory is non-transitory memory. Various suitable processors can be used in the present virtual image display. Examples of suitable processors include, but are not limited to, general purpose processors, central processing units (CPUs), microprocessors, digital signal processors (DSPs), controllers, microcontrollers, state machines, and the like.
本駆動チップでは、様々な好適なプロセッサを使用できる。プロセッサの例として、中央処理装置(CPU)、マイクロプロセッサ装置(MPU)、マイクロプロセッサ装置(MCU)、アプリケーション固有の命令セットプロセッサ(ASIP)、グラフィック処理装置(GPU)、物理処理装置(PPU)、デジタルシステムプロセッサ(DSP)、縮小命令セット(RISC)プロセッサ、イメージプロセッサ、コプロセッサ、フローティングポイントユニット、ネットワークプロセッサ、マルチコアプロセッサ、フロントエンドプロセッサ、フィールドプログラマブルゲートアレイ(FPGA)、ビデオ処理ユニット、ビジョンプロセッシングユニット、テンソルプロセッシングユニット(TPU)、ニューラルプロセッシングユニット(NPU)、システムオンチップ(SOC)等が挙げられる。 Various suitable processors can be used in the driver chip. Examples of processors include central processing units (CPUs), microprocessor units (MPUs), microprocessor units (MCUs), application-specific instruction set processors (ASIPs), graphics processing units (GPUs), physical processing units (PPUs), Digital System Processors (DSPs), Reduced Instruction Set (RISC) Processors, Image Processors, Coprocessors, Floating Point Units, Network Processors, Multicore Processors, Front End Processors, Field Programmable Gate Arrays (FPGAs), Video Processing Units, Vision Processing Units , tensor processing unit (TPU), neural processing unit (NPU), system on chip (SOC), and the like.
他の態様では、本開示は表示装置をさらに提供する。図14は、本開示の幾つかの実施例に係る表示装置の概略構造図である。図14に示すように、表示装置310は、本明細書に記載の駆動チップ312、駆動チップに接続された1つ以上の集積回路311、及び本明細書に記載の複数のサブ画素を有する画素配列構造を備える。 In another aspect, the disclosure further provides a display device. FIG. 14 is a schematic structural diagram of a display device according to some embodiments of the present disclosure. As shown in FIG. 14, a display device 310 includes a pixel with a driver chip 312 as described herein, one or more integrated circuits 311 connected to the driver chip, and a plurality of sub-pixels as described herein. It has an array structure.
選択的には、当該1つ以上の集積回路311は、データ駆動回路を含む。選択的には、データ駆動回路はデータ信号を出力するように配置される。例えば、データ信号には、複数の論理画素における論理サブ画素に対応する理論データ信号が含まれている。例えば、複数の論理画素のそれぞれの1つは、第1論理サブ画素、第2論理サブ画素、及び第3論理サブ画素を含む。 Optionally, the one or more integrated circuits 311 include data driving circuitry. Optionally, the data driver circuit is arranged to output a data signal. For example, the data signals include theoretical data signals corresponding to logical sub-pixels in a plurality of logical pixels. For example, each one of the plurality of logical pixels includes a first logical sub-pixel, a second logical sub-pixel, and a third logical sub-pixel.
選択的には、駆動チップは、理論データ信号を受信し、受信した理論データ信号に基づいて実データ信号を取得するように配置される。実データ信号は、複数の仮想画素におけるサブ画素に対応する。 Optionally, the driving chip is arranged to receive a theoretical data signal and obtain an actual data signal based on the received theoretical data signal. A real data signal corresponds to a sub-pixel in a plurality of virtual pixels.
選択的には、表示装置310は、表示パネル313をさらに備える。画素配列構造は、表示パネル313に設けられる。選択的には、表示パネル313は、LDCパネル又はOLED表示パネルである。 Optionally, display device 310 further comprises a display panel 313 . A pixel array structure is provided in the display panel 313 . Optionally, display panel 313 is an LDC panel or an OLED display panel.
選択的には、当該1つ以上の集積回路311及び駆動チップ312は、表示パネル313上に集積され得る。選択的には、当該1つ以上の集積回路311及び駆動チップ312は、可撓性回路基板を介して表示パネル313に接続され得る。 Alternatively, the one or more integrated circuits 311 and driving chips 312 can be integrated on the display panel 313 . Alternatively, the one or more integrated circuits 311 and driving chips 312 can be connected to the display panel 313 through a flexible circuit board.
選択的には、表示装置310は、例えば、携帯電話、タブレットコンピュータ、テレビ、表示装置、ノートパソコン、デジタルフォトフレーム、ナビゲーション等の表示機能を有する如何なる製品であり得る。 Alternatively, the display device 310 can be any product with a display function, such as mobile phones, tablet computers, televisions, display devices, laptops, digital photo frames, navigation, and the like.
他の態様では、本開示は、コンピュータプログラム製品をさらに提供する。幾つかの実施例において、コンピュータプログラム製品は、コンピュータ可読指令を有する非一時的な有形のコンピュータ可読媒体を含む。選択的には、コンピュータ可読命令は、プロセッサによって実行されると、プロセッサに、第1色の複数の第1サブ画素、第2色の複数の第2サブ画素、第3色の複数の第3サブ画素を有する画素配列構造を駆動させる。選択的には、複数の第3サブ画素は、I列×J行のアレイに配列される。選択的には、画素配列構造は、複数の最小並進繰り返し単位を含む。選択的には、複数の最小並進繰り返し単位のそれぞれの1つは、複数の第1サブ画素のうちの1つ、複数の第2サブ画素のうちの1つ、及び複数の第3サブ画素のうちの2つを含む。 In another aspect, the disclosure further provides a computer program product. In some examples, the computer program product includes a non-transitory tangible computer-readable medium having computer-readable instructions. Optionally, the computer readable instructions, when executed by the processor, cause the processor to generate a plurality of first sub-pixels of a first color, a plurality of second sub-pixels of a second color, a plurality of third sub-pixels of a third color. A pixel array structure having sub-pixels is driven. Optionally, the plurality of third sub-pixels are arranged in an array of I columns by J rows. Optionally, the pixel array structure includes multiple minimal translational repeating units. Optionally, each one of the plurality of minimal translational repeating units comprises one of the plurality of first sub-pixels, one of the plurality of second sub-pixels and one of the plurality of third sub-pixels. Including two of them.
選択的には、図8A及び図8Bに示すように、画素配列構造を駆動することは、プロセッサによってコンピュータ可読指令を実行して、プロセッサに、第(i-1)列第(j-1)行の第1論理画素からの第1色の第1論理サブ画素の理論データ信号、及び第(i-1)列第j行の第2論理画素からの第1色の第1論理サブ画素の理論データ信号に基づいて、複数の第1サブ画素のうち第i列第j行に位置するサブ画素の第1実データ信号を取得し;第i列第j行の第3論理画素の第3色の第3論理サブ画素の理論データ信号に基づいて、複数の第3サブ画素のうち第i列第j行に位置するサブ画素の第2実データ信号を取得し;第(i+1)列第(j-1)行の第4論理画素の第2色の第2論理サブ画素の理論データ信号、及び第(i+1)列第j行の第5論理画素の第2色の第2論理サブ画素の理論データ信号に基づいて、複数の第2サブ画素のうち第(i+1)列第j行に位置するサブ画素の第3実データ信号を取得し;第i列第(j-1)行の第6論理画素の第3色の第3論理サブ画素の理論データ信号に基づいて、複数の第3サブ画素のうち第i列第(j-1)行に位置するサブ画素の第4実データ信号を取得するようにさせ、ここで、2≦i≦I、2≦j≦Jである。 8A and 8B, driving the pixel array structure executes computer readable instructions by a processor to cause the processor to The theoretical data signal of the first logical sub-pixel of the first color from the first logical pixel of the row, and the logical data signal of the first logical sub-pixel of the first color from the second logical pixel of the (i-1)th column and the jth row Obtaining a first actual data signal of a sub-pixel positioned at the i-th column and the j-th row among the plurality of first sub-pixels according to the theoretical data signal; Obtaining a second real data signal of a sub-pixel located in the i-th column and the j-th row among the plurality of third sub-pixels based on the theoretical data signal of the third logical sub-pixel of color; The theoretical data signal of the second logical sub-pixel of the second color of the fourth logical pixel of the (j−1) row and the second logical sub-pixel of the second color of the fifth logical pixel of the (i+1)-th row and the j-th logical pixel Obtaining a third actual data signal of a sub-pixel located in the (i+1)th column and the jth row among the plurality of second subpixels based on the theoretical data signal of; Fourth real data of a sub-pixel positioned in the i-th column and the (j−1)-th row among the plurality of third sub-pixels based on the theoretical data signal of the third logical sub-pixel of the third color of the sixth logical pixel signal, where 2≤i≤I and 2≤j≤J.
選択的には、図12A及び図12Bに示すように、画素配列構造を駆動することは、プロセッサによってコンピュータ可読指令を実行して、プロセッサに、第(i-1)列第(j-1)行の第1論理画素からの第1色の第1論理サブ画素の理論データ信号、及び第i列第(j-1)行の第2論理画素からの第1色の第1論理サブ画素の理論データ信号に基づいて、複数の第1サブ画素のうち第i列第(j-1)行に位置するサブ画素の第1実データ信号を取得し;第i列第j行の第3論理画素の第3色の第3論理サブ画素の理論データ信号に基づいて、複数の第3サブ画素のうち第i列第j行に位置するサブ画素の第2実データ信号を取得し;第(i-1)列第(j+1)行の第4論理画素の第2色の第2論理サブ画素の理論データ信号、及び第i列第(j+1)行の第5論理画素の第2色の第2論理サブ画素の理論データ信号に基づいて、複数の第2サブ画素のうち第i列第(j+1)行に位置するサブ画素の第3実データ信号を取得し;第(i-1)列第j行の第6論理画素の第3色の第3論理サブ画素の理論データ信号に基づいて、複数の第3サブ画素のうち第(i-1)列第j行に位置するサブ画素の第4実データ信号を取得するようにさせ、ここで、2≦i≦I、2≦j≦Jである。 Optionally, driving the pixel array structure, as shown in FIGS. 12A and 12B, includes executing computer readable instructions by a processor to cause the processor to direct the (i-1)th column (j-1)th The theoretical data signal of the first logical sub-pixel of the first color from the first logical pixel of the row and the logical data signal of the first logical sub-pixel of the first color from the second logical pixel of the i-th column and row (j-1) Obtaining a first real data signal of a sub-pixel located at the i-th column and the j- th row among the plurality of first sub-pixels according to the theoretical data signal; Obtaining a second actual data signal of a sub-pixel located in the i-th column and the j-th row among the plurality of third sub-pixels based on the theoretical data signal of the third logical sub-pixel of the third color of the pixel; The theoretical data signal of the second logical sub-pixel of the second color of the fourth logical pixel of the (j+1)th row of the i−1) column and the second logical data signal of the second color of the fifth logical pixel of the ith column (j+1)th row Obtaining a third actual data signal of a sub-pixel located in the i-th column and the (j+1)-th row among the plurality of second sub-pixels based on the theoretical data signal of the two logical sub-pixels; the (i-1)-th column. Based on the theoretical data signal of the third logical sub-pixel of the third color of the sixth logical pixel of the j-th row, Cause to obtain a fourth real data signal, where 2≤i≤I and 2≤j≤J.
他の態様では、本開示は画素配列構造をさらに提供する。当該画素配列構造は、行及び列に配列された複数の最小並進繰り返し単位を含み、最小並進繰り返し単位のそれぞれは、1つの第1サブ画素、1つの第2サブ画素、及び2つの第3サブ画素を含む。選択的には、1つの最小並進繰り返し単位において、2つの第3サブ画素は、列方向に位置し、第3サブ画素群を形成する。選択的には、第3サブ画素群、第1サブ画素、第2サブ画素は行方向に配列される。選択的には、第1サブ画素の面積は、前記2つの第3サブ画素のそれぞれの面積より大きい。選択的には、第2サブ画素の面積は、前記2つの第3サブ画素のそれぞれの面積より大きい。選択的には、2つの隣接する行における最小並進繰り返し単位は、列方向に沿って整列されない。 In another aspect, the disclosure further provides a pixel array structure. The pixel array structure includes a plurality of minimal translational repeating units arranged in rows and columns, each minimal translational repeating unit having one first subpixel, one second subpixel, and two third subpixels. Contains pixels. Alternatively, in one minimal translational repeating unit, two third sub-pixels are positioned in the column direction to form a third sub-pixel group. Alternatively, the third sub-pixel group, the first sub-pixels and the second sub-pixels are arranged in the row direction. Optionally, the area of the first sub-pixel is larger than the area of each of the two third sub-pixels. Optionally, the area of the second sub-pixel is larger than the area of each of the two third sub-pixels. Optionally, minimal translational repeating units in two adjacent rows are not aligned along the column direction.
幾つかの実施例において、本明細書に記載の画素配列構造について、列方向の2つの隣接する行の最小並進繰り返し単位の行方向におけるズレ距離は、第1サブ画素、第2サブ画素、及び第3サブ画素群のうちの1つ又はその組合せから選択された群の行方向の最大スパンよりも大きい。 In some embodiments, for the pixel array structures described herein, the displacement distance in the row direction of the minimum translational repeating unit of two adjacent rows in the column direction is the first subpixel, the second subpixel, and larger than the maximum span in the row direction of a group selected from one or a combination of the third sub-pixel groups.
幾つかの実施例において、本明細書に記載の画素配列構造について、1つの最小並進繰り返し単位において、第3サブ画素群における2つの第3サブ画素の間の列方向における最も遠い距離は、第1サブ画素の任意の2つのポイントの列方向における最も遠い距離より大きく、且つ第3サブ画素群における2つの第3サブ画素の間の列方向における最も遠い距離は、第2サブ画素の任意の2つのポイントの列方向における最も遠い距離より大きい。 In some embodiments, for the pixel array structures described herein, the furthest distance in the column direction between two third subpixels in the third subpixel group in one minimum translational repeating unit is The farthest distance in the column direction between two third sub-pixels in the third sub-pixel group, which is greater than the farthest distance in the column direction between any two points of one sub-pixel, is the farthest distance in the column direction between any two points of the third sub-pixel. Greater than the farthest distance in the column direction between the two points.
幾つかの実施例において、本明細書に記載の画素配列構造について、1つの最小並進繰り返し単位において、第3サブ画素群における2つの第3サブ画素の間の列方向における最長スパンは、第1サブ画素の列方向における最長スパンより大きく、且つ第3サブ画素群における2つの第3サブ画素の間の列方向における最長スパンは、第2サブ画素の列方向における最長スパンより大きい。 In some embodiments, for the pixel array structures described herein, in one minimum translational repeating unit, the longest span in the column direction between two third subpixels in the third subpixel group is the first The longest column-wise span is greater than the longest column-wise span of the sub-pixels, and the longest column-wise span between two third sub-pixels in the third sub-pixel group is greater than the longest column-wise span of the second sub-pixels.
幾つかの実施例において、本明細書に記載の画素配列構造について、1つの第1サブ画素の隣接するサブ画素は第1サブ画素を含まず、1つの第2サブ画素の隣接するサブ画素は第2サブ画素を含まない。 In some embodiments, for the pixel array structures described herein, adjacent sub-pixels of one first sub-pixel do not include the first sub-pixel and adjacent sub-pixels of one second sub-pixel are It does not include the second sub-pixel.
幾つかの実施例において、本明細書に記載の画素配列構造について、行方向と列方向において、2つの第1サブ画素は、第1サブ画素を除く他のサブ画素によって隔離され、2つの第2サブ画素は第2サブ画素を除く他のサブ画素によって隔離され、任意の2つの第3サブ画素群は、第3サブ画素群を除く他のサブ画素によって隔離される。 In some embodiments, for the pixel array structures described herein, two first sub-pixels are separated by other sub-pixels other than the first sub-pixel in row and column directions, and two second sub-pixels are separated by other sub-pixels. Two sub-pixels are separated by other sub-pixels except the second sub-pixel, and any two third sub-pixel groups are separated by other sub-pixels except the third sub-pixel group.
幾つかの実施例において、本明細書に記載の画素配列構造について、列方向の2つの隣接する最小並進繰り返し単位は、2つの隣接する最小並進繰り返し単位のうちの1つにおける1つの第3サブ画素群が、2つの隣接する最小並進繰り返し単位のうちの他の1つにおける1つの第1サブ画素と1つの第2サブ画素の行方向における最大スパンの間に位置することと;2つの隣接する最小並進繰り返し単位のうちの1つにおける1つの第1サブ画素が、2つの隣接する最小並進繰り返し単位のうちの他の1つにおける1つの第3サブ画素群と1つの第2サブ画素の行方向における最大スパンの間に位置することと;及び2つの隣接する最小並進繰り返し単位のうちの1つにおける1つの第2サブ画素が、2つの隣接する最小並進繰り返し単位のうちの他の1つにおける1つの第1サブ画素と1つの第3サブ画素群の行方向における最大スパンの間に位置することと、からなる群より選択される1つ又は組合せとなるように配列される。 In some embodiments, for the pixel array structures described herein, two adjacent minimal translational repeating units in the column direction are one third sub-unit in one of the two adjacent minimal translational repeating units. the group of pixels being located between the maximum span in the row direction of one first sub-pixel and one second sub-pixel in the other one of the two adjacent minimal translational repeating units; one first sub-pixel in one of the minimum translational repeating units to be combined with one third sub-pixel group and one second sub-pixel in the other one of the two adjacent minimal translational repeating units and one second subpixel in one of the two adjacent minimal translational repeating units is located between the largest spans in the row direction; one first sub-pixel in one group and one located between the maximum span in the row direction of the third sub-pixel group.
幾つかの実施例において、本明細書に記載の画素配列構造について、1つの最小並進繰り返し単位において、2つの第3サブ画素、1つの第1サブ画素と1つの第2サブ画素は、前記2つの第3サブ画素の列方向における最小距離が前記1つの第1サブ画素の列方向における最大スパンより小さいことと、前記2つの第3サブ画素の列方向における最小距離が前記1つの第2サブ画素の列方向における最大スパンより短いことと、からなる群より選択される1つ又はそれらの組合せとなるように配列される。 In some embodiments, for the pixel array structures described herein, two third sub-pixels, one first sub-pixel and one second sub-pixel in one minimal translational repeating unit are equal to the two the minimum distance in the column direction of the two third sub-pixels is smaller than the maximum span in the column direction of the one first sub-pixel; shorter than the maximum span in the column direction of pixels, or a combination thereof.
幾つかの実施例において、本明細書に記載の画素配列構造について、複数の最小並進繰り返し単位の3つの隣接する行において、当該3つの隣接する行は、列方向に沿って順次に第1行、第2行、第3行を含む。選択的には、第1行のサブ画素の配列は、第3行のサブ画素の配列と実質的に同じように配列される。 In some embodiments, for the pixel array structures described herein, in three adjacent rows of the plurality of minimal translational repeating units, the three adjacent rows sequentially along the column direction are the first row , 2nd and 3rd rows. Optionally, the arrangement of sub-pixels in the first row is arranged substantially the same as the arrangement of sub-pixels in the third row.
幾つかの実施例において、本明細書に記載の画素配列構造について、複数の最小並進繰り返し単位の3つの隣接する行において、3つの隣接する行は、列方向に沿って順次に第1行、第2行、及び第3行を含む。選択的には、第3サブ画素群における2つの第3サブ画素の2つの中心の間の列方向における最短距離は、第1行の第3サブ画素の中心と第3行の第3サブ画素の中心の間の列方向における最短距離より短い。 In some embodiments, for the pixel array structures described herein, in three adjacent rows of the plurality of minimal translational repeating units, the three adjacent rows are sequentially along the column direction: the first row; Including the second and third lines. Optionally, the shortest distance in the column direction between two centers of two third sub-pixels in the third sub-pixel group is the center of the third sub-pixel of the first row and the third sub-pixel of the third row. shorter than the shortest distance in the column direction between the centers of
幾つかの実施例において、本明細書に記載の画素配列構造について、第1サブ画素の列方向における2辺は、第2サブ画素の列方向における2辺と平行に配列される。 In some embodiments, for the pixel arrangement structure described herein, two sides of the first sub-pixel in the column direction are arranged parallel to two sides of the second sub-pixel in the column direction.
幾つかの実施例において、本明細書に記載の画素配列構造について、第3サブ画素は緑色サブ画素であり、第1サブ画素は赤色サブ画素又は青色サブ画素の一方であり、第2サブ画素は赤色サブ画素又は青色サブ画素の他方である。 In some embodiments, for the pixel array structures described herein, the third subpixel is a green subpixel , the first subpixel is either a red subpixel or a blue subpixel , and the second subpixel is is the other of the red sub- pixel or the blue sub- pixel.
幾つかの実施例において、本明細書に記載の画素配列構造について、各最小並進繰り返し単位における第3サブ画素群、第1サブ画素、及び第2サブ画素の順序は同じである。 In some embodiments, for pixel array structures described herein, the order of the third sub-pixel group, the first sub-pixel, and the second sub-pixel in each minimal translation repeating unit is the same.
幾つかの実施例において、本明細書に記載の画素配列構造について、1つの最小並進繰り返し単位において、第3サブ画素群における2つの第3サブ画素の間の列方向における最長スパンは、第1サブ画素の列方向における最長スパンより大きい。選択的には、第3サブ画素群における2つの第3サブ画素の間の列方向における最長スパンは、第2サブ画素の列方向における最長スパンより大きい。 In some embodiments, for the pixel array structures described herein, in one minimum translational repeating unit, the longest span in the column direction between two third subpixels in the third subpixel group is the first Greater than the longest span in the sub-pixel column direction. Optionally, the longest span in the column direction between two third sub-pixels in the third sub-pixel group is greater than the longest span in the column direction of the second sub-pixel.
幾つかの実施例において、本明細書に記載の画素配列構造について、1つの第1サブ画素の隣接するサブ画素は第1サブ画素を含まなく、且つ、1つの第2サブ画素の隣接するサブ画素は第2サブ画素を含まない。 In some embodiments, for the pixel array structures described herein, adjacent subpixels of one first subpixel do not include the first subpixel and adjacent subpixels of one second subpixel. A pixel does not include a second sub-pixel.
幾つかの実施例において、本明細書に記載の画素配列構造について、行方向と列方向において、2つの第1サブ画素は第1サブ画素を除く他のサブ画素によって分離され、2つの第2サブ画素は第2サブ画素を除く他のサブ画素によって隔離され、且つ任意の2つの第3サブ画素群は、第3サブ画素群を除く他のサブ画素によって隔離される。 In some embodiments, for the pixel array structures described herein, two first sub-pixels are separated by other sub-pixels other than the first sub-pixel and two second Sub-pixels are separated by other sub-pixels except the second sub-pixel, and any two third sub-pixel groups are separated by other sub-pixels except the third sub-pixel group.
幾つかの実施例において、本明細書に記載の画素配列構造について、列方向の2つの隣接する最小並進繰り返し単位は、2つの隣接する最小並進繰り返し単位のうちの1つにおける第3サブ画素群が、2つの隣接する最小並進繰り返し単位のうちの他の1つにおける1つの第1サブ画素と1つの第2サブ画素の行方向における最大スパンの間に位置することと;2つの隣接する最小並進繰り返し単位のうちの1つにおける1つの第1サブ画素が、2つの隣接する最小並進繰り返し単位のうちの他の1つにおける1つの第3サブ画素群と1つの第2サブ画素の行方向における最大スパンの間に位置することと;2つの隣接する最小並進繰り返し単位のうちの1つにおける1つの第2サブ画素が、2つの隣接する最小並進繰り返し単位のうちの他の1つにおける1つの第1サブ画素と1つの第3サブ画素群の行方向における最大スパンの間に位置することと、からなる群より選択される1つ又は組合せとなるように配列される。 In some embodiments, for the pixel array structures described herein, two adjacent minimal translational repeating units in the column direction are the third sub-pixel group in one of the two adjacent minimal translational repeating units. lies between the largest span in the row direction of one first sub-pixel and one second sub-pixel in the other one of the two adjacent minimal translational repeating units; One first sub-pixel in one of the translational repeating units is row-wise with one third sub-pixel group and one second sub-pixel in the other one of the two adjacent minimal translational repeating units. one second sub-pixel in one of the two adjacent minimal translational repeating units is located between the maximum spans in the other one of the two adjacent minimal translational repeating units located between the maximum span in the row direction of one first sub-pixel group and one third sub-pixel group.
幾つかの実施例において、本明細書に記載の画素配列構造について、1つの最小並進繰り返し単位において、2つの第3サブ画素、1つの第1サブ画素と1つの第2サブ画素は、前記2つの第3サブ画素の列方向における最小距離が前記1つの第1サブ画素の列方向における最大スパンより小さいことと、前記2つの第3サブ画素の列方向における最小距離が前記1つの第2サブ画素の列方向における最大スパンより短いことと、からなる群より選択される1つ又はそれらの組合せとなるように配列される。 In some embodiments, for the pixel array structures described herein, two third sub-pixels, one first sub-pixel and one second sub-pixel in one minimal translational repeating unit are equal to the two the minimum distance in the column direction of the two third sub-pixels is smaller than the maximum span in the column direction of the one first sub-pixel; shorter than the maximum span in the column direction of pixels, or a combination thereof.
他の態様では、本開示は、本明細書に記載の画素配列構造を含む表示基板をさらに提供する。 In another aspect, the present disclosure further provides a display substrate including the pixel array structure described herein.
他の態様では、本開示は、本明細書に記載の表示基板を含む表示装置をさらに提供する。 In other aspects, the present disclosure further provides display devices including the display substrates described herein.
本発明の実施形態の上述の説明は、例示及び説明の目的で提示されている。それらは網羅的であること、又は本発明を開示された正確な形態又は例示的実施例に限定することは意図していない。従って、上記の説明は、限定的ではなく例示的と見なされるべきである。多くの補正及び変更は、当業者にとって明らかである。これらの選択、説明される実施例は、当業者が様々な実施例及び想定される特定の使用又は実施上の様々な変形をより理解させるように、本発明の原理及び最良の形態の適用を解釈するためのものである。本発明の範囲は、添付の特許請求の範囲及びそれらの均等の形態によって限定されることを意図しており、特に言及しない限り、全ての用語は、それらの最も広い妥当な意味で理解されるべきである。従って、「発明」、「本発明」などの用語は、必ずしも特許請求の範囲を特定の実施例に限定することを意図するものではなく、本発明の例示的な実施例への言及は、本発明を限定することを意図するものではないし、そのような制限も推断されるべきではない。本発明は、添付の特許請求の範囲の精神及び範囲によってのみ限定される。さらに、これらの請求項は、名詞又は要素の前に「第1」、「第2」等を使用する場合がある。これらの用語は命名法として理解されるべきであり、特定の数が与えられていない限り、これらの命名法によって修飾される要素の数を限定するものとして理解されるべきではない。説明されたいかなる利点及び効果は、本発明の全ての実施例に適用しなくてもよい。容易に理解だろうが、添付の特許請求の範囲によって限定された本発明の範囲から逸脱することがなく、当業者が記載される実施例に対して様々な変形がなされ得る。さらに、本開示の要素及び構成要素は、添付の特許請求の範囲に明示的に記載されているか否かにかかわらず、公衆に提供されることを意図しない。 The foregoing descriptions of embodiments of the invention have been presented for purposes of illustration and description. They are not intended to be exhaustive or to limit the invention to the precise forms or illustrative examples disclosed. Accordingly, the above description should be considered illustrative rather than restrictive. Many modifications and variations will be apparent to those skilled in the art. These selections and described embodiments are intended to provide a better understanding of the various embodiments and the particular uses envisioned or the various variations in implementation that are intended to illustrate the application of the principles and best mode of the present invention. It is for interpretation. It is intended that the scope of the invention be limited by the claims appended hereto and their equivalents, and unless otherwise stated all terms are to be understood in their broadest reasonable meaning should. Thus, terms such as "invention," "the present invention," and the like are not necessarily intended to limit the scope of the claims to any particular embodiment, and references to exemplary embodiments of the present invention may be referred to as the present invention. It is not intended to limit the invention and no such limitation should be inferred. The invention is limited only by the spirit and scope of the appended claims. Further, these claims may use "first," "second," etc. before nouns or elements. These terms are to be understood as nomenclature and are not to be understood as limiting the number of elements modified by these nomenclature unless specific numbers are given. Any advantages and advantages described may not apply to all embodiments of the invention. As will be readily appreciated, various modifications may be made to the described embodiments by those skilled in the art without departing from the scope of the invention as defined by the appended claims. Furthermore, the elements and components of this disclosure, whether expressly recited in the appended claims or not, are not intended to be made available to the public.
この出願は、2018年12月13日に中国特許局に出願された、出願番号201811525578.3である中国特許出願を基礎とする優先権を主張し、その内容の全てが参照によって本出願に組み込まれる。 This application claims priority from a Chinese patent application numbered 201811525578.3 filed with the Chinese Patent Office on December 13, 2018, the entire content of which is incorporated into this application by reference. be
Claims (16)
前記複数の第3サブ画素は、I列×J行のアレイに配列され、
前記画素配列構造は、複数の繰り返し行を含み、前記複数の繰り返し行のそれぞれの1つは、行方向に沿って配列された選定数の最小並進繰り返し単位を含み、前記複数の繰り返し行は、列方向に沿って配列され、前記行方向と前記列方向は互いに平行ではなく;前記最小並進繰り返し単位は、前記複数の第1サブ画素のうちの1つ、前記複数の第2サブ画素のうちの1つ、及び、前記複数の第3サブ画素のうちの2つを含み、
前記画素配列構造における複数のサブ画素は、複数の仮想画素を構成し、前記複数の仮想画素のうちの各々は、複数の第3サブ画素から選択される1つのサブ画素、及び複数の第1サブ画素のそれぞれの1つと第2サブ画素のそれぞれの1つから選択される1つのサブ画素を含み、
前記複数の仮想画素は、前記行方向及び前記列方向に沿って配列された画素配列を構成し、1つの最小並進繰り返し単位における第1サブ画素及び2つの第3サブ画素のうちの1個目が、第i列第j行に位置する仮想画素に属する場合、前記1つの最小並進繰り返し単位における第2サブ画素は、第(i+1)列第j行に位置する仮想画素に属し、前記1つの最小並進繰り返し単位における2つの第3サブ画素のうちの2個目は、第i列第(j-1)行に位置する仮想画素に属し、
前記方法は、
第(i-1)列第(j-1)行の第1論理画素の第1論理サブ画素の理論データ信号、第(i-1)列第j行の第2論理画素の第1論理サブ画素の理論データ信号に基づいて、前記複数の第1サブ画素のうち第i列第j行に位置するサブ画素の第1実データ信号を取得するステップと、
第i列第j行の第3論理画素の第3論理サブ画素の理論データ信号に基づいて、前記複数の第3サブ画素のうち第i列第j行に位置するサブ画素の第2実データ信号を取得するステップと、
第(i+1)列第(j-1)行の第4論理画素の第2論理サブ画素の理論データ信号、第(i+1)列第j行の第5論理画素の第2論理サブ画素の理論データ信号に基づいて、前記複数の第2サブ画素のうち第(i+1)列第j行に位置するサブ画素の第3実データ信号を取得するステップと、
第i列第(j-1)行の第6論理画素の第3論理サブ画素の理論データ信号に基づいて、前記複数の第3サブ画素のうち第i列第(j-1)行に位置するサブ画素の第4実データ信号を取得するステップとを有し、
ここで、2≦i≦I,2≦j≦Jである、方法。 A driving method for a pixel array structure having a plurality of sub-pixels including a plurality of first sub-pixels , a plurality of second sub-pixels and a plurality of third sub-pixels, comprising:
the plurality of third sub-pixels are arranged in an array of I columns by J rows;
The pixel array structure includes a plurality of repeating rows, each one of the plurality of repeating rows including a selected number of minimal translational repeating units arranged along a row direction, the plurality of repeating rows comprising: arranged along a column direction, wherein the row direction and the column direction are not parallel to each other; the minimum translational repeating unit is one of the plurality of first sub-pixels, and and two of the plurality of third sub-pixels;
A plurality of sub-pixels in the pixel array structure constitute a plurality of virtual pixels, and each of the plurality of virtual pixels includes one sub-pixel selected from a plurality of third sub-pixels and a plurality of first sub-pixels. one sub-pixel selected from a respective one of the sub-pixels and a respective one of the second sub-pixels;
The plurality of virtual pixels form a pixel array arranged along the row direction and the column direction, and the first sub-pixel and the first of the two third sub-pixels in one minimum translation repeating unit belongs to the virtual pixel located at the i-th column, j-th row, the second sub-pixel in the one minimum translation repeating unit belongs to the virtual pixel located at the (i+1)-th column, j-th row, and the one the second of the two third sub-pixels in the minimum translation repeating unit belongs to the virtual pixel located at the i-th column and the (j-1)-th row;
The method includes:
Theoretical data signal of the first logical sub-pixel of the first logical pixel of the (i-1)-th column and the (j-1)-th row, the first logical sub-pixel of the second logical pixel of the (i-1)-th column and the j-th row obtaining a first actual data signal of a sub-pixel located in the i-th column and the j-th row among the plurality of first sub-pixels based on the theoretical data signal of the pixel;
Second actual data of a sub-pixel located in the i-th column and the j-th row among the plurality of third sub-pixels based on the theoretical data signal of the third logical sub-pixel of the i-th column and j-th row obtaining a signal;
Theoretical data signal of the second logical sub-pixel of the fourth logical pixel of the (i+1)-th column and the (j-1)-th row, the theoretical data of the second logical sub-pixel of the fifth logical pixel of the (i+1)-th column and the j-th row obtaining a third actual data signal of a sub-pixel positioned at the (i+1)th column and jth row among the plurality of second sub-pixels based on the signal;
Based on the theoretical data signal of the third logical sub-pixel of the sixth logical pixel in the i-th column (j-1) row, located at the i-th column (j-1) row among the plurality of third sub-pixels obtaining a fourth real data signal for a sub-pixel that
A method wherein 2≤i≤I and 2≤j≤J.
ここで、Xi,jは、前記複数の第1サブ画素のうち第i列第j行に位置するサブ画素の前記第1実データ信号を表し;xi-1,j-1は、第(i-1)列第(j-1)行の前記第1論理画素の第1論理サブ画素からの前記理論データ信号を表し;xi-1,jは、第(i-1)列第j行の前記第2論理画素の第1論理サブ画素からの前記理論データ信号を表し、α1はxi-1,j-1の重みを表し;α2はxi-1,jの重みを表し;且つγは定数であり、
前記複数の第3サブ画素のうち第i列第j行に位置する前記サブ画素の前記第2実データ信号は、次式で表され、
ここで、Gi,jは、前記複数の第3サブ画素のうち第i列第j行に位置する前記サブ画素の前記第2実データ信号を表し;gi,jは、第i列第j行の前記第3論理画素の第3論理サブ画素からの前記理論データ信号を表し、
前記複数の第2サブ画素のうち第(i+1)列第j行に位置する前記サブ画素の前記第3実データ信号は、次式で表され、
ここで、Yi+1,jは、前記複数の第2サブ画素のうち第(i+1)列第j行に位置する前記サブ画素の前記第3実データ信号を表し;yi+1,j-1は、第(i+1)列第(j-1)行の前記第4論理画素の第2論理サブ画素からの前記理論データ信号を表し;yi+1,jは、第(i+1)列第j行の前記第5論理画素の第2論理サブ画素からの前記理論データ信号を表し、β1はyi+1,j-1の重みを表し;β2はyi+1,jの重みを表し;且つγは定数であり、
前記複数の第3サブ画素のうち第i列第(j-1)行に位置する前記サブ画素の前記第4実データ信号は、次式で表され、
ここで、Gi,j-1は、前記複数の第3サブ画素のうち第i列第(j-1)行に位置する前記サブ画素の前記第4実データ信号を表し;gi,j-1は、第i列第(j-1)行の前記第6論理画素の第3論理サブ画素からの前記理論データ信号を表す、請求項1に記載の方法。 The first actual data signal of the sub-pixel positioned at the i-th column and the j-th row among the plurality of first sub-pixels is represented by the following equation,
Here, X i,j represents the first actual data signal of the sub-pixel positioned at the i -th column and j- th row among the plurality of first sub-pixels; represents the theoretical data signal from the first logical sub-pixel of the first logical pixel at the (i-1)th column and the (j-1)th row; x i-1,j is the (i-1)th column represents the theoretical data signal from the first logical sub-pixel of the second logical pixel of row j, α 1 represents the weight of x i−1,j−1 ; α 2 represents the weight of x i−1,j and γ is a constant,
The second actual data signal of the sub-pixel positioned at the i-th column and the j-th row among the plurality of third sub-pixels is expressed by the following equation,
Here, G i,j represents the second real data signal of the sub-pixel positioned at the i-th column and the j-th row among the plurality of third sub-pixels; g i,j represents the i-th column representing the theoretical data signal from the third logical sub-pixel of the third logical pixel of row j;
The third actual data signal of the sub-pixel positioned at the (i+1)-th column and the j-th row among the plurality of second sub-pixels is represented by the following equation,
where Y i+1,j represents the third real data signal of the sub-pixel positioned at the (i+1)-th column and j-th row among the plurality of second sub-pixels; represents the theoretical data signal from the second logical sub-pixel of the fourth logical pixel at column ( i +1), row (j-1); β 1 represents the weight of y i+1,j−1 ; β 2 represents the weight of y i+1,j ; and γ is a constant ,
The fourth real data signal of the sub-pixel located in the i-th column and the (j−1)-th row among the plurality of third sub-pixels is expressed by the following equation,
Here, Gi ,j-1 represents the fourth real data signal of the sub-pixel positioned at the i-th column and the (j-1)-th row among the plurality of third sub-pixels; g i,j 2. The method of claim 1 , wherein -1 represents the theoretical data signal from the third logical sub-pixel of the sixth logical pixel of the i-th column and the (j-1)-th row.
前記複数の第2サブ画素のそれぞれの1つは、実質的な六角形の形状を有し、
前記実質的な六角形の形状の互いに対向する任意の2辺は、実質的に互いに平行であり、
複数対の第3サブ画素のそれぞれの1対における各第3サブ画素は、実質的な五角形の形状を有し、
前記実質的な五角形の形状は、2本の実質的に平行な辺、及び1本の前記2本の実質的に平行な辺に実質的に垂直であり、前記実質的に平行な辺を接続する底辺を有し、
前記複数対の隣接する第3サブ画素のそれぞれの1対における1個目の第3サブ画素の底辺は、前記複数対の隣接する第3サブ画素の前記それぞれの1対における2個目の第3サブ画素の底辺に直接隣接し、
前記複数の第1サブ画素のそれぞれの1つの6辺の中で最も長い辺を有する1対の辺、前記複数の第2サブ画素のそれぞれの1つの6辺の中で最も長い辺を有する1対の辺、及び前記複数対の隣接する第3サブ画素のそれぞれの1対における各第3サブ画素の2本の実質的に平行な辺は、実質的に平行である、請求項1-4のいずれか1項に記載の方法。 each one of the plurality of first sub-pixels has a substantially hexagonal shape;
each one of the plurality of second sub-pixels has a substantially hexagonal shape;
any two opposing sides of the substantially hexagonal shape are substantially parallel to each other;
each third subpixel in each pair of the plurality of pairs of third subpixels has a substantially pentagonal shape;
The substantially pentagonal shape has two substantially parallel sides and one substantially perpendicular to the two substantially parallel sides connecting the substantially parallel sides. has a base that
The base of the first third sub-pixel in each pair of the plurality of pairs of adjacent third sub-pixels is the second directly adjacent to the bottom of the 3 sub-pixels,
a pair of sides having the longest sides among the six sides of each of the plurality of first sub-pixels, and one side having the longest side among the six sides of each of the plurality of second sub-pixels 5. Claim 1-4 , wherein a pair of sides and two substantially parallel sides of each third sub-pixel in each pair of said plurality of pairs of adjacent third sub-pixels are substantially parallel. A method according to any one of
前記複数の第3サブ画素は、I列×J行のアレイに配列され、
前記画素配列構造は、複数の繰り返し行を含み、前記複数の繰り返し行のそれぞれの1つは、行方向に沿って配列された選定数の最小並進繰り返し単位を含み、前記複数の繰り返し行は、列方向に沿って配列され、前記行方向と前記列方向は互いに平行ではなく;前記最小並進繰り返し単位は、前記複数の第1サブ画素のうちの1つ、前記複数の第2サブ画素のうちの1つ、及び、前記複数の第3サブ画素のうちの2つを含み、
前記画素配列構造における複数のサブ画素は、複数の仮想画素を構成し、前記複数の仮想画素のうちの各々は、複数の第3サブ画素から選択される1つのサブ画素、及び複数の第1サブ画素のそれぞれの1つと第2サブ画素のそれぞれの1つから選択される1つのサブ画素を含み、
前記複数の仮想画素は、前記行方向及び前記列方向に沿って配列された画素配列を構成し、1つの最小並進繰り返し単位における第1サブ画素及び2つの第3サブ画素のうちの1個目が、第i列第j行に位置する仮想画素に属する場合、前記1つの最小並進繰り返し単位における第2サブ画素は、第(i+1)列第j行に位置する仮想画素に属し、前記1つの最小並進繰り返し単位における2つの第3サブ画素のうちの2個目は、第i列第(j-1)行に位置する仮想画素に属し、
前記駆動チップは、
メモリ、及び
1つ以上のプロセッサを含み、
前記メモリと前記1つ以上のプロセッサとは、互いに接続されており、
前記メモリは、
第(i-1)列第(j-1)行の第1論理画素の第1論理サブ画素の理論データ信号、第(i-1)列第j行の第2論理画素の第1論理サブ画素の理論データ信号に基づいて、前記複数の第1サブ画素のうち第i列第j行に位置するサブ画素の第1実データ信号を取得し、
第i列第j行の第3論理画素の第3論理サブ画素の理論データ信号に基づいて、前記複数の第3サブ画素のうち第i列第j行に位置するサブ画素の第2実データ信号を取得し、
第(i+1)列第(j-1)行の第4論理画素の第2論理サブ画素の理論データ信号、及び第(i+1)列第j行の第5論理画素の第2論理サブ画素の理論データ信号に基づいて、前記複数の第2サブ画素のうち第(i+1)列第j行に位置するサブ画素の第3実データ信号を取得し、
第i列第(j-1)行の第6論理画素の第3論理サブ画素の理論データ信号に基づいて、前記複数の第3サブ画素のうち第i列第(j-1)行に位置するサブ画素の第4実データ信号を取得するように、前記1つ以上のプロセッサを制御するためのコンピュータ実行可能指令を記憶し、
ここで、2≦i≦I、2≦j≦Jである、駆動チップ。 A driving chip for driving a pixel array structure having a plurality of sub-pixels including a plurality of first sub-pixels , a plurality of second sub-pixels and a plurality of third sub-pixels, comprising:
the plurality of third sub-pixels are arranged in an array of I columns by J rows ;
The pixel array structure includes a plurality of repeating rows, each one of the plurality of repeating rows including a selected number of minimal translational repeating units arranged along a row direction, the plurality of repeating rows comprising: arranged along a column direction, wherein the row direction and the column direction are not parallel to each other; the minimum translational repeating unit is one of the plurality of first sub-pixels, and and two of the plurality of third sub-pixels;
A plurality of sub-pixels in the pixel array structure constitute a plurality of virtual pixels, and each of the plurality of virtual pixels includes one sub-pixel selected from a plurality of third sub-pixels and a plurality of first sub-pixels. one sub-pixel selected from a respective one of the sub-pixels and a respective one of the second sub-pixels;
The plurality of virtual pixels form a pixel array arranged along the row direction and the column direction, and the first sub-pixel and the first of the two third sub-pixels in one minimum translation repeating unit belongs to the virtual pixel located at the i-th column, j-th row, the second sub-pixel in the one minimum translation repeating unit belongs to the virtual pixel located at the (i+1)-th column, j-th row, and the one the second of the two third sub-pixels in the minimum translational repeating unit belongs to the virtual pixel located at the i-th column and the (j−1)-th row;
The driving chip is
memory, and one or more processors;
the memory and the one or more processors are coupled together;
The memory is
Theoretical data signal of the first logical sub-pixel of the first logical pixel of the (i-1)-th column and the (j-1)-th row, the first logical sub-pixel of the second logical pixel of the (i-1)-th column and the j-th row obtaining a first actual data signal of a sub-pixel located in the i-th column and the j-th row among the plurality of first sub-pixels based on the theoretical data signal of the pixel;
Second actual data of a sub-pixel located in the i-th column and the j-th row among the plurality of third sub-pixels based on the theoretical data signal of the third logical sub-pixel of the third logical pixel in the i-th column and j-th row get the signal,
Theoretical data signal of the second logical sub-pixel of the fourth logical pixel of the (i+1)th row (j−1)th column and the second logical subpixel of the fifth logical pixel of the (i+1)th row jth logical pixel obtaining a third actual data signal of a sub-pixel positioned at the (i+1)th column and the jth row among the plurality of second sub-pixels based on the data signal;
Based on the theoretical data signal of the third logical sub-pixel of the sixth logical pixel of the i-th column (j-1) row, located at the i-th column (j-1) row among the plurality of third sub-pixels storing computer-executable instructions for controlling the one or more processors to obtain fourth real data signals for sub-pixels that
where 2≦i≦I and 2≦j≦J.
前記駆動チップに接続された1つ以上の集積回路、及び
前記複数のサブ画素を有する前記画素配列構造を備える、表示装置。 A drive chip according to claim 8 ,
A display device, comprising: one or more integrated circuits connected to the driving chip; and the pixel array structure having the plurality of sub-pixels.
前記複数の第3サブ画素は、I列×J行のアレイに配列され、
前記画素配列構造は、複数の繰り返し行を含み、前記複数の繰り返し行のそれぞれの1つは、行方向に沿って配列された選定数の最小並進繰り返し単位を含み、前記複数の繰り返し行は、列方向に沿って配列され、前記行方向と前記列方向は互いに平行ではなく;前記最小並進繰り返し単位は、前記複数の第1サブ画素のうちの1つ、前記複数の第2サブ画素のうちの1つ、及び、前記複数の第3サブ画素のうちの2つを含み、
前記画素配列構造における複数のサブ画素は、複数の仮想画素を構成し、前記複数の仮想画素のうちの各々は、複数の第3サブ画素から選択される1つのサブ画素、及び複数の第1サブ画素のそれぞれの1つと第2サブ画素のそれぞれの1つから選択される1つのサブ画素を含み、
前記複数の仮想画素は、前記行方向及び前記列方向に沿って配列された画素配列を構成し、1つの最小並進繰り返し単位における第1サブ画素及び2つの第3サブ画素のうちの1個目が、第i列第j行に位置する仮想画素に属する場合、前記1つの最小並進繰り返し単位における第2サブ画素は、第(i+1)列第j行に位置する仮想画素に属し、前記1つの最小並進繰り返し単位における2つの第3サブ画素のうちの2個目は、第i列第(j-1)行に位置する仮想画素に属し、
前記画素配列構造を駆動することは、前記プロセッサによって前記コンピュータ可読指令を実行して、前記プロセッサに、
第(i-1)列第(j-1)行の第1論理画素の第1論理サブ画素からの理論データ信号、及び第(i-1)列第j行の第2論理画素の第1論理サブ画素からの理論データ信号に基づいて、前記複数の第1サブ画素のうち第i列第j行に位置するサブ画素の第1実データ信号を取得し、
第i列第j行の第3論理画素の第3論理サブ画素の理論データ信号に基づいて、前記複数の第3サブ画素のうち第i列第j行に位置するサブ画素の第2実データ信号を取得し、
第(i+1)列第(j-1)行の第4論理画素の第2論理サブ画素の理論データ信号、第(i+1)列第j行の第5論理画素の第2論理サブ画素の理論データ信号に基づいて、前記複数の第2サブ画素のうち第(i+1)列第j行に位置するサブ画素の第3実データ信号を取得し、
第i列第(j-1)行の第6論理画素の第3論理サブ画素の理論データ信号に基づいて、前記複数の第3サブ画素のうち第i列第(j-1)行に位置するサブ画素の第4実データ信号を取得するようにさせ、
ここで、2≦i≦I、2≦j≦Jである、コンピュータプログラム製品。 A computer program product comprising a non-transitory tangible computer readable medium having computer readable instructions which, when executed by a processor, causes the processor to cause a plurality of first sub-pixels , a plurality of driving a pixel array structure having a second sub-pixel and a plurality of third sub-pixels;
the plurality of third sub-pixels are arranged in an array of I columns by J rows;
The pixel array structure includes a plurality of repeating rows, each one of the plurality of repeating rows including a selected number of minimal translational repeating units arranged along a row direction, the plurality of repeating rows comprising: arranged along a column direction, wherein the row direction and the column direction are not parallel to each other; the minimum translational repeating unit is one of the plurality of first sub-pixels, and and two of the plurality of third sub-pixels;
A plurality of sub-pixels in the pixel array structure constitute a plurality of virtual pixels, and each of the plurality of virtual pixels includes one sub-pixel selected from a plurality of third sub-pixels and a plurality of first sub-pixels. one sub-pixel selected from a respective one of the sub-pixels and a respective one of the second sub-pixels;
The plurality of virtual pixels form a pixel array arranged along the row direction and the column direction, and the first sub-pixel and the first of the two third sub-pixels in one minimum translation repeating unit belongs to the virtual pixel located at the i-th column, j-th row, the second sub-pixel in the one minimum translation repeating unit belongs to the virtual pixel located at the (i+1)-th column, j-th row, and the one the second of the two third sub-pixels in the minimum translational repeating unit belongs to the virtual pixel located at the i-th column and the (j−1)-th row;
Driving the pixel array structure includes executing the computer readable instructions by the processor to cause the processor to:
The theoretical data signal from the first logical sub-pixel of the first logical pixel of the (i-1)th column and the (j-1)th row and the first logical data signal of the second logical pixel of the (i-1)th column and the jth row. acquiring a first real data signal of a sub-pixel located in the i-th column and the j-th row among the plurality of first sub-pixels based on the theoretical data signal from the logical sub-pixel;
Second actual data of a sub-pixel located in the i-th column and the j-th row among the plurality of third sub-pixels based on the theoretical data signal of the third logical sub-pixel of the third logical pixel in the i-th column and j-th row get the signal,
Theoretical data signal of the second logical sub-pixel of the fourth logical pixel of the (i+1)-th column and the (j-1)-th row, the theoretical data of the second logical sub-pixel of the fifth logical pixel of the (i+1)-th row and the j-th logical pixel acquiring a third actual data signal of a sub-pixel positioned at the (i+1)-th column and the j-th row among the plurality of second sub-pixels based on the signal;
Based on the theoretical data signal of the third logical sub-pixel of the sixth logical pixel of the i-th column (j-1) row, located at the i-th column (j-1) row among the plurality of third sub-pixels obtaining a fourth real data signal of a sub-pixel that
A computer program product wherein 2≤i≤I and 2≤j≤J.
前記複数の第3サブ画素は、I列×J行のアレイに配列され、
前記画素配列構造は、複数の繰り返し行を含み、前記複数の繰り返し行のそれぞれの1つは、行方向に沿って配列された選定数の最小並進繰り返し単位を含み、前記複数の繰り返し行は、列方向に沿って配列され、前記行方向と前記列方向は互いに平行ではなく;前記最小並進繰り返し単位は、前記複数の第1サブ画素のうちの1つ、前記複数の第2サブ画素のうちの1つ、及び、前記複数の第3サブ画素のうちの2つを含み、
前記画素配列構造における複数のサブ画素は、複数の仮想画素を構成し、前記複数の仮想画素のうちの各々は、複数の第3サブ画素から選択される1つのサブ画素、及び複数の第1サブ画素のそれぞれの1つと第2サブ画素のそれぞれの1つから選択される1つのサブ画素を含み、
前記複数の仮想画素は、前記行方向及び前記列方向に沿って配列された画素配列を構成し、1つの最小並進繰り返し単位における第1サブ画素及び2つの第3サブ画素のうちの1個目が、第i列第j行に位置する仮想画素に属する場合、前記1つの最小並進繰り返し単位における第2サブ画素は、第i列第(j+1)行に位置する仮想画素に属し、前記1つの最小並進繰り返し単位における2つの第3サブ画素のうちの2個目は、第(i-1)列第j行に位置する仮想画素に属し、
前記方法は、
第(i-1)列第(j-1)行の第1論理画素の第1論理サブ画素の理論データ信号、及び第i列第(j-1)行の第2論理画素の第1論理サブ画素の理論データ信号に基づいて、前記複数の第1サブ画素のうち第i列第j行に位置するサブ画素の第1実データ信号を取得するステップと、
第i列第j行の第3論理画素の第3論理サブ画素の理論データ信号に基づいて、前記複数の第3サブ画素のうち第i列第j行に位置するサブ画素の第2実データ信号を取得するステップと、
第(i-1)列第(j+1)行の第4論理画素の第2論理サブ画素の理論データ信号、第i列第(j+1)行の第5論理画素の第2論理サブ画素の理論データ信号に基づいて、前記複数の第2サブ画素のうち第i列第(j+1)行に位置するサブ画素の第3実データ信号を取得するステップと、
第(i-1)列第j行の第6論理画素の第3論理サブ画素の理論データ信号に基づいて、前記複数の第3サブ画素のうち第(i-1)列第j行に位置するサブ画素の第4実データ信号を取得するステップと、を有し、
ここで、2≦i≦I、2≦j≦Jである、方法。 A driving method for a pixel array structure having a plurality of sub-pixels including a plurality of first sub-pixels , a plurality of second sub-pixels and a plurality of third sub-pixels, comprising:
the plurality of third sub-pixels are arranged in an array of I columns by J rows;
The pixel array structure includes a plurality of repeating rows, each one of the plurality of repeating rows including a selected number of minimal translational repeating units arranged along a row direction, the plurality of repeating rows comprising: arranged along a column direction, wherein the row direction and the column direction are not parallel to each other; the minimum translational repeating unit is one of the plurality of first sub-pixels, and and two of the plurality of third sub-pixels;
A plurality of sub-pixels in the pixel array structure constitute a plurality of virtual pixels, and each of the plurality of virtual pixels includes one sub-pixel selected from a plurality of third sub-pixels and a plurality of first sub-pixels. one sub-pixel selected from a respective one of the sub-pixels and a respective one of the second sub-pixels;
The plurality of virtual pixels form a pixel array arranged along the row direction and the column direction, and the first sub-pixel and the first of the two third sub-pixels in one minimum translation repeating unit belongs to the virtual pixel located at the i-th column, j-th row, the second sub-pixel in the one minimum translation repeating unit belongs to the virtual pixel located at the i-th column, row (j+1), and the one the second of the two third sub-pixels in the minimum translational repeating unit belongs to the virtual pixel located at the (i−1)th column and the jth row;
The method includes:
Theoretical data signal of the first logical sub-pixel of the first logical pixel of the (i−1)th row (j−1)th column and the first logic of the second logical pixel of the ith column (j−1)th row obtaining a first real data signal of a sub-pixel located in the i-th column and the j-th row among the plurality of first sub-pixels based on the theoretical data signal of the sub-pixel;
Second actual data of a sub-pixel located in the i-th column and the j-th row among the plurality of third sub-pixels based on the theoretical data signal of the third logical sub-pixel of the i-th column and j-th row obtaining a signal;
Theoretical data signal of the second logical sub-pixel of the fourth logical pixel of the (i−1)th row (j+1)th, the theoretical data of the second logical subpixel of the fifth logical pixel of the ith column (j+1)th row obtaining a third actual data signal of a sub-pixel positioned at the i-th column and the (j+1)-th row among the plurality of second sub-pixels based on the signal;
Based on the theoretical data signal of the third logical sub-pixel of the sixth logical pixel of the (i−1)th column and the jth row, the position of the (i−1)th column and the jth row among the plurality of third subpixels obtaining a fourth real data signal for a sub-pixel that
A method wherein 2≤i≤I and 2≤j≤J.
ここで、Xi,jは、前記複数の第1サブ画素のうち第i列第j行に位置する前記サブ画素の前記第1実データ信号を表し;xi-1,j-1は、第(i-1)列第(j-1)行の前記第1論理画素の第1論理サブ画素からの前記理論データ信号を表し;xi,j-1は、第i列第(j-1)行の前記第2論理画素の第1論理サブ画素からの前記理論データ信号を表し、α1はxi-1,j-1の重みを表し;α2はxi,j-1の重みを表し;且つγは定数であり、
前記複数の第3サブ画素のうち第i列第j行に位置する前記サブ画素の前記第2実データ信号は、次式で表され、
ここで、Gi,jは、複数の第3サブ画素のうち第i列第j行に位置する前記サブ画素の前記第2実データ信号を表し;gi,jは、第i列第j行の前記第3論理画素の第3論理サブ画素からの前記理論データ信号を表し、
前記複数の第2サブ画素のうち第i列第(j+1)行に位置する前記サブ画素の前記第3実データ信号は、次式で表され、
ここで、Yi,j+1は、前記複数の第2サブ画素のうち第i列第j行に位置する前記サブ画素の前記第3実データ信号を表し;yi-1,j+1は、第(i-1)列第(j+1)行の前記第4論理画素からの第2論理サブ画素の前記理論データ信号を表し;yi,j+1は、第i列第(j+1)行の前記第5論理画素からの第2論理サブ画素の前記理論データ信号を表し、β1はyi-1,j+1の重みを表し;β2はyi,j+1の重みを表し;且つγは定数であり、
前記複数の第3サブ画素のうち第(i-1)列第j行に位置する前記サブ画素の前記第4実データ信号は、
Gi-1,j=gi-1,jの式で表され、
ここで、Gi-1,jは、複数の前記第3サブ画素のうち第(i-1)列第j行に位置する前記サブ画素の前記第4実データ信号を表し;gi-1,jは、第(i-1)列第j行の前記第6論理画素からの第3論理サブ画素の前記理論データ信号を表す、請求項11に記載の方法。 The first actual data signal of the sub-pixel positioned at the i-th column and the j-th row among the plurality of first sub-pixels is represented by the following equation,
Here, X i,j represents the first real data signal of the sub-pixel positioned at the i -th column and the j- th row among the plurality of first sub-pixels; represents the theoretical data signal from the first logical sub-pixel of the first logical pixel at the (i-1)th column and the (j-1)th row; x i,j-1 is the ith column (j- 1) represents the theoretical data signal from the first logical sub-pixel of the second logical pixel of the row, α 1 represents the weight of x i−1,j−1 ; α 2 represents the weight of x i,j−1 represents the weight; and γ is a constant,
The second actual data signal of the sub-pixel positioned at the i-th column and the j-th row among the plurality of third sub-pixels is expressed by the following equation,
Here, G i,j represents the second real data signal of the sub-pixel positioned at the i-th column and the j-th row among the plurality of third sub-pixels; g i,j is the i-th column and the j-th representing the theoretical data signal from a third logical sub-pixel of the third logical pixel of a row;
The third actual data signal of the sub-pixel located in the i-th column and the (j+1)-th row among the plurality of second sub-pixels is represented by the following equation,
Here, Y i,j+1 represents the third real data signal of the sub-pixel positioned at the i-th column and the j-th row among the plurality of second sub-pixels; i−1) represents the theoretical data signal of the second logical sub-pixel from the fourth logical pixel at column i-1) and row (j+1); y i,j+1 represents the fifth logical pixel at column i and row (j+1) represents the theoretical data signal of the second logical sub-pixel from the pixel, β 1 represents the weight of y i−1,j+1 ; β 2 represents the weight of y i,j+1 ; and γ is a constant,
The fourth real data signal of the sub-pixel positioned at the (i−1)th column and the jth row among the plurality of third sub-pixels,
Represented by the formula G i-1,j =g i-1,j ,
Here, G i-1,j represents the fourth real data signal of the sub-pixel positioned at the (i-1)-th column and the j-th row among the plurality of the third sub-pixels; g i-1 12. The method of claim 11 , wherein j represents the theoretical data signal of the third logical sub-pixel from the sixth logical pixel of column (i-1), row j.
前記複数の第3サブ画素は、I列×J行のアレイに配列され、
前記画素配列構造は、複数の繰り返し行を含み、前記複数の繰り返し行のそれぞれの1つは、行方向に沿って配列された選定数の最小並進繰り返し単位を含み、前記複数の繰り返し行は、列方向に沿って配列され、前記行方向と前記列方向は互いに平行ではなく;前記最小並進繰り返し単位は、前記複数の第1サブ画素のうちの1つ、前記複数の第2サブ画素のうちの1つ、及び、前記複数の第3サブ画素のうちの2つを含み、
前記画素配列構造における複数のサブ画素は、複数の仮想画素を構成し、前記複数の仮想画素のうちの各々は、複数の第3サブ画素から選択される1つのサブ画素、及び複数の第1サブ画素のそれぞれの1つと第2サブ画素のそれぞれの1つから選択される1つのサブ画素を含み、
前記複数の仮想画素は、前記行方向及び前記列方向に沿って配列された画素配列を構成し、1つの最小並進繰り返し単位における第1サブ画素及び2つの第3サブ画素のうちの1個目が、第i列第j行に位置する仮想画素に属する場合、前記1つの最小並進繰り返し単位における第2サブ画素は、第i列第(j+1)行に位置する仮想画素に属し、前記1つの最小並進繰り返し単位における2つの第3サブ画素のうちの2個目は、第(i-1)列第j行に位置する仮想画素に属し、
前記駆動チップは、
メモリ、及び
1つ以上のプロセッサを含み、
前記メモリと前記1つ以上のプロセッサとは、互いに接続されており、
前記メモリは、
第(i-1)列第(j-1)行の第1論理画素からの第1論理サブ画素の理論データ信号、第i列第(j-1)行の第2論理画素からの第1論理サブ画素の理論データ信号に基づいて、前記複数の第1サブ画素のうち第i列第j行に位置するサブ画素の第1実データ信号を取得し、
第i列第j行の第3論理画素からの第3論理サブ画素の理論データ信号に基づいて、前記複数の第3サブ画素のうち第i列第j行に位置するサブ画素の第2実データ信号を取得し、
第(i-1)列第(j+1)行の第4論理画素からの第2論理サブ画素の理論データ信号、及び第i列第(j+1)行の第5論理画素からの第2論理サブ画素の理論データ信号に基づいて、前記複数の第2サブ画素のうち第i列第(j+1)行に位置するサブ画素の第3実データ信号を取得し、
第(i-1)列第j行の第6論理画素からの第3論理サブ画素の理論データ信号に基づいて、前記複数の第3サブ画素のうち第(i-1)列第j行に位置するサブ画素の第4実データ信号を取得するように、前記1つ以上のプロセッサを制御するためのコンピュータ実行可能指令を記憶し、
ここで、2≦i≦I、2≦j≦Jである、駆動チップ。 A driving chip for driving a pixel array structure having a plurality of sub-pixels including a plurality of first sub-pixels , a plurality of second sub-pixels and a plurality of third sub-pixels, comprising:
the plurality of third sub-pixels are arranged in an array of I columns by J rows ;
The pixel array structure includes a plurality of repeating rows, each one of the plurality of repeating rows including a selected number of minimal translational repeating units arranged along a row direction, the plurality of repeating rows comprising: arranged along a column direction, wherein the row direction and the column direction are not parallel to each other; the minimum translational repeating unit is one of the plurality of first sub-pixels, and and two of the plurality of third sub-pixels;
A plurality of sub-pixels in the pixel array structure constitute a plurality of virtual pixels, and each of the plurality of virtual pixels includes one sub-pixel selected from a plurality of third sub-pixels and a plurality of first sub-pixels. one sub-pixel selected from a respective one of the sub-pixels and a respective one of the second sub-pixels;
The plurality of virtual pixels form a pixel array arranged along the row direction and the column direction, and the first sub-pixel and the first of the two third sub-pixels in one minimum translation repeating unit belongs to the virtual pixel located at the i-th column, j-th row, the second sub-pixel in the one minimum translation repeating unit belongs to the virtual pixel located at the i-th column, row (j+1), and the one the second of the two third sub-pixels in the minimum translational repeating unit belongs to the virtual pixel located at the (i−1)th column and the jth row;
The driving chip is
memory, and one or more processors;
the memory and the one or more processors are coupled together;
The memory is
Theoretical data signal of the first logical sub-pixel from the first logical pixel at the (i−1)th row (j−1)th column, the first logical data signal from the second logical pixel at the ith column (j−1)th row obtaining a first real data signal of a sub-pixel located in the i-th column and the j-th row among the plurality of first sub-pixels based on the theoretical data signal of the logical sub-pixel;
Based on the theoretical data signal of the third logical sub-pixel from the third logical pixel of the i-th column, j-th row, the second actual value of the sub-pixel located in the i-th column, j-th row among the plurality of third sub-pixels. get the data signal,
The theoretical data signal of the second logical sub-pixel from the fourth logical pixel at the (i-1)th column and the (j+1)th row and the second logical subpixel from the fifth logical pixel at the i-th column and the (j+1)th row obtaining a third actual data signal of a sub-pixel located in the i-th column and the (j+1)-th row among the plurality of second sub-pixels based on the theoretical data signal of
Based on the theoretical data signal of the third logical sub-pixel from the sixth logical pixel of the (i−1)th column and the jth row, among the plurality of third sub-pixels, to the (i−1)th column and the jth row: storing computer-executable instructions for controlling the one or more processors to obtain a fourth real data signal for a sub-pixel located;
where 2≦i≦I and 2≦j≦J.
前記駆動チップに接続された1つ以上の集積回路、及び
前記複数のサブ画素を有する前記画素配列構造を備える、表示装置。 15. The drive chip of claim 14 ,
A display device, comprising: one or more integrated circuits connected to the driving chip; and the pixel array structure having the plurality of sub-pixels.
前記複数の第3サブ画素は、I列×J行のアレイに配列され、
前記画素配列構造は、複数の繰り返し行を含み、前記複数の繰り返し行のそれぞれの1つは、行方向に沿って配列された選定数の最小並進繰り返し単位を含み、前記複数の繰り返し行は、列方向に沿って配列され、前記行方向と前記列方向は互いに平行ではなく;前記最小並進繰り返し単位は、前記複数の第1サブ画素のうちの1つ、前記複数の第2サブ画素のうちの1つ、及び、前記複数の第3サブ画素のうちの2つを含み、
前記画素配列構造における複数のサブ画素は、複数の仮想画素を構成し、前記複数の仮想画素のうちの各々は、複数の第3サブ画素から選択される1つのサブ画素、及び複数の第1サブ画素のそれぞれの1つと第2サブ画素のそれぞれの1つから選択される1つのサブ画素を含み、
前記複数の仮想画素は、前記行方向及び前記列方向に沿って配列された画素配列を構成し、1つの最小並進繰り返し単位における第1サブ画素及び2つの第3サブ画素のうちの1個目が、第i列第j行に位置する仮想画素に属する場合、前記1つの最小並進繰り返し単位における第2サブ画素は、第i列第(j+1)行に位置する仮想画素に属し、前記1つの最小並進繰り返し単位における2つの第3サブ画素のうちの2個目は、第(i-1)列第j行に位置する仮想画素に属し、
前記画素配列構造を駆動することは、前記プロセッサによって前記コンピュータ可読指令を実行して、前記プロセッサに、
第(i-1)列第(j-1)行の第1論理画素からの第1論理サブ画素の理論データ信号、第i列第(j-1)行の第2論理画素からの第1論理サブ画素の理論データ信号に基づいて、前記複数の第1サブ画素のうち第i列第j行に位置するサブ画素の第1実データ信号を取得し、
第i列第j行の第3論理画素からの第3論理サブ画素の理論データ信号に基づいて、前記複数の第3サブ画素のうち第i列第j行に位置するサブ画素の第2実データ信号を取得し、
第(i-1)列第(j+1)行の第4論理画素からの第2論理サブ画素の理論データ信号、第i列第(j+1)行の第5論理画素からの第2論理サブ画素の理論データ信号に基づいて、前記複数の第2サブ画素のうち第i列第(j+1)行に位置するサブ画素の第3実データ信号を取得し、
第(i-1)列第j行の第6論理画素からの第3論理サブ画素の理論データ信号に基づいて、前記複数の第3サブ画素のうち第(i-1)列第j行に位置するサブ画素の第4実データ信号を取得するようにさせ、
ここで、2≦i≦I、2≦j≦Jである、コンピュータプログラム製品。 A computer program product comprising a non-transitory tangible computer readable medium having computer readable instructions which, when executed by a processor, causes the processor to cause a plurality of first sub-pixels , a plurality of driving a pixel array structure having a second sub-pixel and a plurality of third sub-pixels;
the plurality of third sub-pixels are arranged in an array of I columns by J rows;
The pixel array structure includes a plurality of repeating rows, each one of the plurality of repeating rows including a selected number of minimal translational repeating units arranged along a row direction, the plurality of repeating rows comprising: arranged along a column direction, wherein the row direction and the column direction are not parallel to each other; the minimum translational repeating unit is one of the plurality of first sub-pixels, and and two of the plurality of third sub-pixels;
A plurality of sub-pixels in the pixel array structure constitute a plurality of virtual pixels, and each of the plurality of virtual pixels includes one sub-pixel selected from a plurality of third sub-pixels and a plurality of first sub-pixels. one sub-pixel selected from a respective one of the sub-pixels and a respective one of the second sub-pixels;
The plurality of virtual pixels form a pixel array arranged along the row direction and the column direction, and the first sub-pixel and the first of the two third sub-pixels in one minimum translation repeating unit belongs to the virtual pixel located at the i-th column, j-th row, the second sub-pixel in the one minimum translation repeating unit belongs to the virtual pixel located at the i-th column, row (j+1), and the one the second of the two third sub-pixels in the minimum translational repeating unit belongs to the virtual pixel located at the (i−1)th column and the jth row;
Driving the pixel array structure includes executing the computer readable instructions by the processor to cause the processor to:
Theoretical data signal of the first logical sub-pixel from the first logical pixel at the (i−1)th row (j−1)th column, the first logical data signal from the second logical pixel at the ith column (j−1)th row obtaining a first real data signal of a sub-pixel located in the i-th column and the j-th row among the plurality of first sub-pixels based on the theoretical data signal of the logical sub-pixel;
Based on the theoretical data signal of the third logical sub-pixel from the third logical pixel of the i-th column, j-th row, the second actual value of the sub-pixel located in the i-th column, j-th row among the plurality of third sub-pixels. get the data signal,
The theoretical data signal of the second logical sub-pixel from the fourth logical pixel of the (i−1)th row (j+1)th, the second logical subpixel from the fifth logical pixel of the ith column (j+1)th row obtaining a third actual data signal of a sub-pixel located in the i-th column and the (j+1)-th row among the plurality of second sub-pixels based on the theoretical data signal;
Based on the theoretical data signal of the third logical sub-pixel from the sixth logical pixel of the (i−1)th column and the jth row, among the plurality of third sub-pixels, to the (i−1)th column and the jth row: cause to obtain a fourth real data signal of the located sub-pixel;
A computer program product wherein 2≤i≤I and 2≤j≤J.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811525578.3 | 2018-12-13 | ||
CN201811525578.3A CN111326121B (en) | 2018-12-13 | 2018-12-13 | Driving method, driving chip, display device and storage medium |
PCT/CN2019/097765 WO2020119132A1 (en) | 2018-12-13 | 2019-07-25 | Method of driving pixel arrangement structure having plurality of subpixels, driving chip for driving pixel arrangement structure having plurality of subpixels, display apparatus, and computer-program product |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2022511263A JP2022511263A (en) | 2022-01-31 |
JPWO2020119132A5 true JPWO2020119132A5 (en) | 2022-07-27 |
JP7507147B2 JP7507147B2 (en) | 2024-06-27 |
Family
ID=71075830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021508309A Active JP7507147B2 (en) | 2018-12-13 | 2019-07-25 | Method for driving a pixel array structure having multiple sub-pixels, driving chip for driving a pixel array structure having multiple sub-pixels, display device and computer program product |
Country Status (6)
Country | Link |
---|---|
US (2) | US11238816B2 (en) |
EP (1) | EP3895153A4 (en) |
JP (1) | JP7507147B2 (en) |
KR (1) | KR102479278B1 (en) |
CN (2) | CN111326121B (en) |
WO (1) | WO2020119132A1 (en) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11233096B2 (en) | 2016-02-18 | 2022-01-25 | Boe Technology Group Co., Ltd. | Pixel arrangement structure and driving method thereof, display substrate and display device |
CN111326121B (en) * | 2018-12-13 | 2021-11-16 | 京东方科技集团股份有限公司 | Driving method, driving chip, display device and storage medium |
CN110137213A (en) | 2018-02-09 | 2019-08-16 | 京东方科技集团股份有限公司 | Pixel arrangement structure and its display methods, display base plate |
US11747531B2 (en) | 2016-02-18 | 2023-09-05 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate, fine metal mask set and manufacturing method thereof |
US11448807B2 (en) | 2016-02-18 | 2022-09-20 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate, fine metal mask set and manufacturing method thereof |
WO2021016946A1 (en) | 2019-07-31 | 2021-02-04 | 京东方科技集团股份有限公司 | Display substrate and preparation method therefor, display panel, and display apparatus |
US11574960B2 (en) | 2018-02-09 | 2023-02-07 | Boe Technology Group Co., Ltd. | Pixel arrangement structure, display substrate, display device and mask plate group |
CN118605055A (en) | 2018-02-09 | 2024-09-06 | 京东方科技集团股份有限公司 | Display substrate and display device |
US20220320244A1 (en) * | 2020-03-25 | 2022-10-06 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate and display device |
KR20210142033A (en) * | 2020-05-14 | 2021-11-24 | 삼성디스플레이 주식회사 | Display device |
DE112020005612T5 (en) * | 2020-06-30 | 2022-12-01 | Boe Technology Group Co., Ltd. | Display substrate, method of manufacturing a display substrate and display device |
CN112366219B (en) * | 2020-11-09 | 2022-09-23 | 京东方科技集团股份有限公司 | Pixel arrangement structure, display panel and display device |
WO2023004575A1 (en) * | 2021-07-27 | 2023-02-02 | 京东方科技集团股份有限公司 | Display panel, display apparatus and display driving method |
WO2023004574A1 (en) * | 2021-07-27 | 2023-02-02 | 京东方科技集团股份有限公司 | Display panel, display apparatus and display driving method |
KR20230038346A (en) | 2021-09-10 | 2023-03-20 | 삼성디스플레이 주식회사 | Display device and method of driving the same |
Family Cites Families (73)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0030159B1 (en) * | 1979-12-04 | 1984-12-12 | Mitsubishi Denki Kabushiki Kaisha | Colour display apparatus |
JPS60120398A (en) * | 1983-12-02 | 1985-06-27 | シチズン時計株式会社 | Matrix type color display unit |
JP2584490B2 (en) * | 1988-06-13 | 1997-02-26 | 三菱電機株式会社 | Matrix type liquid crystal display |
CA2049393C (en) * | 1990-10-19 | 1999-03-16 | Reiner Eschbach | Method for making image conversions with error diffusion |
US6681053B1 (en) * | 1999-08-05 | 2004-01-20 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for improving the definition of black and white text and graphics on a color matrix digital display device |
FI115674B (en) * | 2000-06-30 | 2005-06-15 | Nokia Corp | Method and system for displaying pages based on page definition language on hand-portable devices |
US6950115B2 (en) * | 2001-05-09 | 2005-09-27 | Clairvoyante, Inc. | Color flat panel display sub-pixel arrangements and layouts |
US7123277B2 (en) | 2001-05-09 | 2006-10-17 | Clairvoyante, Inc. | Conversion of a sub-pixel format data to another sub-pixel data format |
US6634552B2 (en) * | 2001-09-26 | 2003-10-21 | Nec Laboratories America, Inc. | Three dimensional vision device and method, and structured light bar-code patterns for use in the same |
US7525526B2 (en) | 2003-10-28 | 2009-04-28 | Samsung Electronics Co., Ltd. | System and method for performing image reconstruction and subpixel rendering to effect scaling for multi-mode display |
JP5345286B2 (en) * | 2003-12-15 | 2013-11-20 | ジェノア・カラー・テクノロジーズ・リミテッド | Multi-primary color liquid crystal display device and display method |
JP4781351B2 (en) * | 2005-04-22 | 2011-09-28 | シャープ株式会社 | Display device |
US20080001525A1 (en) * | 2006-06-30 | 2008-01-03 | Au Optronics Corporation | Arrangements of color pixels for full color OLED |
JP5641273B2 (en) * | 2008-05-11 | 2014-12-17 | Nltテクノロジー株式会社 | Non-rectangular pixel array and display device including the array |
CN101477702B (en) * | 2009-02-06 | 2011-04-27 | 南京师范大学 | Built-in real tri-dimension driving method for computer display card |
JP2010212814A (en) * | 2009-03-06 | 2010-09-24 | Sharp Corp | Calibration device, calibration method, calibration program, computer-readable recording medium, and image input device |
CN101582241B (en) * | 2009-06-11 | 2011-10-05 | 数能科技股份有限公司 | Display method of large LED display |
US8502758B2 (en) * | 2009-12-10 | 2013-08-06 | Young Electric Sign Company | Apparatus and method for mapping virtual pixels to physical light elements of a display |
US9041625B2 (en) * | 2010-04-21 | 2015-05-26 | Lg Display Co., Ltd. | Subpixel arrangement structure for a display device and display device |
KR101782054B1 (en) * | 2011-02-14 | 2017-09-26 | 엘지디스플레이 주식회사 | Liquid crystal display device and driving method thereof |
KR101615332B1 (en) * | 2012-03-06 | 2016-04-26 | 삼성디스플레이 주식회사 | Pixel arrangement structure for organic light emitting display device |
KR102063973B1 (en) * | 2012-09-12 | 2020-01-09 | 삼성디스플레이 주식회사 | Organic Light Emitting Display Device and Driving Method Thereof |
JP5910529B2 (en) * | 2013-02-15 | 2016-04-27 | ソニー株式会社 | Display device and electronic device |
KR20140144033A (en) * | 2013-06-10 | 2014-12-18 | 엘지디스플레이 주식회사 | organic light-emitting dIODE DISPLAY device |
CN103366683B (en) * | 2013-07-12 | 2014-10-29 | 上海和辉光电有限公司 | Pixel array, display and method for displaying image on display |
KR20150008712A (en) * | 2013-07-15 | 2015-01-23 | 삼성디스플레이 주식회사 | Signal processing method, signal processor, and display device comprsing the signal processor |
CN108492723B (en) * | 2013-11-04 | 2020-11-06 | 深圳云英谷科技有限公司 | Display device, display method and corresponding readable medium |
CN103559866B (en) * | 2013-11-08 | 2016-07-06 | 京东方科技集团股份有限公司 | A kind of image display control method and device |
CN103714775B (en) * | 2013-12-30 | 2016-06-01 | 北京京东方光电科技有限公司 | Pel array and driving method, display panel and display unit |
KR102141542B1 (en) * | 2013-12-31 | 2020-09-14 | 엘지디스플레이 주식회사 | Display device |
CN103886809B (en) * | 2014-02-21 | 2016-03-23 | 北京京东方光电科技有限公司 | Display packing and display device |
US11711958B2 (en) * | 2014-09-11 | 2023-07-25 | Boe Technology Group Co., Ltd. | Display panel and display device |
US11004905B2 (en) * | 2014-09-11 | 2021-05-11 | Boe Technology Group Co., Ltd. | Display panel and display device |
CN104375302B (en) * | 2014-10-27 | 2020-09-08 | 上海中航光电子有限公司 | Pixel structure, display panel and pixel compensation method thereof |
KR102296918B1 (en) * | 2014-11-03 | 2021-09-02 | 삼성디스플레이 주식회사 | Display apparatus, method and apparatus for controlling thereof |
CN104465714B (en) * | 2014-12-30 | 2017-04-26 | 京东方科技集团股份有限公司 | Pixel structure, display method of pixel structure and display device |
CN104466007B (en) * | 2014-12-30 | 2017-05-03 | 京东方科技集团股份有限公司 | Pixel structure, display method of pixel structure and display device |
CN104537974B (en) * | 2015-01-04 | 2017-04-05 | 京东方科技集团股份有限公司 | Data acquisition submodule and method, data processing unit, system and display device |
CN105826349B (en) * | 2015-01-09 | 2019-04-23 | 联咏科技股份有限公司 | Display panel |
CN104597655B (en) * | 2015-02-13 | 2017-06-27 | 京东方科技集团股份有限公司 | A kind of pixel arrangement structure, display panel and display device |
CN104835468B (en) * | 2015-05-21 | 2018-02-13 | 深圳市华星光电技术有限公司 | Liquid crystal panel and its driving method |
CN104835444B (en) * | 2015-06-05 | 2017-07-14 | 京东方科技集团股份有限公司 | A kind of display methods and display device |
CN105242436B (en) * | 2015-11-06 | 2018-08-17 | 上海天马有机发光显示技术有限公司 | A kind of array substrate, display panel and display device |
KR102447506B1 (en) * | 2016-01-05 | 2022-09-27 | 삼성디스플레이 주식회사 | Method and apparatus for controlling display apparatus |
CN105741774B (en) * | 2016-01-28 | 2018-03-20 | 京东方科技集团股份有限公司 | A kind of image processing method and its device, display device |
CN105529008B (en) * | 2016-02-01 | 2018-03-30 | 深圳市华星光电技术有限公司 | The driving method of liquid crystal display panel |
US11233096B2 (en) * | 2016-02-18 | 2022-01-25 | Boe Technology Group Co., Ltd. | Pixel arrangement structure and driving method thereof, display substrate and display device |
CN205355055U (en) * | 2016-02-18 | 2016-06-29 | 京东方科技集团股份有限公司 | Pixel arrangement structure, display panel and display device |
CN111326121B (en) * | 2018-12-13 | 2021-11-16 | 京东方科技集团股份有限公司 | Driving method, driving chip, display device and storage medium |
CN107644888A (en) * | 2016-07-22 | 2018-01-30 | 京东方科技集团股份有限公司 | Pixel arrangement structure, display base plate, display device, preparation method and mask plate |
US10854684B2 (en) * | 2016-02-18 | 2020-12-01 | Boe Technology Group Co., Ltd. | Pixel arrangement structure and driving method thereof, display substrate and display device |
US11264430B2 (en) * | 2016-02-18 | 2022-03-01 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Pixel arrangement structure with misaligned repeating units, display substrate, display apparatus and method of fabrication thereof |
KR102533412B1 (en) * | 2016-03-21 | 2023-05-17 | 엘지전자 주식회사 | Organic light emitting diode display device and operating method thereof |
TWI585968B (en) * | 2016-03-22 | 2017-06-01 | 群創光電股份有限公司 | Display device |
CN107275361B (en) * | 2016-04-08 | 2020-10-02 | 乐金显示有限公司 | Organic light emitting display device |
CN107275359B (en) * | 2016-04-08 | 2021-08-13 | 乐金显示有限公司 | Organic light emitting display device |
KR101698718B1 (en) * | 2016-04-29 | 2017-01-20 | 엘지디스플레이 주식회사 | Organic light emitting display device |
CN105911785B (en) * | 2016-06-30 | 2019-08-23 | 上海中航光电子有限公司 | A kind of display panel and display device |
CN205845956U (en) | 2016-07-22 | 2016-12-28 | 京东方科技集团股份有限公司 | Pixel arrangement structure, display base plate, display device and mask plate |
CN105976757B (en) * | 2016-07-26 | 2019-01-18 | 京东方科技集团股份有限公司 | Pixel arrangement structure, pixel circuit, display panel and driving method |
EP3343544B1 (en) * | 2016-12-28 | 2022-06-15 | Vestel Elektronik Sanayi ve Ticaret A.S. | Method for a display device |
WO2019042013A1 (en) * | 2017-08-31 | 2019-03-07 | 昆山国显光电有限公司 | Pixel structure and display device |
CN107342037B (en) * | 2017-09-01 | 2020-12-08 | 京东方科技集团股份有限公司 | Data conversion method, device and computer readable storage medium |
US10283086B1 (en) * | 2017-11-06 | 2019-05-07 | Novatek Microelectronics Corp. | Display device with novel sub-pixel configuration |
CN108364983A (en) * | 2018-02-01 | 2018-08-03 | 武汉华星光电半导体显示技术有限公司 | Pixel arrangement structure |
CN112186022A (en) * | 2018-02-09 | 2021-01-05 | 京东方科技集团股份有限公司 | Pixel arrangement structure, display substrate and display device |
JP7117158B2 (en) * | 2018-06-01 | 2022-08-12 | Tianma Japan株式会社 | Display device and its control method |
KR102493488B1 (en) * | 2018-06-15 | 2023-02-01 | 삼성디스플레이 주식회사 | Display device |
CN109037287A (en) * | 2018-07-27 | 2018-12-18 | 京东方科技集团股份有限公司 | Arrangement of subpixels structure, mask device, display panel and display device |
US11581385B2 (en) * | 2019-03-28 | 2023-02-14 | Chengdu Boe Optoelectronics Technology Co., Ltd. | Display substrate having additional pad layer |
KR102656408B1 (en) * | 2019-05-13 | 2024-04-15 | 삼성디스플레이 주식회사 | Display device and method of driving the same |
KR20210012089A (en) * | 2019-07-23 | 2021-02-03 | 삼성디스플레이 주식회사 | Method of obtaining overdriving data of a display device, method of operating a display device, and display device |
CN112309329B (en) * | 2019-08-02 | 2024-03-01 | 天马日本株式会社 | Display device |
-
2018
- 2018-12-13 CN CN201811525578.3A patent/CN111326121B/en active Active
- 2018-12-13 CN CN202111153969.9A patent/CN113823240B/en active Active
-
2019
- 2019-07-25 JP JP2021508309A patent/JP7507147B2/en active Active
- 2019-07-25 WO PCT/CN2019/097765 patent/WO2020119132A1/en unknown
- 2019-07-25 EP EP19832268.7A patent/EP3895153A4/en active Pending
- 2019-07-25 US US16/626,559 patent/US11238816B2/en active Active
- 2019-07-25 KR KR1020207037170A patent/KR102479278B1/en active IP Right Grant
-
2021
- 2021-10-08 US US17/497,630 patent/US11545099B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7507147B2 (en) | Method for driving a pixel array structure having multiple sub-pixels, driving chip for driving a pixel array structure having multiple sub-pixels, display device and computer program product | |
US11600230B2 (en) | Display substrate and driving method thereof, and display device | |
US20220157260A1 (en) | Organic light emitting display device and driving method thereof | |
US11037523B2 (en) | Display method of display panel that uses different display algorithms for different display areas, display panel and display device | |
US7876341B2 (en) | Subpixel layouts for high brightness displays and systems | |
TWI595467B (en) | Display device | |
JPWO2020119132A5 (en) | ||
US8519910B2 (en) | Image processing method and display device using the same | |
TWI696157B (en) | Special-shaped display screen and display device | |
JP2006285238A (en) | Display method for use in display device and display device | |
CN110603578A (en) | Full panel display of display device | |
KR20080046721A (en) | Improved memory structures for image processing | |
CN110599962B (en) | Rendering method of Delta type sub-pixel display panel with different color sequences | |
US10157560B2 (en) | Display panel and display driver | |
WO2018196086A1 (en) | Drive method and drive device for display panel | |
CN105185240A (en) | Display and coloring method thereof | |
TW201411599A (en) | Display, image processing unit, and display method | |
TWI521290B (en) | Display panel and method for driving the same | |
TW201633287A (en) | Display apparatus and display driving method | |
CN111624824B (en) | Liquid crystal display assembly, liquid crystal display device and display method thereof | |
CN113793561A (en) | Monochrome display method and monochrome display device | |
CN111640394B (en) | Display driving method of display panel and display device | |
US11651722B2 (en) | Method for driving display device and driver | |
US20230316982A1 (en) | Display device and method of driving the same | |
KR20240027972A (en) | Multi-angle display device containing lens |