JPWO2020110252A1 - Active circulator - Google Patents
Active circulator Download PDFInfo
- Publication number
- JPWO2020110252A1 JPWO2020110252A1 JP2019524486A JP2019524486A JPWO2020110252A1 JP WO2020110252 A1 JPWO2020110252 A1 JP WO2020110252A1 JP 2019524486 A JP2019524486 A JP 2019524486A JP 2019524486 A JP2019524486 A JP 2019524486A JP WO2020110252 A1 JPWO2020110252 A1 JP WO2020110252A1
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- source
- gate
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 8
- 238000002955 isolation Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000006866 deterioration Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000005669 field effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
バイアス電流源(30)が、第二のソース接地トランジスタ(3)のゲート端子を、第一のソース接地トランジスタ(1)のドレイン端子に接続し、第一のバイアス用トランジスタ(5)の相互コンダクタンスが一定になるようにバイアス電流を出力して、カスコード増幅器(10)とカスコードカレントミラー回路にバイアス電流を供給する。The bias current source (30) connects the gate terminal of the second source ground transistor (3) to the drain terminal of the first source ground transistor (1), and the mutual conductance of the first bias transistor (5). The bias current is output so that is constant, and the bias current is supplied to the cascode amplifier (10) and the cascode current mirror circuit.
Description
本発明は、アクティブサーキュレータに関する。 The present invention relates to an active circulator.
例えば、非特許文献1に記載される従来のアクティブサーキュレータは、第一のソース接地トランジスタの入力ゲートを第一のポートとし、カスコード増幅器の出力ドレイン端子とソースフォロワの入力ゲート端子が接続された点を第二のポートとし、ソースフォロワの出力ソース端子と第二のソース接地トランジスタの出力ドレイン端子が接続された点を第三のポートとしている。当該アクティブサーキュレータにおいて、第一のポートから入力された信号は、第二のポートに出力され、第二のポートから入力された信号は、第三のポートから出力される。第一のポートから入力された信号は、カスコード増幅器およびソースフォロワを通過する信号と、第一のソース接地トランジスタおよび第二のソース接地トランジスタを通過する信号とが逆位相で合成されるため、第三のポートからは出力されない。 For example, in the conventional active circulator described in Non-Patent Document 1, the input gate of the first source ground transistor is used as the first port, and the output drain terminal of the cascode amplifier and the input gate terminal of the source follower are connected. Is the second port, and the point where the output source terminal of the source follower and the output drain terminal of the second source ground transistor are connected is the third port. In the active circulator, the signal input from the first port is output to the second port, and the signal input from the second port is output from the third port. The signal input from the first port is the first because the signal passing through the cascode amplifier and the source follower and the signal passing through the first source ground transistor and the second source ground transistor are combined in opposite phases. There is no output from the third port.
従来のアクティブサーキュレータは、温度変化またはサーキュレータの製造ばらつきによって第一のソース接地トランジスタと第二のソース接地トランジスタの相互コンダクタンスが変動すると、第一のポートから第三のポートに至る2つの経路の信号の振幅または位相が変化し、第三のポートで合成される信号は等振幅および逆位相の条件から外れる。このため、第一のポートから入力された信号が第三のポートからリークして、ポート間のアイソレーション特性が劣化するという課題があった。 In a conventional active circulator, when the mutual conductance of the first source ground transistor and the second source ground transistor fluctuates due to a temperature change or a manufacturing variation of the circulator, a signal of two paths from the first port to the third port is signaled. The amplitude or phase of the signal changes, and the signal synthesized at the third port deviates from the conditions of equal amplitude and antiphase. Therefore, there is a problem that the signal input from the first port leaks from the third port and the isolation characteristic between the ports deteriorates.
本発明は上記課題を解決するものであって、ポート間のアイソレーション特性の劣化が抑制されたアクティブサーキュレータを得ることを目的とする。 The present invention solves the above problems, and an object of the present invention is to obtain an active circulator in which deterioration of isolation characteristics between ports is suppressed.
本発明に係るアクティブサーキュレータは、第一のソース接地トランジスタとゲート接地トランジスタとを有し、第一のソース接地トランジスタのドレイン端子とゲート接地トランジスタのソース端子とが接続されて構成されたカスコード増幅器と、ゲート接地トランジスタのドレイン端子とゲート端子が接続されたトランジスタであるソースフォロワと、第一のソース接地トランジスタのドレイン端子にゲート端子が接続され、ソースフォロワのソース端子にドレイン端子が接続された第二のソース接地トランジスタと、第一のソース接地トランジスタのゲート端子に設けられた、信号の入出力端子である第一のポートと、ゲート接地トランジスタのドレイン端子とソースフォロワのゲート端子が接続された点に設けられた、信号の入出力端子である第二のポートと、ソースフォロワのソース端子と第二のソース接地トランジスタのドレイン端子が接続された点に設けられた、信号の入出力端子である第三のポートと、第一のソース接地トランジスタとゲート端子同士が接続された第一のバイアス用トランジスタと、ゲート接地トランジスタとゲート端子同士が接続され、第一のバイアス用トランジスタのドレイン端子とソース端子が接続された第二のバイアス用トランジスタと、第一のバイアス用トランジスタの相互コンダクタンスが一定になるようにバイアス電流を出力して、第一のバイアス用トランジスタ、第二のバイアス用トランジスタおよびカスコード増幅器にバイアス電流を供給するバイアス電流源を備える。 The active circulator according to the present invention has a first source ground transistor and a gate ground transistor, and is a cascode amplifier configured by connecting the drain terminal of the first source ground transistor and the source terminal of the gate ground transistor. , The source follower, which is a transistor in which the drain terminal and gate terminal of the gate ground transistor are connected, and the gate terminal is connected to the drain terminal of the first source ground transistor, and the drain terminal is connected to the source terminal of the source follower. The second source ground transistor, the first port provided at the gate terminal of the first source ground transistor, which is the signal input / output terminal, the drain terminal of the gate ground transistor, and the gate terminal of the source follower were connected. A signal input / output terminal provided at a point where the second port, which is a signal input / output terminal, and the source terminal of the source follower and the drain terminal of the second source ground transistor are connected. A third port, a first bias transistor in which the first source ground transistor and the gate terminal are connected to each other, and a drain terminal of the gate ground transistor and the gate terminal to which the gate terminal is connected to each other. A bias current is output so that the mutual conductance between the second bias transistor to which the source terminal is connected and the first bias transistor is constant, and the first bias transistor, the second bias transistor, and the second bias transistor are output. It is equipped with a bias current source that supplies a bias current to the cascode amplifier.
本発明によれば、第二のソース接地トランジスタのゲート端子を、第一のソース接地トランジスタのドレイン端子に接続し、バイアス電流源が、第一のバイアス用トランジスタの相互コンダクタンスが一定になるようにバイアス電流を出力して、第一のバイアス用トランジスタ、第二のバイアス用トランジスタおよびカスコード増幅器に当該バイアス電流を供給する。これによって、第一のソース接地トランジスタと第二のソース接地トランジスタの相互コンダクタンスの変動が動的に補償されるので、温度変化またはサーキュレータの製造ばらつきによるポート間のアイソレーション特性の劣化が抑制されたアクティブサーキュレータを実現することができる。 According to the present invention, the gate terminal of the second source ground transistor is connected to the drain terminal of the first source ground transistor so that the bias current source has a constant mutual conductance of the first bias transistor. The bias current is output to supply the bias current to the first bias transistor, the second bias transistor, and the cascode amplifier. As a result, the fluctuation of the transconductance between the first source ground transistor and the second source ground transistor is dynamically compensated, so that the deterioration of the isolation characteristic between the ports due to the temperature change or the manufacturing variation of the circulator is suppressed. An active circulator can be realized.
実施の形態1.
図1は、実施の形態1に係るアクティブサーキュレータの構成例を示す回路図である。図1に示すアクティブサーキュレータは、第一のソース接地トランジスタ1、ゲート接地トランジスタ2、第二のソース接地トランジスタ3、ソースフォロワ4、第一のバイアス用トランジスタ5、第二のバイアス用トランジスタ6、入出力端子11〜13、電源端子14、DCカット容量21〜23、バイアス抵抗24、負荷抵抗25およびバイアス電流源30を備える。Embodiment 1.
FIG. 1 is a circuit diagram showing a configuration example of an active circulator according to the first embodiment. The active circulator shown in FIG. 1 includes a first source ground transistor 1, a
第一のソース接地トランジスタ1は、ソース端子が接地され、ドレイン端子が、ゲート接地トランジスタ2のソース端子と、第二のソース接地トランジスタ3のゲート端子との両方に接続され、ゲート端子が、バイアス抵抗24を介して、第一のバイアス用トランジスタ5のゲート端子と接続されている。ゲート接地トランジスタ2は、ドレイン端子が、ソースフォロワ4のゲート端子に接続され、ゲート端子が、第二のバイアス用トランジスタ6のゲート端子と接続されている。また、ゲート接地トランジスタ2は、ドレイン端子が、負荷抵抗25を介して電源端子14と接続されている。図1に破線で示すカスコード増幅器10は、第一のソース接地トランジスタ1とゲート接地トランジスタ2から構成される。なお、第一のソース接地トランジスタ1のドレイン端子と第二のソース接地トランジスタ3のゲート端子との間は、直流成分を除去するためのDCカット容量を介在させずに直結されている。
In the first source grounded transistor 1, the source terminal is grounded, the drain terminal is connected to both the source terminal of the gate grounded
第二のソース接地トランジスタ3は、ソース端子が接地され、ドレイン端子が、ソースフォロワ4のソース端子と接続され、ゲート端子が、第一のソース接地トランジスタのドレイン端子と接続されている。ソースフォロワ4は、電界効果トランジスタで構成され、ソース端子が、第二のソース接地トランジスタ3のドレイン端子に接続され、ドレイン端子が、電源端子14に接続され、ゲート端子が、ゲート接地トランジスタ2のドレイン端子に接続されている。
In the second source grounded transistor 3, the source terminal is grounded, the drain terminal is connected to the source terminal of the source follower 4, and the gate terminal is connected to the drain terminal of the first source grounded transistor. The source follower 4 is composed of a field effect transistor, the source terminal is connected to the drain terminal of the second source grounded transistor 3, the drain terminal is connected to the
入出力端子11は、DCカット容量21を介して、第一のソース接地トランジスタ1のゲート端子と接続された第一のポートである。入出力端子12は、DCカット容量22を介して、ゲート接地トランジスタ2のドレイン端子とソースフォロワ4のゲート端子とが接続された点に接続された第二のポートである。入出力端子13は、DCカット容量23を介して、ソースフォロワ4のソース端子と第二のソース接地トランジスタ3のドレイン端子とが接続された点に接続された第三のポートである。カスコード増幅器10は、第一のポートに入力された信号を第二のポートから出力する。ソースフォロワ4は、第二のポートに入力された信号を第三のポートから出力する。
The input /
第一のバイアス用トランジスタ5は、ソース端子が接地され、ゲート端子が、バイアス抵抗24を介して、第一のソース接地トランジスタ1のゲート端子と接続され、ドレイン端子およびゲート端子が、第二のバイアス用トランジスタ6のソース端子と接続されている。第二のバイアス用トランジスタ6は、ソース端子が、第一のバイアス用トランジスタ5のドレイン端子およびゲート端子と接続され、ゲート端子が、ゲート接地トランジスタ2のゲート端子と接続され、ドレイン端子およびゲート端子が、バイアス電流源30と接続されている。第一のバイアス用トランジスタ5と第二のバイアス用トランジスタ6は、カスコード増幅器10に対するカスコードカレントミラー回路を構成する。
The source terminal of the first bias transistor 5 is grounded, the gate terminal is connected to the gate terminal of the first source ground transistor 1 via the
バイアス電流源30は、電源端子14に接続され、第二のバイアス用トランジスタ6のドレイン端子およびゲート端子にバイアス電流を出力する。これにより、バイアス電流源30から出力されたバイアス電流は、第一のバイアス用トランジスタ5、第二のバイアス用トランジスタ6およびカスコード増幅器10に供給される。また、バイアス電流源30は、温度変化またはサーキュレータの製造ばらつきに対して第一のバイアス用トランジスタ5の相互コンダクタンス(以下、gmと記載する)が一定となるようにバイアス電流を出力する。
The bias
次に動作について説明する。
第一のポート(入出力端子11)から入力された信号は、DCカット容量21を介してカスコード増幅器10に入力されると、ゲート接地トランジスタ2のドレイン端子から、DCカット容量22を介して第二のポート(入出力端子12)に出力される。
第二のポートに入力された信号は、DCカット容量22を介して、ソースフォロワ4のゲート端子に入力され、ソースフォロワ4のソース端子から、DCカット容量23を介して第三のポート(入出力端子13)に出力される。
なお、第一のポートから入力された信号が通過する経路として、カスコード増幅器10から出力された後にソースフォロワ4を通過する経路と、第一のソース接地トランジスタ1のドレイン端子から第二のソース接地トランジスタ3を通過する経路とがあるが、これらの経路を通過する信号は逆位相で合成されるので、第三のポートからは出力されない。Next, the operation will be described.
When the signal input from the first port (input / output terminal 11) is input to the
The signal input to the second port is input to the gate terminal of the source follower 4 via the DC cut
As a path through which the signal input from the first port passes, a path passing through the source follower 4 after being output from the
バイアス電流源30から出力されたバイアス電流は、第一のバイアス用トランジスタ5および第二のバイアス用トランジスタ6に対するカレントミラー回路を構成するカスコード増幅器10に供給される。図1に示すアクティブサーキュレータにおいて、第一のソース接地トランジスタ1と第一のバイアス用トランジスタ5とのカレントミラー比(トランジスタサイズ比)が1:1であり、ゲート接地トランジスタ2と第二のバイアス用トランジスタ6とのカレントミラー比が1:1であるので、基準電流とゲート接地トランジスタ2のドレイン電流とが等しい。このとき、第二のバイアス用トランジスタ6とゲート接地トランジスタ2のソース電位も等しくなって、第一のバイアス用トランジスタ5および第二のソース接地トランジスタ3の互いのゲート電圧およびgmが等しくなる。さらに、第一のソース接地トランジスタ1と第二のソース接地トランジスタ3のトランジスタサイズ比が1:1であるため、第一のソース接地トランジスタ1と第二のソース接地トランジスタ3のgmが等しい。
The bias current output from the bias
バイアス電流源30は、温度変化またはサーキュレータの製造ばらつきに対して第一のバイアス用トランジスタ5のgmが一定になるようにバイアス電流を供給するので、第一のソース接地トランジスタ1および第二のソース接地トランジスタ3のgmが温度変化またはサーキュレータの製造ばらつきに対して一定になる。これにより、温度変化またはサーキュレータの製造ばらつきがあっても、第一のソース接地トランジスタ1および第二のソース接地トランジスタ3を通過する信号の振幅と位相の変動が小さくなり、第一のポートと第三のポートとの間のアイソレーション特性の劣化が抑制される。また、第一のソース接地トランジスタ1のドレイン端子と第二のソース接地トランジスタ3のゲート端子との間にDCカット容量を接続する必要がないため、DCカット容量のばらつきによるアイソレーション特性の劣化も発生しない。
Since the bias
また、実施の形態1に係るアクティブサーキュレータは、第一のバイアス用トランジスタ5と第一のソース接地トランジスタ1と第二のソース接地トランジスタ3とのサイズ比を1:1:1とし、第二のバイアス用トランジスタ6とゲート接地トランジスタ2と第二のソース接地トランジスタ3とのサイズ比を1:1:1としてもよい。また、第一のバイアス用トランジスタ5と第一のソース接地トランジスタ1と第二のソース接地トランジスタ3とのサイズ比を1:M:Nとし、第二のバイアス用トランジスタ6とゲート接地トランジスタ2と第二のソース接地トランジスタ3とのサイズ比を1:M:Nとしてもよい。ただし、MおよびNは2以上の自然数である。このように構成することで、バイアス電流源30から出力されたバイアス電流が、第一のソース接地トランジスタ1および第二のソース接地トランジスタ3に対してサイズ比に応じたバイアス電流として印加される。第二のソース接地トランジスタ3のサイズを変更することで、第三のポートにおいてソースフォロワ4の出力信号と合成される信号の振幅が調整され、より高いアイソレーションを確保することができる。
Further, in the active circulator according to the first embodiment, the size ratio of the first bias transistor 5, the first source ground transistor 1 and the second source ground transistor 3 is set to 1: 1: 1, and the second The size ratio of the bias transistor 6, the
図2は、実施の形態1に係るアクティブサーキュレータの変形例の構成を示す回路図である。図2に示すアクティブサーキュレータは、図1に示した構成のうち、バイアス電流源30を、破線で囲んだ回路構成を有したバイアス電流源40に置き換えたものである。バイアス電流源40は、バイアス用トランジスタ41〜46、カレントミラー用トランジスタ47およびバイアス抵抗48を備え、温度変化またはサーキュレータの製造ばらつきに対してバイアス用トランジスタ46のgmが一定になるバイアス電流を出力する。
FIG. 2 is a circuit diagram showing a configuration of a modified example of the active circulator according to the first embodiment. In the active circulator shown in FIG. 2, in the configuration shown in FIG. 1, the bias
バイアス用トランジスタ41は、ソース端子が接地された第一のトランジスタである。バイアス用トランジスタ42は、ゲート端子が、バイアス用トランジスタ41のゲート端子と接続され、ソース端子が、バイアス抵抗48を介して接地された第二のトランジスタである。バイアス用トランジスタ43は、ソース端子が、バイアス用トランジスタ41のゲート端子とドレイン端子の両方と接続された第三のトランジスタである。バイアス用トランジスタ44は、ゲート端子が、バイアス用トランジスタ43のゲート端子と接続され、ソース端子が、バイアス用トランジスタ42のドレイン端子と接続された第四のトランジスタである。バイアス用トランジスタ45は、ソース端子が、電源端子14と接続され、ドレイン端子が、バイアス用トランジスタ43のゲート端子とドレイン端子との両方と接続された第五のトランジスタである。バイアス用トランジスタ46は、ソース端子が、電源端子14と接続され、ゲート端子が、バイアス用トランジスタ45のゲート端子と接続され、ドレイン端子およびゲート端子が、バイアス用トランジスタ44のドレイン端子と接続された第六のトランジスタである。
The
カレントミラー用トランジスタ47は、ソース端子が、電源端子14と接続され、ゲート端子が、バイアス用トランジスタ46のドレイン端子とゲート端子との両方と接続されている。カレントミラー用トランジスタ47のドレイン端子を介して、バイアス電流が、第二のバイアス用トランジスタ6に供給される。Nを2以上の任意の自然数とした場合、バイアス用トランジスタ41とバイアス用トランジスタ42のサイズ比は1:Nであり、バイアス用トランジスタ43とバイアス用トランジスタ44のサイズ比は1:1であり、バイアス用トランジスタ45とバイアス用トランジスタ46のサイズ比は1:1である。
In the
上記構成のバイアス電流源40を有することで、温度変化またはサーキュレータの製造ばらつきに対してバイアス用トランジスタ46のgmを一定にすることができる。これにより、バイアス電流源40からは、第一のバイアス用トランジスタ5のgmが一定になるバイアス電流を出力されるので、図1に示したアクティブサーキュレータと同様の効果が得られる。
By having the bias
なお、これまでの説明では、アクティブサーキュレータが備えるトランジスタがMOSトランジスタである場合を示したが、実施の形態1に係るアクティブサーキュレータは、MOSトランジスタをバイポーラトランジスタに置き換えてもよい。
すなわち、図1および図2に示したアクティブサーキュレータを構成するトランジスタを、MOSトランジスタからバイポーラトランジスタに置き換え、ゲート端子をベース端子に、ドレイン端子をコレクタ端子に、ソース端子をエミッタ端子にそれぞれ置き換え、ソースフォロワ4をエミッタフォロワに置き換えても、図1に示したアクティブサーキュレータと同様の効果が得られる。In the description so far, the case where the transistor included in the active circulator is a MOS transistor has been shown, but in the active circulator according to the first embodiment, the MOS transistor may be replaced with a bipolar transistor.
That is, the transistors constituting the active circulator shown in FIGS. 1 and 2 are replaced with bipolar transistors from MOS transistors, the gate terminal is replaced with the base terminal, the drain terminal is replaced with the collector terminal, and the source terminal is replaced with the emitter terminal. Even if the follower 4 is replaced with an emitter follower, the same effect as that of the active circulator shown in FIG. 1 can be obtained.
以上のように、実施の形態1に係るアクティブサーキュレータにおいて、第二のソース接地トランジスタ3のゲート端子を、第一のソース接地トランジスタ1のドレイン端子に接続し、バイアス電流源30(または40)が、第一のバイアス用トランジスタ5のgmが一定になるようにバイアス電流を出力して、第一のバイアス用トランジスタ5、第二のバイアス用トランジスタ6およびカスコード増幅器10に当該バイアス電流を供給する。これによって、第一のソース接地トランジスタ1および第二のソース接地トランジスタ3のgmの変動が動的に補償されて、温度変化またはサーキュレータの製造ばらつきによるポート間のアイソレーション特性の劣化が抑制されたアクティブサーキュレータを実現することができる。
As described above, in the active circulator according to the first embodiment, the gate terminal of the second source ground transistor 3 is connected to the drain terminal of the first source ground transistor 1, and the bias current source 30 (or 40) is connected. The bias current is output so that the gm of the first bias transistor 5 becomes constant, and the bias current is supplied to the first bias transistor 5, the second bias transistor 6, and the
実施の形態2.
図3は、実施の形態2に係るアクティブサーキュレータの構成を示す回路図である。図3に示すアクティブサーキュレータは、図1に示したアクティブサーキュレータを差動構成としたものであり、第一のソース接地トランジスタ1a,1b、ゲート接地トランジスタ2a,2b、第二のソース接地トランジスタ3a,3b、ソースフォロワ4a,4b、第一のバイアス用トランジスタ5、第二のバイアス用トランジスタ6、入出力端子11a,11b,12a,12b,13a,13b、電源端子14、DCカット容量21a,21b,22a,22b,23a,23b、バイアス抵抗24a,24b、負荷抵抗25a,25b、コモンモード電圧検出回路(以下、CM検出回路と記載する)50、コンパレータ51、参照電圧端子52およびバイアス電流源53を備える。
FIG. 3 is a circuit diagram showing the configuration of the active circulator according to the second embodiment. The active circulator shown in FIG. 3 has a differential configuration of the active circulator shown in FIG. 1, and has a first
第一のソース接地トランジスタ1aは、ソース端子が接地され、ドレイン端子が、ゲート接地トランジスタ2aのソース端子と第二のソース接地トランジスタ3aのゲート端子との両方と接続され、バイアス抵抗24aを介して、ゲート端子が、第一のバイアス用トランジスタ5のゲート端子と接続されている。ゲート接地トランジスタ2aは、ドレイン端子が、ソースフォロワ4aのゲート端子に接続され、ゲート端子が、第二のバイアス用トランジスタ6のゲート端子と接続されている。また、ゲート接地トランジスタ2aは、ドレイン端子が、負荷抵抗25aを介して電源端子14と接続されている。
The source terminal of the first source grounded transistor 1a is grounded, the drain terminal is connected to both the source terminal of the gate grounded
同様に、第一のソース接地トランジスタ1bは、ソース端子が接地され、ドレイン端子が、ゲート接地トランジスタ2bのソース端子と第二のソース接地トランジスタ3bのゲート端子との両方と接続され、バイアス抵抗24bを介して、ゲート端子が、第一のバイアス用トランジスタ5のゲート端子と接続されている。ゲート接地トランジスタ2bは、ドレイン端子が、ソースフォロワ4bのゲート端子に接続され、ゲート端子が、第二のバイアス用トランジスタ6のゲート端子と接続されている。また、ゲート接地トランジスタ2bは、ドレイン端子が、負荷抵抗25bを介して電源端子14と接続されている。
Similarly, in the first source grounded
図3に示すアクティブサーキュレータが備えるカスコード増幅器は、前述したように、第一のソース接地トランジスタ1a,1bとゲート接地トランジスタ2a,2bとの組み合わせを二組有し、組み合わせのそれぞれで、第一のソース接地トランジスタ1a,1bのドレイン端子とゲート接地トランジスタ2a,2bのソース端子とが接続されて構成されている。なお、第一のソース接地トランジスタ1aのドレイン端子と第二のソース接地トランジスタ3aのゲート端子との間は、直流成分を除去するためのDCカット容量を介在させずに直結されており、第一のソース接地トランジスタ1bのドレイン端子と第二のソース接地トランジスタ3bのゲート端子との間は、直流成分を除去するためのDCカット容量を介在させずに直結されている。
As described above, the cascode amplifier included in the active circulator shown in FIG. 3 has two sets of the first source grounded
第二のソース接地トランジスタ3aは、ソース端子が接地され、ドレイン端子が、ソースフォロワ4aのソース端子と接続され、ゲート端子が、第一のソース接地トランジスタ1aのドレイン端子と接続されている。第二のソース接地トランジスタ3bは、ソース端子が接地され、ドレイン端子が、ソースフォロワ4bのソース端子と接続され、ゲート端子が、第一のソース接地トランジスタ1bのドレイン端子と接続されている。
ソースフォロワ4aは、ソース端子が、第二のソース接地トランジスタ3aのドレイン端子と接続され、ドレイン端子が、電源端子14と接続され、ゲート端子が、ゲート接地トランジスタ2aのドレイン端子と接続されたトランジスタである。ソースフォロワ4bは、ソース端子が、第二のソース接地トランジスタ3bのドレイン端子と接続され、ドレイン端子が、電源端子14に接続され、ゲート端子が、ゲート接地トランジスタ2bのドレイン端子と接続されたトランジスタである。In the second source grounded
In the
入出力端子11aは、DCカット容量21aを介して、第一のソース接地トランジスタ1aのゲート端子と接続される。入出力端子11bは、DCカット容量21bを介して、第一のソース接地トランジスタ1bのゲート端子と接続される。入出力端子11aおよび入出力端子11bが、差動信号の入出力端子である第一のポートを構成する。
入出力端子12aは、DCカット容量22aを介して、ゲート接地トランジスタ2aのドレイン端子とソースフォロワ4aのゲート端子とが接続された点に接続される。入出力端子12bは、DCカット容量22bを介して、ゲート接地トランジスタ2bのドレイン端子とソースフォロワ4bのゲート端子とが接続された点に接続される。入出力端子12aおよび入出力端子12bが、差動信号の入出力端子である第二のポートを構成する。
入出力端子13aは、DCカット容量23aを介して、ソースフォロワ4aのソース端子と第二のソース接地トランジスタ3aのドレイン端子とが接続された点に接続される。入出力端子13bは、DCカット容量23bを介して、ソースフォロワ4bのソース端子と第二のソース接地トランジスタ3bのドレイン端子とが接続された点に接続される。入出力端子13aおよび入出力端子13bが、差動信号の入出力端子である第三のポートを構成する。カスコード増幅器は、第一のポートに入力された差動信号を第二のポートから出力する。ソースフォロワ4aおよびソースフォロワ4bは、第二のポートに入力された差動信号を第三のポートから出力する。The input /
The input /
The input /
第一のバイアス用トランジスタ5は、ソース端子が接地され、バイアス抵抗24aとバイアス抵抗24bを介して、ゲート端子が、第一のソース接地トランジスタ1aのゲート端子と第一のソース接地トランジスタ1bのゲート端子との両方と接続されており、ドレイン端子およびゲート端子が、第二のバイアス用トランジスタ6のソース端子と接続されている。第二のバイアス用トランジスタ6は、ソース端子が、第一のバイアス用トランジスタ5のドレイン端子とゲート端子との両方と接続され、ゲート端子が、ゲート接地トランジスタ2aのゲート端子とゲート接地トランジスタ2bのゲート端子との両方と接続され、ドレイン端子およびゲート端子が、バイアス電流源53に接続されている。
The source terminal of the first bias transistor 5 is grounded, and the gate terminal is the gate terminal of the first source ground transistor 1a and the gate of the first
CM検出回路50は、第三のポートである入出力端子13a,13bにおける差動信号のコモンモード電圧を検出する。コンパレータ51は、CM検出回路50によって検出されたコモンモード電圧と参照電圧端子52に印加された参照電圧とを大小比較する。
バイアス電流源53は、電源端子14に接続され、コンパレータ51による比較結果に応じたバイアス電流を第二のバイアス用トランジスタ6のドレイン端子およびゲート端子に出力する。例えば、バイアス電流源53は、CM検出回路50によって検出されたコモンモード電圧と参照電圧端子52に印加された参照電圧とが等しくなるように、バイアス電流値を調整して出力する。コモンモードフィードバックによって、サーキュレータの製造ばらつきで発生するトランジスタのミスマッチなどに起因したコモンモード電圧の変動が抑制され、アイソレーション特性の劣化が補償される。The
The bias
なお、これまでの説明では、アクティブサーキュレータが備えるトランジスタがMOSトランジスタである場合を示したが、実施の形態2に係るアクティブサーキュレータは、MOSトランジスタをバイポーラトランジスタに置き換えてもよい。
すなわち、図3に示したアクティブサーキュレータを構成するトランジスタを、MOSトランジスタからバイポーラトランジスタに置き換え、ゲート端子をベース端子に、ドレイン端子をコレクタ端子に、ソース端子をエミッタ端子にそれぞれ置き換え、ソースフォロワ4をエミッタフォロワに置き換えても、図3に示したアクティブサーキュレータと同様の効果が得られる。In the description so far, the case where the transistor included in the active circulator is a MOS transistor has been shown, but in the active circulator according to the second embodiment, the MOS transistor may be replaced with a bipolar transistor.
That is, the transistors constituting the active circulator shown in FIG. 3 are replaced with bipolar transistors from MOS transistors, the gate terminal is replaced with the base terminal, the drain terminal is replaced with the collector terminal, the source terminal is replaced with the emitter terminal, and the source follower 4 is replaced. Even if it is replaced with an emitter follower, the same effect as that of the active circulator shown in FIG. 3 can be obtained.
以上のように、実施の形態2に係るアクティブサーキュレータにおいて、第二のソース接地トランジスタ3a,3bのゲート端子を、第一のソース接地トランジスタ1a,1bのドレイン端子に接続し、バイアス電流源53が、入出力端子13a,13bにおける差動信号のコモンモード電圧と参照電圧端子52に印加された参照電圧との比較結果に応じてバイアス電流を調整して、第一のバイアス用トランジスタ5、第二のバイアス用トランジスタ6およびカスコード増幅器に当該バイアス電流を供給する。これにより、コモンモード電圧の変動が抑制され、アイソレーション特性の劣化が補償されたアクティブサーキュレータを実現することができる。
As described above, in the active circulator according to the second embodiment, the gate terminals of the second
なお、本発明は上記実施の形態に限定されるものではなく、本発明の範囲内において、実施の形態のそれぞれの自由な組み合わせまたは実施の形態のそれぞれの任意の構成要素の変形もしくは実施の形態のそれぞれにおいて任意の構成要素の省略が可能である。 The present invention is not limited to the above-described embodiment, and within the scope of the present invention, any combination of the embodiments or any component of the embodiment may be modified or the embodiment. Any component can be omitted in each of the above.
本発明に係るアクティブサーキュレータは、ポート間のアイソレーション特性の劣化が抑制されるので、各種の通信装置に利用可能である。 The active circulator according to the present invention can be used in various communication devices because deterioration of isolation characteristics between ports is suppressed.
1,1a,1b 第一のソース接地トランジスタ、2,2a,2b ゲート接地トランジスタ、3,3a,3b 第二のソース接地トランジスタ、4,4a,4b ソースフォロワ、5 第一のバイアス用トランジスタ、6 第二のバイアス用トランジスタ、10 カスコード増幅器、11,11a,11b,12,12a,12b,13,13a,13b 入出力端子、14 電源端子、21,21a,21b,22,22a,22b,23,23a,23b DCカット容量、24,24a,24b バイアス抵抗、25,25a,25b 負荷抵抗、30,40 バイアス電流源、41〜46 バイアス用トランジスタ、47 カレントミラー用トランジスタ、48 バイアス抵抗、50 CM検出回路、51 コンパレータ、52 参照電圧端子、53 バイアス電流源。 1,1a, 1b 1st source ground transistor, 2,2a, 2b gate ground transistor, 3,3a, 3b 2nd source ground transistor, 4,4a, 4b source follower, 5 1st bias transistor, 6 Second bias transistor, 10 cascode amplifier, 11, 11a, 11b, 12, 12a, 12b, 13, 13a, 13b input / output terminal, 14 power supply terminal, 21,21a, 21b, 22, 22a, 22b, 23, 23a, 23b DC cut capacitance, 24, 24a, 24b Bias resistance, 25, 25a, 25b Load resistance, 30, 40 Bias current source, 41-46 Bias transistor, 47 Current mirror transistor, 48 Bias resistance, 50 CM detection Circuit, 51 comparator, 52 reference voltage terminal, 53 bias current source.
本発明に係るアクティブサーキュレータは、第一のソース接地トランジスタとゲート接地トランジスタとを有し、第一のソース接地トランジスタのドレイン端子とゲート接地トランジスタのソース端子とが接続されて構成されたカスコード増幅器と、ゲート接地トランジスタのドレイン端子とゲート端子が接続されたトランジスタであるソースフォロワと、第一のソース接地トランジスタのドレイン端子にゲート端子が接続され、ソースフォロワのソース端子にドレイン端子が接続された第二のソース接地トランジスタと、第一のソース接地トランジスタのゲート端子に設けられた、信号の入出力端子である第一のポートと、ゲート接地トランジスタのドレイン端子とソースフォロワのゲート端子が接続された点に設けられた、信号の入出力端子である第二のポートと、ソースフォロワのソース端子と第二のソース接地トランジスタのドレイン端子が接続された点に設けられた、信号の入出力端子である第三のポートと、第一のソース接地トランジスタとゲート端子同士が接続された第一のバイアス用トランジスタと、ゲート接地トランジスタとゲート端子同士が接続され、第一のバイアス用トランジスタのドレイン端子とソース端子が接続された第二のバイアス用トランジスタと、第一のバイアス用トランジスタ、第二のバイアス用トランジスタ、第一のソース接地トランジスタおよび第二のソース接地トランジスタの相互コンダクタンスが一定になるようにバイアス電流を供給するバイアス電流源を備える。 The active circulator according to the present invention has a first source ground transistor and a gate ground transistor, and is a cascode amplifier configured by connecting the drain terminal of the first source ground transistor and the source terminal of the gate ground transistor. , The source follower, which is a transistor in which the drain terminal and gate terminal of the gate ground transistor are connected, and the gate terminal is connected to the drain terminal of the first source ground transistor, and the drain terminal is connected to the source terminal of the source follower. The second source ground transistor, the first port provided at the gate terminal of the first source ground transistor, which is the signal input / output terminal, the drain terminal of the gate ground transistor, and the gate terminal of the source follower were connected. A signal input / output terminal provided at a point where the second port, which is a signal input / output terminal, and the source terminal of the source follower and the drain terminal of the second source ground transistor are connected. A third port, a first bias transistor in which the first source ground transistor and the gate terminal are connected to each other, and a drain terminal of the gate ground transistor and the gate terminal to which the gate terminal is connected to each other. a second bias transistor having a source terminal connected, the first biasing transistor, the second biasing transistor, as the mutual conductance of the first source transistor and the second source-grounded transistor is constant comprising a bias current source for supplying a bias current.
本発明に係るアクティブサーキュレータは、第一のソース接地トランジスタとゲート接地トランジスタとを有し、第一のソース接地トランジスタのドレイン端子とゲート接地トランジスタのソース端子とが接続されて構成されたカスコード増幅器と、ゲート接地トランジスタのドレイン端子とゲート端子が接続されたトランジスタであるソースフォロワと、第一のソース接地トランジスタのドレイン端子にゲート端子が接続され、ソースフォロワのソース端子にドレイン端子が接続された第二のソース接地トランジスタと、第一のソース接地トランジスタのゲート端子に設けられた、信号の入出力端子である第一のポートと、ゲート接地トランジスタのドレイン端子とソースフォロワのゲート端子が接続された点に設けられた、信号の入出力端子である第二のポートと、ソースフォロワのソース端子と第二のソース接地トランジスタのドレイン端子が接続された点に設けられた、信号の入出力端子である第三のポートと、第一のソース接地トランジスタとゲート端子同士が接続された第一のバイアス用トランジスタと、ゲート接地トランジスタとゲート端子同士が接続され、第一のバイアス用トランジスタのドレイン端子とソース端子が接続された第二のバイアス用トランジスタと、第二のバイアス用トランジスタのドレイン端子およびゲート端子に接続し、第一のバイアス用トランジスタ、第二のバイアス用トランジスタ、第一のソース接地トランジスタおよび第二のソース接地トランジスタの相互コンダクタンスが一定になるようにバイアス電流を供給するバイアス電流源とを備え、MおよびNを2以上の任意の自然数とした場合に、第一のバイアス用トランジスタと第一のソース接地トランジスタと第二のソース接地トランジスタとのサイズ比、および第二のバイアス用トランジスタとゲート接地トランジスタと第二のソース接地トランジスタとのサイズ比を、それぞれ1:1:1または1:M:Nとしたことを特徴とする。 The active circulator according to the present invention has a first source ground transistor and a gate ground transistor, and is a cascode amplifier configured by connecting the drain terminal of the first source ground transistor and the source terminal of the gate ground transistor. , The source follower, which is a transistor in which the drain terminal and the gate terminal of the gate ground transistor are connected, and the gate terminal is connected to the drain terminal of the first source ground transistor, and the drain terminal is connected to the source terminal of the source follower. The second source ground transistor, the first port provided at the gate terminal of the first source ground transistor, which is the signal input / output terminal, the drain terminal of the gate ground transistor, and the gate terminal of the source follower were connected. A signal input / output terminal provided at a point where the second port, which is a signal input / output terminal, and the source terminal of the source follower and the drain terminal of the second source grounded transistor are connected. A third port, a first bias transistor in which the first source ground transistor and gate terminals are connected to each other, and a drain terminal in which the gate ground transistor and gate terminals are connected to each other and the first bias transistor is connected to each other. The second bias transistor to which the source terminal is connected and the drain terminal and gate terminal of the second bias transistor are connected to the first bias transistor, the second bias transistor, and the first source grounded transistor. And a bias current source that supplies a bias current so that the mutual conductance of the second source ground transistor is constant, and when M and N are arbitrary natural numbers of 2 or more, the first bias transistor and The size ratio of the first source ground transistor to the second source ground transistor, and the size ratio of the second bias transistor, gate ground transistor, and second source ground transistor are 1: 1: 1 or 1, respectively. : M: N.
Claims (6)
前記ゲート接地トランジスタのドレイン端子とゲート端子が接続されたトランジスタであるソースフォロワと、
前記第一のソース接地トランジスタのドレイン端子にゲート端子が接続され、前記ソースフォロワのソース端子にドレイン端子が接続された第二のソース接地トランジスタと、
前記第一のソース接地トランジスタのゲート端子に設けられた信号の入出力端子である第一のポートと、
前記ゲート接地トランジスタのドレイン端子と前記ソースフォロワのゲート端子が接続された点に設けられた信号の入出力端子である第二のポートと、
前記ソースフォロワのソース端子と前記第二のソース接地トランジスタのドレイン端子が接続された点に設けられた信号の入出力端子である第三のポートと、
前記第一のソース接地トランジスタとゲート端子同士が接続された第一のバイアス用トランジスタと、
前記ゲート接地トランジスタとゲート端子同士が接続され、前記第一のバイアス用トランジスタのドレイン端子とソース端子が接続された第二のバイアス用トランジスタと、
前記第一のバイアス用トランジスタの相互コンダクタンスが一定になるようにバイアス電流を出力して、前記第一のバイアス用トランジスタ、前記第二のバイアス用トランジスタおよび前記カスコード増幅器に前記バイアス電流を供給するバイアス電流源と、
を備えたことを特徴とするアクティブサーキュレータ。A cascode amplifier having a first source grounded transistor and a gated grounded transistor, and configured by connecting a drain terminal of the first source grounded transistor and a source terminal of the gate grounded transistor.
A source follower, which is a transistor in which the drain terminal and the gate terminal of the grounded gate transistor are connected,
A second source grounded transistor having a gate terminal connected to the drain terminal of the first source grounded transistor and a drain terminal connected to the source terminal of the source follower.
The first port, which is a signal input / output terminal provided at the gate terminal of the first source grounded transistor,
A second port, which is a signal input / output terminal provided at a point where the drain terminal of the grounded gate transistor and the gate terminal of the source follower are connected, and
A third port, which is a signal input / output terminal provided at a point where the source terminal of the source follower and the drain terminal of the second source ground transistor are connected, and
The first source ground transistor and the first bias transistor in which the gate terminals are connected to each other,
A second bias transistor in which the grounded gate transistor and the gate terminal are connected to each other and the drain terminal and the source terminal of the first bias transistor are connected.
A bias that outputs a bias current so that the transconductance of the first bias transistor becomes constant, and supplies the bias current to the first bias transistor, the second bias transistor, and the cascode amplifier. With the current source
An active circulator characterized by being equipped with.
を特徴とする請求項1記載のアクティブサーキュレータ。The size ratio of the first bias transistor, the first source ground transistor, and the second source ground transistor, and the second bias transistor, the gate ground transistor, and the second source ground transistor. The active circulator according to claim 1, wherein the size ratios of the two are 1: 1: 1.
を特徴とする請求項1記載のアクティブサーキュレータ。When M and N are arbitrary natural numbers of 2 or more, the size ratio of the first bias transistor, the first source ground transistor, and the second source ground transistor, and the second bias The active circulator according to claim 1, wherein the size ratio of the transistor, the gate ground transistor, and the second source ground transistor is 1: M: N, respectively.
ソース端子が接地された第一のトランジスタと、
前記第一のトランジスタとゲート端子同士が接続され、ソース端子がバイアス抵抗を介して接地された第二のトランジスタと、
前記第一のトランジスタのゲート端子およびドレイン端子とソース端子が接続された第三のトランジスタと、
前記第三のトランジスタとゲート端子同士が接続され、前記第二のトランジスタのドレイン端子とソース端子が接続された第四のトランジスタと、
電源端子とソース端子が接続され、前記第四のトランジスタのゲート端子およびドレイン端子とドレイン端子が接続された第五のトランジスタと、
前記電源端子とソース端子が接続され、前記第五のトランジスタとゲート端子同士が接続され、前記第四のトランジスタのドレイン端子とドレイン端子およびゲート端子が接続された第六のトランジスタと、
前記電源端子とソース端子が接続され、前記第六のトランジスタのドレイン端子およびゲート端子とゲート端子が接続され、ドレイン端子を介して前記第二のバイアス用トランジスタに前記バイアス電流を供給するカレントミラー用トランジスタとを有し、
Nを2以上の任意の自然数とした場合に、前記第一のトランジスタと前記第二のトランジスタとのサイズ比が1:Nであり、前記第三のトランジスタと前記第四のトランジスタとのサイズ比が1:1であり、前記第五のトランジスタと前記第六のトランジスタとのサイズ比を1:1であること
を特徴とする請求項1記載のアクティブサーキュレータ。The bias current source is
The first transistor with the source terminal grounded,
A second transistor in which the first transistor and the gate terminal are connected to each other and the source terminal is grounded via a bias resistor.
A third transistor to which the gate terminal, drain terminal and source terminal of the first transistor are connected,
A fourth transistor in which the third transistor and the gate terminal are connected to each other and the drain terminal and the source terminal of the second transistor are connected to each other.
A fifth transistor in which the power supply terminal and the source terminal are connected, and the gate terminal and the drain terminal and the drain terminal of the fourth transistor are connected,
A sixth transistor in which the power supply terminal and the source terminal are connected, the fifth transistor and the gate terminal are connected to each other, and the drain terminal, the drain terminal, and the gate terminal of the fourth transistor are connected.
For a current mirror in which the power supply terminal and the source terminal are connected, the drain terminal and the gate terminal and the gate terminal of the sixth transistor are connected, and the bias current is supplied to the second bias transistor via the drain terminal. Has a transistor
When N is an arbitrary natural number of 2 or more, the size ratio of the first transistor to the second transistor is 1: N, and the size ratio of the third transistor to the fourth transistor. The active circulator according to claim 1, wherein is 1: 1 and the size ratio of the fifth transistor to the sixth transistor is 1: 1.
前記組み合わせの前記ゲート接地トランジスタの各ドレイン端子とゲート端子が接続された二つのトランジスタで構成されたソースフォロワと、
前記組み合わせの前記第一のソース接地トランジスタの各ドレイン端子にゲート端子が接続され、前記ソースフォロワの各ソース端子にドレイン端子が接続された二つの第二のソース接地トランジスタと、
前記組み合わせの前記第一のソース接地トランジスタのゲート端子に設けられた差動信号の入出力端子である第一のポートと、
前記組み合わせの前記ゲート接地トランジスタの各ドレイン端子と前記ソースフォロワの各ゲート端子とが接続された点に設けられた差動信号の入出力端子である第二のポートと、
前記ソースフォロワの各ソース端子と二つの前記第二のソース接地トランジスタの各ドレイン端子とが接続された点に設けられた差動信号の入出力端子である第三のポートと、
前記組み合わせの各々の前記第一のソース接地トランジスタとゲート端子同士が接続された第一のバイアス用トランジスタと、
前記組み合わせの各々の前記ゲート接地トランジスタとゲート端子同士が接続され、前記第一のバイアス用トランジスタのドレイン端子とソース端子が接続された第二のバイアス用トランジスタと、
前記第三のポートにおける差動信号のコモンモード電圧を検出するコモンモード電圧検出回路と、
前記コモンモード電圧検出回路によって検出されたコモンモード電圧が一定になるようにバイアス電流を出力して、前記第一のバイアス用トランジスタ、前記第二のバイアス用トランジスタおよび前記カスコード増幅器に前記バイアス電流を供給するバイアス電流源と、
を備えたことを特徴とするアクティブサーキュレータ。It has two sets of a first source grounded transistor and a gated grounded transistor, and each of the above combinations is configured by connecting the drain terminal of the first source grounded transistor and the source terminal of the gate grounded transistor. Cascode amplifier and
A source follower composed of two transistors to which each drain terminal and the gate terminal of the gate grounded transistor of the combination are connected,
Two second source grounded transistors having a gate terminal connected to each drain terminal of the first source grounded transistor of the combination and a drain terminal connected to each source terminal of the source follower,
A first port, which is an input / output terminal for a differential signal provided at the gate terminal of the first source ground transistor of the combination,
A second port which is an input / output terminal of a differential signal provided at a point where each drain terminal of the gate grounded transistor of the combination and each gate terminal of the source follower are connected, and
A third port, which is an input / output terminal for a differential signal, provided at a point where each source terminal of the source follower and each drain terminal of the two grounded source transistors are connected.
Each of the first source ground transistors of the combination and the first bias transistor in which the gate terminals are connected to each other,
A second bias transistor in which the gate ground transistor and the gate terminal of each of the combinations are connected and the drain terminal and the source terminal of the first bias transistor are connected.
A common mode voltage detection circuit that detects the common mode voltage of the differential signal at the third port, and
A bias current is output so that the common mode voltage detected by the common mode voltage detection circuit becomes constant, and the bias current is applied to the first bias transistor, the second bias transistor, and the cascode amplifier. Bias current source to supply and
An active circulator characterized by being equipped with.
ゲート端子をベース端子に、ドレイン端子をコレクタ端子に、ソース端子をエミッタ端子にそれぞれ置き換えたこと
を特徴とする請求項1から請求項5のいずれか1項記載のアクティブサーキュレータ。Replace the transistor with a bipolar transistor,
The active circulator according to any one of claims 1 to 5, wherein the gate terminal is replaced with a base terminal, the drain terminal is replaced with a collector terminal, and the source terminal is replaced with an emitter terminal.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/043943 WO2020110252A1 (en) | 2018-11-29 | 2018-11-29 | Active circulator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6625272B1 JP6625272B1 (en) | 2019-12-25 |
JPWO2020110252A1 true JPWO2020110252A1 (en) | 2021-02-15 |
Family
ID=69100980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019524486A Active JP6625272B1 (en) | 2018-11-29 | 2018-11-29 | Active circulator |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6625272B1 (en) |
WO (1) | WO2020110252A1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112054816B (en) * | 2020-08-06 | 2021-11-19 | 西安交通大学 | Full-integrated full-duplex transceiver based on active quasi-circulator and self-interference cancellation |
CN115412041B (en) * | 2022-10-31 | 2023-02-28 | 成都市安比科技有限公司 | Low-noise fully-differential amplifier comprising common-mode feedback circuit |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0218606A (en) * | 1988-07-06 | 1990-01-22 | Nec Ic Microcomput Syst Ltd | Constant current circuit |
JPH05191162A (en) * | 1991-09-18 | 1993-07-30 | Hitachi Ltd | Operational amplifier and line terminating device |
JP4443889B2 (en) * | 2003-10-14 | 2010-03-31 | 旭化成エレクトロニクス株式会社 | Differential amplifier |
JP2009273073A (en) * | 2008-05-12 | 2009-11-19 | Mitsumi Electric Co Ltd | Comparator circuit |
JP6099465B2 (en) * | 2013-04-11 | 2017-03-22 | 三菱電機株式会社 | Active balun |
-
2018
- 2018-11-29 JP JP2019524486A patent/JP6625272B1/en active Active
- 2018-11-29 WO PCT/JP2018/043943 patent/WO2020110252A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2020110252A1 (en) | 2020-06-04 |
JP6625272B1 (en) | 2019-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8310308B1 (en) | Wide bandwidth class C amplifier with common-mode feedback | |
US7719361B2 (en) | Differential amplifier with current source controlled through differential feedback | |
CN107493072B (en) | Buffer with enhanced headroom | |
US7242236B2 (en) | Mixer circuit with phase-shifted radio frequency signal | |
JP2004282130A (en) | Bias current supply circuit and amplification circuit | |
JP6625272B1 (en) | Active circulator | |
US8963641B1 (en) | Source-series terminated differential line driver circuit | |
WO2022089393A1 (en) | Radio frequency differential amplification circuit and radio frequency module | |
US8816773B2 (en) | Offset current trim circuit | |
US6664842B1 (en) | FET active load and current source | |
US8766726B2 (en) | Operational amplifier with improved frequency compensation | |
US6441688B1 (en) | Single-to-differential buffer amplifier | |
JP2009513059A (en) | Transconductance stage configuration | |
JP6416020B2 (en) | Active load circuit and semiconductor integrated circuit | |
JP2014207524A (en) | Active balun | |
US8723603B2 (en) | Amplifier with voltage and current feedback error correction | |
US9641127B1 (en) | Operational transconductance amplifier of improved linearity | |
US20210044258A1 (en) | Gain modulation circuit | |
US7116132B2 (en) | Current feedback amplifiers with separate common-mode and differential-mode inputs | |
TWI641216B (en) | Dual-mode signal amplifying circuit of signal receiver | |
TWI743948B (en) | Flash analog to digital converter | |
JP6771695B2 (en) | Polyphase filter | |
US10116269B1 (en) | Differential amplifier with extended bandwidth and THD reduction | |
JP2002314374A (en) | Transconductor circuit | |
US6281750B1 (en) | Transistor amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190510 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190510 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20190510 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20190619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190813 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6625272 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |