JPWO2019146091A1 - AC electric car control device - Google Patents

AC electric car control device Download PDF

Info

Publication number
JPWO2019146091A1
JPWO2019146091A1 JP2019567800A JP2019567800A JPWO2019146091A1 JP WO2019146091 A1 JPWO2019146091 A1 JP WO2019146091A1 JP 2019567800 A JP2019567800 A JP 2019567800A JP 2019567800 A JP2019567800 A JP 2019567800A JP WO2019146091 A1 JPWO2019146091 A1 JP WO2019146091A1
Authority
JP
Japan
Prior art keywords
converter
voltage
output
control device
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019567800A
Other languages
Japanese (ja)
Other versions
JP7034182B2 (en
Inventor
遼 下村
遼 下村
勝也 西川
勝也 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2019146091A1 publication Critical patent/JPWO2019146091A1/en
Application granted granted Critical
Publication of JP7034182B2 publication Critical patent/JP7034182B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B60VEHICLES IN GENERAL
    • B60LPROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L9/00Electric propulsion with power supply external to the vehicle
    • B60L9/02Electric propulsion with power supply external to the vehicle using dc motors
    • B60L9/08Electric propulsion with power supply external to the vehicle using dc motors fed from ac supply lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Power Engineering (AREA)
  • Transportation (AREA)
  • Mechanical Engineering (AREA)
  • Electric Propulsion And Braking For Vehicles (AREA)
  • Control Of Ac Motors In General (AREA)

Abstract

交流電気車の制御装置(20)は、コンバータ出力電圧Vd、コンバータ入力電流Is、交流架線(18)が出力する架線電圧Vsのフィルタ出力、及びコンバータ出力電流ILに基づいて算出される第1の制御量Vspと、架線電圧Vsのフィルタ出力、及びコンバータ入力電流Isに基づいて算出される第2の制御量Vciとに基づいてコンバータ電圧基準Vcを生成する生成部(21〜25,28)、並びに、架線電圧Vsのフィルタ出力、及びコンバータ入力電流Isに基づいて算出される補正量Vcgに基づいてコンバータ電圧基準Vcを補正する補正部(26〜28)を備える。The control device (20) of the AC electric vehicle is the first calculated based on the converter output voltage Vd, the converter input current Is, the filter output of the overhead wire voltage Vs output by the AC overhead wire (18), and the converter output current IL. A generator (21 to 25, 28) that generates a converter voltage reference Vc based on a control amount Vsp, a filter output of an overhead wire voltage Vs, and a second control amount Vci calculated based on a converter input current Is. Further, a correction unit (26 to 28) for correcting the converter voltage reference Vc based on the filter output of the overhead wire voltage Vs and the correction amount Vcg calculated based on the converter input current Is is provided.

Description

本発明は、交流架線から供給される交流電力を受電して走行する交流電気車の制御装置に関する。 The present invention relates to a control device for an AC electric train that travels by receiving AC power supplied from an AC overhead wire.

交流電気車においては、地上機器の誤動作を防止するため、特定の周波数帯における誘導障害に対する規制が厳しく決められている。このため、交流電気車の制御装置では、高調波電流の抑制を高精度に達成することが求められている。 In AC electric vehicles, regulations on inductive interference in a specific frequency band are strictly set in order to prevent malfunction of ground equipment. For this reason, control devices for AC electric vehicles are required to achieve high-precision suppression of harmonic currents.

下記非特許文献1には、高調波電流の抑制対策として、複数のPWM(Pulse Width Modulation)コンバータに与える搬送波の位相を予め定められた位相分だけずらす技術が記載されている。複数のPWMコンバータにおいて、PWMコンバータ毎に搬送波の位相をずらすようにすれば、複数のPWMコンバータから発生する高調波成分が特定の周波数帯でキャンセルされるようになる。これにより、当該特定の周波数帯における高調波成分の低減が可能となる。 The following Non-Patent Document 1 describes a technique for shifting the phase of a carrier wave applied to a plurality of PWM (Pulse Width Modulation) converters by a predetermined phase as a measure for suppressing a harmonic current. In a plurality of PWM converters, if the phase of the carrier wave is shifted for each PWM converter, the harmonic components generated from the plurality of PWM converters are canceled in a specific frequency band. This makes it possible to reduce the harmonic components in the specific frequency band.

「鉄道車両用PWMコンバータの技術(5)」 8〜11頁 鉄道車両と技術 1999年9月"Technology of PWM Converter for Railway Vehicles (5)" Pages 8-11 Railway Vehicles and Technology September 1999

交流電気車にPWMコンバータを搭載する場合、交流架線からの交流電力を受電する主変圧器に複数台のPWMコンバータを接続して構成することが一般的である。 When a PWM converter is mounted on an AC electric vehicle, it is common to connect a plurality of PWM converters to a main transformer that receives AC power from an AC overhead wire.

ここで、主変圧器の台数が2台であり、各主変圧器には2つの2次巻線が設けられ、当該2つの2次巻線のそれぞれに1台ずつのPWMコンバータが接続される場合を考える。この場合、主変圧器の2つの2次巻線間には電磁気的な結合干渉が存在し、2台の電力変換装置が発生する電流の合算値は、電磁気的結合干渉の影響を受けることになる。しかしながら、2台の主変圧器の条件は2台共に同一もしくは同等の条件になるため、2台の電力変換装置が常時接続されている条件下においては、上述した従来手法を用いても、高調波電流の抑制は可能であった。 Here, the number of main transformers is two, each main transformer is provided with two secondary windings, and one PWM converter is connected to each of the two secondary windings. Consider the case. In this case, there is electromagnetic coupling interference between the two secondary windings of the main transformer, and the total value of the currents generated by the two power converters is affected by the electromagnetic coupling interference. Become. However, since the conditions of the two main transformers are the same or the same, even if the above-mentioned conventional method is used, harmonics can be obtained under the condition that the two power converters are always connected. It was possible to suppress the wave current.

一方、2台の主変圧器のうちの1台において、1台のPWMコンバータのみが2次巻線に接続される場合、もしくは、2台の主変圧器のそれぞれにおいて、2つの2次巻線のそれぞれに1台ずつのPWMコンバータが接続されていても1台の主変圧器のうちの1台のPWMコンバータが故障等をして動作を停止した場合には、2台の主変圧器の電磁気的な条件が異なることになる。このため、上述した従来手法のみでは、高調波電流の抑制が不十分な場合が想定され、高調波電流の抑制を効果的に行うことができないという問題があった。 On the other hand, in one of the two main transformers, if only one PWM converter is connected to the secondary winding, or in each of the two main transformers, two secondary windings. Even if one PWM converter is connected to each of the two main transformers, if one of the main transformers fails and stops operating, the two main transformers Electromagnetic conditions will be different. Therefore, it is assumed that the suppression of the harmonic current is insufficient only by the above-mentioned conventional method, and there is a problem that the suppression of the harmonic current cannot be effectively performed.

本発明は、上記に鑑みてなされたものであって、主変圧器とPWMコンバータの接続状況又はPWMコンバータの動作状況に関わらず、高調波電流の抑制を効果的に行うことができる交流電気車の制御装置を得ることを目的とする。 The present invention has been made in view of the above, and is an AC electric vehicle capable of effectively suppressing harmonic currents regardless of the connection status between the main transformer and the PWM converter or the operating status of the PWM converter. The purpose is to obtain the control device of.

上述した課題を解決し、目的を達成するために、本発明は、交流架線から出力され、主変圧器を介して印加される交流電圧を直流電圧に変換するコンバータ装置を有する交流電気車に搭載され、コンバータ装置の動作を制御する交流電気車の制御装置である。交流電気車の制御装置は、コンバータ出力電圧、コンバータ入力電流、交流架線が出力する架線電圧のフィルタ出力、及びコンバータ出力電流に基づいて算出される第1の制御量と、架線電圧のフィルタ出力、及びコンバータ入力電流に基づいて算出される第2の制御量とに基づいてコンバータ電圧基準を生成する生成部、並びに、架線電圧のフィルタ出力、及びコンバータ入力電流に基づいて算出される第1の補正量に基づいてコンバータ電圧基準を補正する補正部を備える。 In order to solve the above-mentioned problems and achieve the object, the present invention is mounted on an AC electric vehicle having a converter device that converts an AC voltage output from an AC overhead wire and applied via a main transformer into a DC voltage. It is a control device for an AC electric vehicle that controls the operation of the converter device. The control device of the AC electric vehicle has a converter output voltage, a converter input current, a filter output of the overhead wire voltage output by the AC overhead wire, a first control amount calculated based on the converter output current, and a filter output of the overhead wire voltage. And a generator that generates a converter voltage reference based on a second control amount calculated based on the converter input current, and a first correction calculated based on the filter output of the overhead wire voltage and the converter input current. A correction unit for correcting the converter voltage reference based on the amount is provided.

本発明に係る交流電気車の制御装置によれば、主変圧器とPWMコンバータの接続状況、又はPWMコンバータの動作状況に関わらず、高調波電流の抑制を効果的に行うことができるという効果を奏する。 According to the control device for the AC electric vehicle according to the present invention, the harmonic current can be effectively suppressed regardless of the connection status between the main transformer and the PWM converter or the operating status of the PWM converter. Play.

実施の形態に係る交流電気車の制御装置を含む構成を示す機能ブロック図Functional block diagram showing a configuration including a control device for an AC electric vehicle according to an embodiment. 実施の形態における制御装置の要部動作の説明に供する図The figure which provides the explanation of the operation of the main part of the control device in an embodiment. 実施の形態における第1の演算処理部〜第8の演算処理部の機能を実現するためのハードウェア構成の一例を示すブロック図A block diagram showing an example of a hardware configuration for realizing the functions of the first arithmetic processing unit to the eighth arithmetic processing unit in the embodiment. 実施の形態における第1の演算処理部〜第8の演算処理部の機能を実現するためのハードウェア構成の他の例を示すブロック図A block diagram showing another example of a hardware configuration for realizing the functions of the first arithmetic processing unit to the eighth arithmetic processing unit in the embodiment. 実施の形態における信号入力処理及びAD変換処理の具体的な処理内容を示すブロック図A block diagram showing specific processing contents of signal input processing and AD conversion processing in the embodiment. 図1とは異なる構成の交流電気車に適用される制御装置の構成を示す図The figure which shows the structure of the control device applied to the AC electric vehicle of the structure different from FIG.

以下に添付図面を参照し、本発明の実施の形態に係る交流電気車の制御装置について詳細に説明する。本実施の形態では、主変圧器とPWMコンバータの接続状況、及びPWMコンバータの動作状況に関わらず、高調波電流の抑制を効果的に達成することができる技術を開示する。このため、主変圧器に接続されるPWMコンバータの数は、ミニマム台数である1台のみを例示した説明とする。なお、以下の実施の形態により、本発明が限定されるものではない。 The control device for the AC electric vehicle according to the embodiment of the present invention will be described in detail with reference to the accompanying drawings. In this embodiment, a technique capable of effectively suppressing harmonic currents is disclosed regardless of the connection status between the main transformer and the PWM converter and the operating status of the PWM converter. Therefore, the number of PWM converters connected to the main transformer will be described by exemplifying only one, which is the minimum number. The present invention is not limited to the following embodiments.

実施の形態.
図1は、実施の形態に係る交流電気車の制御装置20を含む構成を示す機能ブロック図である。図1において、上段側には交流電気車の駆動系が示され、下段側には交流電気車の制御系を構成し、交流電気車に搭載される制御装置20が示されている。
Embodiment.
FIG. 1 is a functional block diagram showing a configuration including a control device 20 for an AC electric vehicle according to an embodiment. In FIG. 1, the drive system of the AC electric vehicle is shown on the upper side, and the control device 20 constituting the control system of the AC electric vehicle and mounted on the AC electric vehicle is shown on the lower side.

交流電気車の駆動系は、図1に示すように、パンダグラフ1と、主変圧器2と、PWMコンバータであるコンバータ装置3と、フィルタコンデンサ5と、負荷4とを含む。以下、フィルタコンデンサ5は、「FC5」と表記する。 As shown in FIG. 1, the drive system of the AC electric vehicle includes a panda graph 1, a main transformer 2, a converter device 3 which is a PWM converter, a filter capacitor 5, and a load 4. Hereinafter, the filter capacitor 5 is referred to as "FC5".

パンダグラフ1には、交流架線18からの交流電力が入力される。主変圧器2の1次巻線2aには、パンダグラフ1から供給される交流電力が入力される。コンバータ装置3には、主変圧器2の2次巻線2bに生じた交流電圧が印加される。コンバータ装置3は、印加された交流電圧を直流電圧に変換する。FC5は、コンバータ装置3の直流電圧を平滑化する。負荷4は、FC5にて平滑化された直流電圧にて駆動される。負荷4には、コンバータ装置3から出力される直流電圧を交流電圧に変換するインバータと、インバータの交流電圧が印加される交流モータと、交流モータにて駆動される鉄道車両とが含まれる。 AC power from the AC overhead line 18 is input to the panda graph 1. The AC power supplied from the panda graph 1 is input to the primary winding 2a of the main transformer 2. An AC voltage generated in the secondary winding 2b of the main transformer 2 is applied to the converter device 3. The converter device 3 converts the applied AC voltage into a DC voltage. FC5 smoothes the DC voltage of the converter device 3. The load 4 is driven by a DC voltage smoothed by FC5. The load 4 includes an inverter that converts a DC voltage output from the converter device 3 into an AC voltage, an AC motor to which the AC voltage of the inverter is applied, and a railroad vehicle driven by the AC motor.

次に、制御装置20の構成、及び制御装置20を構成する各部の機能について説明する。制御装置20は、図1に示すように、第1の演算処理部21〜第8の演算処理部28と、キャリア生成部14と、PWM信号生成部15と、AD変換器6a〜6dとを備える。 Next, the configuration of the control device 20 and the functions of each part constituting the control device 20 will be described. As shown in FIG. 1, the control device 20 includes a first arithmetic processing unit 21 to 8th arithmetic processing unit 28, a carrier generation unit 14, a PWM signal generation unit 15, and AD converters 6a to 6d. Be prepared.

第1の演算処理部21は、フィルタ7aと、加減算器11aと、定電圧制御部13とを備える。フィルタ7aは、ローパスフィルタ又はバンドパスフィルタである。第1の演算処理部21は、内部で生成される直流電圧基準Vd*と、実際のコンバータ出力電圧Vdとに基づき、直流電圧補正量Vdaを算出する。コンバータ出力電圧Vdは、図示のように、FC5の両端電圧を検出するAD変換器6aの検出値を用いることができる。 The first arithmetic processing unit 21 includes a filter 7a, an adder / subtractor 11a, and a constant voltage control unit 13. The filter 7a is a low-pass filter or a band-pass filter. The first arithmetic processing unit 21 calculates the DC voltage correction amount Vda based on the DC voltage reference Vd * generated internally and the actual converter output voltage Vd. As the converter output voltage Vd, as shown in the figure, the detection value of the AD converter 6a that detects the voltage across the FC5 can be used.

第2の演算処理部22は、演算増幅器10aを備える。演算増幅器10aにおいて、図中の「G1」はゲイン値を表している。なお、他の演算増幅器においても、各ゲイン値を同様に表記する。演算増幅器10aは、コンバータ出力電流ILに基づいてコンバータ入力電流のフィードフォワード量である2次電流フィードフォワード量Isfを算出する。コンバータ出力電流ILは、図示のように、コンバータ装置3と負荷4とを繋ぐ直流母線16に流れる電流を検出するAD変換器6bの検出値を用いることができる。 The second operational amplifier 22 includes an operational amplifier 10a. In the operational amplifier 10a, "G1" in the figure represents a gain value. In addition, in other operational amplifiers, each gain value is expressed in the same manner. The operational amplifier 10a calculates the secondary current feedforward amount Isf, which is the feedforward amount of the converter input current, based on the converter output current IL. As the converter output current IL, as shown in the figure, the detection value of the AD converter 6b that detects the current flowing through the DC bus 16 connecting the converter device 3 and the load 4 can be used.

第3の演算処理部23は、フィルタ7bと、基本正弦波生成部8とを備える。フィルタ7bは、ローパスフィルタ又はバンドパスフィルタである。第3の演算処理部23は、架線電圧Vsのフィルタ出力Vs0に基づいて基本正弦波SWFを算出する。 The third arithmetic processing unit 23 includes a filter 7b and a basic sine wave generation unit 8. The filter 7b is a low-pass filter or a band-pass filter. The third arithmetic processing unit 23 calculates the basic sine wave SWF based on the filter output Vs0 of the overhead wire voltage Vs.

第4の演算処理部24は、加減算器11bと、加減算器11cと、乗算器12と、演算増幅器10bとを備える。第4の演算処理部24は、直流電圧補正量Vda、2次電流フィードフォワード量Isf、基本正弦波SWF、及びコンバータ入力電流Isに基づいて、第1の制御量Vspを算出する。第1の制御量Vspは、後述するコンバータ電圧基準Vcの生成に用いられる。直流電圧補正量Vdaは、第1の演算処理部21の出力である。2次電流フィードフォワード量Isfは、第2の演算処理部22の出力である。基本正弦波SWFは、第3の演算処理部23の出力である。コンバータ入力電流Isは、図示のように、コンバータ装置3の入力側に流れる電流を検出するAD変換器6cの検出値を用いることができる。 The fourth operational amplifier 24 includes an adder / subtractor 11b, an adder / subtractor 11c, a multiplier 12, and an operational amplifier 10b. The fourth arithmetic processing unit 24 calculates the first control amount Vsp based on the DC voltage correction amount Vda, the secondary current feedforward amount Isf, the fundamental sine wave SWF, and the converter input current Is. The first controlled variable Vsp is used to generate the converter voltage reference Vc described later. The DC voltage correction amount Vda is the output of the first arithmetic processing unit 21. The secondary current feedforward amount Isf is the output of the second arithmetic processing unit 22. The basic sine wave SWF is the output of the third arithmetic processing unit 23. As the converter input current Is, as shown in the figure, the detection value of the AD converter 6c that detects the current flowing on the input side of the converter device 3 can be used.

第5の演算処理部25は、余弦波生成部9と、演算増幅器10cと、加減算器11dとを備える。第5の演算処理部25は、架線電圧Vsのフィルタ出力Vs0と、コンバータ入力電流Isとに基づいて、第2の制御量Vciを算出する。第2の制御量Vciは、第1の制御量Vspと共にコンバータ電圧基準Vcの生成に用いられる。コンバータ入力電流Isは、AD変換器6cの検出値を用いることができる。架線電圧Vsのフィルタ出力Vs0は、第3の演算処理部23におけるフィルタ7bの出力を用いることができる。 The fifth operational amplifier 25 includes a cosine wave generation unit 9, an operational amplifier 10c, and an adder / subtractor 11d. The fifth arithmetic processing unit 25 calculates the second controlled variable Vci based on the filter output Vs0 of the overhead wire voltage Vs and the converter input current Is. The second controlled variable Vci is used together with the first controlled variable Vsp to generate the converter voltage reference Vc. As the converter input current Is, the value detected by the AD converter 6c can be used. As the filter output Vs0 of the overhead wire voltage Vs, the output of the filter 7b in the third arithmetic processing unit 23 can be used.

第6の演算処理部26は、1次遅れ要素26aと、フィルタ26bと、演算増幅器26cと、実効値演算部26dと、微分器26e,26gと、第1のゲイン可変部であるゲイン可変部26fと、乗算器26h,26jと、第2のゲイン可変部であるゲイン可変部26iとを備える。フィルタ26bは、バンドパスフィルタである。 The sixth arithmetic processing unit 26 includes a first-order lag element 26a, a filter 26b, an operational amplifier 26c, an effective value calculation unit 26d, differentiators 26e and 26g, and a gain variable unit which is a first gain variable unit. It includes a 26f, multipliers 26h and 26j, and a gain variable portion 26i which is a second gain variable portion. The filter 26b is a bandpass filter.

第6の演算処理部26において、1次遅れ要素26a、フィルタ26b、及び演算増幅器26cは、特定高調波成分抽出部26Aを構成する。特定高調波成分抽出部26Aは、コンバータ入力電流Isに含まれる特定の高調波成分を抽出する演算部である。交流電気車においては、地上機器の誤動作を防止するため、特定の周波数帯における誘導障害に対する規制が厳格に定められている。このため、特定高調波成分抽出部26Aを含む第6の演算処理部26によって、特定の高調波成分が大きくならないように制御する。 In the sixth operational amplifier 26, the first-order lag element 26a, the filter 26b, and the operational amplifier 26c constitute the specific harmonic component extraction unit 26A. The specific harmonic component extraction unit 26A is a calculation unit that extracts a specific harmonic component included in the converter input current Is. In AC electric vehicles, regulations on inductive interference in specific frequency bands are strictly set in order to prevent malfunction of ground equipment. Therefore, the sixth arithmetic processing unit 26 including the specific harmonic component extraction unit 26A controls so that the specific harmonic component does not become large.

また、第6の演算処理部26において、実効値演算部26d、微分器26e,26g、ゲイン可変部26f,26i、及び乗算器26h,26jは、可変ゲイン演算部26Bを構成する。可変ゲイン演算部26Bは、特定高調波成分抽出部26Aの演算増幅器26cに付与する可変ゲインを演算する演算部である。 Further, in the sixth arithmetic processing unit 26, the effective value arithmetic unit 26d, the differentiators 26e and 26g, the gain variable units 26f and 26i, and the multipliers 26h and 26j constitute the variable gain arithmetic unit 26B. The variable gain calculation unit 26B is a calculation unit that calculates the variable gain applied to the operational amplifier 26c of the specific harmonic component extraction unit 26A.

第6の演算処理部26の特定高調波成分抽出部26Aは、コンバータ入力電流Isと、第2の可変ゲインCG2とに基づいて、補正量Vcg1を算出する。補正量Vcg1は、コンバータ電圧基準Vcの補正に用いられる。第6の演算処理部26の可変ゲイン演算部26Bは、高調波成分のフィルタ出力Is1と、第1の可変ゲインCG1とに基づいて、第2の可変ゲインCG2を演算する。高調波成分のフィルタ出力Is1は、特定高調波成分抽出部26Aにおけるフィルタ26bの出力を用いる。第1の可変ゲインCG1は、第1のゲイン可変部26fの出力であり、基本正弦波SWFを用いて算出される。すなわち、第1の可変ゲインCG1は、可変ゲイン演算部26Bの内部で生成される。 The specific harmonic component extraction unit 26A of the sixth arithmetic processing unit 26 calculates the correction amount Vcg1 based on the converter input current Is and the second variable gain CG2. The correction amount Vcg1 is used to correct the converter voltage reference Vc. The variable gain calculation unit 26B of the sixth calculation processing unit 26 calculates the second variable gain CG2 based on the filter output Is1 of the harmonic component and the first variable gain CG1. As the filter output Is1 of the harmonic component, the output of the filter 26b in the specific harmonic component extraction unit 26A is used. The first variable gain CG1 is the output of the first gain variable unit 26f, and is calculated using the fundamental sine wave SWF. That is, the first variable gain CG1 is generated inside the variable gain calculation unit 26B.

第7の演算処理部27は、1次遅れ要素27aと、フィルタ27bと、加減算器27c,27eと、演算増幅器27dとを備える。フィルタ27bは、バンドパスフィルタである。 The seventh operational amplifier 27 includes a first-order lag element 27a, a filter 27b, addition / subtractors 27c and 27e, and an operational amplifier 27d. The filter 27b is a bandpass filter.

第7の演算処理部27は、帰線電流に含まれる高調波成分を抽出する演算部である。帰線電流とは、アース側の回路部位に流れる電流である。交流電気車の場合、交流架線18から流出した電流は、アース側の回路部位であるレールを介して電源側に戻る。レールには、軌道回路、地上子、踏切制御子といった鉄道保安設備がある。このため、帰線電流に含まれる高調波成分が鉄道保安設備に影響を与えないように、第7の演算処理部27が設けられている。なお、帰線電流に含まれる高調波成分の低減技術として、複数のPWMコンバータ間において、搬送波の位相をずらす技術、搬送波の立ち上がり周期と搬送波の立ち下がり周期とを異ならせるといった技術が公知である。これらの公知技術を用いる場合、第7の演算処理部27は省略可能である。 The seventh arithmetic processing unit 27 is an arithmetic unit that extracts harmonic components included in the return current. The return current is the current that flows through the circuit portion on the ground side. In the case of an AC electric vehicle, the current flowing out from the AC overhead wire 18 returns to the power supply side via a rail which is a circuit portion on the ground side. Rails have railroad security equipment such as track circuits, ground elements, and railroad crossing controllers. Therefore, a seventh arithmetic processing unit 27 is provided so that the harmonic component included in the return current does not affect the railway security equipment. As a technique for reducing the harmonic component included in the return current, a technique for shifting the phase of the carrier wave among a plurality of PWM converters and a technique for making the rising cycle of the carrier wave different from the falling cycle of the carrier wave are known. .. When these known techniques are used, the seventh arithmetic processing unit 27 can be omitted.

第7の演算処理部27は、補正量Vcg1と、補正量Vcg2とに基づいて補正量Vcgを算出する。補正量Vcg1は、第6の演算処理部26が生成する補正量である。補正量Vcg2は、第7の演算処理部27の内部において、コンバータ入力電流Isを用いて算出される補正量である。補正量Vcg2は、補正量Vcg1と共に、コンバータ電圧基準Vcの補正に用いられる。第6の演算処理部26が生成する補正量Vcg1と、第7の演算処理部27が生成する補正量Vcg2とは加減算器27eで加算される。加減算器27eの出力は、補正量Vcgとして第8の演算処理部28に入力される。 The seventh arithmetic processing unit 27 calculates the correction amount Vcg based on the correction amount Vcg1 and the correction amount Vcg2. The correction amount Vcg1 is a correction amount generated by the sixth arithmetic processing unit 26. The correction amount Vcg2 is a correction amount calculated by using the converter input current Is inside the seventh arithmetic processing unit 27. The correction amount Vcg2 is used together with the correction amount Vcg1 to correct the converter voltage reference Vc. The correction amount Vcg1 generated by the sixth arithmetic processing unit 26 and the correction amount Vcg2 generated by the seventh arithmetic processing unit 27 are added by the adder / subtractor 27e. The output of the adder / subtractor 27e is input to the eighth arithmetic processing unit 28 as a correction amount Vcg.

第8の演算処理部28は、加減算器11e,11fを備える。第8の演算処理部28は、コンバータ電圧基準Vcの算出と、コンバータ電圧基準Vcの補正とを行う。具体的に、加減算器11eは、第1の制御量Vspと、第2の制御量Vciとに基づいて、コンバータ電圧基準Vcを算出する。また、加減算器11fは、コンバータ電圧基準Vcに対して、補正量Vcgを用いて、コンバータ電圧基準Vcを補正する。第8の演算処理部28によって算出された補正後のコンバータ電圧基準Vc1は、PWM信号生成部15に出力される。 The eighth arithmetic processing unit 28 includes addition / subtractors 11e and 11f. The eighth arithmetic processing unit 28 calculates the converter voltage reference Vc and corrects the converter voltage reference Vc. Specifically, the adder / subtractor 11e calculates the converter voltage reference Vc based on the first controlled variable Vsp and the second controlled variable Vci. Further, the addition / subtractor 11f corrects the converter voltage reference Vc with respect to the converter voltage reference Vc by using the correction amount Vcg. The corrected converter voltage reference Vc1 calculated by the eighth arithmetic processing unit 28 is output to the PWM signal generation unit 15.

以上の説明の通り、第1の演算処理部21〜第8の演算処理部28は、コンバータ電圧基準Vcを生成する生成部の機能と、コンバータ電圧基準Vcを補正する補正部の機能とを有する。第1の演算処理部21〜第5の演算処理部25と、第8の演算処理部28内の加減算器11eとによって、生成部の機能が具現される。また、第6の演算処理部26と、第7の演算処理部27と、第8の演算処理部28内の加減算器11fとによって、補正部の機能が具現される。 As described above, the first arithmetic processing units 21 to 8th arithmetic processing units 28 have a function of a generation unit for generating a converter voltage reference Vc and a function of a correction unit for correcting the converter voltage reference Vc. .. The function of the generation unit is embodied by the first arithmetic processing unit 21 to the fifth arithmetic processing unit 25 and the addition / subtractor 11e in the eighth arithmetic processing unit 28. Further, the function of the correction unit is realized by the sixth arithmetic processing unit 26, the seventh arithmetic processing unit 27, and the adder / subtractor 11f in the eighth arithmetic processing unit 28.

なお、図1において、第7の演算処理部27に設けられている加減算器27eは、第8の演算処理部28に設けられていてもよい。加減算器27eが第8の演算処理部28に設けられている場合、第6の演算処理部26からは補正量Vcg1が第8の演算処理部28に出力され、第7の演算処理部27からは補正量Vcg2が第8の演算処理部28に出力され、補正量Vcg1と補正量Vcg2とが、第8の演算処理部28で加算される。この構成の場合、補正量Vcg1を「第1の補正量Vcg1」と呼び、補正量Vcg2を「第2の補正量Vcg2」と呼ぶ。 In addition, in FIG. 1, the addition / subtractor 27e provided in the 7th arithmetic processing unit 27 may be provided in the 8th arithmetic processing unit 28. When the addition / subtractor 27e is provided in the eighth arithmetic processing unit 28, the correction amount Vcg1 is output from the sixth arithmetic processing unit 26 to the eighth arithmetic processing unit 28, and is output from the seventh arithmetic processing unit 27. The correction amount Vcg2 is output to the eighth arithmetic processing unit 28, and the correction amount Vcg1 and the correction amount Vcg2 are added by the eighth arithmetic processing unit 28. In the case of this configuration, the correction amount Vcg1 is referred to as "first correction amount Vcg1", and the correction amount Vcg2 is referred to as "second correction amount Vcg2".

キャリア生成部14は、基本正弦波SWFに基づいてPWM信号の生成に用いるキャリアSAを算出する。 The carrier generation unit 14 calculates the carrier SA used for generating the PWM signal based on the basic sine wave SWF.

PWM信号生成部15は、コンバータ電圧基準VcとキャリアSAとに基づき、コンバータ装置3に具備される図示しないスイッチング素子を駆動するためのPWM信号を生成する。PWM信号の生成手法は公知であり、ここでの説明は割愛する。 The PWM signal generation unit 15 generates a PWM signal for driving a switching element (not shown) provided in the converter device 3 based on the converter voltage reference Vc and the carrier SA. The method for generating the PWM signal is known, and the description thereof is omitted here.

なお、図1では、2次電流フィードフォワード量Isfを算出する第2の演算処理部22を有する構成を示したが、第2の演算処理部22を省略してもコンバータ制御は可能である。 Although FIG. 1 shows a configuration having a second arithmetic processing unit 22 for calculating the secondary current feedforward amount Isf, converter control is possible even if the second arithmetic processing unit 22 is omitted.

次に、制御装置20のより詳細な動作について、図1を参照して説明する。 Next, a more detailed operation of the control device 20 will be described with reference to FIG.

(第1の演算処理部21の動作)
制御装置20に入力されたコンバータ出力電圧Vdは、AD変換器6aにてディジタル信号に変換される。変換されたディジタル信号は、第1の演算処理部21内のフィルタ7aに入力される。加減算器11aでは、直流電圧基準Vd*とフィルタ7aの出力との差分が算出される。定電圧制御部13では、加減算器11aの出力に基づいて直流電圧補正量Vdaが算出される。
(Operation of the first arithmetic processing unit 21)
The converter output voltage Vd input to the control device 20 is converted into a digital signal by the AD converter 6a. The converted digital signal is input to the filter 7a in the first arithmetic processing unit 21. In the adder / subtractor 11a, the difference between the DC voltage reference Vd * and the output of the filter 7a is calculated. The constant voltage control unit 13 calculates the DC voltage correction amount Vda based on the output of the adder / subtractor 11a.

(第2の演算処理部22の動作)
制御装置20に入力されたコンバータ出力電流ILは、AD変換器6bにてディジタル信号に変換される。変換されたディジタル信号は、第2の演算処理部22内の演算増幅器10aにてゲインG1が乗じられ、演算増幅器10aの出力が2次電流フィードフォワード量Isfとして算出される。
(Operation of the second arithmetic processing unit 22)
The converter output current IL input to the control device 20 is converted into a digital signal by the AD converter 6b. The converted digital signal is multiplied by the gain G1 by the operational amplifier 10a in the second operational amplifier 22, and the output of the operational amplifier 10a is calculated as the secondary current feedforward amount Isf.

(第3の演算処理部23の動作)
制御装置20に入力された架線電圧Vsは、AD変換器6dにてディジタル信号に変換される。変換されたディジタル信号は、第3の演算処理部23内のフィルタ7bに入力され、架線電圧Vsのフィルタ出力Vs0が生成される。また、架線電圧Vsのフィルタ出力Vs0が基本正弦波生成部8に入力され、基本正弦波生成部8によって基本正弦波SWFが算出される。
(Operation of the third arithmetic processing unit 23)
The overhead wire voltage Vs input to the control device 20 is converted into a digital signal by the AD converter 6d. The converted digital signal is input to the filter 7b in the third arithmetic processing unit 23, and the filter output Vs0 of the overhead wire voltage Vs is generated. Further, the filter output Vs0 of the overhead wire voltage Vs is input to the basic sine wave generation unit 8, and the basic sine wave SWF is calculated by the basic sine wave generation unit 8.

(第4の演算処理部24の動作)
制御装置20に入力されたコンバータ入力電流Isは、AD変換器6cにてディジタル信号に変換される。変換されたディジタル信号は、第4の演算処理部24内の加減算器11cに入力される。また、第1の演算処理部21〜第3の演算処理部23による各出力である、直流電圧補正量Vda、2次電流フィードフォワード量Isf、及び基本正弦波SWFは、第4の演算処理部24に入力される。ここで、直流電圧補正量Vdaと2次電流フィードフォワード量Isfは、第4の演算処理部24内の加減算器11bに入力される。加減算器11bの加算出力Ispは、乗算器12によって基本正弦波SWFと乗算され、乗算器12の出力がコンバータ入力電流基準Is*として算出される。また、AD変換器6cにてディジタル信号に変換されたコンバータ入力電流Isとコンバータ入力電流基準Is*との偏差ΔIsが加減算器11cで算出される。そして、演算増幅器10bにて偏差ΔIsにゲインG2が乗じられ、演算増幅器10bの出力が第1の制御量Vspとして算出される。
(Operation of the fourth arithmetic processing unit 24)
The converter input current Is input to the control device 20 is converted into a digital signal by the AD converter 6c. The converted digital signal is input to the adder / subtractor 11c in the fourth arithmetic processing unit 24. Further, the DC voltage correction amount Vda, the secondary current feedforward amount Isf, and the basic sine wave SWF, which are the outputs of the first arithmetic processing units 21 to the third arithmetic processing units 23, are the fourth arithmetic processing units. It is input to 24. Here, the DC voltage correction amount Vda and the secondary current feedforward amount Isf are input to the adder / subtractor 11b in the fourth arithmetic processing unit 24. The addition output Isp of the addition / subtractor 11b is multiplied by the basic sine wave SWF by the multiplier 12, and the output of the multiplier 12 is calculated as the converter input current reference Is *. Further, the deviation ΔIs between the converter input current Is converted into a digital signal by the AD converter 6c and the converter input current reference Is * is calculated by the adder / subtractor 11c. Then, the gain G2 is multiplied by the deviation ΔIs by the operational amplifier 10b, and the output of the operational amplifier 10b is calculated as the first control amount Vsp.

(第5の演算処理部25の動作)
AD変換器6cにてディジタル信号に変換されたコンバータ入力電流Isは、第5の演算処理部25内の余弦波生成部9に入力される。第5の演算処理部25では、コンバータ入力電流Isに基づき余弦波生成部9にて余弦波CWFが生成される。余弦波CWFは演算増幅器10cに入力され、演算増幅器10cにてゲインG3が乗じられる。演算増幅器10cにて算出された補正量VLと、第3の演算処理部23から出力された架線電圧Vsのフィルタ出力Vs0とが加減算器11dに入力され、架線電圧Vsのフィルタ出力Vs0と補正量VLとの偏差が第2の制御量Vciとして算出される。
(Operation of the fifth arithmetic processing unit 25)
The converter input current Is converted into a digital signal by the AD converter 6c is input to the cosine wave generation unit 9 in the fifth arithmetic processing unit 25. In the fifth arithmetic processing unit 25, the cosine wave CWF is generated by the cosine wave generation unit 9 based on the converter input current Is. The cosine wave CWF is input to the operational amplifier 10c, and the gain G3 is multiplied by the operational amplifier 10c. The correction amount VL calculated by the operational amplifier 10c and the filter output Vs0 of the overhead wire voltage Vs output from the third arithmetic processing unit 23 are input to the addition / subtractor 11d, and the filter output Vs0 of the overhead wire voltage Vs and the correction amount The deviation from VL is calculated as the second control amount Vci.

(第6の演算処理部26の動作)
コンバータ入力電流Isは、1次遅れ要素26aを介してフィルタ26bに入力される。フィルタ26bの応答速度が速い場合には、1次遅れ要素26aを省略することができる。フィルタ26bでは、特定高調波成分Is1が抽出される。特定高調波成分Is1は、前述したように、コンバータ入力電流Isに含まれる周波数成分の中で、鉄道保安設備に影響を与える特定の周波数成分である。なお、特定の周波数成分は、1つの帯域であっても複数の帯域であってもよい。抽出された特定高調波成分Is1は、演算増幅器26cと、実効値演算部26dとに入力される。
(Operation of 6th Arithmetic Processing Unit 26)
The converter input current Is is input to the filter 26b via the first-order lag element 26a. When the response speed of the filter 26b is high, the first-order lag element 26a can be omitted. In the filter 26b, the specific harmonic component Is1 is extracted. As described above, the specific harmonic component Is1 is a specific frequency component that affects the railway security equipment among the frequency components included in the converter input current Is. The specific frequency component may be one band or a plurality of bands. The extracted specific harmonic component Is1 is input to the operational amplifier 26c and the effective value calculation unit 26d.

実効値演算部26dでは、特定高調波成分Is1の実効値Iscfが算出される。特定高調波成分Is1の実効値Iscfは、微分器26eに入力される。微分器26eでは、特定高調波成分Is1の実効値Iscfに対して微分処理が施される。微分器26eの出力は、乗算器26hに入力される。 The effective value calculation unit 26d calculates the effective value Iscf of the specific harmonic component Is1. The effective value Iscf of the specific harmonic component Is1 is input to the differentiator 26e. In the differentiator 26e, differentiating processing is performed on the effective value Iscf of the specific harmonic component Is1. The output of the differentiator 26e is input to the multiplier 26h.

ゲイン可変部26fには、第3の演算処理部23によって算出された基本正弦波SWFが入力される。ゲイン可変部26fでは、基本正弦波SWFの周期よりも緩やか、すなわち基本正弦波SWFの周期よりも長い周期で変化する第1の可変ゲインCG1が生成される。基本正弦波SWFの周期を「T0」とするとき、第1の可変ゲインCG1の変化の周期は「n×T0」である。ここで、nは1よりも大きい実数である。第1の可変ゲインCG1は、微分器26gに入力される。微分器26gでは、第1の可変ゲインCG1に対して微分処理が施される。微分器26gの出力は、乗算器26hに入力される。 The fundamental sine wave SWF calculated by the third arithmetic processing unit 23 is input to the gain variable unit 26f. The variable gain unit 26f generates a first variable gain CG1 that changes at a period slower than the period of the fundamental sine wave SWF, that is, a period longer than the period of the fundamental sine wave SWF. When the period of the basic sine wave SWF is "T0", the period of change of the first variable gain CG1 is "n × T0". Here, n is a real number larger than 1. The first variable gain CG1 is input to the differentiator 26g. In the differentiator 26g, differentiating processing is performed on the first variable gain CG1. The output of the differentiator 26g is input to the multiplier 26h.

乗算器26hでは、特定高調波成分Is1の実効値Iscfと、第1の可変ゲインCG1とが乗算される。乗算器26hの出力は、ゲイン可変部26iに入力される。乗算器26hの出力は、ゲイン可変部26iにて積分処理が施される。また、ゲイン可変部26iでは、積分処理の出力が、最大側のリミット値を超えず、且つ最小側のリミット値を下回らないようにリミット処理が施される。最大側のリミット値は、1を超えない実数値である。最小側のリミット値は、1より大きく、且つ最大側のリミット値よりも小さい実数値である。以下、最大側のリミット値を「最大ゲイン」と呼び、最小側のリミット値を「最小ゲイン」と呼ぶ。 In the multiplier 26h, the effective value Iscf of the specific harmonic component Is1 and the first variable gain CG1 are multiplied. The output of the multiplier 26h is input to the gain variable unit 26i. The output of the multiplier 26h is subjected to integration processing by the gain variable unit 26i. Further, in the gain variable unit 26i, limit processing is performed so that the output of the integration processing does not exceed the limit value on the maximum side and does not fall below the limit value on the minimum side. The limit value on the maximum side is a real value that does not exceed 1. The minimum limit value is a real value larger than 1 and smaller than the maximum limit value. Hereinafter, the limit value on the maximum side is referred to as "maximum gain", and the limit value on the minimum side is referred to as "minimum gain".

乗算器26jでは、固定値であるデフォルトゲインDGに対してゲイン可変部26iの出力が乗算される。ここでの説明では、デフォルトゲインDGの値は“1”とする。 In the multiplier 26j, the output of the gain variable unit 26i is multiplied by the default gain DG which is a fixed value. In the description here, the value of the default gain DG is set to "1".

このようにして、乗算器26jからは、最小ゲインと、最大ゲインとの間で変化する第2の可変ゲインCG2が生成される。 In this way, the multiplier 26j generates a second variable gain CG2 that varies between the minimum gain and the maximum gain.

第2の可変ゲインCG2は、演算増幅器26cに付与される。すなわち、演算増幅器26cでは、フィルタ26bから出力される特定高調波成分Is1に対して、固定値ではない第2の可変ゲインCG2が付与される。 The second variable gain CG2 is applied to the operational amplifier 26c. That is, in the operational amplifier 26c, a second variable gain CG2, which is not a fixed value, is applied to the specific harmonic component Is1 output from the filter 26b.

(第7の演算処理部27の動作)
コンバータ入力電流Isは、1次遅れ要素27aを介してフィルタ27bに入力される。フィルタ27bの応答速度が速い場合には、1次遅れ要素27aを省略することができる。フィルタ27bでは、コンバータ入力電流Isから基本周波数成分Is0が抽出される。なお、基本周波数は、交流架線18の周波数である。加減算器27cには、フィルタ27bを介さない1次遅れ要素27aの出力と、フィルタ27bを介した1次遅れ要素27aの出力とが入力されて減算される。従って、加減算器27cからは、コンバータ入力電流Isから基本周波数成分Is0を除いた高調波成分が出力される。演算増幅器27dでは、加減算器27cから出力される高調波成分に対して、ゲインG5が乗じられ、演算増幅器27dの出力が補正量Vcg2として算出される。また、加減算器27eでは、補正量Vcg2と、第6の演算処理部26から出力される補正量Vcg1とが加算され、加減算器27eの出力が補正量Vcgとして算出される。
(Operation of the 7th arithmetic processing unit 27)
The converter input current Is is input to the filter 27b via the first-order lag element 27a. When the response speed of the filter 27b is high, the first-order lag element 27a can be omitted. In the filter 27b, the fundamental frequency component Is0 is extracted from the converter input current Is. The fundamental frequency is the frequency of the AC overhead wire 18. The output of the first-order lag element 27a that does not pass through the filter 27b and the output of the first-order lag element 27a that passes through the filter 27b are input to the adder / subtractor 27c and subtracted. Therefore, the addition / subtractor 27c outputs a harmonic component obtained by removing the fundamental frequency component Is0 from the converter input current Is. In the operational amplifier 27d, the gain G5 is multiplied by the harmonic component output from the adder / subtractor 27c, and the output of the operational amplifier 27d is calculated as the correction amount Vcg2. Further, in the addition / subtractor 27e, the correction amount Vcg2 and the correction amount Vcg1 output from the sixth arithmetic processing unit 26 are added, and the output of the addition / subtractor 27e is calculated as the correction amount Vcg.

(第8の演算処理部28の動作)
第4の演算処理部24の出力である第1の制御量Vsp、及び第5の演算処理部25の出力である第2の制御量Vciは、第8の演算処理部28内の加減算器11eに入力される。加減算器11eでは、第1の制御量Vspと第2の制御量Vcigとが加算され、加減算器11eの出力がコンバータ電圧基準Vcとして算出される。また、コンバータ電圧基準Vc及び第7の演算処理部27の出力である補正量Vcgは、第8の演算処理部28内の加減算器11fに入力される。加減算器11fでは、コンバータ電圧基準Vcと補正量Vcgとが加算され、加減算器11fの出力が補正後のコンバータ電圧基準Vc1として算出される。すなわち、コンバータ電圧基準Vcは、補正量Vcgによって補正される。
(Operation of the eighth arithmetic processing unit 28)
The first control amount Vsp, which is the output of the fourth arithmetic processing unit 24, and the second control amount Vci, which is the output of the fifth arithmetic processing unit 25, are the addition / subtractor 11e in the eighth arithmetic processing unit 28. Is entered in. In the adder / subtractor 11e, the first control amount Vsp and the second control amount Vcig are added, and the output of the adder / subtractor 11e is calculated as the converter voltage reference Vc. Further, the converter voltage reference Vc and the correction amount Vcg which are the outputs of the seventh arithmetic processing unit 27 are input to the adder / subtractor 11f in the eighth arithmetic processing unit 28. In the adder / subtractor 11f, the converter voltage reference Vc and the correction amount Vcg are added, and the output of the adder / subtractor 11f is calculated as the corrected converter voltage reference Vc1. That is, the converter voltage reference Vc is corrected by the correction amount Vcg.

(キャリア生成部14の動作)
キャリア生成部14では、第3の演算処理部23から入力された基本正弦波SWFに基づき、PWM信号の生成に用いるキャリアSAが算出される。
(Operation of carrier generation unit 14)
The carrier generation unit 14 calculates the carrier SA used for generating the PWM signal based on the basic sine wave SWF input from the third arithmetic processing unit 23.

(PWM信号生成部15の動作)
PWM信号生成部15では、第8の演算処理部28で算出されたコンバータ電圧基準Vcと、キャリア生成部14で算出されたキャリアSAとに基づき、コンバータ装置3を駆動するPWM信号が生成される。生成されたPWM信号は、コンバータ装置3に向けて出力される。
(Operation of PWM signal generation unit 15)
The PWM signal generation unit 15 generates a PWM signal for driving the converter device 3 based on the converter voltage reference Vc calculated by the eighth arithmetic processing unit 28 and the carrier SA calculated by the carrier generation unit 14. .. The generated PWM signal is output to the converter device 3.

次に、実施の形態における制御装置20の要部動作について、図2を参照して説明する。図2は、実施の形態における制御装置20の要部動作の説明に供する図である。特に、図2は、制御装置20の第6の演算処理部26における可変ゲイン演算部26Bの動作説明に供する図である。 Next, the operation of the main part of the control device 20 in the embodiment will be described with reference to FIG. FIG. 2 is a diagram provided for explaining the operation of the main part of the control device 20 in the embodiment. In particular, FIG. 2 is a diagram for explaining the operation of the variable gain calculation unit 26B in the sixth calculation processing unit 26 of the control device 20.

図2の上段部には、第1の可変ゲインCG1の時間変化波形が示されている。この波形は、ゲイン可変部26fの出力波形である。図2の中上段部には、第1の可変ゲインCG1の微分値の時間変化波形が示されている。この波形は、微分器26gの出力波形である。図2の中段部には、特定高調波成分Is1の実効値Iscfの時間変化波形が示されている。この波形は、実効値演算部26dの出力波形である。図2の中下段部には、実効値Iscfの微分値の時間変化波形が示されている。この波形は、微分器26eの出力波形である。 The time-varying waveform of the first variable gain CG1 is shown in the upper part of FIG. This waveform is the output waveform of the gain variable unit 26f. The time-varying waveform of the differential value of the first variable gain CG1 is shown in the upper middle part of FIG. This waveform is the output waveform of the differentiator 26g. The time-varying waveform of the effective value Iscf of the specific harmonic component Is1 is shown in the middle part of FIG. This waveform is an output waveform of the effective value calculation unit 26d. The time-varying waveform of the differential value of the effective value Iscf is shown in the lower middle part of FIG. This waveform is the output waveform of the differentiator 26e.

また、図2の下段部には、ゲイン調整量の符号及びゲイン制御の方向に関する図表が示されている。ゲイン調整量の符号は、CG1の微分値と、Iscfの微分値との乗算値に関する符号であり、可変ゲイン演算部26Bにおける乗算器26hの出力の符号を表している。 Further, in the lower part of FIG. 2, a chart regarding the sign of the gain adjustment amount and the direction of the gain control is shown. The code of the gain adjustment amount is a code relating to the multiplication value of the differential value of CG1 and the differential value of Iscf, and represents the code of the output of the multiplier 26h in the variable gain calculation unit 26B.

図2において、時刻t0から時刻t1の期間では、CG1の微分値の符号は正であり、Iscfの微分値の符号は正である。このため、この期間において、ゲイン調整量の符号は正である。 In FIG. 2, in the period from time t0 to time t1, the sign of the differential value of CG1 is positive, and the sign of the differential value of Iscf is positive. Therefore, the sign of the gain adjustment amount is positive in this period.

時刻t1から時刻t2の期間では、CG1の微分値の符号は負であり、Iscfの微分値の符号も負である。このため、この期間において、ゲイン調整量の符号は正である。 In the period from time t1 to time t2, the sign of the differential value of CG1 is negative, and the sign of the differential value of Iscf is also negative. Therefore, the sign of the gain adjustment amount is positive in this period.

時刻t2から時刻t3の期間では、CG1の微分値の符号は負であり、Iscfの微分値の符号は正である。このため、この期間において、ゲイン調整量の符号は負である。 In the period from time t2 to time t3, the sign of the differential value of CG1 is negative, and the sign of the differential value of Iscf is positive. Therefore, the sign of the gain adjustment amount is negative in this period.

時刻t3から時刻t4の期間では、CG1の微分値の符号は正であり、Iscfの微分値の符号は負である。このため、この期間において、ゲイン調整量の符号は負である。 In the period from time t3 to time t4, the sign of the differential value of CG1 is positive, and the sign of the differential value of Iscf is negative. Therefore, the sign of the gain adjustment amount is negative in this period.

乗算器26hの出力であるゲイン調整量に対して、ゲイン可変部26iの出力は、図2の表中に示すように、「1−(ゲイン調整量)」で演算される。このため、ゲイン調整量の符号が正の場合には、ゲイン可変部26iの出力値は1よりも小さく、ゲインを下げる方向の制御が働く。一方、ゲイン調整量の符号が負の場合には、ゲイン可変部26iの出力値は1よりも大きく、ゲインを上げる方向の制御が働く。このように、乗算器26hの出力によって、ゲイン制御の方向が決定される。 As shown in the table of FIG. 2, the output of the gain variable unit 26i is calculated by "1- (gain adjustment amount)" with respect to the gain adjustment amount which is the output of the multiplier 26h. Therefore, when the sign of the gain adjustment amount is positive, the output value of the gain variable unit 26i is smaller than 1, and the control in the direction of lowering the gain works. On the other hand, when the sign of the gain adjustment amount is negative, the output value of the gain variable unit 26i is larger than 1, and the control in the direction of increasing the gain works. In this way, the direction of gain control is determined by the output of the multiplier 26h.

上記の制御によれば、特定高調波成分Is1の実効値Iscfが増加傾向にあるときでも、第1の可変ゲインCG1が増加傾向にある場合には、ゲイン調整量の符号が正となって、ゲイン値が下げられる。これにより、特定高調波成分Is1の増加が抑えられる。これとは逆に、特定高調波成分Is1の実効値Iscfが減少傾向にあるときに、第1の可変ゲインCG1が減少傾向にある場合には、ゲイン調整量の符号が負となって、ゲイン値が上げられる。これにより、ゲイン値が必要以上に抑制される状況を回避しつつ、高調波電流の抑制を効果的に行うことができる。 According to the above control, even when the effective value Iscf of the specific harmonic component Is1 tends to increase, if the first variable gain CG1 tends to increase, the sign of the gain adjustment amount becomes positive. The gain value is lowered. As a result, the increase of the specific harmonic component Is1 is suppressed. On the contrary, when the effective value Iscf of the specific harmonic component Is1 tends to decrease and the first variable gain CG1 tends to decrease, the sign of the gain adjustment amount becomes negative and the gain The value is raised. As a result, it is possible to effectively suppress the harmonic current while avoiding the situation where the gain value is suppressed more than necessary.

なお、図2では、第1の可変ゲインCG1の変化の周期が特定高調波成分Is1の周期の2倍である場合を示しているが、この例に限定されない。第1の可変ゲインCG1の周期は、基本波すなわち架線電圧Vsの周期よりも長ければよい。 Note that FIG. 2 shows a case where the period of change of the first variable gain CG1 is twice the period of the specific harmonic component Is1, but the present invention is not limited to this example. The period of the first variable gain CG1 may be longer than the period of the fundamental wave, that is, the overhead line voltage Vs.

次に、実施の形態における制御装置20の機能を実現するためのハードウェア構成について、図3〜図5の各図面を参照して説明する。図3は、実施の形態における第1の演算処理部21〜第8の演算処理部28の機能を実現するためのハードウェア構成の一例を示すブロック図である。図4は、実施の形態における第1の演算処理部21〜第8の演算処理部28の機能を実現するためのハードウェア構成の他の例を示すブロック図である。図5は、実施の形態における信号入力処理及びAD変換処理の具体的な処理内容を示すブロック図である。 Next, the hardware configuration for realizing the function of the control device 20 in the embodiment will be described with reference to the drawings of FIGS. 3 to 5. FIG. 3 is a block diagram showing an example of a hardware configuration for realizing the functions of the first arithmetic processing units 21 to 8th arithmetic processing units 28 in the embodiment. FIG. 4 is a block diagram showing another example of the hardware configuration for realizing the functions of the first arithmetic processing units 21 to 8th arithmetic processing units 28 in the embodiment. FIG. 5 is a block diagram showing specific processing contents of the signal input processing and the AD conversion processing in the embodiment.

第1の演算処理部21〜第8の演算処理部28の機能を実現する場合には、図3に示すように、演算を行うプロセッサ200、プロセッサ200によって読みとられるプログラムが保存されるメモリ202、及び信号の入出力を行うインタフェース204を含む構成とすることができる。 When the functions of the first arithmetic processing units 21 to 8th arithmetic processing units 28 are realized, as shown in FIG. 3, the processor 200 that performs the arithmetic and the memory 202 in which the program read by the processor 200 is stored. , And the interface 204 for inputting and outputting signals can be included.

プロセッサ200は、演算装置、マイクロプロセッサ、マイクロコンピュータ、CPU(Central Processing Unit)、又はDSP(Digital Signal Processor)といった演算手段であってもよい。また、メモリ202には、RAM(Random Access Memory)、ROM(Read Only Memory)、フラッシュメモリ、EPROM(Erasable Programmable ROM)、EEPROM(登録商標)(Electrically EPROM)といった不揮発性又は揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、DVD(Digital Versatile Disc)、BD(Blu−ray(登録商標) Disk)を例示することができる。 The processor 200 may be an arithmetic unit, a microprocessor, a microcomputer, a CPU (Central Processing Unit), or a DSP (Digital Signal Processor). Further, the memory 202 includes a non-volatile or volatile semiconductor memory such as a RAM (Random Access Memory), a ROM (Read Only Memory), a flash memory, an EPROM (Erasable Program ROM), and an EPROM (registered trademark) (Electrically EPROM). Examples thereof include magnetic discs, flexible discs, optical discs, compact discs, mini discs, DVDs (Digital Versailles Disc), and BDs (Blue-ray® Disc).

メモリ202には、第1の演算処理部21〜第8の演算処理部28の機能を実行するプログラム、及びプロセッサ200によって参照されるテーブルが格納されている。プロセッサ200は、インタフェース204を介して必要な情報を授受し、メモリ202に格納されたプログラムをプロセッサ200が実行し、メモリ202に格納されたテーブルをプロセッサ200が参照することにより、上述した演算処理を行うことができる。プロセッサ200による演算結果は、メモリ202に記憶することができる。 The memory 202 stores a program that executes the functions of the first arithmetic processing units 21 to 8th arithmetic processing units 28, and a table referenced by the processor 200. The processor 200 sends and receives necessary information via the interface 204, the processor 200 executes a program stored in the memory 202, and the processor 200 refers to a table stored in the memory 202, thereby performing the above-mentioned arithmetic processing. It can be performed. The calculation result by the processor 200 can be stored in the memory 202.

また、図3に示すプロセッサ200及びメモリ202は、図4のように処理回路203に置き換えてもよい。処理回路203は、単一回路、複合回路、ASIC(Application Specific Integrated Circuit)、FPGA(Field−Programmable Gate Array)、又は、これらを組み合わせたものが該当する。 Further, the processor 200 and the memory 202 shown in FIG. 3 may be replaced with the processing circuit 203 as shown in FIG. The processing circuit 203 corresponds to a single circuit, a composite circuit, an ASIC (Application Specific Integrated Circuit), an FPGA (Field-Programmable Gate Array), or a combination thereof.

図5には、実施の形態における信号入力処理及びAD変換処理の具体的な処理内容を示している。図5に示す信号入力処理及びAD変換処理の機能ブロック50は、コンバータ出力電圧VdのAD変換処理ブロック51、コンバータ出力電流ILのAD変換処理ブロック52、架線電圧VsのAD変換処理ブロック53、コンバータ入力電流IsのAD変換処理ブロック54、直流電圧基準Vd*の信号入力処理ブロック55、ゲイン定数G1〜G5の入力処理ブロック56、フィルタ定数の入力処理ブロック57、及び時定数の入力処理ブロック58をソフトウェアにて一括して行うように集約した機能ブロックである。なお、時定数の入力処理ブロック58は、PI(Proportional−Integral)制御器、又はPID(Proportional−Integral−Differential)制御器で構成した演算増幅器10a,10b,10c,26c,27dにおける時定数の設定処理である。 FIG. 5 shows specific processing contents of the signal input processing and the AD conversion processing in the embodiment. The functional blocks 50 of the signal input processing and the AD conversion processing shown in FIG. 5 include an AD conversion processing block 51 of the converter output voltage Vd, an AD conversion processing block 52 of the converter output current IL, an AD conversion processing block 53 of the overhead wire voltage Vs, and a converter. The AD conversion processing block 54 of the input current Is, the signal input processing block 55 of the DC voltage reference Vd *, the input processing block 56 of the gain constants G1 to G5, the input processing block 57 of the filter constant, and the input processing block 58 of the time constant. It is a functional block that is aggregated so that it can be performed collectively by software. The time constant input processing block 58 sets the time constant in the operational amplifiers 10a, 10b, 10c, 26c, 27d configured by the PI (Proportional-Integral) controller or the PID (Proportional-Integral-Differential) controller. It is a process.

ここで、第1の演算処理部21〜第8の演算処理部28の演算機能をFPGAで実現する場合、各演算に用いる定数をFPGAに組み込んでおくことが考えられる。しかしながら、FPGA論理の変更はソフトウェア論理の変更に比べて特殊な器材が必要となり、作業が煩雑になる。このため、例えば調整の段階で各制御器の定数を変更しようとした際に簡単に変更作業が行えず、調整に時間がかかる。 Here, when the arithmetic functions of the first arithmetic processing units 21 to 8th arithmetic processing units 28 are realized by the FPGA, it is conceivable to incorporate the constants used for each arithmetic into the FPGA. However, changing the FPGA logic requires special equipment as compared with changing the software logic, which complicates the work. Therefore, for example, when trying to change the constant of each controller at the adjustment stage, the change work cannot be easily performed, and the adjustment takes time.

一方、図5に示すように、制御演算で用いるゲイン定数G1〜G5、フィルタ定数、及び時定数の設定又は変更を集約し、且つ、ソフトウェアから読み込む構成としておけば、調整に時間がかかるという問題は発生しない。すなわち、本実施の形態に係る制御装置20では、ゲイン定数、フィルタ定数、及び時定数の設定又は変更が、ソフトウェアの変更で実現できる。これにより、FPGA組込み定数の変更のような特別な器材又は手順が不要となり、調整の容易化、調整時間の短縮化を図ることができる。 On the other hand, as shown in FIG. 5, if the settings or changes of the gain constants G1 to G5, the filter constants, and the time constants used in the control calculation are aggregated and read from the software, the adjustment takes time. Does not occur. That is, in the control device 20 according to the present embodiment, the gain constant, the filter constant, and the time constant can be set or changed by changing the software. This eliminates the need for special equipment or procedures such as changing the FPGA built-in constant, facilitating adjustment and shortening the adjustment time.

以上説明したように、実施の形態に係る交流電気車の制御装置によれば、第1の制御量Vspと、第2の制御量Vciとに基づいて生成したコンバータ電圧基準Vcを、補正量Vcgに基づいて補正するので、PWMコンバータ毎に搬送波の位相をずらすことを行わなくても、主変圧器2とコンバータ装置3の接続状況、又はコンバータ装置3の動作状況に関わらず、高調波電流の抑制を効果的に行うことが可能となる。また、高調波電流の抑制を効果的に行うことができるので、交流電気車の運転状況の変化に対してロバスト性を高めることが可能となる。 As described above, according to the control device for the AC electric vehicle according to the embodiment, the converter voltage reference Vc generated based on the first control amount Vsp and the second control amount Vci is corrected by the correction amount Vcg. Therefore, even if the phase of the carrier is not shifted for each PWM converter, the harmonic current of the harmonic current is not affected by the connection status between the main transformer 2 and the converter device 3 or the operating status of the converter device 3. It becomes possible to effectively suppress the suppression. In addition, since the harmonic current can be effectively suppressed, it is possible to improve the robustness against changes in the operating conditions of the AC electric vehicle.

図6は、図1とは異なる構成の交流電気車に適用される制御装置20Aの構成を示す図である。図1の制御装置20では、架線電圧Vsとして主変圧器2における1次巻線2aの電圧をモニタするように構成されているが、図6のように、主変圧器2における3次巻線2cの電圧をモニタするように構成されていてもよい。主変圧器2の3次巻線2c電圧をモニタする構成であっても、制御装置20Aを図1と同一または同等に構成することで、制御装置20と同様な効果が得られる。 FIG. 6 is a diagram showing a configuration of a control device 20A applied to an AC electric vehicle having a configuration different from that of FIG. The control device 20 of FIG. 1 is configured to monitor the voltage of the primary winding 2a in the main transformer 2 as the overhead wire voltage Vs. However, as shown in FIG. 6, the tertiary winding in the main transformer 2 is monitored. It may be configured to monitor the voltage of 2c. Even in the configuration of monitoring the voltage of the tertiary winding 2c of the main transformer 2, the same effect as that of the control device 20 can be obtained by configuring the control device 20A to be the same as or equivalent to that of FIG.

なお、以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。 The configuration shown in the above-described embodiment shows an example of the content of the present invention, can be combined with another known technique, and is configured without departing from the gist of the present invention. It is also possible to omit or change a part of.

1 パンダグラフ、2 主変圧器、2a 1次巻線、2b 2次巻線、2c 3次巻線、3 コンバータ装置、4 負荷、5 フィルタコンデンサ、6a〜6d AD変換器、7a,7b,26b,27b フィルタ、8 基本正弦波生成部、9 余弦波生成部、10a〜10c,26c,27d 演算増幅器、11a〜11f,27c,27e 加減算器、12,26h,26j 乗算器、13 定電圧制御部、14 キャリア生成部、15 PWM信号生成部、16 直流母線、18 交流架線、20 制御装置、21 第1の演算処理部、22 第2の演算処理部、23 第3の演算処理部、24 第4の演算処理部、25 第5の演算処理部、26 第6の演算処理部、26A 特定高調波成分抽出部、26B 可変ゲイン演算部、26a,27a 1次遅れ要素、26d 実効値演算部、26e,26g 微分器、26f,26i ゲイン可変部、27 第7の演算処理部、28 第8の演算処理部、50 信号入力処理及びAD変換処理の機能ブロック、51 コンバータ出力電圧VdのAD変換処理ブロック、52 コンバータ出力電流ILのAD変換処理ブロック、53 架線電圧VsのAD変換処理ブロック、54 コンバータ入力電流IsのAD変換処理ブロック、55 直流電圧基準Vd*の信号入力処理ブロック、56 ゲイン定数G1〜G5の入力処理ブロック、57 フィルタ定数の入力処理ブロック、58 時定数の入力処理ブロック、200 プロセッサ、202 メモリ、203 処理回路、204 インタフェース。 1 pandagraph, 2 main transformer, 2a primary winding, 2b secondary winding, 2c tertiary winding, 3 converter device, 4 load, 5 filter capacitor, 6a to 6d AD converter, 7a, 7b, 26b , 27b filter, 8 basic sine wave generator, 9 chord wave generator, 10a-10c, 26c, 27d arithmetic amplifier, 11a to 11f, 27c, 27e adder / subtractor, 12,26h, 26j multiplier, 13 constant voltage control unit , 14 Carrier generator, 15 PWM signal generator, 16 DC bus, 18 AC overhead wire, 20 controller, 21 1st arithmetic processing unit, 22 2nd arithmetic processing unit, 23 3rd arithmetic processing unit, 24th 4 arithmetic processing unit, 25 5th arithmetic processing unit, 26 6th arithmetic processing unit, 26A specific harmonic component extraction unit, 26B variable gain arithmetic unit, 26a, 27a first-order lag element, 26d effective value arithmetic unit, 26e, 26g Differential, 26f, 26i Gain variable unit, 27 7th arithmetic processing unit, 28 8th arithmetic processing unit, 50 Functional block of signal input processing and AD conversion processing, 51 AD conversion processing of converter output voltage Vd Block, 52 converter output current IL AD conversion processing block, 53 overhead wire voltage Vs AD conversion processing block, 54 converter input current Is AD conversion processing block, 55 DC voltage reference Vd * signal input processing block, 56 gain constant G1 ~ G5 input processing block, 57 filter constant input processing block, 58 time constant input processing block, 200 processors, 202 memory, 203 processing circuit, 204 interface.

Claims (7)

交流架線から出力され、主変圧器を介して印加される交流電圧を直流電圧に変換するコンバータ装置を有する交流電気車に搭載され、前記コンバータ装置の動作を制御する交流電気車の制御装置であって、
コンバータ出力電圧、コンバータ入力電流、前記交流架線が出力する架線電圧のフィルタ出力、及びコンバータ出力電流に基づいて算出される第1の制御量と、前記架線電圧のフィルタ出力、及び前記コンバータ入力電流に基づいて算出される第2の制御量とに基づいてコンバータ電圧基準を生成する生成部と、
前記架線電圧のフィルタ出力、及び前記コンバータ入力電流に基づいて算出される第1の補正量に基づいて前記コンバータ電圧基準を補正する補正部と、
を備えたことを特徴とする交流電気車の制御装置。
It is a control device for an AC electric vehicle that is mounted on an AC electric vehicle having a converter device that converts an AC voltage output from an AC overhead wire and applied via a main transformer into a DC voltage, and controls the operation of the converter device. hand,
The converter output voltage, the converter input current, the filter output of the overhead wire voltage output by the AC overhead wire, and the first control amount calculated based on the converter output current, the filter output of the overhead wire voltage, and the converter input current. A generator that generates a converter voltage reference based on a second control amount calculated based on
A correction unit that corrects the converter voltage reference based on the filter output of the overhead wire voltage and the first correction amount calculated based on the converter input current.
A control device for AC electric vehicles, which is characterized by being equipped with.
前記第1の補正量は、前記コンバータ入力電流に含まれる特定の高調波成分と、前記特定の高調波成分の実効値と、前記架線電圧のフィルタ出力に基づいて算出された第1の可変ゲインと、前記第1の可変ゲインに基づいて算出された第2の可変ゲインとに基づいて算出されることを特徴とする請求項1に記載の交流電気車の制御装置。 The first correction amount is a first variable gain calculated based on a specific harmonic component included in the converter input current, an effective value of the specific harmonic component, and a filter output of the overhead wire voltage. The control device for an AC electric vehicle according to claim 1, wherein the AC electric vehicle is calculated based on the first variable gain and the second variable gain calculated based on the first variable gain. 前記第1の可変ゲインは、前記架線電圧の周期よりも長い周期で変化するゲインであることを特徴とする請求項2に記載の交流電気車の制御装置。 The control device for an AC electric vehicle according to claim 2, wherein the first variable gain is a gain that changes in a period longer than the period of the overhead wire voltage. 前記第2の可変ゲインは、最大側のリミット値を超えず、且つ最小側のリミット値を下回らないようにリミット処理が施されたゲインであることを特徴とする請求項2又は3に記載の交流電気車の制御装置。 The second variable gain according to claim 2 or 3, wherein the second variable gain is a gain that has been subjected to limit processing so as not to exceed the limit value on the maximum side and not to fall below the limit value on the minimum side. Control device for AC electric vehicles. 前記補正部は、前記特定の高調波成分の実効値の微分値と、前記第1の可変ゲインの微分値との乗算結果に基づいて、前記第1の補正量を増減させるゲイン制御の方向を決定することを特徴とする請求項3又は4に記載の交流電気車の制御装置。 The correction unit sets the direction of gain control for increasing or decreasing the first correction amount based on the multiplication result of the differential value of the effective value of the specific harmonic component and the differential value of the first variable gain. The control device for an AC electric vehicle according to claim 3 or 4, wherein the determination is made. 前記補正部は、前記架線電圧のフィルタ出力、及び前記コンバータ入力電流に基づいて第2の補正量を算出し、前記第1の補正量と前記第2の補正量とに基づいて前記コンバータ電圧基準を補正することを特徴とする請求項1から5の何れか1項に記載の交流電気車の制御装置。 The correction unit calculates a second correction amount based on the filter output of the overhead wire voltage and the converter input current, and the converter voltage reference is based on the first correction amount and the second correction amount. The control device for an AC electric vehicle according to any one of claims 1 to 5, wherein the AC electric vehicle is corrected. 前記第2の補正量は、前記コンバータ入力電流から基本周波数成分を除いた高調波成分に基づいて算出されることを特徴とする請求項6に記載の交流電気車の制御装置。 The control device for an AC electric vehicle according to claim 6, wherein the second correction amount is calculated based on a harmonic component obtained by removing a fundamental frequency component from the converter input current.
JP2019567800A 2018-01-26 2018-01-26 AC electric vehicle control device Active JP7034182B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/002593 WO2019146091A1 (en) 2018-01-26 2018-01-26 Ac electric vehicle control device

Publications (2)

Publication Number Publication Date
JPWO2019146091A1 true JPWO2019146091A1 (en) 2021-01-28
JP7034182B2 JP7034182B2 (en) 2022-03-11

Family

ID=67396007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019567800A Active JP7034182B2 (en) 2018-01-26 2018-01-26 AC electric vehicle control device

Country Status (2)

Country Link
JP (1) JP7034182B2 (en)
WO (1) WO2019146091A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09154203A (en) * 1995-11-29 1997-06-10 Mitsubishi Electric Corp Controller for ac electric rolling stock
JPH10229609A (en) * 1997-02-17 1998-08-25 Hitachi Ltd Controller for ac electric vehicle
JP2000217202A (en) * 1999-01-22 2000-08-04 Hitachi Ltd Controller of ac electric vehicle
WO2015193964A1 (en) * 2014-06-17 2015-12-23 三菱電機株式会社 Electric vehicle control device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09154203A (en) * 1995-11-29 1997-06-10 Mitsubishi Electric Corp Controller for ac electric rolling stock
JPH10229609A (en) * 1997-02-17 1998-08-25 Hitachi Ltd Controller for ac electric vehicle
JP2000217202A (en) * 1999-01-22 2000-08-04 Hitachi Ltd Controller of ac electric vehicle
WO2015193964A1 (en) * 2014-06-17 2015-12-23 三菱電機株式会社 Electric vehicle control device

Also Published As

Publication number Publication date
WO2019146091A1 (en) 2019-08-01
JP7034182B2 (en) 2022-03-11

Similar Documents

Publication Publication Date Title
Qin et al. Closed-loop control of DC–DC dual-active-bridge converters driving single-phase inverters
JP5822732B2 (en) 3-level power converter
US7778052B2 (en) Method for operating a converter circuit and apparatus for implementing the method
WO2014174667A1 (en) Resonance suppression device
WO2009110479A1 (en) Electric vehicle driving device
JP5198232B2 (en) Power converter
JP6544170B2 (en) Control device for 3-level inverter
JP5622437B2 (en) Neutral point clamp type power converter
CN106357134A (en) Two-way AC (alternating-current)-DC (direct-current)-DC single-phase convertor and control method thereof
JP6276368B2 (en) Power factor improving converter and control method thereof
JP2008079383A (en) Controller for ac excitation generator motor
JP7034182B2 (en) AC electric vehicle control device
JP6890087B2 (en) Railroad vehicles, active filter devices for railroad vehicles, and railroad systems
KR101819672B1 (en) Power compensating apparatus including active dc-link circuit and method for compensating power using active dc-link circuit
JP4521421B2 (en) Electric vehicle control device
JP4964215B2 (en) AC electric vehicle control device
Tanta et al. Efficiency and cost estimation for a static frequency converter and a rail power conditioner based on an indirect modular multilevel converter in railways applications
JP6122356B2 (en) Converter control device
JP3958265B2 (en) Electric vehicle control device
JP6150946B2 (en) Electric vehicle control device
JP7344845B2 (en) Active filter device for railway vehicles and railway vehicle equipped with the same
JP6098629B2 (en) Power converter
EP4120528A1 (en) Power converter
CN106160433A (en) A kind of feedback system for controlling current transformer and energy-storage system
CN115360749A (en) AC/DC parallel control system and method and electronic equipment

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201223

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220301

R150 Certificate of patent or registration of utility model

Ref document number: 7034182

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150